CN105439081A - Mems器件的形成方法 - Google Patents

Abstract

本发明提供一种MEMS器件的形成方法，包括：在半导体基底上形成第一牺牲层后，在第一牺牲层上形成阻挡层，之后在阻挡层上形成悬臂梁层，并以阻挡层为停止层，在悬臂梁层中形成凹槽；接着在悬臂梁层上方和凹槽的底部和侧壁形成第二牺牲层后，在第二牺牲层上形成露出凹槽的掩模层，并以掩模层为掩模，去除凹槽底部的第二牺牲层，其中，在以掩模层为掩模去除凹槽底部牺牲层的过程中，阻挡层可保护第一牺牲层免受损伤；在去除凹槽底部的第二牺牲层之后，继续以掩模层为掩模，去除凹槽底部的阻挡层和第一牺牲层至露出半导体基底，从而提高去除凹槽底部的第一牺牲层的针对性，以提高第一牺牲层在结构精度，进而提高后续形成的MEMS器件的性能。

Description

MEMS器件的形成方法

技术领域

本发明涉及半导体领域，具体涉及一种MEMS器件的形成方法。

背景技术

微机电系统(Micro-Electro-Mechanical-Systems，简称MEMS)是利用微细加工技术在芯片上集成传感器、执行器、处理控制电路的微型系统。

一些MEMS器件内形成有空腔，并在空腔上方形成一端悬空的悬臂粱，所述悬臂梁的另一端固定在半导体基底上，且连接其他元器件。使用过程中，通过悬臂梁上下振动与所述半导体基底内的元气件出现电学特性响应，以传递信号。

现有的MEMS器件制备工艺包括：

参考图1所示，在半导体基底10上形成第一牺牲层11，在所述第一牺牲层上形成悬臂材料层(图中未显示)，在刻蚀在所述悬臂材料层形成悬臂梁12后，在所述悬臂梁12上形成器件层13；之后在所述器件层13上形成第一掩模层14，以所述第一掩模层14为掩模继续刻蚀所述悬臂梁12和第一牺牲层11至露出半导体基底，形成多个开口15，从而将半导体基底划分成各个功能区域；

接着参考图2，在所述第一掩模层14上，以及各个开口15的侧壁和底部形成第二牺牲层16；

参考图3，并在所述第二牺牲层16上形成第二掩模层17，并去除开口15底部的第二牺牲层16，以及附着于部分开口15侧壁的第二牺牲层16，所述开口15后续用于形成空腔。

在MEMS器件后续的制备工艺中，会在所述半导体基底10的第二牺牲层16上形成其余MEMS结构，或是在所述第二牺牲层16上覆盖其他半导体基底；之后，去除所述第一牺牲层11和第二牺牲层16，形成MEMS器件的空腔，且使所述悬臂梁12的一端悬空。MEMS器件使用过程中，通过所述悬臂梁悬空端的振动以产生信号。

但在实际制备过程中，上述MEMS器件的性能较差，不符合MEMS器件的性能要求，成品率低。

为此，如何提高MEMS器件的性能和成品率是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种MEMS器件的形成方法，从而提高MEMS器件的性能以及成品率。

为解决上述问题，本发明提供一种MEMS器件的形成方法，包括：

提供半导体基底；

在所述半导体基底上形成第一牺牲层：

在所述第一牺牲层上形成阻挡层；

在所述阻挡层上形成悬臂梁层；

以所述阻挡层为停止层，在所述悬臂梁层中形成凹槽；

在所述悬臂梁层上形成第二牺牲层，所述第二牺牲层覆盖所述悬臂梁层，以及所述凹槽的侧壁和底部；

在所述第二牺牲层上形成掩模层，所述掩模层露出所述凹槽；

以所述掩模层为掩模，去除所述凹槽底部的第二牺牲层；

再以所述掩模层为掩模，去除所述凹槽底部的阻挡层和第一牺牲层，露出所述半导体基底。

可选地，所述第二牺牲层的厚度在100nm～300nm的范围内。

可选地，所述第一牺牲层和第二牺牲层的材料相同。

可选地，所述第一牺牲层和第二牺牲层的材料为锗，所述悬臂梁层的材料为锗硅材料。

可选地，所述阻挡层的材料为氧化硅。

可选地，所述阻挡层的厚度为20～100纳米。

可选地，所述掩模层为光刻胶层。

可选地，在所述悬臂梁层中形成凹槽的步骤包括：在所述悬臂梁层中形成多个所述凹槽；

在所述第二牺牲层上形成掩模层的步骤包括：所述掩模层还覆盖凹槽部分侧壁上的所述第二牺牲层；

以所述掩模层为掩模，去除所述凹槽底部的阻挡层和第一牺牲层，露出所述半导体基底的步骤还包括：去除位于凹槽侧壁上的未覆盖掩模层的第二牺牲层。

可选地，以所述掩模层为掩模，去除所述凹槽底部的第二牺牲层的步骤包括：采用各向同性刻蚀工艺去除所述凹槽底部的第二牺牲层。

可选地，以所述掩模层为掩模，去除所述凹槽底部的阻挡层和第一牺牲层，露出所述半导体基底的步骤包括：采用各向异性刻蚀工艺去除所述凹槽底部的阻挡层和第一牺牲层。

可选地，所述各向异性刻蚀工艺为干法刻蚀工艺。

与现有技术相比，本发明的技术方案具有以下优点：

在半导体基底上形成第一牺牲层后，在所述第一牺牲层上形成阻挡层，再于所述阻挡层上形成悬臂梁层；并以所述阻挡层为停止层，刻蚀悬臂梁层形成凹槽后，在所述悬臂梁层上，以及所述凹槽的底部和侧壁形成第二牺牲层；后续在第二牺牲层上形成露出所述凹槽的掩模层，并以所述掩模层为掩模，去除所述凹槽底部的第二牺牲层的过程中，所述阻挡层可保护所述第一牺牲层，避免第一牺牲层受到损伤；

去除所述凹槽底部的第二牺牲层之后，再以所述掩模层为掩模，去除所述凹槽底部的阻挡层和第一牺牲层，露出所述半导体基底，从而提高去除所述凹槽底部的第一牺牲层的针对性，以提高第一牺牲层在结构精度，进而提高后续形成的MEMS器件的性能。

附图说明

图1至图3是现有技术MEMS器件的空腔的形成过程示意图；

图4为现有工艺中，MEMS器件制备过程中的缺陷图；

图5至图12是本发明MEMS器件的形成方法一实施例的结构示意图。

具体实施方式

如背景技术所述，在采用现有工艺形成的MEMS器件的性能较差，不符合MEMS器件性能要求，分析其原因：

参考图2，在刻蚀所述悬臂梁12和第一牺牲层11形成露出所述半导体基底10的开口15后，在开口15侧壁会露出部分第一牺牲层11，因而在所述半导体基底10上形成第二牺牲层16，并去除开口15底部的所述第二牺牲层16过程中，参考图4，容易造成所述开口15内裸露出的第一牺牲层11损伤，在所述悬臂梁12下方，位于所述开口15的侧壁表面的第一牺牲层11内形成缺口18(undercut)，上述的缺口18会影响所述第一牺牲层11上方的半导体结构的稳定性，从而影响MEMS器件的后续制备工序。

尤其是随着半导体器件发展，半导体器件特征尺寸不断减小，第一牺牲层11的厚度以及结构尺寸不断减小，如图4所示的缺口18甚至会致使所述第一牺牲层11上方的半导体结构倒塌，致使MEMS器件后续制备工序无法顺利进行，从而降低MEMS器件性能和成品率。

为此，本发明提出一种MEMS器件的形成方法。所述MEMS器件的形成方法包括：

在半导体基底上形成第一牺牲层后，在所述第一牺牲层上形成阻挡层，之后在所述阻挡层上形成悬臂梁层，并以所述阻挡层为停止层，在所述悬臂梁层中形成凹槽；接着在所述悬臂梁层上方和所述凹槽的底部和侧壁形成第二牺牲层后，在所述第二牺牲层上形成露出所述凹槽的掩模层，并以所述掩模层为掩模，去除所述凹槽底部的第二牺牲层，其中，在以掩模层为掩模去除所述凹槽底部牺牲层的过程中，所述阻挡层可保护所述第一牺牲层免受损伤；在去除所述凹槽底部的第二牺牲层之后，继续以所述掩模为掩模，去除所述凹槽底部的阻挡层和第一牺牲层至露出所述半导体基底，从而提高去除所述凹槽底部的第一牺牲层的针对性，以提高第一牺牲层在结构精度，进而提高后续形成的MEMS器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明MEMS器件的形成方法的具体实施例做详细的说明。

图5至图12为本发明MEMS器件的形成方法的一个实施例的结构示意图。

本实施例提供的MEMS器件的形成方法，包括：

先参考图5，提供半导体基底20。

所述半导体基底20包括半导体衬底。或半导体衬底、位于半导体衬底上的各半导体材料层，介质层，以及诸如晶体管和金属互连结构等半导体元件。

本实施例中，所述半导体基底20包括半导体衬底21，和位于所述半导体衬底20表面的硬掩模层22，所述硬掩模层22用于形成半导体衬底21内金属插塞。所述硬掩模层22的材料包括氮化硅、氧化硅等。所述半导体基底20的形成过程为本领域的成熟技术，在此不再赘述。

所述半导体衬底21的材料包括硅衬底、锗硅衬底或绝缘体上硅衬底等其它衬底。本发明对所述半导体衬底21的类型、材料，以及结构并不做限定。

继续参考图5，在所述半导体基底20上形成第一牺牲层30；之后，在所述第一牺牲层30上形成阻挡层31。

本实施例中，所述第一牺牲层30的材料为金属锗(Ge)，形成工艺为物理气相沉积(PhysicalVaporDeposition，简称PVD)。

本实施例中，所述第一牺牲层30的厚度为0.3～1微米(μm)，进一步可选地，为0.5μm左右。

所述阻挡层31的材料为氧化硅，形成工艺为化学气相沉积(ChemicalVaporDeposition，简称CVD)，具体地，所述阻挡层31的材料为采用正硅酸乙酯(TEOS)和氧气作为反应物所形成的氧化硅。

所述阻挡层31若过厚，会影响半导体器件的整体尺寸，若过薄在后续的MEMS器件制备过程中，无法起到阻挡作用。

本实施例中，所述阻挡层31的厚度为20～100纳米(nm)，进一步可选地为50nm左右。

当然除氧化硅外，本发明还可诸如氮化硅等材料作为所述阻挡层材料，本发明对所述阻挡层的材料，以及形成工艺和具体厚度并不做限定。

参考图6，在所述阻挡层31上形成悬臂梁层32，所述悬臂梁层32用于形成MEMS器件的悬臂梁。

所述悬臂梁层32的材料为锗硅材料(SiGe)，或是多晶硅材料；所述悬臂梁层32的形状可以是条形结构，也可以是梳齿状结构。

本实施例中，所述悬臂梁层32的材料为锗硅材料(SiGe)，结构为条形结构，但本发明对所述悬臂梁层32的材料以及结构并不做限定。

本实施例中，所述悬臂梁层32的厚度为2～3μm，进一步可选地为2.5μm左右。

本实施例中，所述悬臂梁层32内形成有开口33。

所述悬臂梁层32形成的具体步骤包括：先在所述阻挡层31上形成悬臂梁材料层(本实施例中，所述悬臂梁材料层为SiGe)，之后刻蚀所述悬臂梁材料层，以形成特定结构的悬臂梁层32。所述悬臂梁层32的形成工艺为本领域的成熟技术，在此不再赘述。

之后，刻蚀所述悬臂梁层32以形成凹槽，所述凹槽后续用于形成MEMS器件的空腔；之后在所述悬臂梁层32上形成第二牺牲层，所述第二牺牲层覆盖所述悬臂梁层，以及所述凹槽侧壁和底部。

本实施例中，在刻蚀所述悬臂梁层32以形成凹槽之前，参考图7，先在所述悬臂梁层32上形成第一掩模层34，所述第一掩模层34填充满所述悬臂梁层32中的开口33。所述第一掩模层34可用于调整所述悬臂梁层32的弹性模量。

本实施例中，所述第一掩模层34的材料为氧化硅。

接着参考图8，在所述第一掩模层34上形成第二掩模层35；并以所述第二掩模层35为掩模，以所述阻挡层31为停止层，刻蚀所述第一掩模层34和悬臂梁层32至露出所述阻挡层31，在所述第一掩模层34和悬臂梁32内形成凹槽36。

本实施例中，在所述悬臂梁层32以及第一掩模层34内形成有多个凹槽36，所述凹槽36用于将所述半导体基底20划分为多个功能区域；此外，后续工艺中，所述凹槽36还用于形成MEMS器件的空腔。

本实施例中，所述第二掩模层35的材料为氧化硅，形成工艺为高密度等离子体化学气相沉积(HighDensityPlasmaCVD，简称HDPCVD)，以提高所述第二掩模层35的硬度。所述第二掩模层35同时还用于进一步调整所述悬臂梁层32的弹性模量，从而调整后续形成的悬臂梁的弹性模量。

所述第二掩模层35的形成工艺为本领域成熟工艺，在此不再赘述。

本实施例中，刻蚀所述第一掩模层34和悬臂梁层32的方法为干法刻蚀工艺，其为本领域成熟技术，在此不再赘述。

在后续工艺中，所述第二掩模层35和第一掩模层34会被去除，用以形成MEMS器件的空腔。

值得注意的是，上述刻蚀悬臂梁材料层，以及刻蚀悬臂梁层的工艺为形成悬臂梁的部分步骤，本实施例并未完全陈述悬臂梁形成的全部过程。本发明对于悬臂梁的形成过程并不做限定。

接着参考图9，在所述悬臂梁层32，以及所述凹槽36的侧壁和底面上形成第二牺牲层37。

本实施例中，所述第二牺牲层37保型覆盖在所述第二掩模层35的表面，以及所述凹槽36的底部和侧壁。

本实施例中，所述第二牺牲层37的材料与所述第一牺牲层30的材料相同，以便于后续一同去除，以形成MEMS器件的空腔。

本实施例中，所述第二牺牲层37的厚度为100nm～300nm，进一步可选地为200nm左右。

本实施例中，所述第二牺牲层37的材料为金属锗(Ge)，形成方法为物理气相沉积(PVD)。

但在除本实施例外的其他实施例中，所述第二牺牲层37也可采用与所述第一牺牲层30不同的材料，本发明对所述第二牺牲层37的材料以及形成工艺不做限定。

参考图10，在所述第二牺牲层37上形成第三掩模层38，所述第三掩模层38露出所述凹槽36。

本实施例中，所述第三掩模层38还覆盖凹槽36部分侧壁上的第二牺牲层37。

本实施例中，所述第三掩模层38的材料为光刻胶，形成工艺包括：先在所述半导体基底20上形成光刻胶层，之后经曝光显影工艺在所述光刻胶层内形成光刻胶图案，从而形成用作所述第三掩模层38的光刻胶掩模层。上述工艺为本领域的成熟技术，在此不再赘述。

参考图11，以所述第三掩模层38为掩模刻蚀所述第二牺牲层37，以去除所述凹槽36底部的第二牺牲层37，露出所述阻挡层31，同时保留位于所述第二掩模层35表面的第二牺牲层37。

在上述刻蚀第二牺牲层37过程中，所述阻挡层31可保护所述第一牺牲层30，避免所述第一牺牲层30受到损伤。

本实施例中，采用各向同性刻蚀工艺去除所述凹槽36底部的第二牺牲层37。具体地，所述各向同性刻蚀工艺为湿法刻蚀工艺，从而高效地去除部分所述第二牺牲层37。

本实施例中，在去除所述凹槽36底部的第二牺牲层37的同时，还去除位于凹槽36侧壁上未覆盖所述第三掩模层38的第二牺牲层37。

在后续采用湿法刻蚀等方法去除第一牺牲层30和第二牺牲层37，以形成MEMS器件的空腔时，保留在凹槽36侧壁上的第二牺牲层37用以引入双氧水等湿法刻蚀溶液，以提高去除所述第一牺牲层30和第二牺牲层37的效率。

结合参考图12，在去除所述凹槽36底部的第二牺牲层37后，继续以所述第三掩模层38为掩模，去除所述凹槽36底部的阻挡层31和第一牺牲层30，露出所述硬掩模层22(即半导体基底20的表面)。

本实施例中，可采用各向异性刻蚀工艺，去除所述凹槽36底部的阻挡层31和第一牺牲层30。

各向异性刻蚀工艺具有良好的方向选择，可提高各向异性刻蚀工艺后，所述凹槽36内的悬臂梁层32、阻挡层31和第一牺牲层30刻蚀表面的平整度，即有效降低位于所述阻挡层31下方的第一牺牲层30受损程度，从而解决如图4所示，在所述悬臂梁12下方，位于所述开口15中的第一牺牲层11内形成较大缺口18的问题。

本实施例中，所述各向异性刻蚀工艺为干法刻蚀工艺，采用干法刻蚀工艺刻蚀所述阻挡层31和第一牺牲层30的工艺为本领域的成熟技术，在此不再赘述。

在刻蚀所述阻挡层31和第一牺牲层30后，可进行后续工艺以形成MEMS器件。所述后续工艺包括：去除所述第三掩模层38，之后在所述第二牺牲层37上形成其余的MEMS结构，或是在所述第二牺牲层37上覆盖另一个半导体基底；之后，去除所述第一牺牲层30和第二牺牲层37以形成MEMS器件的空腔，同时使所述悬臂梁层32一端悬空。在后续制得的MEMS器件使用过程中，通过所述悬臂梁层32悬空端的振动以产生信号。

上述形成MEMS器件的后续工艺为本领域的成熟技术，在此不再赘述。

本实施例中，在半导体基底上形成第一牺牲层后，在所述第一牺牲层上形成阻挡层，之后再于所述阻挡层上形成悬臂梁层；并以所述阻挡层为停止层，在所述悬臂梁层中形成凹槽；之后在所述悬臂梁层上形成第二牺牲层，并在第二牺牲层上形成露出所述凹槽的第二掩模层，并以所述第二掩模层为掩模去除所述凹槽底部的第二牺牲层的过程中，所述阻挡层可保护所述第一牺牲层免受损伤；接着再以所述第二掩模为掩模，沿着所述凹槽采用各向异性刻蚀工艺继续刻蚀所述阻挡层和第一牺牲层至露出所述半导体基底表面。基于各向异性刻蚀工艺具有良好的刻蚀方向选择性，可提高各向异性刻蚀工艺后，所述凹槽内的悬臂梁层、阻挡层和第一牺牲层的刻蚀表面的平整度，即有效降低刻蚀所述阻挡层和第一牺牲层后，位于所述阻挡层下方的第一牺牲层的受损程度，从而便于后续工艺顺利进行，进而提高后续形成的MEMS器件的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种MEMS器件的形成方法，其特征在于，

提供半导体基底；

在所述半导体基底上形成第一牺牲层：

在所述第一牺牲层上形成阻挡层；

在所述阻挡层上形成悬臂梁层；

以所述阻挡层为停止层，在所述悬臂梁层中形成凹槽；

在所述悬臂梁层上形成第二牺牲层，所述第二牺牲层覆盖所述悬臂梁层，以及所述凹槽的侧壁和底部；

在所述第二牺牲层上形成掩模层，所述掩模层露出所述凹槽；

以所述掩模层为掩模，去除所述凹槽底部的第二牺牲层；

再以所述掩模层为掩模，去除所述凹槽底部的阻挡层和第一牺牲层，露出所述半导体基底。

2.如权利要求1所述的形成方法，其特征在于，所述第二牺牲层的厚度在100nm～300nm的范围内。

3.如权利要求1所述的形成方法，其特征在于，所述第一牺牲层和第二牺牲层的材料相同。

4.如权利要求1所述的形成方法，其特征在于，所述第一牺牲层和第二牺牲层的材料为锗，所述悬臂梁层的材料为锗硅材料。

5.如权利要求1所述的形成方法，其特征在于，所述阻挡层的材料为氧化硅。

6.如权利要求1所述的形成方法，其特征在于，所述阻挡层的厚度为20～100纳米。

7.如权利要求1所述的形成方法，其特征在于，所述掩模层为光刻胶层。

8.如权利要求1所述的形成方法，其特征在于，在所述悬臂梁层中形成凹槽的步骤包括：在所述悬臂梁层中形成多个所述凹槽；

在所述第二牺牲层上形成掩模层的步骤包括：所述掩模层还覆盖凹槽部分侧壁上的所述第二牺牲层；

以所述掩模层为掩模，去除所述凹槽底部的阻挡层和第一牺牲层，露出所述半导体基底的步骤还包括：去除位于凹槽侧壁上的未覆盖掩模层的第二牺牲层。

9.如权利要求1或8所述的形成方法，其特征在于，以所述掩模层为掩模，去除所述凹槽底部的第二牺牲层的步骤包括：采用各向同性刻蚀工艺去除所述凹槽底部的第二牺牲层。

10.如权利要求1所述的形成方法，其特征在于，以所述掩模层为掩模，去除所述凹槽底部的阻挡层和第一牺牲层，露出所述半导体基底的步骤包括：采用各向异性刻蚀工艺去除所述凹槽底部的阻挡层和第一牺牲层。

11.如权利要求10所述的形成方法，其特征在于，所述各向异性刻蚀工艺为干法刻蚀工艺。