CN103578930A - 多重图形化的掩膜层的形成方法、半导体结构 - Google Patents
多重图形化的掩膜层的形成方法、半导体结构 Download PDFInfo
- Publication number
- CN103578930A CN103578930A CN201210254222.7A CN201210254222A CN103578930A CN 103578930 A CN103578930 A CN 103578930A CN 201210254222 A CN201210254222 A CN 201210254222A CN 103578930 A CN103578930 A CN 103578930A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- layer
- etching
- mask
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims description 93
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 239000000243 solution Substances 0.000 claims description 21
- 239000012895 dilution Substances 0.000 claims description 15
- 238000010790 dilution Methods 0.000 claims description 15
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 8
- 229910004541 SiN Inorganic materials 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 249
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 210000003141 lower extremity Anatomy 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Abstract
一种多重图形化的掩膜层的形成方法、半导体结构，其中，多重图形化的掩膜层的形成方法，包括：提供半导体衬底，在半导体衬底上形成待刻蚀材料层；在待刻蚀材料层表面形成若干分立的堆叠结构，所述堆叠结构包括位于牺牲层和位于牺牲层表面的第一掩膜层；沿堆叠结构的两侧，回刻蚀部分牺牲层，使得堆叠结构的剖面图形呈“T”型；在待刻蚀材料层表面形成第二掩膜层，第二掩膜层覆盖所述“T”型堆叠结构的表面和侧壁；刻蚀第二掩膜层，在“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁形成侧墙；去除所述第一掩膜层和牺牲层，所述侧墙作为多重图形化的掩膜层。在“T”型堆叠结构的牺牲层侧壁形成侧墙，减小了侧墙的两侧侧壁的形貌的差异。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种多重图形化的掩膜层的形成方法、半导体结构。
背景技术
在半导体制造领域，光刻胶材料用于将掩膜图像转印到一层或多层的材料层中，例如将掩膜图像转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了提高半导体器件的集成度，业界已提出了多种双重图形工艺，其中，自对准双重图形（Self-Aligned Double Patterning，SADP）工艺即为其中的一种。公开号为US2009/0146322A1的美国专利文献公开了一种自对准双重图形作为掩膜对半导体结构进行刻蚀的方法，具体包括：
请参考图1，在半导体衬底10表面形成待刻蚀材料层20，在所述待刻蚀材料层20表面形成牺牲材料薄膜（未图示），对所述牺牲材料薄膜进行刻蚀，形成牺牲层30；
请参考图2，在所述待刻蚀材料层20和牺牲层30表面形成硬掩膜材料层40；
请参考图3，对所述硬掩膜材料层40进行无掩膜刻蚀，直到暴露出所述待刻蚀材料层20表面和牺牲层30的顶部表面，在所述牺牲层30侧壁表面形成侧墙45；
请参考图4，去除所述牺牲层30，以所述侧墙45为掩膜，对所述待刻蚀材料层20进行刻蚀，形成半导体图形21。
但是利用上述自对准双重图形作为掩膜对所述待刻蚀材料层20进行刻蚀后，所述侧墙45底部形成的半导体图形21两侧侧壁的形貌会不同，会影响后续形成的半导体器件的性能。
发明内容
本发明解决的问题是提供一种多重图形化的掩膜层的形成方法、半导体结构，减小了侧墙两侧侧壁形貌的差异性。
为解决上述问题，本发明实施例提供可一种多重图形化的掩膜层的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层；在所述待刻蚀材料层表面形成若干分立的堆叠结构，所述堆叠结构包括位于待刻蚀材料层表面的牺牲层和位于牺牲层表面的第一掩膜层；沿堆叠结构的两侧，回刻蚀部分所述牺牲层，使得堆叠结构的剖面图形呈“T”型；在待刻蚀材料层表面形成第二掩膜层，所述第二掩膜层覆盖所述“T”型堆叠结构的表面和侧壁；刻蚀所述第二掩膜层，在“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁形成侧墙；去除所述第一掩膜层和牺牲层，所述侧墙作为多重图形化的掩膜层。
可选的，所述牺牲层的材料为多晶硅、无定形硅、无定形碳、SiN、SiON、SiCO、SiCOH、BN或SiGe。
可选的，所述第一掩膜层的材料与牺牲层的材料不相同，所述第一掩膜层的材料为SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
可选的，所述第二掩膜层的材料与牺牲层和第一掩膜层的材料均不相同，所述第二掩膜层的材料为多晶硅、无定形硅、SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
可选的，所述回刻蚀牺牲层时，所述牺牲层对第一掩膜层的刻蚀选择比大于2:1。
可选的，所述回刻蚀牺牲层的工艺包括第一刻蚀工艺和第二刻蚀工艺，先进行第一刻蚀工艺，后进行第二刻蚀工艺。
可选的，所述第一刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺的偏置功率小于等于50瓦。
可选的，所述等离子体刻蚀工艺采用的气体包含Cl2、HCl、CF4、C2H6、C3H8、SF6、NF3中的一种或几种。
可选的，所述第二刻蚀工艺为湿法刻蚀工艺。
可选的，所述湿法刻蚀采用的溶液为稀释的硝酸和稀释的氢氟酸溶液混合溶液或稀释的TMAH溶液。
可选的，回刻蚀部分所述牺牲层的回刻蚀宽度为10~400埃。
可选的，刻蚀所述第二掩膜层时，所述第二掩膜层相对于第一掩膜层的刻蚀选择比大于2:1。
可选的，刻蚀所述第二掩膜层的工艺为无掩膜等离子体刻蚀工艺。
可选的，去除所述第一掩膜层和牺牲层时，所述第一掩膜层和牺牲层相对于侧墙的刻蚀选择比大于2:1。
可选的，所述第一掩膜层的厚度为50~500埃，牺牲层的厚度为300~1000埃。
本发明实施例还提供了一种半导体结构，包括：半导体衬底，位于半导体衬底上的待刻蚀材料层；位于待刻蚀材料层表面形成若干分立的“T”型堆叠结构，所述堆叠结构包括位于待刻蚀材料层表面的牺牲层和位于牺牲层表面的第一掩膜层，牺牲层的宽度小于第一掩膜层的宽度；位于“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁的侧墙，所述侧墙作为多重图形化的掩膜层。
可选的，所述牺牲层的材料为多晶硅、无定形硅、无定形碳、SiN、SiON、SiCO、SiCOH、BN或SiGe。
可选的，所述第一掩膜层的材料与牺牲层的材料不相同，所述第一掩膜层的材料为SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
可选的，所述侧墙的材料与牺牲层和第一掩膜层的材料均不相同，所述侧墙的材料为多晶硅、无定形硅、SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
与现有技术相比，本发明技术方案具有以下优点：
形成有牺牲层和位于牺牲层表面的第一掩膜层构成的“T”型堆叠结构，然后在“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁形成侧墙，使得形成的侧墙顶端表面为平面，其宽度约等于牺牲层被回刻蚀的宽度，并且侧墙只形成在第一掩膜层下方的牺牲层侧壁，在形成侧墙时，使得侧墙远离牺牲层的侧壁表面的弧度减小，从而使得侧墙两侧侧壁表面的形貌之间的差异减小，当以侧墙为掩膜刻蚀待刻蚀材料层形成半导体图形时，减小形成的半导体图形两侧侧壁形貌之间的差异。
进一步，部分所述牺牲层的工艺包括第一刻蚀工艺和第二刻蚀工艺，先进行第一刻蚀工艺，后进行第二刻蚀工艺，以形成较好的刻蚀，所述第一刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺的偏置功率小于等于50瓦，所述第二刻蚀工艺为湿法刻蚀工艺，湿法刻蚀采用的溶液为稀释的硝酸和稀释的氢氟酸溶液混合溶液或稀释的TMAH溶液，使形成的“T”型堆叠结构具有较好的形貌。
附图说明
图1~图4是现有技术利用自对准双重图形作为掩膜的刻蚀过程的剖面结构示意图；
图5为本发明实施例多重图形化的掩膜层的形成方法的流程示意图；
图6~图11为本发明实施例多重图形化的掩膜层形成过程的剖面结构示意图。
具体实施方式
现有技术的自对准双重图形工艺形成的侧墙为掩膜对待刻蚀材料层进行刻蚀后，形成的半导体图形的两侧的侧壁形貌会不同，会影响后续形成的半导体器件的性能。发明人经过研究发现，现有的自对准双重图形工艺中，由于侧墙是对硬掩膜材料层进行无掩膜刻蚀形成的，与牺牲层接触的侧墙的一侧的侧壁是垂直于半导体衬底表面，而远离牺牲层一侧的侧墙的侧壁形状是弧形的，且越靠近侧墙的顶端弧度越大，越靠近侧墙的顶端侧墙两侧侧壁的形貌的差异性越大，侧墙两侧侧壁的形貌存在较大差异，在以侧墙为掩膜刻蚀待刻蚀材料层，形成半导体图形时，使得半导体图形两侧侧壁的形貌不相同，半导体图形两侧侧壁的形貌与侧墙两侧侧壁的形貌相关。
为解决上述问题，发明人提出一种多重图形化的掩膜层的形成方法，形成有牺牲层和位于牺牲层表面的第一掩膜层构成的“T”型堆叠结构，然后在“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁形成侧墙，使得形成的侧墙顶端表面为平面，其宽度约等于牺牲层被回刻蚀的宽度，并且侧墙只形成在第一掩膜层下方的牺牲层侧壁，在形成侧墙时，使得侧墙远离牺牲层的侧壁表面的弧度减小，从而使得侧墙两侧侧壁表面的形貌之间的差异减小，当以侧墙为掩膜刻蚀待刻蚀材料层形成半导体图形时，减小形成的半导体图形两侧侧壁形貌之间的差异。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图5，图5为本发明实施例多重图形化的掩膜层的形成方法的流程示意图，包括步骤：
步骤S201，提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层；
步骤S202，在所述待刻蚀材料层表面形成若干分立的堆叠结构，所述堆叠结构包括位于待刻蚀材料层表面的牺牲层和位于牺牲层表面的第一掩膜层；
步骤S203，沿堆叠结构的两侧，回刻蚀部分所述牺牲层，使得堆叠结构的剖面图形呈“T”型；
步骤S204，在待刻蚀材料层表面形成第二掩膜层，所述第二掩膜层覆盖所述“T”型堆叠结构的表面和侧壁；
步骤S205，采用无掩膜等离子体刻蚀工艺刻蚀所述第二掩膜层，在“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁形成侧墙；
步骤S206，去除所述第一掩膜层和牺牲层，所述侧墙作为多重图形化的掩膜层。
图6~图11为本发明实施例多重图形化的掩膜层形成过程的剖面结构示意图。
参考图6，提供半导体衬底300，在所述半导体衬底300上形成待刻蚀材料层301；在所述待刻蚀材料层301表面形成若干分立的堆叠结构304，所述堆叠结构304包括位于待刻蚀材料层301表面的牺牲层302和位于牺牲层表面302的第一掩膜层303。
所述半导体衬底300为硅衬底、锗衬底、氮化镓衬底、玻璃衬底、绝缘体上硅衬底、绝缘体上锗衬底等其中的一种。在本实施例中，所述半导体衬底100为硅衬底。
所述半导体衬底内还可以形成一层或多层层间介质层（未图示）和层间金属层（未图示）。
所述待刻蚀材料层301可以为介质层、金属层等，所述待刻蚀材料层301可以为单层材料层或多层堆叠的材料层。待刻蚀材料层301与第一掩膜层303、牺牲层303和第二掩膜层的材料均不相同。后续形成侧墙作为多重图形化的掩膜层时，以所述侧墙为掩膜，刻蚀所述待刻蚀材料层301，形成半导体图形。
所述堆叠结构304的形成过程为：在所述牺牲层301表面形成牺牲材料薄膜；在牺牲材料薄膜表面形成第一掩膜薄膜；在第一掩膜薄膜表面形成图形化的光刻胶层，所述图形化的光刻胶层具有若干暴露第一掩膜薄膜表面的开口；以所述图形化的光刻胶层为掩膜，沿开口依次刻蚀所述第一掩膜薄膜和牺牲材料薄膜，形成待刻蚀材料层301和第一掩膜层303的堆叠结构304。
所述牺牲层302的材料为多晶硅、无定形硅、无定形碳、SiN、SiON、SiCO、SiCOH、BN或SiGe。本实施例中所述牺牲层302的材料为多晶硅。
所述第一掩膜层303的材料与牺牲层302的材料不相同，后续回刻蚀牺牲层302时，所述牺牲层302对第一掩膜层303的刻蚀选择比大于2:1，使得牺牲层302的刻蚀速率大于第一掩膜层303的刻蚀速率，使得堆叠结构的剖面图形呈“T”型，所述第一掩膜层303的材料为SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。本实施例中，所述第一掩膜层303的材料为SiO2，第一掩膜层303为氧化硅的单层结构。在本发明的其他实施例中，所述第一掩膜层303也可以为不同材料的多层堆叠结构。
所述第一掩膜层303的厚度为50~500埃，牺牲层302的厚度为300~1000埃，所述牺牲层302的厚度与后续形成的侧墙的高度相等。
所述形成的堆叠结构304的数量至少为一个，本实施例中形成的两个堆叠结构304仅作为示例，堆叠结构304的数量不应限制本发明的保护范围。
参考图7，沿堆叠结构304的两侧，回刻蚀部分所述牺牲层302，使得堆叠结构304的剖面图形呈“T”型。
回刻蚀部分所述牺牲层302的工艺包括第一刻蚀工艺和第二刻蚀工艺，先进行第一刻蚀工艺，后进行第二刻蚀工艺，以形成较好的刻蚀形貌。
所述第一刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺的偏置功率小于等于50瓦，由于偏置功率较小，沿堆叠结构304的两侧，刻蚀所述牺牲层302时，刻蚀过程是各向同性的，去除部分牺牲层302。
所述等离子体刻蚀工艺采用的气体为Cl2、HCl、CF4、C2H6、C3H8、SF6、NF3中的一种或几种。本实施例中等离子体刻蚀工艺采用的气体为C2H6和SF6的混合气体。
所述第二刻蚀工艺为湿法刻蚀工艺，湿法刻蚀采用的溶液为稀释的硝酸和稀释的氢氟酸溶液混合溶液或稀释的TMAH（四甲基氢氧化铵）溶液。
所述牺牲层302回刻蚀的宽度a为100~400埃，后续在形成侧墙时，使得侧墙的顶部表面为平面，使得侧壁远离牺牲层一侧的侧壁的弧度尽可能的小，以减小侧墙两侧侧壁之间的差异。
采用上述刻蚀工艺回刻蚀牺牲层302时，所述牺牲层302对第一掩膜层303的刻蚀选择比大于2:1，使得堆叠结构304的剖面图形呈“T”型。
形成剖面图形呈“T”型的堆叠结构304，后续在无掩膜刻蚀第二掩膜层时，在第一掩膜层303下方的牺牲层302的侧壁形成侧墙，形成侧墙的顶部表面为平面，并使得侧墙远离牺牲层一侧的侧壁的弧度减小，从而减小侧墙两侧的侧壁表面形貌的差异，以侧墙为掩膜刻蚀待刻蚀材料层301形成半导体图形时，减小了半导体图形两侧侧壁的形貌的差异性，有利于提高半导体器件的性能。
参考图8，在待刻蚀材料层301表面形成第二掩膜层305，所述第二掩膜层305覆盖所述“T”型堆叠结构304的表面和侧壁。
所述第二掩膜层305后续用于形成侧墙，所述第二掩膜层305的材料与牺牲层302和第一掩膜层303的材料均不相同，后续去除牺牲层302和第一掩膜层303时，使得第二掩膜层305形成的侧墙不会受到损害，所述第二掩膜层305的材料为多晶硅、无定形硅、SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。本实施例中所述第二掩膜层305的材料为SiN。
所述第二掩膜层305的形成工艺为高密度等离子体化学气相沉积工艺（HDPCVD）或原子层沉积工艺（ALD）或其他合适的工艺，以使第二掩膜层305较好的覆盖“T”型堆叠结构304的表面和侧壁。
参考图9，刻蚀所述第二掩膜层305（参考图8），在“T”型堆叠结构304的第一掩膜层303下方的牺牲层302的侧壁形成侧墙306。
刻蚀所述第二掩膜层305的工艺为无掩膜等离子体刻蚀工艺，所述无掩膜等离子体刻蚀工艺的采用的气体为CH2F2或CH3F。
刻蚀所述第二掩膜层305时，第二掩膜层305相对于第一掩膜层303的刻蚀选择比大于2:1，使第一掩膜层303受到的损害较小。
形成剖面图形呈“T”型的堆叠结构304，所述第二掩膜层305覆盖所述“T”型堆叠结构304的表面和侧壁，采用无掩膜等离子体刻蚀工艺刻蚀第二掩膜层305时，在第一掩膜层303下方的牺牲层302的侧壁形成侧墙306，形成侧墙306的顶部表面为平面，并使得侧墙306远离牺牲层一侧的侧壁的弧度减小，无掩膜等离子体刻蚀时所述第一掩膜层303的侧壁的第二掩膜材料会被去除，直至暴露第一掩膜层303的下边缘，所述侧墙306的远离牺牲层302一侧的侧壁上端与第一掩膜层303下表面的边缘相接触，所述侧墙306的顶部表面为平面，顶部表面的宽度等于牺牲层被回刻蚀的宽度，相比于现有自对准双重图形工艺形成的侧墙，所述侧墙306的远离牺牲层302一侧的侧壁靠近顶部的弧度极大的减小，所述侧墙306两侧的侧壁的形貌差异性明显减小，特别是所述侧墙306靠近顶部两侧的侧壁的形貌的差异性改善明显，后续在以所述侧墙306为掩膜刻蚀所述待刻蚀材料层301形成半导体图形时，使得半导体图形两侧侧壁的形貌差异性变小，提高了半导体器件的性能。本实施例中，所述侧墙306的宽度与牺牲层302回刻蚀的宽度相近，在本发明的其他实施例中，所述侧墙的宽度可以大于牺牲层回刻蚀的宽度。
参考图10和图11，去除所述第一掩膜层303（参考图9）、牺牲层302（参考图9），剩余的侧墙306作为多重图形化的掩膜层；以所述侧墙306为掩膜，刻蚀所述待刻蚀材料层301（参考图9），形成半导体结构307。
所述去除第一掩膜层303的去除工艺为采用氢氟酸刻蚀溶液的湿法刻蚀或者采用C4F8、C5F8或C4F6等刻蚀气体的干法刻蚀；去除牺牲层302的工艺为采用TMAH刻蚀溶液的湿法蚀刻或者采用CF4、SF6或NF3的低偏置电压（<50伏)的干法蚀刻。
去除所述第一掩膜层303、牺牲层302时，第一掩膜层303和牺牲层302相对于侧墙306的刻蚀选择比大于2:1，使侧墙306不会被损伤或损伤较小。
刻蚀所述待刻蚀材料层301时，由于作为掩膜的侧墙306两侧侧壁形貌的差异性较小，使得形成的半导体结构307两侧的侧壁形貌的差异性减小，提高了后续形成半导体器件的性能。
本发明实施还提供了一种半导体结构，请参考图9，包括：半导体衬底300，位于半导体衬底300上的待刻蚀材料层301；
位于待刻蚀材料层301表面形成若干分立的“T”型堆叠结构304，所述堆叠结构301包括位于待刻蚀材料层301表面的牺牲层302和位于牺牲层302表面的第一掩膜层303，牺牲层302的宽度小于第一掩膜层303的宽度；
位于“T”型堆叠结构304的第一掩膜层303下方的牺牲层302侧壁的侧墙306，所述侧墙后续工艺时作为多重图形化的掩膜层。
所述牺牲层302的材料为多晶硅、无定形硅、无定形碳、SiN、SiON、SiCO、SiCOH、BN或SiGe。
所述第一掩膜层303的材料与牺牲层302的材料不相同，所述第一掩膜层303的材料为SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
所述侧墙306的材料与牺牲层302和第一掩膜层303的材料均不相同，所述侧墙306的材料为多晶硅、无定形硅、SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
综上，本发明实施例提供的多重图形化的掩膜层的形成方法、半导体结构，形成有牺牲层和位于牺牲层表面的第一掩膜层构成的“T”型堆叠结构，然后在“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁形成侧墙，使得形成的侧墙顶端表面为平面，其宽度约等于牺牲层被回刻蚀的宽度，并且侧墙只形成在第一掩膜层下方的牺牲层侧壁，在形成侧墙时，使得侧墙远离牺牲层的侧壁表面的弧度减小，从而使得侧墙两侧侧壁表面的形貌之间的差异减小，当以侧墙为掩膜刻蚀待刻蚀材料层形成半导体图形时，减小形成的半导体图形两侧侧壁形貌之间的差异。
进一步，部分所述牺牲层的工艺包括第一刻蚀工艺和第二刻蚀工艺，先进行第一刻蚀工艺，后进行第二刻蚀工艺，以形成较好的刻蚀，所述第一刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺的偏置功率小于等于50瓦，所述第二刻蚀工艺为湿法刻蚀工艺，湿法刻蚀采用的溶液为稀释的硝酸和稀释的氢氟酸溶液混合溶液或稀释的TMAH溶液，使形成的“T”型堆叠结构具有较好的形貌。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (19)
1.一种多重图形化的掩膜层的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层；
在所述待刻蚀材料层表面形成若干分立的堆叠结构，所述堆叠结构包括位于待刻蚀材料层表面的牺牲层和位于牺牲层表面的第一掩膜层；
沿堆叠结构的两侧，回刻蚀部分所述牺牲层，使得堆叠结构的剖面图形呈“T”型；
在待刻蚀材料层表面形成第二掩膜层，所述第二掩膜层覆盖所述“T”型堆叠结构的表面和侧壁；
刻蚀所述第二掩膜层，在“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁形成侧墙；
去除所述第一掩膜层和牺牲层，所述侧墙作为多重图形化的掩膜层。
2.如权利要求1所述的多重图形化的掩膜层的形成方法，其特征在于，所述牺牲层的材料为多晶硅、无定形硅、无定形碳、SiN、SiON、SiCO、SiCOH、BN或SiGe。
3.如权利要求2所述的多重图形化的掩膜层的形成方法，其特征在于，所述第一掩膜层的材料与牺牲层的材料不相同，所述第一掩膜层的材料为SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
4.如权利要求3所述的多重图形化的掩膜层的形成方法，其特征在于，所述第二掩膜层的材料与牺牲层和第一掩膜层的材料均不相同，所述第二掩膜层的材料为多晶硅、无定形硅、SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
5.如权利要求4所述的多重图形化的掩膜层的形成方法，其特征在于，所述回刻蚀牺牲层时，所述牺牲层对第一掩膜层的刻蚀选择比大于2:1。
6.如权利要求5所述的多重图形化的掩膜层的形成方法，其特征在于，所述回刻蚀牺牲层的工艺包括第一刻蚀工艺和第二刻蚀工艺，先进行第一刻蚀工艺，后进行第二刻蚀工艺。
7.如权利要求6所述的多重图形化的掩膜层的形成方法，其特征在于，所述第一刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺的偏置功率小于等于50瓦。
8.如权利要求7所述的多重图形化的掩膜层的形成方法，其特征在于，所述等离子体刻蚀工艺采用的气体包含Cl2、HCl、CF4、C2H6、C3H8、SF6、NF3中的一种或几种。
9.如权利要求6所述的多重图形化的掩膜层的形成方法，其特征在于，所述第二刻蚀工艺为湿法刻蚀工艺。
10.如权利要求9所述的多重图形化的掩膜层的形成方法，其特征在于，所述湿法刻蚀采用的溶液为稀释的硝酸和稀释的氢氟酸溶液混合溶液或稀释的TMAH溶液。
11.如权利要求5所述的多重图形化的掩膜层的形成方法，其特征在于，回刻蚀部分所述牺牲层的回刻蚀宽度为10~400埃。
12.如权利要求4所述的多重图形化的掩膜层的形成方法，其特征在于，刻蚀所述第二掩膜层时，所述第二掩膜层相对于第一掩膜层的刻蚀选择比大于2:1。
13.如权利要求12所述的多重图形化的掩膜层的形成方法，其特征在于，刻蚀所述第二掩膜层的工艺为无掩膜等离子体刻蚀工艺。
14.如权利要求4所述的多重图形化的掩膜层的形成方法，其特征在于，去除所述第一掩膜层和牺牲层时，所述第一掩膜层和牺牲层相对于侧墙的刻蚀选择比大于2:1。
15.如权利要求4所述的多重图形化的掩膜层的形成方法，所述第一掩膜层的厚度为50~500埃，牺牲层的厚度为300~1000埃。
16.一种半导体结构，其特征在于，包括：
半导体衬底，位于半导体衬底上的待刻蚀材料层；
位于待刻蚀材料层表面形成若干分立的“T”型堆叠结构，所述堆叠结构包括位于待刻蚀材料层表面的牺牲层和位于牺牲层表面的第一掩膜层，牺牲层的宽度小于第一掩膜层的宽度；
位于“T”型堆叠结构的第一掩膜层下方的牺牲层侧壁的侧墙，所述侧墙作为多重图形化的掩膜层。
17.如权利要求16所述的半导体结构，其特征在于，所述牺牲层的材料为多晶硅、无定形硅、无定形碳、SiN、SiON、SiCO、SiCOH、BN或SiGe。
18.如权利要求17所述的半导体结构，其特征在于，所述第一掩膜层的材料与牺牲层的材料不相同，所述第一掩膜层的材料为SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
19.如权利要求18所述的半导体结构，其特征在于，所述侧墙的材料与牺牲层和第一掩膜层的材料均不相同，所述侧墙的材料为多晶硅、无定形硅、SiO2、TiN、TaN、SiN、SiCN、SiC、BN中的一种或几种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210254222.7A CN103578930B (zh) | 2012-07-20 | 2012-07-20 | 多重图形化的掩膜层的形成方法、半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210254222.7A CN103578930B (zh) | 2012-07-20 | 2012-07-20 | 多重图形化的掩膜层的形成方法、半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578930A true CN103578930A (zh) | 2014-02-12 |
| CN103578930B CN103578930B (zh) | 2017-07-14 |
Family
ID=50050460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210254222.7A Active CN103578930B (zh) | 2012-07-20 | 2012-07-20 | 多重图形化的掩膜层的形成方法、半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103578930B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304475A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种多重图形化掩膜的制备方法 |
| CN105977141A (zh) * | 2016-05-10 | 2016-09-28 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
| CN106057657A (zh) * | 2016-07-22 | 2016-10-26 | 上海华力微电子有限公司 | 多重图形化方法 |
| CN106649950A (zh) * | 2016-09-30 | 2017-05-10 | 北方电子研究院安徽有限公司 | 一种由器件版图生成剖面图的方法 |
| CN106997156A (zh) * | 2017-03-27 | 2017-08-01 | 深圳市优盛科技有限公司 | 在高弧度三维立体上制备高精度线路图形的曝光方法 |
| CN107742608A (zh) * | 2017-11-23 | 2018-02-27 | 长江存储科技有限责任公司 | 双重图形侧墙掩膜刻蚀工艺 |
| CN109003894A (zh) * | 2018-07-20 | 2018-12-14 | 上海华力微电子有限公司 | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 |
| CN111146087A (zh) * | 2020-01-02 | 2020-05-12 | 长江存储科技有限责任公司 | 半导体器件的形成方法、双沟道刻蚀方法及半导体器件 |
| CN111564369A (zh) * | 2019-02-14 | 2020-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀图形的形成方法及半导体器件 |
| CN111696862A (zh) * | 2019-03-12 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114496771A (zh) * | 2020-11-11 | 2022-05-13 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| WO2022183687A1 (zh) * | 2021-03-02 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制作方法和半导体结构 |
| CN114496771B (zh) * | 2020-11-11 | 2024-05-03 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030077894A1 (en) * | 2001-10-23 | 2003-04-24 | Hynix Semiconductor Inc. | Method for forming conductive wires of semiconductor device |
| CN102479691A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及mos晶体管的形成方法 |
| US20120164390A1 (en) * | 2010-12-27 | 2012-06-28 | Brewer Science Inc. | Processes to pattern small features for advanced patterning needs |
-
2012
- 2012-07-20 CN CN201210254222.7A patent/CN103578930B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030077894A1 (en) * | 2001-10-23 | 2003-04-24 | Hynix Semiconductor Inc. | Method for forming conductive wires of semiconductor device |
| CN102479691A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及mos晶体管的形成方法 |
| US20120164390A1 (en) * | 2010-12-27 | 2012-06-28 | Brewer Science Inc. | Processes to pattern small features for advanced patterning needs |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304475A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种多重图形化掩膜的制备方法 |
| CN105977141A (zh) * | 2016-05-10 | 2016-09-28 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
| CN106057657A (zh) * | 2016-07-22 | 2016-10-26 | 上海华力微电子有限公司 | 多重图形化方法 |
| CN106649950A (zh) * | 2016-09-30 | 2017-05-10 | 北方电子研究院安徽有限公司 | 一种由器件版图生成剖面图的方法 |
| CN106997156B (zh) * | 2017-03-27 | 2018-11-06 | 深圳市优盛科技有限公司 | 在高弧度三维立体上制备高精度线路图形的曝光方法 |
| CN106997156A (zh) * | 2017-03-27 | 2017-08-01 | 深圳市优盛科技有限公司 | 在高弧度三维立体上制备高精度线路图形的曝光方法 |
| CN107742608A (zh) * | 2017-11-23 | 2018-02-27 | 长江存储科技有限责任公司 | 双重图形侧墙掩膜刻蚀工艺 |
| CN107742608B (zh) * | 2017-11-23 | 2020-11-13 | 长江存储科技有限责任公司 | 双重图形侧墙掩膜刻蚀工艺 |
| CN109003894A (zh) * | 2018-07-20 | 2018-12-14 | 上海华力微电子有限公司 | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 |
| CN111564369A (zh) * | 2019-02-14 | 2020-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀图形的形成方法及半导体器件 |
| CN111564369B (zh) * | 2019-02-14 | 2023-10-10 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀图形的形成方法及半导体器件 |
| CN111696862B (zh) * | 2019-03-12 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111696862A (zh) * | 2019-03-12 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111146087A (zh) * | 2020-01-02 | 2020-05-12 | 长江存储科技有限责任公司 | 半导体器件的形成方法、双沟道刻蚀方法及半导体器件 |
| CN114496771A (zh) * | 2020-11-11 | 2022-05-13 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| CN114496771B (zh) * | 2020-11-11 | 2024-05-03 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| WO2022183687A1 (zh) * | 2021-03-02 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制作方法和半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103578930B (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103578930A (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| TWI544529B (zh) | 鰭狀場效電晶體裝置與其形成方法 | |
| CN103985711B (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
| CN103515197A (zh) | 自对准多重图形化的掩膜层及其形成方法 | |
| US8071485B2 (en) | Method of semiconductor manufacturing for small features | |
| US9536987B2 (en) | Line-end cutting method for fin structures of FinFETs formed by double patterning technology | |
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN103578931A (zh) | 多重图形化的掩膜层及其形成方法 | |
| CN103715080A (zh) | 自对准双重图形的形成方法 | |
| CN104253027A (zh) | 双重图形及其形成方法 | |
| CN103715068A (zh) | 半导体精细图案的形成方法 | |
| CN103794476A (zh) | 自对准三重图形的形成方法 | |
| CN103515230A (zh) | 半导体结构及其形成方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| CN110634801B (zh) | 一种接触孔制备方法 | |
| CN109285875B (zh) | 鳍式晶体管及其形成方法 | |
| CN104425225A (zh) | 三重图形的形成方法 | |
| CN103839783A (zh) | 自对准双重图形的形成方法 | |
| CN105006447A (zh) | 半导体器件的制造方法 | |
| CN103050434A (zh) | 硅通孔的刻蚀方法 | |
| TW201448049A (zh) | 用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻 | |
| CN108155149B (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| US20200020763A1 (en) | Narrow gap device with parallel releasing structure | |
| CN104701145B (zh) | 半导体结构的形成方法 | |
| CN103681270B (zh) | 金属栅极的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |