CN111564369A - 一种刻蚀图形的形成方法及半导体器件 - Google Patents
一种刻蚀图形的形成方法及半导体器件 Download PDFInfo
- Publication number
- CN111564369A CN111564369A CN201910114567.4A CN201910114567A CN111564369A CN 111564369 A CN111564369 A CN 111564369A CN 201910114567 A CN201910114567 A CN 201910114567A CN 111564369 A CN111564369 A CN 111564369A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- etched
- etching
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 188
- 239000010409 thin film Substances 0.000 claims abstract description 76
- 238000000151 deposition Methods 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 38
- 239000000758 substrate Substances 0.000 description 16
- 230000000873 masking effect Effects 0.000 description 8
- 238000000059 patterning Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种刻蚀图形的形成方法，包括提供待刻蚀层，在待刻蚀层上形成第一刻蚀图形和介质层图形，第一刻蚀图形位于介质层图形与待刻蚀层之间，且第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影区域内；在第一刻蚀图形的两侧分别形成第二刻蚀图形，第二刻蚀图形靠近第一刻蚀图形的侧壁与介质层图形的侧壁平齐。相比于现有技术中自对准三重图形形成时，先沉积薄膜层再刻蚀薄膜层和介质层的方式，本方法的刻蚀工艺更简单，且形成的自对准三重图形更均匀。本发明还公开了一种由该方法形成的性能更好的半导体器件。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种刻蚀图形的形成方法及半导体器件。
背景技术
为了顺应摩根定律的发展，半导体器件的尺寸正在不断地缩小。相应地，半导体制造过程中的各种工艺也在不断改善。但是制造工艺的改善仍然无法满足半导体器件对于高精度、高速度、高质量的需求。例如，由于受到了现有的光刻工艺精度的限制，现有的光刻工艺形成的掩膜图案难以满足半导体器件尺寸持续缩小的需求，由此，半导体技术的发展受到了限制。
为了在现有的光刻工艺的基础上，进一步缩小半导体器件的尺寸，现有技术提出双重图形化工艺。其中，代表性的工艺有自对准双重图形化(Self-Aligned DoublePatterning，SADP)工艺。即现在衬底上沉积牺牲材料层，然后进行光刻和刻蚀，把掩膜的图形转移到牺牲材料层上。接着在刻蚀后的牺牲材料层的表面和侧壁上沉积薄膜层，再刻蚀薄膜层，并去除牺牲材料层。这种双重图形化工艺的步骤简单，但是掩膜的尺寸会收到工艺的限制，形成自对准双重图形的掩膜应用范围较小，无法适应更复杂的技术需求。
为解决上述问题，现有技术提出了一种新的工艺，自对准四重图案成形技术(self-aligned quadruple patterning,SAQP)。即通过在SADP工艺后形成的图案上沉积薄膜层，再对薄膜层进行刻蚀，从而形成四重图形。SAQP工艺虽然克服了SADP工艺掩膜应用范围小的问题，但是由于在SADP的基础上再进行一次自对准，工艺流程较为复杂，因此SAQP工艺的优品率不高，且该工艺对光刻胶和显影的要求也更高，普通的光刻胶和显影无法达到SAQP工艺的要求。
为了提高SAQP工艺的优品率，提出了一种自对准三重图案成形技术(self-aligned triple patterning,SATP)。例如，公开号为CN104078330A公开的自对准三重图形的形成方法，先在衬底上形成第一牺牲材料层和第二牺牲材料层，然后刻蚀第二牺牲材料层和第一牺牲材料层形成图案。接着在图案周侧沉积薄膜层，最后，先对第二牺牲材料层进行刻蚀，再对第一牺牲材料层进行刻蚀，以形成自对准三重图形。但是这种方法形成的自对准三重图形，由于在形成图形时，先是对第二牺牲材料层进行刻蚀，再对第一牺牲材料层进行刻蚀，刻蚀过程操作较繁琐。且直接进行刻蚀，容易出现图形宽度大小不一致的情况，导致半导体器件的均匀性不佳，半导体器件的运行速度降低。
发明内容
本发明的目的在于解决现有技术中，刻蚀图形形成的质量不高的问题。本发明提供了一种刻蚀图形的形成方法，可提高刻蚀图形的形成质量。
为解决上述技术问题，本发明的实施方式公开了一种刻蚀图形的形成方法，包括：提供待刻蚀层，在待刻蚀层上形成第一刻蚀图形和介质层图形，第一刻蚀图形位于介质层图形与待刻蚀层之间，且第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影区域内；在第一刻蚀图形的两侧分别形成第二刻蚀图形，第二刻蚀图形靠近第一刻蚀图形的侧壁与介质层图形的侧壁平齐。
采用上述技术方案，相比于现有技术中SADP工艺只能形成自对准双重图形，本实施例提供的刻蚀图形的形成方法能够适用于尺寸更小的半导体器件。相比于现有技术中SAQP工艺需要进行两次自对准以形成图案，本实施例提供的刻蚀图形的形成方法只需一次自对准就能够形成图案，简化了工艺流程，提高了优品率。进一步地，相比于现有的SATP工艺中，先沉积薄膜层再刻蚀第一介质层和第二介质层的方法，本实施例采取先刻蚀第一介质层和第二介质层，然后沉积薄膜层，最后再刻蚀薄膜层的方式，使得刻蚀得到的第一刻蚀图形和第二刻蚀图形的均匀性更好，半导体器件的运行速度加快，性能也更好。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，在待刻蚀层上形成第一刻蚀图形和介质层图形包括：在待刻蚀层上沿远离待刻蚀层的方向依次沉积形成第一介质层、第二介质层、掩膜层和光刻胶图案；经由光刻胶图案和掩膜层刻蚀第二介质层形成介质层图形，刻蚀第一介质层形成第一刻蚀图形。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，在待刻蚀层上形成第一刻蚀图形和介质层图形，还包括：在第二介质层远离待刻蚀层的一侧形成牺牲材料层，在牺牲材料层上沉积掩膜层和光刻胶图案；经由光刻胶图案和掩膜层刻蚀牺牲材料层，刻蚀第二介质层形成介质层图形，刻蚀第一介质层形成第一刻蚀图形。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，在第一刻蚀图形的两侧分别形成第二刻蚀图形包括：在待刻蚀层上，环绕介质层图形和第一刻蚀图形的侧壁沉积薄膜层；移除介质层图形；刻蚀介质层图形在待刻蚀层上的投影区域内的薄膜层至待刻蚀层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，刻蚀与介质层图形的侧壁对应的薄膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，在待刻蚀层上，环绕介质层图形和第一刻蚀图形的侧壁沉积薄膜层的同时还包括：在介质层图形远离待刻蚀层的一侧沉积薄膜层；且在相邻的两个第一刻蚀图形之间的待刻蚀层的表面沉积薄膜层；
在去除介质层图形之前还包括：刻蚀在介质层远离待刻蚀层的一侧沉积的薄膜层，及刻蚀在相邻的两个第一刻蚀图形之间的待刻蚀层的表面沉积的薄膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影的区域内包括：第一刻蚀图形沿待刻蚀层长度方向上的宽度，小于介质层图形沿待刻蚀层长度方向上的宽度；且第一刻蚀图形在待刻蚀层上的投影位于靠近介质层图形在待刻蚀层上的投影区域的中部位置。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，第一介质层为硅，第二介质层为锗化硅。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，牺牲材料层为旋涂碳层。
为了解决现有技术中，半导体器件的刻蚀图形质量不高的问题，本发明还提供了一种利用上述方法形成的刻蚀图形制备得到的半导体器件，可提高半导体器件的性能。
本发明的实施方式还公开了一种半导体器件，半导体器件包括待刻蚀层，待刻蚀层上具有用于刻蚀待刻蚀层的刻蚀图形，且刻蚀图形基于上述方法之一的形成方法形成。
采用由上述方法形成刻蚀图形的半导体器件，只需进行一次自对准工艺即可形成三重图案，简化了SAQP工艺的操作步骤，提高了形成半导体器件的优品率；进一步地，形成的图案均匀性较好，半导体器件的运行速度加快，性能也更好。
附图说明
图1是本发明实施例提供的刻蚀图形的形成方法流程图；
图2至图8是本发明实施例提供的形成刻蚀图形的工艺流程示意图。
附图标记：
1.衬底；11.待刻蚀层；2.第一介质层；21.第一刻蚀图形；3.第二介质层；31.介质层图形；4.牺牲材料层；5.掩膜层；51光刻胶图案；6.薄膜层；61第二刻蚀图形。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
实施例一：
为解决现有技术中，刻蚀图形形成的质量不高的问题。本发明提供了一种刻蚀图形的形成方法。具体的，如图1所示。本实施例提供的刻蚀图形的形成方法，包括：
步骤S1：提供待刻蚀层，在待刻蚀层上形成第一刻蚀图形和介质层图形，第一刻蚀图形位于介质层图形和待刻蚀层之间，且第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影区域内。
进一步地，如图2至图4所示。本实施例还提供半导体衬底1，待刻蚀层11形成于衬底1表面。具体的，待刻蚀层11的材料包括但不限于多晶硅、无定形碳和金属，本实施例对此不做具体限定。在待刻蚀层11上形成由第一刻蚀图形21和第二刻蚀图形61组成的自对准三重图形。之后可以以所形成的第一刻蚀图形21和第二刻蚀图形61为掩膜，刻蚀待刻蚀层11，形成所需的半导体结构。
具体的，先在待刻蚀层11上形成第一刻蚀图形21和介质层图形31。第一刻蚀图形21位于介质层图形31和待刻蚀层11之间。也就是说，在垂直方向上，第一刻蚀图形21、介质层图形31和待刻蚀层11的位置关系为：从远离衬底1的一侧到靠近衬底1的一侧依次为介质层图形31、第一刻蚀图形21和待刻蚀层11。更为具体的，第一刻蚀图形21在待刻蚀层11上的投影位于介质层图形31在待刻蚀层11上的投影区域内。即第一刻蚀图形21、介质层图形31在待刻蚀层11上的投影关系为，第一刻蚀图形21的投影在介质层图形31的投影区域内。也就是说，第一刻蚀图形21的宽度不超过介质层图形31的宽度。
进一步地，在待刻蚀层11上形成第一刻蚀图形21和介质层图形31包括以下步骤：
第一步：如图2所示。在待刻蚀层11上，沿远离待刻蚀层11的方向依次沉积形成第一介质层2和第二介质层3、掩膜层5和光刻胶图案51。即在垂直方向上，从远离衬底1的一侧到靠近衬底1的一侧依次沉积有光刻胶图案51、掩膜层5、第二介质层3和第一介质层2。具体的沉积顺序本实施例对此不做具体限定，可以是同时沉积光刻胶图案51、掩膜层5、第二介质层3和第一介质层2，也可以是分别沉积第一介质层2、第二介质层3、掩膜层5和光刻胶图案51，还可以先沉积第一介质层3和第二介质层2，再沉积光刻胶图案51和掩膜层5。只要最终的结果是在垂直方向上，从远离衬底1的一侧到靠近衬底1的一侧依次沉积有光刻胶图案51、掩膜层5、第二介质层3和第一介质层2即可。
第二步：如图3和图4所示。经由光刻胶图案51和掩膜层5刻蚀第二介质层3形成介质层图形31，刻蚀第一介质层2形成第一刻蚀图形21。即未被光刻胶图案51遮挡的第二介质层3被刻蚀，刻蚀后的第二介质层3即为介质层图形31。具体的，刻蚀第一介质层2和第二介质层3的顺序可以有以下两种情况：第一种，先刻蚀第二介质层3，然后刻蚀第一介质层2；第二种，刻蚀第二介质层3的同时对第一介质层2进行刻蚀。但由于沉积顺序和位置的不同，最终体现出的结果为先是第二介质层3被刻蚀，然后是第一介质层2被刻蚀。
更具体的，刻蚀第一介质层2形成第一刻蚀图形21可以分为两种情况：第一种，一次刻蚀。即在刻蚀未被光刻胶图案51遮挡的第一介质层2的同时，横向刻蚀第一介质层2。第二种，分两次刻蚀。即在刻蚀第一介质层2时，先刻蚀第一介质层2未被光刻胶图案51遮挡的部分，然后再横向刻蚀第一介质层2，以形成第一刻蚀图形21。
进一步地，如图2所示。在待刻蚀层11上形成第一刻蚀图形21还包括：在第二介质层3远离待刻蚀层11的一侧形成牺牲材料层4，在牺牲材料层4上沉积掩膜层5和光刻胶图案51。即在垂直方向上，从远离衬底1的一侧到靠近衬底1的一侧依次沉积有光刻胶图案51、掩膜层5、牺牲材料层4、第二介质层3和第一介质层2。具体的沉积顺序本实施例对此不做具体限定，可以是同时沉积光刻胶图案51、掩膜层5、牺牲材料层4、第二介质层3和第一介质层2，也可以是分别沉积第一介质层2、第二介质层3、牺牲材料层4、掩膜层5和光刻胶图案51，还可以先沉积第一介质层3和第二介质层2，再沉积牺牲材料层4、光刻胶图案51和掩膜层5。只要最终的结果是在垂直方向上，从远离衬底1的一侧到靠近衬底1的一侧依次沉积有光刻胶图案51、掩膜层5、牺牲材料层4、第二介质层3和第一介质层2即可。
接下来，经由光刻胶图案51和掩膜层5刻蚀牺牲材料层4，刻蚀第二介质层3形成介质层图形31，刻蚀第一介质层2形成第一刻蚀图形21。也就是说，当第二介质层3远离待刻蚀层11的一侧上沉积有牺牲材料层4时，形成第一刻蚀图形21和介质层图形31时，要在刻蚀第二介质层3之前，去除第二介质层3远离待刻蚀层11的一侧上沉积的牺牲材料层4，再进行接下来的刻蚀。具体的刻蚀步骤与上述刻蚀第二介质层3和第一介质层2的一致。
需要说明的是，第一介质层2的材料包括但不限于硅；第二介质层3的材料包括但不限于锗化硅；牺牲材料层4的材料包括但不限于旋涂碳层，本领域技术人员均可根据实际情况任意选择。
步骤S2：在第一刻蚀图形的两侧分别形成第二刻蚀图形，第二刻蚀图形靠近第一刻蚀图形的侧壁与介质层图形的侧壁平齐。
具体的，如图5至图8所示。在第一刻蚀图形21的两侧分别形成第二刻蚀图形61，即每一个第一刻蚀图形21对应两个第二刻蚀图形61。
进一步地，第二刻蚀图形61靠近第一刻蚀图形21的侧壁与介质层图形31的侧壁平齐。即介质层图形31的侧壁，与第二刻蚀图形61靠近第一刻蚀图形21侧壁在垂直方向上在同一条竖直线上。
更进一步地，第二刻蚀图形61远离待刻蚀层11的一侧与第一刻蚀图形21远离待刻蚀层11的一侧高度可以是相等的，也可以是不等的。优选地。在本实施例中各第二刻蚀图形61远离待刻蚀层11的一侧与第一刻蚀图形21远离待刻蚀层11的一侧可以是平齐的，也就是说，第一刻蚀图形21与第二刻蚀图形相对于待刻蚀层11的高度是一样的。形成等高的第一刻蚀图形21和第二刻蚀图形61所利用的工艺包括但不限于刻蚀和平坦化工艺；平坦化工艺包括但不限于气体离化团束法、化学机械研磨法等，本领域技术人员可以任意选择。第一刻蚀图形21与第二刻蚀图形相对于待刻蚀层11的高度相同，半导体器件的均匀性更好，由此，半导体器件的运行速度更快。
进一步地，在第一刻蚀图形21的两侧分别形成第二刻蚀图形61包括下述四个步骤：
第一步，如图6所示。在待刻蚀层11上，环绕介质层图形31和第一刻蚀图形21的侧壁沉积薄膜层6。即在待刻蚀层11上，第一刻蚀图形21的两侧和介质层图形31的两侧沉积薄膜层6。
第二步，如图7所示。去除介质层图形31。即将介质层图形31去除后，留下第一刻蚀图形21和薄膜层6。具体的，去除介质层图形31的方法包括但不限于刻蚀和腐蚀，本实施例对此不做具体限定。
第三步，如图8所示。刻蚀介质层图形31在待刻蚀层11上的投影区域内的薄膜层6至待刻蚀层11。也就是说，刻蚀介质层图形31靠近待刻蚀层11一侧的薄膜层6。
进一步地，如图6、图7和图8所示。在刻蚀介质层图形31在待刻蚀层11上的投影区域内的薄膜层6至待刻蚀层11之后，还包括刻蚀与介质层图形31的侧壁对应的薄膜层6。介质层图形31和第一刻蚀图形21两侧的薄膜层6的外侧壁平齐。也就是说，在竖直方向上，介质层图形31周侧的薄膜层6与第一刻蚀图形21周侧的薄膜层6的外侧壁，在同一竖直线上。
进一步地，如图5所示。在待刻蚀层11上，环绕介质层图形31和第一刻蚀图形21的侧壁沉积薄膜层6的同时，还包括：在介质层图形31远离待刻蚀层11的一侧沉积薄膜层6；且在相邻的两个第一刻蚀图形21之间的待刻蚀层11的表面沉积薄膜层6。即沉积薄膜层6的时候，在介质层图形31的周侧和第一刻蚀图形21的周侧沉积薄膜层6的同时，还会在介质层图形31远离待刻蚀层11的一侧沉积薄膜层6，也就是说，薄膜层6沉积在介质层图形31的外表面。同时，在相邻的两个第一刻蚀图形21之间的待刻蚀层11的表面沉积薄膜层6，也就是说，薄膜层6除了覆盖介质层图形31的外表面，还会覆盖所有待刻蚀层11。
更进一步地，如图6所示。去除介质层图形31之前还包括：刻蚀介质层图形31远离待刻蚀层11的一侧沉积的薄膜层6，即在相邻的两个第一刻蚀图形21之间的待刻蚀层11的表面沉积的薄膜层6。即在去除介质层图形31之前，还要把介质层图形31远离待刻蚀层11一侧的薄膜层6刻蚀去除，同时，还要刻蚀去除待刻蚀层11上沉积的薄膜层6。可以理解为，此过程刻蚀去除了所有水平方向上的薄膜层6。
进一步地，如图4至图8所示。第一刻蚀图形21在待刻蚀层11上的投影位于介质层图形31在待刻蚀层11上的投影的区域内包括：第一刻蚀图形21在待刻蚀层11上的投影位于靠近介质层图形31在待刻蚀层11上投影区域的中部位置。也就是说，第一刻蚀图形21与介质层图形31在待刻蚀层11上的投影的位置关系为，在待刻蚀层11上，第一刻蚀图形21的投影在介质层图形31的投影的中部。即第一刻蚀图形21的宽度小于介质层图形31的宽度，且在竖直方向上，第一刻蚀图形21的中轴线与介质层图形31的中轴线为同一轴线。
经过前述步骤，本发明得到一种半导体器件，该半导体器件的刻蚀图形是基于上述方法中的任意一项制备而得到的。即先提供待刻蚀层，在待刻蚀层上形成第一刻蚀图形和介质层图形，第一刻蚀图形位于介质层图形与待刻蚀层之间，且第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影区域内；然后在第一刻蚀图形的两侧分别形成第二刻蚀图形，各第二刻蚀图形远离待刻蚀层的一侧与第一刻蚀图形远离待刻蚀层的一侧平齐，第二刻蚀图形靠近第一刻蚀图形的侧壁与介质层图形的侧壁平齐。
本实施例提供的刻蚀图形的形成方法，能够形成自对准三重图形，相比于SADP工艺只能形成自对准双重图形，本实施例提供的刻蚀图形的形成方法能够适用于尺寸更小的半导体器件。相比于SAQP工艺需要进行两次自对准以形成图案，本实施例提供的刻蚀图形的形成方法只需一次自对准就能够形成图案，简化了工艺流程，提高了优品率。进一步地，相比于现有的SATP工艺中，先沉积薄膜层再刻蚀第一介质层和第二介质层的方法，本实施例采取先刻蚀第一介质层和第二介质层，然后沉积薄膜层，最后再刻蚀薄膜层的方式，使得刻蚀得到的第一刻蚀图形和第二刻蚀图形的均匀性更好，半导体器件的运行速度加快。由此，利用上述方法制备得到的半导体器件，性能也更好。
实施例二：
基于实施例一提供的刻蚀图形的形成方法，本实施例提供一种具体的半导体器件及该半导体器件刻蚀图形的形成方法。本实施例提供的刻蚀图形的制作流程具体包括：
如图2所示，提供待刻蚀层11，在待刻蚀层11上沉积形成第一介质层2、第二介质层3和牺牲材料层4。并在牺牲材料层4上沉积掩膜层5和光刻胶图案51。
如图3所示，刻蚀牺牲材料层4，并刻蚀未被光刻胶图案51遮挡的第二介质层3，以形成介质层图形31，和未被光刻胶图案51遮挡的第一介质层2，以形成第一刻蚀图形21。刻蚀至待刻蚀层11远离衬底1的一侧即可停止。
如图4所示，横向刻蚀第一介质层2。且在待刻蚀层11上，第一刻蚀图形21的投影在介质层图形31的投影的中部。
如图5所示，在第一刻蚀图形21和介质层图形31的周侧，以及介质层图形31远离待刻蚀层11的一侧上，以及两个第一刻蚀图形21之间的待刻蚀层11上沉积薄膜层6。
如图6所示，刻蚀去除介质层图形31远离待刻蚀层11一侧的薄膜层6，以及刻蚀相邻两个第一刻蚀图形21之间的待刻蚀层11的表面沉积的薄膜层6。
如图7所示，去除介质层图形31。
如图8所示，去除与介质层图形31接触的薄膜层6，形成第二刻蚀图形61。第一刻蚀图形21和第二刻蚀图形61组成了一组自对准三重图形。
通过上述方法得到的自对准三重图形，可以通过调整第二刻蚀图形61与第一刻蚀图形21之间的间隙的大小，来调整第一刻蚀图形21的宽度。
需要理解的是，在去除与介质层图形31接触的薄膜层6时，可以只是去除介质层图形31在待刻蚀层11的投影部分的薄膜层6，而不去除介质层图形31周侧的薄膜层6，以形成该第二刻蚀图形61。
另外，在去除与介质层图形31接触的薄膜层6的时候，还可以去除介质层图形21周侧的薄膜层6，以及介质层图形31在待刻蚀层11的投影部分的薄膜层6，以形成该第二刻蚀图形61。
进一步地，刻蚀介质层图形31与第一刻蚀图形21周侧的薄膜层6时，刻蚀薄膜层6形成的第二刻蚀图形61的高度可以与第一刻蚀图形21的高度平齐；也可以是第二刻蚀图形61的高度高于第一刻蚀图形21的高度；第二刻蚀图形61的高度低于第一刻蚀图形21的高度。
本实施例提供的刻蚀图形的形成方法，能够形成自对准三重图形，相比于SADP工艺只能形成自对准双重图形，本实施例提供的刻蚀图形的形成方法能够适用于尺寸更小的半导体器件。相比于SAQP工艺需要进行两次自对准以形成图案，本实施例提供的刻蚀图形的形成方法只需一次自对准就能够形成图案，简化了工艺流程，提高了优品率。进一步地，相比于现有的SATP工艺中，先沉积薄膜层再刻蚀第一介质层和第二介质层的方法，本实施例采取先刻蚀第一介质层和第二介质层，然后沉积薄膜层，最后再刻蚀薄膜层的方式，使得刻蚀得到的第一刻蚀图形和第二刻蚀图形的均匀性更好，半导体器件的运行速度加快，性能也更好。
为解决现有技术中，刻蚀图形形成的质量不高的问题，本发明提供了一种刻蚀图形的形成方法，包括：提供待刻蚀层，在待刻蚀层上形成第一刻蚀图形和介质层图形，第一刻蚀图形位于介质层图形与待刻蚀层之间，且第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影区域内；在第一刻蚀图形的两侧分别形成第二刻蚀图形，第二刻蚀图形靠近第一刻蚀图形的侧壁与介质层图形的侧壁平齐。
在待刻蚀层上沿远离待刻蚀层的方向依次沉积形成第一介质层、第二介质层、掩膜层和光刻胶图案；经由光刻胶图案和掩膜层刻蚀第二介质层形成介质层图形，刻蚀第一介质层形成第一刻蚀图形。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，在待刻蚀层上形成第一刻蚀图形和介质层图形，还包括：在第二介质层远离待刻蚀层的一侧形成牺牲材料层，在牺牲材料层上沉积掩膜层和光刻胶图案；经由光刻胶图案和掩膜层刻蚀牺牲材料层，刻蚀第二介质层形成介质层图形，刻蚀第一介质层形成第一刻蚀图形。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，在第一刻蚀图形的两侧分别形成第二刻蚀图形包括：在待刻蚀层上，环绕介质层图形和第一刻蚀图形的侧壁沉积薄膜层；移除介质层图形；刻蚀介质层图形在待刻蚀层上的投影区域内的薄膜层至待刻蚀层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，刻蚀与介质层图形的侧壁对应的薄膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，在待刻蚀层上，环绕介质层图形和第一刻蚀图形的侧壁沉积薄膜层的同时还包括：在介质层图形远离待刻蚀层的一侧沉积薄膜层；且在相邻的两个第一刻蚀图形之间的待刻蚀层的表面沉积薄膜层；
在去除介质层图形之前还包括：刻蚀在介质层远离待刻蚀层的一侧沉积的薄膜层，及刻蚀在相邻的两个第一刻蚀图形之间的待刻蚀层的表面沉积的薄膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影的区域内包括：第一刻蚀图形沿待刻蚀层长度方向上的宽度，小于介质层图形沿待刻蚀层长度方向上的宽度；且第一刻蚀图形在待刻蚀层上的投影位于靠近介质层图形在待刻蚀层上的投影区域的中部位置。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，第一介质层为硅，第二介质层为锗化硅。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种刻蚀图形的形成方法，牺牲材料层为旋涂碳层。
本发明的实施方式还公开了一种半导体器件，半导体器件包括待刻蚀层，待刻蚀层上具有用于刻蚀待刻蚀层的刻蚀图形，且刻蚀图形基于上述方法之一的形成方法形成。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。
Claims (10)
1.一种刻蚀图形的形成方法，其特征在于，包括：
提供待刻蚀层，在所述待刻蚀层上形成第一刻蚀图形和介质层图形，所述第一刻蚀图形位于所述介质层图形与所述待刻蚀层之间，且所述第一刻蚀图形在所述待刻蚀层上的投影位于所述介质层图形在所述待刻蚀层上的投影区域内；
在所述第一刻蚀图形的两侧分别形成第二刻蚀图形，所述第二刻蚀图形靠近所述第一刻蚀图形的侧壁与所述介质层图形的侧壁平齐。
2.根据权利要求1所述的刻蚀图形的形成方法，其特征在于，在所述待刻蚀层上形成第一刻蚀图形和介质层图形，包括：
在所述待刻蚀层上沿远离所述待刻蚀层的方向依次沉积形成第一介质层、第二介质层、掩膜层和光刻胶图案；
经由所述光刻胶图案和所述掩膜层刻蚀所述第二介质层形成所述介质层图形，刻蚀所述第一介质层形成所述第一刻蚀图形。
3.根据权利要求2所述的刻蚀图形的形成方法，其特征在于，在所述待刻蚀层上形成第一刻蚀图形和介质层图形，还包括：
在所述第二介质层远离所述待刻蚀层的一侧形成牺牲材料层，在所述牺牲材料层上沉积所述掩膜层和光刻胶图案；
经由所述光刻胶图案和所述掩膜层刻蚀所述牺牲材料层，刻蚀所述第二介质层形成所述介质层图形，刻蚀所述第一介质层形成所述第一刻蚀图形。
4.根据权利要求1所述的刻蚀图形的形成方法，其特征在于，在所述第一刻蚀图形的两侧分别形成第二刻蚀图形，包括：
在所述待刻蚀层上，环绕所述介质层图形和所述第一刻蚀图形的侧壁沉积薄膜层；
移除所述介质层图形；
刻蚀所述介质层图形在所述待刻蚀层上的投影区域内的所述薄膜层至所述待刻蚀层。
5.根据权利要求4所述的刻蚀图形的形成方法，其特征在于，还包括：刻蚀与所述介质层图形的侧壁对应的所述薄膜层。
6.根据权利要求4所述的刻蚀图形的形成方法，其特征在于，在所述待刻蚀层上，环绕所述介质层图形和所述第一刻蚀图形的侧壁沉积薄膜层的同时，还包括：
在所述介质层图形远离所述待刻蚀层的一侧沉积所述薄膜层；且在所述相邻的两个第一刻蚀图形之间的所述待刻蚀层的表面沉积所述薄膜层；
在去除所述介质层图形之前还包括：
刻蚀所述在所述介质层图形远离所述待刻蚀层的一侧沉积的所述薄膜层，及刻蚀在所述相邻的两个第一刻蚀图形之间的所述待刻蚀层的表面沉积的所述薄膜层。
7.根据权利要求1-6任意一项所述的刻蚀图形的形成方法，其特征在于，所述第一刻蚀图形在所述待刻蚀层上的投影位于所述介质层图形在所述待刻蚀层上的投影的区域内，包括：
所述第一刻蚀图形沿所述待刻蚀层长度方向上的宽度，小于所述介质层图形沿所述待刻蚀层长度方向上的宽度；
且所述第一刻蚀图形在所述待刻蚀层上的投影位于靠近所述介质层图形在所述待刻蚀层上的投影区域的中部位置。
8.根据权利要求2所述的刻蚀图形的形成方法，其特征在于，所述第一介质层为硅，所述第二介质层为锗化硅。
9.根据权利要求3所述的刻蚀图形的形成方法，其特征在于，所述牺牲材料层为旋涂碳层。
10.一种半导体器件，其特征在于，所述半导体器件包括待刻蚀层，所述待刻蚀层上具有用于刻蚀所述待刻蚀层的刻蚀图形，所述刻蚀图形基于权利要求1-9之一所述的刻蚀图形的形成方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910114567.4A CN111564369B (zh) | 2019-02-14 | 2019-02-14 | 一种刻蚀图形的形成方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910114567.4A CN111564369B (zh) | 2019-02-14 | 2019-02-14 | 一种刻蚀图形的形成方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111564369A true CN111564369A (zh) | 2020-08-21 |
| CN111564369B CN111564369B (zh) | 2023-10-10 |
Family
ID=72072881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910114567.4A Active CN111564369B (zh) | 2019-02-14 | 2019-02-14 | 一种刻蚀图形的形成方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111564369B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090181543A1 (en) * | 2008-01-14 | 2009-07-16 | Hynix Semiconductor Inc. | Method of forming a pattern of a semiconductor device |
| US20100136784A1 (en) * | 2008-12-01 | 2010-06-03 | Applied Materials, Inc. | Self aligned double patterning flow with non-sacrificial features |
| CN103578930A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 多重图形化的掩膜层的形成方法、半导体结构 |
| CN104051241A (zh) * | 2013-03-11 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US9679771B1 (en) * | 2016-03-07 | 2017-06-13 | Peking University Shenzhen Graduate School | Fabrication and design methods using selective etching and dual-material self-aligned multiple patterning processes to reduce the cut-hole patterning yield loss |
-
2019
- 2019-02-14 CN CN201910114567.4A patent/CN111564369B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090181543A1 (en) * | 2008-01-14 | 2009-07-16 | Hynix Semiconductor Inc. | Method of forming a pattern of a semiconductor device |
| US20100136784A1 (en) * | 2008-12-01 | 2010-06-03 | Applied Materials, Inc. | Self aligned double patterning flow with non-sacrificial features |
| CN103578930A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 多重图形化的掩膜层的形成方法、半导体结构 |
| CN104051241A (zh) * | 2013-03-11 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US9679771B1 (en) * | 2016-03-07 | 2017-06-13 | Peking University Shenzhen Graduate School | Fabrication and design methods using selective etching and dual-material self-aligned multiple patterning processes to reduce the cut-hole patterning yield loss |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111564369B (zh) | 2023-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8455364B2 (en) | Sidewall image transfer using the lithographic stack as the mandrel | |
| CN105719954B (zh) | 半导体结构的形成方法 | |
| CN109545684A (zh) | 半导体结构及其形成方法 | |
| CN104425339B (zh) | 用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| DE102020114001B4 (de) | Spaltstrukturierung für metall-source-/drain-stifte in einer halbleitervorrichtung | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN112349588B (zh) | 半导体结构的形成方法、晶体管 | |
| CN111564369B (zh) | 一种刻蚀图形的形成方法及半导体器件 | |
| CN111312588A (zh) | 以自对准多重图案化对间隔物轮廓进行再成形的方法 | |
| CN108550522B (zh) | 一种多次图形化的方法 | |
| CN107742608B (zh) | 双重图形侧墙掩膜刻蚀工艺 | |
| CN111564407B (zh) | 一种互连结构的形成方法及互连结构 | |
| CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| CN111092013B (zh) | 半导体器件的形成方法 | |
| CN112531027B (zh) | 半导体结构及其形成方法 | |
| CN113948381B (zh) | 一种纳米栅的制备方法、纳米栅及应用 | |
| CN108847393B (zh) | 鳍式场效应晶体管结构的形成方法 | |
| US8329522B2 (en) | Method for fabricating semiconductor device | |
| US20220230881A1 (en) | Active region array formation method | |
| TWI715967B (zh) | 半導體結構及其製造方法 | |
| JPH0369162A (ja) | 半導体装置の製造方法 | |
| CN111834208A (zh) | 一种金属栅极的形成方法及半导体器件 | |
| CN114093754A (zh) | 一种硬掩模图案的制造方法和dram电容的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |