JPH0369162A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0369162A JPH0369162A JP1205909A JP20590989A JPH0369162A JP H0369162 A JPH0369162 A JP H0369162A JP 1205909 A JP1205909 A JP 1205909A JP 20590989 A JP20590989 A JP 20590989A JP H0369162 A JPH0369162 A JP H0369162A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- capacity
- stack
- insulating film
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229920005591 polysilicon Polymers 0.000 claims abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 5
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 241001092070 Eriobotrya Species 0.000 description 1
- 235000009008 Eriobotrya japonica Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 210000001835 viscera Anatomy 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にダイナミッ
クＲＡＭのメモリーセルの製造方法に関する。
クＲＡＭのメモリーセルの製造方法に関する。
ダイナミックＲＡＭの高集積化に伴なって、用いられる
メモリーセルは従来のプレーナー型からスタック型に移
行しつつある。
メモリーセルは従来のプレーナー型からスタック型に移
行しつつある。
従来のスタック型メモリーセルの製造方法について、図
面を用いて説明する。第４図（ａ）〜（ｄ）は容量プレ
ート形成までの工程概要を示す断面図、第５図は第４図
（ｃ）の工程における平面図である。なお、第４図は、
第５図のＡＡ’線の部分での断面図でもある。
面を用いて説明する。第４図（ａ）〜（ｄ）は容量プレ
ート形成までの工程概要を示す断面図、第５図は第４図
（ｃ）の工程における平面図である。なお、第４図は、
第５図のＡＡ’線の部分での断面図でもある。
まず、第４図（ａ＞に示すように、シリコン基板上の表
面に所定のフィールド酸化膜２とゲート酸化膜３を形成
し、ポリシリコン４を堆積する。
面に所定のフィールド酸化膜２とゲート酸化膜３を形成
し、ポリシリコン４を堆積する。
次に、ポリシリコン４をパターンニングするためのフォ
トレジスト５を形成する。
トレジスト５を形成する。
続いて、第４図（ｂ）に示すように、ポリシリコン４を
パターンニングしてポリシリコン配線としてのゲートポ
リシリコン４ａを形成し、フオ）−レジスト５を除去し
た後、ｎ１拡散層（図示せず）を形成して層間絶縁膜６
を堆積し、コンタクト７を開口する。
パターンニングしてポリシリコン配線としてのゲートポ
リシリコン４ａを形成し、フオ）−レジスト５を除去し
た後、ｎ１拡散層（図示せず）を形成して層間絶縁膜６
を堆積し、コンタクト７を開口する。
次に、第４図（ｃ）に示すように、新たに堆積したポリ
シリコン（図示せず）を反応性イオンエツチングにより
パターンニングしてｎ＋型のスタックポリシリコン８を
形成する。このｎ＋型のスタックポリシリコン８の形状
はマスクパターンに忠実であり、側面は垂直に近い。
シリコン（図示せず）を反応性イオンエツチングにより
パターンニングしてｎ＋型のスタックポリシリコン８を
形成する。このｎ＋型のスタックポリシリコン８の形状
はマスクパターンに忠実であり、側面は垂直に近い。
ここで、スタック型の容量はスタックポリシリコン８の
面積により決まり、スタックポリシリコン８間の間隔に
より集積度が決まることになる。
面積により決まり、スタックポリシリコン８間の間隔に
より集積度が決まることになる。
第５図の平面図は、１ｂｉｔのセルサイズが３．５×１
．８μｍ２．スタックポリシリコン８の面積が２０、Ｘ
ｏ、８μｍ２の場合を示しである。
．８μｍ２．スタックポリシリコン８の面積が２０、Ｘ
ｏ、８μｍ２の場合を示しである。
なお、スタックポリシリコン８間の最小間隔はフォトリ
ソグラフィ技術により規定され、スタ・ソクボリシリコ
ンの場合には下地の段差が大きなためにゲートポリシリ
コン４ａ間の最小間隔（０，７μｍ〉より大きな値（１
，ＯＪｉｍ）となる。ゲートポリシリコン４ａ間が最小
間隔になるのは両者がフィールド酸化膜２上にある場合
であり、ゲートポリシリコン４ａ間が最大間隔になるの
は両者がゲート酸化膜３上にあり、両者に間にビットコ
ンタクト（図示せず）がある場合である。
ソグラフィ技術により規定され、スタ・ソクボリシリコ
ンの場合には下地の段差が大きなためにゲートポリシリ
コン４ａ間の最小間隔（０，７μｍ〉より大きな値（１
，ＯＪｉｍ）となる。ゲートポリシリコン４ａ間が最小
間隔になるのは両者がフィールド酸化膜２上にある場合
であり、ゲートポリシリコン４ａ間が最大間隔になるの
は両者がゲート酸化膜３上にあり、両者に間にビットコ
ンタクト（図示せず）がある場合である。
次に、第４図（ｄ）に示すように、容量絶縁膜９、容量
プレート１０を順次堆積し、まず容量プレート１０をパ
ターンニングしてからこれをマスクに容量絶縁膜９をエ
ツチングしてスタック型の容量を形成する。
プレート１０を順次堆積し、まず容量プレート１０をパ
ターンニングしてからこれをマスクに容量絶縁膜９をエ
ツチングしてスタック型の容量を形成する。
定められた集積度（セルサイズ）の中でスタック容量を
大きくす為には、スタックポリシリコンの面積を大きく
するか、容量絶縁膜の膜厚を薄くする方法がとられてい
る。
大きくす為には、スタックポリシリコンの面積を大きく
するか、容量絶縁膜の膜厚を薄くする方法がとられてい
る。
容量絶縁膜の膜厚を薄くする方法では、絶縁耐圧が低下
して信頼性上の問題が発生するという問題がある。
して信頼性上の問題が発生するという問題がある。
一方、上述した従来のスタック型メモリーセルの製造方
法では、スタックポリシリコンの面積の最大値はフォト
リングラフィ技術により定まってしまうため、スタック
ポリシリコンの面積を拡大することによりスタック容量
を大きくすることは困難である。
法では、スタックポリシリコンの面積の最大値はフォト
リングラフィ技術により定まってしまうため、スタック
ポリシリコンの面積を拡大することによりスタック容量
を大きくすることは困難である。
本発明の半導体装置の製造方法は、ダイナミックＲＡＭ
のスタック型の容量の形成において、スタックポリシリ
コンのパターンを形成した後、スタックポリシリコンの
パターンを覆って再度ポリシリコンを堆積し、このポリ
シリコンをエッチバックする工程を有している。
のスタック型の容量の形成において、スタックポリシリ
コンのパターンを形成した後、スタックポリシリコンの
パターンを覆って再度ポリシリコンを堆積し、このポリ
シリコンをエッチバックする工程を有している。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るための図であり、容量プレート形成までの工程概要を
示す断面図、第２図は第１の実施例の第１図（ｂ）の工
程における平面図である６なお、第１図は、第２図のＢ
Ｂ’線の部分での断面図でもある。
るための図であり、容量プレート形成までの工程概要を
示す断面図、第２図は第１の実施例の第１図（ｂ）の工
程における平面図である６なお、第１図は、第２図のＢ
Ｂ’線の部分での断面図でもある。
まず、第１図（ａ）に示すように、前述の第４図（Ｃ）
に示した工程までは従来の製造方法と同様に、所定のフ
ィールド酸化膜２．ゲート酸化膜３、ポリシリコン配線
としてのゲートポリシリコン４ａ、層間絶縁膜６．コン
タクト７を有するシリコン基板１上にスタックポリシリ
コン８を形成する。その後、厚さが例えば２０００人の
ポリシリコン１１を堆積する。
に示した工程までは従来の製造方法と同様に、所定のフ
ィールド酸化膜２．ゲート酸化膜３、ポリシリコン配線
としてのゲートポリシリコン４ａ、層間絶縁膜６．コン
タクト７を有するシリコン基板１上にスタックポリシリ
コン８を形成する。その後、厚さが例えば２０００人の
ポリシリコン１１を堆積する。
次いで、ＣＣｌ４ガスを用いた反応性イオンエツチング
により、ポリシリコン配線１をエッチバ・ソクし、第１
図（ｂ）に示すようにサイドウオールポリシリコンｌｌ
ａを形成する。
により、ポリシリコン配線１をエッチバ・ソクし、第１
図（ｂ）に示すようにサイドウオールポリシリコンｌｌ
ａを形成する。
この時の平面図を第２図に示す。この場合のサイドウオ
ールポリシリコンｌｌａの厚さは約２０００人であり、
１ｂｉｔのセルサイズは３．５×１．８μｍ２で従来の
セルサイズと同じであるが、実効的なスタックポリシリ
コンの面積は２．４×１．２μｍ２となる。
ールポリシリコンｌｌａの厚さは約２０００人であり、
１ｂｉｔのセルサイズは３．５×１．８μｍ２で従来の
セルサイズと同じであるが、実効的なスタックポリシリ
コンの面積は２．４×１．２μｍ２となる。
なお、このエッチバックは過度に行なわぬように、エン
ドポイン■・検出器により正確にエッチバックの終点を
判定する必要がある。
ドポイン■・検出器により正確にエッチバックの終点を
判定する必要がある。
次に、第１図（ｃ）に示すように、容量絶縁膜９、容量
プレート１０を順次堆積し、まず容量プレート１０をパ
ターンニングしてからこれをマスクに容量絶縁膜９をエ
ツチングしてスタック型の容量を形成する。
プレート１０を順次堆積し、まず容量プレート１０をパ
ターンニングしてからこれをマスクに容量絶縁膜９をエ
ツチングしてスタック型の容量を形成する。
第３図は、本発明の第２の実施例の断面図である。
前述の第１図（ｂ）に示した工程までは第１の実施例の
製造方法と同様に、所定のフィールド酸化膜２．ゲート
酸化膜３．ゲートポリシリコン４ａ、層間絶縁膜６．コ
ンタクト７を有するシリコン基板１上にスタックポリシ
リコン８を形成し、厚さ約２０００人のサイドウオール
ポリシリコン１１ａを形成した後、再度厚さ２０００人
のポリシリコンを堆積してこれをエッチバックし、サイ
ドウオールポリシリコン１２を形成する。
製造方法と同様に、所定のフィールド酸化膜２．ゲート
酸化膜３．ゲートポリシリコン４ａ、層間絶縁膜６．コ
ンタクト７を有するシリコン基板１上にスタックポリシ
リコン８を形成し、厚さ約２０００人のサイドウオール
ポリシリコン１１ａを形成した後、再度厚さ２０００人
のポリシリコンを堆積してこれをエッチバックし、サイ
ドウオールポリシリコン１２を形成する。
この時、１ｂｉｔのセルサイズは３．５Ｘ１．８μｍ２
で従来のセルサイズと同じであるが、実効的なスタック
ポリシリコンの面積は２．８’Ｘ１．６μｍ２となる。
で従来のセルサイズと同じであるが、実効的なスタック
ポリシリコンの面積は２．８’Ｘ１．６μｍ２となる。
「発明の効果〕
以上説明したように本発明は、スタックポリシリコンの
エツジにサイドウオールポリシリコンを形成することに
より、スタックポリシリコン間の最小間隔をフォトリン
グラフィの技術限界で規定される値より小さくすること
が可能となり、ダイナミックＲＡＭのセルサイズを維持
したままスタックポリシリコンの実質的な面積を増大さ
せ、スタック容量を大きくすることが出来る。
エツジにサイドウオールポリシリコンを形成することに
より、スタックポリシリコン間の最小間隔をフォトリン
グラフィの技術限界で規定される値より小さくすること
が可能となり、ダイナミックＲＡＭのセルサイズを維持
したままスタックポリシリコンの実質的な面積を増大さ
せ、スタック容量を大きくすることが出来る。
また、本発明の方法によれば、スタック容量を大きくし
ても、信頼性上の問題は生じない。
ても、信頼性上の問題は生じない。
なお、第１の実施例ではスタック容量は８０％増加し、
第２の実施例では１８０％増加する。
第２の実施例では１８０％増加する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例の工程順
断面図、第２図は第１の実施例の平面図、第３図は本発
明の第２の実施例の断面図、第４図（ａ）〜（ｄ）は従
来技術の工程順断面図、第５図は従来技術の平面図であ
る。 １・・・シリコン基板、２・・・フィールド酸ｆヒ膜、
３・・・ゲート酸化膜、４．１１・・・ポリシリコン、
４ａ・・・ゲートポリシリコン、５・・・フォトレジス
ト、６・・・層間絶縁膜、７・・・コンタクト、８・・
・スタックポリシリコン、９・・・容量絶縁膜、１０・
・・容量プレート、ｌｌａ、１２・・・サイド巾オール
ポリシリコン。 ６１間杷縁、臓
断面図、第２図は第１の実施例の平面図、第３図は本発
明の第２の実施例の断面図、第４図（ａ）〜（ｄ）は従
来技術の工程順断面図、第５図は従来技術の平面図であ
る。 １・・・シリコン基板、２・・・フィールド酸ｆヒ膜、
３・・・ゲート酸化膜、４．１１・・・ポリシリコン、
４ａ・・・ゲートポリシリコン、５・・・フォトレジス
ト、６・・・層間絶縁膜、７・・・コンタクト、８・・
・スタックポリシリコン、９・・・容量絶縁膜、１０・
・・容量プレート、ｌｌａ、１２・・・サイド巾オール
ポリシリコン。 ６１間杷縁、臓
Claims (1)
- 所定のフィールド酸化膜、ゲート酸化膜、ポリシリコン
配線、層間絶縁膜、コンタクトを有するシリコン基板上
にポリシリコンを成長してポリシリコンパターンを形成
する工程と、前記ポリシリコンパターンを覆って再度ポ
リシリコンを成長する工程と、前記再度成長したポリシ
リコンをエッチバックする工程を含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205909A JPH0369162A (ja) | 1989-08-08 | 1989-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205909A JPH0369162A (ja) | 1989-08-08 | 1989-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0369162A true JPH0369162A (ja) | 1991-03-25 |
Family
ID=16514762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1205909A Pending JPH0369162A (ja) | 1989-08-08 | 1989-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0369162A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926709A (en) * | 1995-03-30 | 1999-07-20 | Nec Corporation | Process of fabricating miniature memory cell having storage capacitor with wide surface area |
| FR2776834A1 (fr) * | 1998-03-30 | 1999-10-01 | Samsung Electronics Co Ltd | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique |
| KR20040008987A (ko) * | 2002-07-20 | 2004-01-31 | 주식회사 서울테크놀로지 | 이동통신단말기에 착신 신호로 벨소리를 제공하는 장치 |
| KR100440232B1 (ko) * | 2002-08-08 | 2004-08-18 | 이영순 | 휴대형 개인정보 및 벨소리용 음악파일 저장장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291162A (ja) * | 1989-04-29 | 1990-11-30 | Fujitsu Ltd | 半導体メモリの製造方法 |
-
1989
- 1989-08-08 JP JP1205909A patent/JPH0369162A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291162A (ja) * | 1989-04-29 | 1990-11-30 | Fujitsu Ltd | 半導体メモリの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926709A (en) * | 1995-03-30 | 1999-07-20 | Nec Corporation | Process of fabricating miniature memory cell having storage capacitor with wide surface area |
| FR2776834A1 (fr) * | 1998-03-30 | 1999-10-01 | Samsung Electronics Co Ltd | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique |
| KR20040008987A (ko) * | 2002-07-20 | 2004-01-31 | 주식회사 서울테크놀로지 | 이동통신단말기에 착신 신호로 벨소리를 제공하는 장치 |
| KR100440232B1 (ko) * | 2002-08-08 | 2004-08-18 | 이영순 | 휴대형 개인정보 및 벨소리용 음악파일 저장장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595931A (en) | Method for fabricating capacitor of a semiconductor device | |
| JPH05217815A (ja) | メモリ セル コンデンサの製造方法及びその構造 | |
| JPH01152660A (ja) | 半導体記憶装置の製造方法 | |
| JPH0724284B2 (ja) | 半導体装置の製造方法 | |
| JP3288805B2 (ja) | キャパシタの製造方法 | |
| JPH0369162A (ja) | 半導体装置の製造方法 | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| JPH0831577B2 (ja) | 高集積半導体素子の製造方法 | |
| KR950006982B1 (ko) | 전하저장전극 제조방법 | |
| JP2708729B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP2795252B2 (ja) | 半導体装置の製造方法 | |
| JPH0491468A (ja) | 半導体装置の製造方法 | |
| JP2944990B2 (ja) | クラウン型コンデンサの製造方法 | |
| US20220310607A1 (en) | Mask structure, semiconductor structure and manufacturing method | |
| JP2783268B2 (ja) | 円筒型スタックト・キャパシタ型セルの製造方法 | |
| JPH05304267A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03147364A (ja) | 半導体装置の製造方法 | |
| JPH02291162A (ja) | 半導体メモリの製造方法 | |
| JPS60106163A (ja) | 半導体装置の製造方法 | |
| JP2694777B2 (ja) | 半導体装置の製造方法 | |
| KR0172285B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR930007198B1 (ko) | 자기 정렬된 이중 스택형 셀제조 방법 및 구조 | |
| KR950013900B1 (ko) | 디램셀의 캐패시터 저장전극 제조방법 | |
| KR100269608B1 (ko) | 캐패시터 형성방법 | |
| JPH02226761A (ja) | 半導体装置およびその製造方法 |