FR2776834A1 - Procede de fabrication d'un condensateur de cellule de memoire vive dynamique - Google Patents
Procede de fabrication d'un condensateur de cellule de memoire vive dynamique Download PDFInfo
- Publication number
- FR2776834A1 FR2776834A1 FR9814192A FR9814192A FR2776834A1 FR 2776834 A1 FR2776834 A1 FR 2776834A1 FR 9814192 A FR9814192 A FR 9814192A FR 9814192 A FR9814192 A FR 9814192A FR 2776834 A1 FR2776834 A1 FR 2776834A1
- Authority
- FR
- France
- Prior art keywords
- layer
- insulating layer
- etching
- storage electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Le procédé de fabrication d'un condensateur de cellule de mémoire vive dynamique comprend les opérations suivantes : former une première couche isolante (108) sur un substrat semiconducteur (100) où une électrode de grille est formée; former une ligne de bit (110); former une deuxième couche isolante (116) former séquentiellement des première et deuxième couches de matière en interposant entre elles une troisième couche isolante, la première couche isolante ayant un taux de sélectivité de gravure par rapport aux couches de matière; former un motif de masquage visant à définir une électrode de stockage; graver séquentiellement une couche précédente en utilisant le motif de masquage de façon à former un trou de contact (126b) pour une électrode de stockage (126a); retirer le motif; remplir le trou de contact d'une couche conductrice; graver à plat la deuxième couche de matière afin d'exposer la surface de la troisième couche isolante; et retirer la troisième couche isolante en utilisant la première couche de matière comme couche d'arrêt de gravure afin de former l'électrode de stockage électriquement connectée au substrat semiconducteur.
Description
La présente invention concerne un procédé de fabrication d'un dispositif
de mémorisation à semiconducteur et, plus particulièrement, un procédé de fabrication d'un condensateur de cellule de mémoire vive dynamique, ou DRAM. Avec les récentes augmentations du degré d'intégration des DRAM, le procédé de fabrication d'un condensateur de grande capacité est devenu complexe et difficile. En outre, la possibilité d'un mauvais alignement entre le trou de contact de l'électrode de stockage et l'électrode de stockage elle-même est devenue de plus en plus grande. Ainsi, alors qu'il faut réduire le diamètre du trou de contact de l'électrode de stockage pour l'ajuster dans une aire de plus en plus petite, l'aire
superficielle du condensateur doit augmenter pour procurer une capacité élevée.
On notera qu'il existe plusieurs procédés utilisant une technique HSG
(à grains hémisphériques) pour augmenter la surface de l'électrode de stockage.
Toutefois, avec ce type de procédé, il est nécessaire que chaque électrode de stockage dispose de place lors de sa formation. D'autre part, lorsqu'on dépose le grain HSG pour le faire croître sur le condensateur, l'électrode de stockage adhère aux électrodes voisines, et ceci conduit à un défaut sur deux bits et à un défaut sur
plusieurs bits.
Par conséquent, la marge de chevauchement entre le trou de contact de l'électrode de stockage et l'électrode de stockage se réduit, de sorte que la couche de silicium polycristallin formée dans le trou de contact de l'électrode de stockage est gravée également pendant la gravure de la couche de silicium polycristallin de la grille de stockage. Si le degré de gravure devient important, un problème se
posera, car le stockage ne pourra être effectué.
L'invention vise à résoudre le problème ci-dessus, et un but de l'invention est de fournir un procédé dc fabrication d'un condensateur de cellule de DRAM afin d'augmenter la marge de chevauchement entre le trou de contact de l'électrode de stockage et l'électrode de stockage. Un autre but de l'invention est de produire un procédé de fabrication d'un condensateur de cellule de DRAM qui empêche un mauvais alignement entre le trou dc contact de l'électrode de stockage et l'électrode de stockage en fusionnant le processus de formation du trou de contact de l'électrode de stockage avec le processus de formation d'électrode de stockage. Pour résoudre les problèmes notés ci-dessus, le procédé amélioré de fabrication d'un condensateur de cellule de DRAM comprend les opérations suivantes: former une première couche isolante sur le substrat semiconducteur o des électrodes de grille sont formées; former une ligne de bit sur la première couche isolante; former une deuxième couche isolante sur la première couche isolante de manière à contenir la ligne de bit; former séquentiellement des première et deuxième couches de matière sur la deuxième couche isolante en interposant entre elles, une troisième couche isolante, les première et deuxième couches de matière ayant une sélectivité de gravure par rapport aux couches isolantes; former un motif de masquage sur la deuxième couche de matière afin de définir une électrode de stockage; graver séquentiellement la deuxième couche de matière, la troisième couche isolante, la première couche de matière, la deuxième couche isolante et la première couche isolante en utilisant le motif de masquage pour former un trou de contact destiné à une électrode de stockage; retirer le motif de masquage; remplir le trou de contact au moyen d'une matière conductrice; graver de manière plane la deuxième couche de matière, comportant la couche conductrice, afin d'exposer la surface de la troisième couche isolante; et retirer la troisième couche isolante en utilisant la première couche de matière comme couche d'arrêt de gravure afin de former l'électrode de stockage électriquement connectée avec le substrat semiconducteur. Dans le mode de réalisation préféré de ce procédé, l'opération de formation du trou de contact comprend les opérations suivantes: graver la deuxième couche de matière en utilisant le motif de masquage afin d'exposer la partie de surface de la troisième couche isolante et, ainsi, former au moins une première ouverture; graver la troisième couche isolante en utilisant la première couche de matière comme couche d'arrêt de gravure; graver la première couche de matière afin de former au moins une deuxième ouverture, la deuxième ouverture ayant un polymère sur ses deux parois latérales, la partie inférieure de la deuxième ouverture possédant une taille plus petite que la première
ouverture; et graver séquentiellement les deuxième et première couches isolantes.
Dans un mode de réalisation préféré, ce procédé de fabrication d'un condensateur de cellule de DRAM comprend en outre l'opération consistant à retirer la première couche de matière sur les deux côtés de l'électrode de stockage
après avoir retiré la troisième couche isolante.
Dans le mode de réalisation préféré, ce procédé de fabrication d'un condensateur de cellule de DRAM comprend en outre l'opération consistant à former une couche conductrice sur la première couche de matière comportant l'électrode de stockage et l'opération consistant à graver de façon anisotrope la couche conductrice et la première couche de matière placée au-dessous afin d'exposer la surface de dessus de la deuxième couche isolante et, ainsi, de former
un élément d'écartement de l'électrode dc stockage.
Comme on peut le voir sur les figures lc et 2c, selon le mode de réalisation de cette invention, on grave séquenticllement, en utilisant le motif de masquage, la deuxième couche de matière, la troisième couche isolante, la première couche de matière, la deuxième couche isolante et la première couche isolante afin de définir une région formant l'électrode de stockage, de manière à
former un trou de contact qui est connecté avec le noeud de l'électrode de stockage.
A ce moment, le diamètre de l'ouverture diminue à cause du polymère formé par gravure de la première couche de matière. Après qu'on a rempli le trou de contact avec une couche conductrice, on retire la troisième couche isolante. De ce fait, l'électrode de stockage, électriquement connectée avec le substrat semiconducteur, est formée. Avec le procédé ci-dessus indiqué de fabrication d'un dispositif à semiconducteur, le fait de fusionner le processus de formation du trou de contact de l'électrode de stockage avec le processus de formation de l'électrode de stockage peut réduire le nombre d'opérations du processus photolithographique. De plus, la fiche de l'électrode de stockage et l'électrode de stockage sont formées simultanément. Ainsi, la marge de chevauchement entre le trou de contact de l'électrode de stockage ct l'électrode de stockage peut augmenter, si bien qu'un défaut d'alignement entre le trou de contact de l'électrode de stockage et l'électrode
de stockage peut être empêché.
La description suivante, conçue à titre d'illustration de l'invention, vise
à donner une meilleure compréhension dc ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: les figures la à if sont des schémas montrant séquentiellement un procédé de fabrication d'un condensateur de cellule de DRAM selon le mode de réalisation préféré de l'invention, o les schémas sont des vues en section droite prises suivant une direction parallèle à la ligne de mot dc la cellule; et les figures 2a à 2f sont des schémas montrant séquentiellement un procédé de fabrication d'un condensateur de cellule de DRAM selon le mode de réalisation préféré de l'invention, o les diagrammes sont des vues en section droite
prises suivant une direction parallèle à la ligne de bit.
On va maintenant présenter un mode de réalisation de l'invention en se
reportant aux figures la à if et aux figures 2a à 2f.
Les figures la à If sont des schémas montrant séquentiellement un procédé de fabrication d'un condensateur de cellule de DRAM selon le mode de réalisation préféré de l'invention, o les diagrammes sont des vues en section droite
prises suivant une direction parallèle à la ligne de mot de la cellule.
Les figures 2a et 2f sont des diagrammes montrant séquentiellement un procédé de fabrication d'un condensateur de cellule de DRAM selon le mode de réalisation préféré de l'invention, o les diagrammes sont des vues en section droite
prises suivant une direction parallèle à la ligne de bit.
Comme représenté sur les figures la et 2a, on forme une région 102 d'isolation de dispositif sur un substrat semiconducteur 100 afin de définir sur celui-ci une région active et une région inactive. On forme sur le substrat semiconducteur 100 des transistors de cellule comportant des couches d'électrode
de grille 104a à 104d et une région source/drain (non représentée).
Les couches d'électrode de grille 104a à 104d comportent un motif de couche conductrice, fait par exemple en silicium polycristallin, et une couche isolante qui présente une sélectivité de gravure par rapport à une première couche isolante 108 formée dans la suite du processus. On forme la couche isolante, faite par exemple d'une couche de nitrure de silicium (SiN), de façon à couvrir le motif conducteur. La couche de nitrure de silicium, la couche supérieure des couches d'électrode de grille 104a, 104d, fait fonction de couche d'arrêt de gravure au cours
d'une opération suivante de formation d'un trou de contact.
On forme un plot 106a de contact de ligne de bit et un plot 106b de contact d'électrode de stockage, respectivement, comme couche conductrice sur le substrat semiconducteur 100. Le plot 106b de contact d'électrode de stockage
s'interpose entre les couches d'électrode de grille 104a à 104d.
On forme la première couche isolante 108, faite par exemple d'une couche d'oxyde ayant une surface supérieure plate, sur le substrat semiconducteur de manière à contenir les plots de contact 106a, 106b. On forme une ligne de bit 110 sur la première couche isolante 108. On forme une deuxième couche isolante 116 ayant une surface supérieure plate sur la première couche isolante de
manière à contenir la ligne de bit 110.
A ce moment, une couche isolante 113 faite par exemple en nitrure de silicium peut être en outre formée dans la deuxième couche isolante 116. La couche isolante 113 ci-dessus indiquée s'interpose entre une couche d'oxyde 112 et une couche d'oxyde 114. La couche d'oxyde 114 placée sur le nitrure de silicium 113 fait fonction de couche d'arrêt de gravure lors de la formation par gravure d'un élément d'écartement en silicium polycristallin. De plus, la couche d'oxyde 114 empêche le nitrure de silicium 113 d'être exposée. Cest-à-dire que, lors de la croissance d'un grain HSG, le nitrure de silicium 113 empêcherait le germe HSG
de se former sur l'électrode de stockage.
Comme représenté sur les figures lb et 2b, on forme une première couche de matière 118 sur la deuxième couche isolante 116. La première couche de matière 118 est faite d'une matière qui peut produire un polymère lors d'un processus de gravure suivant pour la formation d'une deuxième ouverture 118a. La première couche de matière 118 ci-dessus indiquée est faite par exemple d'un élément choisi dans le groupe comprenant une couche de silicium polycristallin
dopé et une couche de nitrure de silicium.
On forme séquentiellement sur la première couche de matière 118 une troisième couche isolante 120 et une deuxième couche de matière 122. La troisième couche isolante 120, faite par exemple d'une couche d'oxyde, possède la
même épaisseur que l'électrode de stockage ou une épaisseur supérieure.
L'épaisseur de la troisième couche isolante 120 peut varier selon la capacité voulue de la cellule. De préférence, la troisième couche isolante 120 est formée de façon à avoir une épaisseur comprise entre 800 nm (8 000 A) et 1 200 nm (12 000 ). La deuxième couche de matière 122 est faite par exemple d'un élément choisi dans le groupe comprenant une couche de silicium polycristallin et une couche de nitrure
de silicium.
De préférence, la première couche de matière 118 et la deuxième couche de matière 122 sont formées de façon à présenter respectivement une
épaisseur de 50 nm (500 A) à 150 nm (1 500 A).
On forme un motif de masquage 124, fait par exemple d'un motif d'agent photosensible du type réserve, sur la deuxième couche de matière 118 afin de former l'électrode de stockage. De préférence, la région définie par le motif de masquage 124, lorsqu'on la regarde depuis le haut, est formée de façon que sa largeur dans la direction de la ligne de bit, soit a, puisse être supérieure à la largeur dans la direction de la ligne de mot, soit b. En utilisant le motif de masquage 124, on grave successivement la deuxième couche de matière 122, la troisième couche isolante 120, la première couche de matière 118, la deuxième couche isolante 116 et la première couche isolante 108. De ce fait, comme on peut le voir sur les figures lc et 2c, il se forme un trou de contact 125 amenant la formation simultanée de la
fiche de contact d'électrode de stockage et de l'électrode de stockage.
Plus particulièrement, tout d'abord, on grave la deuxième couche de matière 122 en utilisant le motif dc masquage 124 comme un masque afin d'exposer la surface de la troisième couche isolante 120. Ainsi, il se forme au moins une première ouverture 122a. On grave la troisième couche isolante 120 afin d'avoir un profil vertical, en utilisant la première couche de matière 118 comme couche d'arrêt de gravure. A ce moment, la deuxième couche de matière 122 empêche que le diamètre de la première ouverture 122a n'augmente lors de la gravure de la troisième couche isolante 120. En d'autre termes, lorsque la deuxième couche de matière 122 est faite d'une couche de matière qui possède la même sélectivité de gravure que la troisième couche isolante 120, la troisième couche isolante 120 présente une ouverture qui est la même que la première ouverture 122a. On forme au moins une deuxième ouverture 118a par gravure de la première couche de matière 118 en utilisant le motif de masquage 124. A ce moment, la première couche de matière 118 est gravée tout en formant un polymère. On forme le polymère en gravant la première couche de matière 118 à l'aide d'un gaz de gravure contenant du fluor. Le gaz de gravure comprend au moins un élément sélectionné dans le groupe comprenant CHF3 et CF4. Le polymère se forme sur les deux parois latérales de la deuxième ouverture 118a lorsqu'on grave la première couche de matière 118 à l'aide de la recette ci-dessus indiquée. Ainsi, la partie inférieure de la deuxième ouverture 118a possède une
taille plus petite que la première ouverture 122a.
On grave ensuite la deuxième couche d'oxyde 114 et la première couche d'oxyde 112 en utilisant le motif de masquage 124 de manière à former un trou de contact 125. Lors de la gravure de la deuxième couche d'oxyde 114 et de la première couche d'oxyde 112, on utilise les plots de contact 106a et 106b comme couches d'arrêt de gravure. Dans le cas o un défaut d'alignement se produit, on utilise, aussi, comme couches d'arrêt de gravure, la couche de nitrure de silicium
couvrant les couches d'électrode de grille 104a à 104d.
On se reporte maintenant aux figures ld et 2d. Après avoir enlevé le motif de masquage 124, on remplit le trou de contact 125 au moyen d'une couche conductrice 126. La couche conductrice 126 est faite par exemple en silicium polycristallin dopé. On grave de manière plane la deuxième couche de matière 122 qui contient la couche conductrice 126 jusqu'à ce que la partie de surface de la troisième couche isolante 120 soit exposée. Cette gravure par planarisation est effectuée soit par un processus dc gravure à l'envers ("etch-back"), soit par un
processus CMP (polissage chimique/mécanique).
On retire la troisième couche isolante 120, faite d'une couche d'oxyde, en utilisant par exemple un processus d'enlèvement à l'état humide. On peut retirer complètement la troisième couche isolante 120, car la première couche de matière 118, faite de silicium polycristallin, a été déposée au-dessous. En d'autres termes, lorsque la troisième couche isolante 120 a été retirée, on utilise la première couche de matière 118 comme couche d'arrêt de gravure. Comme représenté sur les figures le et 2e, l'électrode de stockage 126a et le trou 126b de contact de l'électrode de stockage ont été formés simultanément au moment de l'enlèvement de la troisième couche d'isolation 120. Au cours de l'opération suivante, on peut retirer la première couche de matière 118 par une gravure anisotrope, par exemple un processus de gravure à l'envers, afin d'exposer la partie de surface de la deuxième couche isolante 116 sur les deux parois latérales de l'électrode de stockage 126a. Dans le cas o la première couche de matière 118 est faite d'une matière conductrice, il faut retirer la première couche de matière 118. A ce moment, on utilise la deuxième couche isolante 116 comme couche d'arrêt de gravure. Selon une autre possibilité, au cours de l'opération suivante, on forme sur la première couche de matière 118 comportant l'électrode de stockage 126a une couche conductrice, faite par exemple de silicium polycristallin dopé. L'épaisseur de la couche conductrice ci-dessus indiquée dépend de la place qui existe entre les électrodes de stockage 126a, et, plus particulièrement, elle doit se trouver à l'intérieur d'un intervalle n'amenant pas la formation d'un pont entre les électrodes de stockage 126a lors de la croissance du grain HSG sur l'électrode de stockage
126a. Comme représenté sur les figures lf et 2f, on grave la couche conductrice ci-
dessus indiquée par gravure anisotrope, par exemple par gravure à l'envers, et on forme donc, sur les deux parois latérales de l'électrode de stockage 126a, l'élément
d'écartement 127 d'électrode de stockage (élément d'écartement en silicium poly-
cristallin). A ce moment, on utilise la deuxième couche isolante 116 comme
couche d'arrêt de gravure.
L'élément 127 d'écartement d'électrode de stockage est destiné à accroître l'aire superficielle de l'électrode de stockage 126a. Ceci a par conséquent pour effet d'augmenter la capacité de la cellule. L'électrode de stockage 126a est également destinée à améliorer l'opération de revêtement lorsqu'une pellicule diélectrique de condensateur et une plaque en silicium polycristallin de
condensateur sont déposées lors de l'opération suivante.
Selon une autre possibilité, lors de l'opération suivante, on peut faire croître le grain HSG plus complètement sur la surface de l'électrode de stockage X 126a ou sur la surface de l'électrode de stockage 126a comportant l'élément 127
d'écartement d'électrode de stockage.
L'invention peut être appliquée non seulement à un procédé de fabrication d'un condensateur de cellule de DRAM, mais aussi, plus généralement, à un procédé de fabrication d'un plot de connexion sur la partie supérieure du trou
de contact.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du
procédé dont la description vient d'être donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de
l'invention.
Claims (16)
1. Procédé de fabrication d'un condensateur de cellule de mémoire vive dynamique, caractérisé en ce qu'il comprend les opérations suivantes: former une première couche isolante (108) sur un substrat semiconducteur (100) o une électrode de grille (104a-104d) est formée; former une ligne de bit (110) sur la première couche isolante; former une deuxième couche isolante (116) sur la première couche isolante, comportant la ligne de bit; former séquentiellement des première et deuxième couches de matière (118, 122) sur la deuxième couche isolante en interposant entre elles une troisième couche isolante (120), les couches de matière ayant un taux de sélectivité de gravure par rapport aux couches isolantes; former un motif de masquage (124) sur la deuxième couche de matière afin de définir une électrode de stockage; graver séquentiellement la deuxième couche de matière, la troisième couche isolante, la première couche de matière, la deuxième couche isolante et la première couche isolante en utilisant le motif de masquage afin de former un trou de contact (125) pour une électrode de stockage; retirer le motif de masquage; remplir le trou de contact au moyen d'une couche conductrice (126); graver de manière plane la deuxième couche de matière, comportant la couche conductrice, afin d'exposer la surface de la troisième couche isolante; et retirer la troisième couche isolante en utilisant la première couche de matière comme couche d'arrêt de gravure afin de former l'électrode de stockage
électriquement connectée au substrat semiconductcur.
2. Procédé selon la revendication 1, caractérisé en ce que ladite électrode de grille comprend un motif conducteur et une couche isolante ayant un
taux de sélectivité de gravure et couvrant le motif conducteur.
3. Procédé selon la revendication 2, caractérisé en ce que ladite couche
isolante est faite d'une couche de nitrure de silicium.
4. Procédé selon la revendication 1, caractérisé en ce que ladite
troisième couche isolante possède la même épaisseur que l'électrode de stockage.
5. Procédé selon la revendication 1, caractérisé en ce que ladite
troisième couche isolante a une épaisseur de 800 nm à 1 200 nm.
6. Procédé selon la rcvendication 1, caractérisé en ce que chacune desdites première et deuxième couches de matière est faite d'un élément choisi dans le groupe comprenant une couche de silicium polycristallin et une couche de
nitrure de silicium.
7. Procédé selon la revendication 1, caractérisé en ce que chacune desdites première et deuxième couches de matière a une épaisseur de 50 nm à nm.
8. Procédé selon la revendication 1, caractérisé en ce que l'opération de formation du trou de contact comprend les opérations suivantes: graver la deuxième couche de matière en utilisant le motif de masquage comme masque afin d'exposer la partie de surface de la troisième couche isolante et, ainsi, former au moins une première ouverture (122a); graver la troisième couche isolante en utilisant la première couche de matière comme couche d'arrêt de gravure; graver la première couche de matière dans des conditions de formation d'un polymère afin de former au moins une deuxième ouverture (118a) qui possède une taille relativement petite par rapport à la première ouverture; et
graver séquentiellement les deuxième ct première couches isolantes.
9. Procédé selon la revendication 8, caractérisé en ce que l'on forme ledit polymère en gravant la première couche dc matière au moyen d'un gaz de
gravure comportant du fluor.
10. Procédé selon la revendication 9, caractérisé en ce que ledit gaz de gravure comprend au moins un élément choisi dans le groupe comprenant CHF3 et CF4.
11. Procédé selon la revendication 8, caractérisé en ce que ladite deuxième couche de matière est faite d'une couche de matière qui présente un taux de sélectivité de gravure par rapport à la troisième couche isolante, et en ce que ladite troisième couche isolante possède une ouverture de même taille que la
première ouverture (122a).
12. Procédé selon la revendication 1, caractérisé en ce que l'opération de gravure effectuée de manière plane de la deuxième couche dc matière est réalisée soit par un processus de gravure à l'envers, soit par un processus de
polissage chimique-mécanique, dit processus CPM.
13. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre, après l'enlèvement de la troisième couche isolante, l'opération consistant
à enlever la première couche de matière des deux côtés de l'électrode de stockage.
il
14. Procédé selon la rcvcndication 13, caractérisé en ce que l'opération
d'enlèvement dc la première couche de matière s'effectue par gravure anisotrope.
15. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération consistant à former une couche conductrice sur la première couche de matière comportant l'électrode de stockage, et l'opération consistant à graver de façon anisotrope la couche conductrice et la première couche de matière située au-dessous afin d'exposer la surface supérieure de la deuxième couche
isolante et, ainsi, former un élément d'écartement d'électrode de stockage (127).
16. Procédé selon la revendication 15, caractérisé en ce que ledit élément d'écartement d'électrode de stockage est prévu pour augmenter l'aire
superficielle de l'électrode de stockage.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980010991A KR100327123B1 (ko) | 1998-03-30 | 1998-03-30 | 디램셀캐패시터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2776834A1 true FR2776834A1 (fr) | 1999-10-01 |
| FR2776834B1 FR2776834B1 (fr) | 2005-03-11 |
Family
ID=19535563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9814192A Expired - Fee Related FR2776834B1 (fr) | 1998-03-30 | 1998-11-12 | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6168992B1 (fr) |
| JP (1) | JP3955411B2 (fr) |
| KR (1) | KR100327123B1 (fr) |
| DE (1) | DE19848782C2 (fr) |
| FR (1) | FR2776834B1 (fr) |
| GB (1) | GB2336033B (fr) |
| TW (1) | TW373324B (fr) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279298B1 (ko) * | 1998-07-02 | 2001-02-01 | 윤종용 | 반도체 메모리 장치의 제조 방법 및 그 구조 |
| KR100583121B1 (ko) * | 2000-06-29 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 콘택홀 제조방법 |
| KR100343653B1 (ko) * | 2000-09-22 | 2002-07-11 | 윤종용 | 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법 |
| KR100356775B1 (ko) * | 2000-12-11 | 2002-10-18 | 삼성전자 주식회사 | 2중층의 캐핑 패턴을 사용하여 반도체 메모리소자를형성하는 방법 및 그에 의해 형성된 반도체 메모리소자 |
| KR20030002896A (ko) * | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| US20030146492A1 (en) * | 2002-02-05 | 2003-08-07 | International Business Machines Corporation | Nitride etchstop film to protect metal-insulator-metal capacitor dielectric from degradation and method for making same |
| US20030197215A1 (en) * | 2002-02-05 | 2003-10-23 | International Business Machines Corporation | A dual stacked metal-insulator-metal capacitor and method for making same |
| KR20040002219A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| DE10232938B4 (de) * | 2002-07-19 | 2005-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher |
| KR100434511B1 (ko) * | 2002-08-12 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| US20040087153A1 (en) * | 2002-10-31 | 2004-05-06 | Yan Du | Method of etching a silicon-containing dielectric material |
| JP4543392B2 (ja) * | 2005-11-01 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7748283B2 (en) * | 2007-02-16 | 2010-07-06 | Whatman, Inc. | Controlled transfer biological sample collection devices and methods of using such devices |
| US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
| US8829676B2 (en) | 2011-06-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for wafer level package |
| US9368460B2 (en) * | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
| KR102271773B1 (ko) * | 2014-09-16 | 2021-07-01 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| CN112582261B (zh) * | 2019-09-27 | 2022-03-08 | 长鑫存储技术有限公司 | 存储器节点接触窗的制作方法 |
| CN112995450A (zh) * | 2019-12-16 | 2021-06-18 | 中芯集成电路（宁波）有限公司 | 成像模组及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0416809A2 (fr) * | 1989-09-08 | 1991-03-13 | AT&T Corp. | Méthode d'attaque de motifs de dimensions réduites pour circuits intégrés |
| JPH0369162A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | 半導体装置の製造方法 |
| EP0539685A1 (fr) * | 1991-10-31 | 1993-05-05 | International Business Machines Corporation | Fabrication d'un condensateur à grande surface utilisant une attaque chimique dépendante du matériau |
| US5389560A (en) * | 1992-12-31 | 1995-02-14 | Hyundai Electronics Industries Co., Ltd. | Process for production of stacked capacitor of semiconductor device |
| US5652170A (en) * | 1996-01-22 | 1997-07-29 | Micron Technology, Inc. | Method for etching sloped contact openings in polysilicon |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623243A (en) | 1990-03-20 | 1997-04-22 | Nec Corporation | Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain |
| US5366917A (en) | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| TW209253B (fr) | 1990-09-21 | 1993-07-11 | Nidden Aneruba Kk | |
| JP2679433B2 (ja) | 1991-03-14 | 1997-11-19 | 日本電気株式会社 | 多結晶シリコン膜の形成方法 |
| JP2508948B2 (ja) | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5474949A (en) * | 1992-01-27 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas |
| EP0553791A1 (fr) | 1992-01-31 | 1993-08-04 | Nec Corporation | Electrode de condensateur pour DRAM et procédé de sa manufacture |
| KR960002097B1 (ko) | 1992-02-28 | 1996-02-10 | 삼성전자주식회사 | 반도체장치의 커패시터 제조방법 |
| JPH06188385A (ja) | 1992-10-22 | 1994-07-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2682386B2 (ja) | 1993-07-27 | 1997-11-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2658824B2 (ja) | 1993-08-31 | 1997-09-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2658840B2 (ja) | 1993-12-01 | 1997-09-30 | 日本電気株式会社 | プロセスシミュレータおよびこれを用いたｃｖｄ装置およびプロセスシミュレーション方法 |
| JPH07161931A (ja) | 1993-12-02 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| JP2727981B2 (ja) | 1993-12-27 | 1998-03-18 | 日本電気株式会社 | 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法 |
| KR0138317B1 (ko) * | 1994-08-31 | 1998-04-28 | 김광호 | 반도체장치 커패시터 제조방법 |
| JP2643870B2 (ja) * | 1994-11-29 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP2679671B2 (ja) * | 1995-03-30 | 1997-11-19 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
| JP2728025B2 (ja) | 1995-04-13 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR960039371A (ko) * | 1995-04-17 | 1996-11-25 | 김광호 | 이중 실린더형 캐패시터를 갖는 반도체장치의 제조방법 |
| KR970013363A (ko) * | 1995-08-31 | 1997-03-29 | 김광호 | 반도체 장치의 커패시터 제조방법 |
| US5643819A (en) | 1995-10-30 | 1997-07-01 | Vanguard International Semiconductor Corporation | Method of fabricating fork-shaped stacked capacitors for DRAM cells |
| US5733808A (en) * | 1996-01-16 | 1998-03-31 | Vanguard International Semiconductor Corporation | Method for fabricating a cylindrical capacitor for a semiconductor device |
| US5554557A (en) | 1996-02-02 | 1996-09-10 | Vanguard International Semiconductor Corp. | Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell |
| JPH1022476A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 容量素子 |
| GB2321774A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Stacked capacitor |
| GB2321776A (en) | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Method of fabricating a stacked capacitor |
| US5668038A (en) * | 1996-10-09 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | One step smooth cylinder surface formation process in stacked cylindrical DRAM products |
| US5677222A (en) * | 1996-10-11 | 1997-10-14 | Vanguard International Semiconductor Corporation | Method for forming a DRAM capacitor |
| US5728618A (en) * | 1997-06-04 | 1998-03-17 | Vanguard International Semiconductor Corporation | Method to fabricate large capacitance capacitor in a semiconductor circuit |
-
1998
- 1998-03-30 KR KR1019980010991A patent/KR100327123B1/ko not_active IP Right Cessation
- 1998-06-02 TW TW087108589A patent/TW373324B/zh not_active IP Right Cessation
- 1998-10-22 DE DE19848782A patent/DE19848782C2/de not_active Expired - Fee Related
- 1998-10-28 US US09/181,288 patent/US6168992B1/en not_active Expired - Lifetime
- 1998-11-12 FR FR9814192A patent/FR2776834B1/fr not_active Expired - Fee Related
-
1999
- 1999-03-24 JP JP08048199A patent/JP3955411B2/ja not_active Expired - Lifetime
- 1999-03-30 GB GB9907267A patent/GB2336033B/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369162A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | 半導体装置の製造方法 |
| EP0416809A2 (fr) * | 1989-09-08 | 1991-03-13 | AT&T Corp. | Méthode d'attaque de motifs de dimensions réduites pour circuits intégrés |
| EP0539685A1 (fr) * | 1991-10-31 | 1993-05-05 | International Business Machines Corporation | Fabrication d'un condensateur à grande surface utilisant une attaque chimique dépendante du matériau |
| US5389560A (en) * | 1992-12-31 | 1995-02-14 | Hyundai Electronics Industries Co., Ltd. | Process for production of stacked capacitor of semiconductor device |
| US5652170A (en) * | 1996-01-22 | 1997-07-29 | Micron Technology, Inc. | Method for etching sloped contact openings in polysilicon |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 015, no. 233 (E - 1077) 14 June 1991 (1991-06-14) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19848782A1 (de) | 1999-10-07 |
| TW373324B (en) | 1999-11-01 |
| GB9907267D0 (en) | 1999-05-26 |
| DE19848782C2 (de) | 2002-06-13 |
| JPH11330421A (ja) | 1999-11-30 |
| KR19990076230A (ko) | 1999-10-15 |
| JP3955411B2 (ja) | 2007-08-08 |
| FR2776834B1 (fr) | 2005-03-11 |
| GB2336033A (en) | 1999-10-06 |
| US6168992B1 (en) | 2001-01-02 |
| GB2336033B (en) | 2000-07-19 |
| KR100327123B1 (ko) | 2002-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2776834A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| US7279419B2 (en) | Formation of self-aligned contact plugs | |
| US7897474B2 (en) | Method of forming semiconductor device including capacitor and semiconductor device including capacitor | |
| JP2920119B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| FR2713016A1 (fr) | Dispositif semiconducteur à haute intégration et procédé pour la fabrication de celui-ci. | |
| FR2711275A1 (fr) | Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits. | |
| FR2781310A1 (fr) | Condensateur cylindrique et procede pour sa fabrication | |
| US20060211196A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| FR2823010A1 (fr) | Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| FR2990295A1 (fr) | Procede de formation de contacts de grille, de source et de drain sur un transistor mos | |
| FR2784229A1 (fr) | Procede de formation d'un contact autoaligne dans un dispositif a semiconducteur | |
| FR2776835A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| US7573132B2 (en) | Wiring structure of a semiconductor device and method of forming the same | |
| JP3999403B2 (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| FR2894069A1 (fr) | Fabrication de transistors mos | |
| KR100328810B1 (ko) | 반도체 장치를 위한 콘택 구조 및 제조 방법 | |
| JP3233051B2 (ja) | 半導体装置の製造方法 | |
| KR100301369B1 (ko) | 반도체메모리장치의커패시터제조방법 | |
| FR2591380A1 (fr) | Procede de fabrication et structure de dispositifs de memoire a semiconducteurs. | |
| US6423627B1 (en) | Method for forming memory array and periphery contacts using a same mask | |
| US6924229B2 (en) | Method for forming a semiconductor device with a hard mask layer formed over a bit line to protect the bit line during subsequent etching steps | |
| US7235480B2 (en) | Semiconductor processing methods of forming integrated circuitry and semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry | |
| US7122420B2 (en) | Methods of recessing conductive material and methods of forming capacitor constructions | |
| US6136716A (en) | Method for manufacturing a self-aligned stacked storage node DRAM cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100730 |