CN112582261B - 存储器节点接触窗的制作方法 - Google Patents
存储器节点接触窗的制作方法 Download PDFInfo
- Publication number
- CN112582261B CN112582261B CN201910924038.0A CN201910924038A CN112582261B CN 112582261 B CN112582261 B CN 112582261B CN 201910924038 A CN201910924038 A CN 201910924038A CN 112582261 B CN112582261 B CN 112582261B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- insulating material
- mask
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 162
- 239000011810 insulating material Substances 0.000 claims abstract description 133
- 238000005530 etching Methods 0.000 claims abstract description 71
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 5
- 230000001154 acute effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种存储器节点接触窗的制作方法。所述方法包括：在衬底上形成多个位元线结构；依次形成第一绝缘材料层、第二绝缘材料层、第三绝缘材料层、第一硬掩膜材料层、第四绝缘材料层、第一有机掩膜材料层和第二硬掩膜材料层；形成掩膜层；利用条状掩膜图案为掩膜板对第一有机掩膜材料层和第二硬掩膜材料层进行刻蚀；以第一硬掩膜材料层为阻挡层去除掩膜层，并对第四绝缘材料层进行刻蚀；去除第二硬掩膜材料层，并对第一硬掩膜材料层和第三绝缘材料层进行刻蚀；对第二绝缘材料层和第一绝缘材料层进行刻蚀；形成导电层，并通过构图工艺形成多个节点接触窗。
Description
技术领域
本发明涉及半导体存储器件技术领域，尤其涉及一种存储器节点接触窗的制作方法。
背景技术
随之DRAM工艺的持续演进，DRAM结构尺寸越来与越小，使得工艺制程难度越来越大。节点接触窗制作工艺作为DARM工艺中的关键制程之一，会因尺寸减小使得深宽比增加而导致缺陷产生。
发明内容
本发明提供了一种存储器节点接触窗的制作方法，以解决目前在形成节点接触窗过程中因深宽比过大而导致缺陷产生的问题。
本发明实施例提供了一种存储器节点接触窗的制作方法，包括：
在衬底上形成多个位元线结构，所述位元线结构沿第一方向延伸；
在形成所述位元线结构的衬底上依次形成第一绝缘材料层、第二绝缘材料层、第三绝缘材料层、第一硬掩膜材料层、第四绝缘材料层、第一有机掩膜材料层、第二硬掩膜材料层；
在所述第二硬掩膜材料层上形成包括多个沿第二方向延伸的条状掩膜图案的掩膜层，所述第一方向与所述第二方向具有一夹角；
利用所述条状掩膜图案为掩膜板对所述第二硬掩膜材料层和所述第一有机掩膜材料层进行刻蚀，将所述条状掩膜图案转移到所述第二硬掩膜材料层和所述第一有机掩膜材料层中；
去除所述掩膜层，并以所述条状掩膜图案为掩膜板对所述第四绝缘材料层进行刻蚀，将所述条状掩膜图案转移到第四绝缘材料层；
去除所述第二硬掩膜材料层，并以所述条状掩膜图案为掩膜板对所述第一硬掩膜材料层和所述第三绝缘材料层进行刻蚀，将所述条状掩膜图案转移到所述第一硬掩膜材料层和所述第三绝缘材料层；
以所述条状掩膜图案为掩膜板对所述第二绝缘材料层和所述第一绝缘材料层进行刻蚀，以所述位元线结构为刻蚀阻挡物，将所述条状掩膜图案转移到所述第二绝缘材料层和所述第一绝缘材料层，形成节点接触孔；
在所述节点接触孔中形成导电层，形成多个所述节点接触窗。
在其中一个实施例中，所述位元线结构包括侧壁保护膜，所述侧壁保护膜和所述第二绝缘材料层具有刻蚀选择比；利用所述条状掩膜图案，所述侧壁保护膜和所述第二绝缘材料层的刻蚀选择比自对准刻蚀形成所述节点接触孔。
在其中一个实施例中，所述侧壁保护膜和所述第一绝缘材料层为同一工艺中形成的相同材料层。
在其中一个实施例中，形成所述第二绝缘材料层的步骤，还包括：
通过回刻蚀或化学机械研磨所述第二绝缘材料层露出所述位元线结构的顶部，且使所述位元线结构的顶面与所述第二绝缘材料层齐平。
在其中一个实施例中，所述在所述第二硬掩膜材料层上形成包括多个所述条状掩膜图案的所述掩膜层，包括：
在所述第二硬掩膜材料层上形成牺牲材料层、抗反射层和光刻胶层；
利用光刻工艺在光刻胶层中形成目标图案；
以所述目标图案为掩膜板，对所述牺牲材料层和所述抗反射层进行刻蚀，将所述目标图案转移到所述牺牲材料层和所述抗反射层，并去掉所述光刻胶层；
在所述目标图案上形成第六绝缘材料层，并通过回刻蚀工艺形成贴合于所述目标图案侧壁的掩膜图案。
在其中一个实施例中，衬底包括阵列区域和阵列周边区域，多个所述条状掩膜图案分布在所述阵列区域和所述阵列周边区域，在对所述第一有机掩膜材料层和所述第二硬掩膜材料层进行刻蚀之前，还包括：利用光刻胶掩盖所述阵列周边区域，以防止所述条状掩膜图案在所述阵列周边区域内转移。
在其中一个实施例中，将所述条状掩膜图案转移到所述第一硬掩膜材料层和所述第三绝缘材料层，还包括：所述条状掩膜图案位于部分所述第三绝缘材料层中。
在其中一个实施例中，所述第三绝缘材料层和所述第四绝缘材料层的材质相同。
在其中一个实施例中，所述第三绝缘材料层的厚度与所述第四绝缘材料层的厚度相同，所述第一硬掩膜材料层的厚度小于所述第三绝缘材料层的厚度。
在其中一个实施例中，所述第一硬掩膜材料层和所述第二硬掩膜材料层的材质相同并且所述第一硬掩膜材料层的厚度大于所述第二硬掩膜材料层的厚度，或者所述第一硬掩膜材料层和所述第二硬掩膜材料层的厚度相同并且所述第二硬掩膜材料层的刻蚀速率大于所述第一硬掩膜材料层的刻蚀速率。
综上，本发明提供了一种存储器节点接触窗的制作方法。所述制作方法中，在形成包含多个沿第二方向延伸的条状掩膜图案的掩膜层后，先对所述第二硬掩膜材料层和所述第一有机掩膜材料层进行刻蚀，其次以所述第一硬掩膜材料层为阻挡层去除所述掩膜层，并以所述条状掩膜图案为掩膜板对所述第四绝缘材料层进行刻蚀，然后以所述第三绝缘材料层为阻挡层去除所述第二硬掩膜材料层，并以所述条状掩膜图案为掩膜板对所述第一硬掩膜材料层和所述第三绝缘材料层进行刻蚀，最后以所述条状掩膜图案为掩膜板对所述第二绝缘材料层进行刻蚀，将所述条状掩膜图案转移到所述第二绝缘材料层，从而降低第二绝缘层上的损耗，避免在刻蚀后产生线型结构倾斜或露出位线的情况。此外还提升了每次需要刻蚀的结构层的深宽比，避免产生大小不均的凹槽结构，从而保证节点接触窗大小均匀一致。
附图说明
图1为本发明实施例提供的一种存储器节点接触窗的制作方法流程图；
图2-图8为本发明实施例提供的逐步刻蚀后的存储器的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参见图1，本发明实施例提供了一种存储器节点接触窗的制作方法，包括：
步骤S110，在衬底上形成多个位元线结构，所述位元线结构沿第一方向延伸；
步骤S120，在形成所述位元线结构的衬底上依次形成第一绝缘材料层100、第二绝缘材料层200、第三绝缘材料层300、第一硬掩膜材料层400、第四绝缘材料层500、第一有机掩膜材料层600、第二硬掩膜材料层700；
步骤S130，在所述第二硬掩膜材料层上形成包括多个沿第二方向延伸的条状掩膜图案的掩膜层900，所述第一方向与所述第二方向具有一夹角，请参见图2；
步骤S140，利用所述条状掩膜图案为掩膜板对所述第二硬掩膜材料层700和所述第一有机掩膜材料层600进行刻蚀，将所述条状掩膜图案转移到所述第二硬掩膜材料层700和所述第一有机掩膜材料层600中，请参见图3；
步骤S150，去除所述掩膜层900，并以所述条状掩膜图案为掩膜板对所述第四绝缘材料层500进行刻蚀，将所述条状掩膜图案转移到第四绝缘材料层500，请参见图4；
步骤S160，去除所述第二硬掩膜材料层700，并以所述条状掩膜图案为掩膜板对所述第一硬掩膜材料层400和所述第三绝缘材料层300进行刻蚀，将所述条状掩膜图案转移到所述第一硬掩膜材料层400和所述第三绝缘材料层300，请参见图5；
步骤S170，以所述条状掩膜图案为掩膜板对所述第二绝缘材料层200和所述第一绝缘材料层100进行刻蚀，以所述位元线结构为刻蚀阻挡物，将所述条状掩膜图案转移到所述第二绝缘材料层200和所述第一绝缘材料层100，形成节点接触孔，请参见图6；
步骤S180，在所述节点接触孔中形成导电层800，形成多个所述节点接触窗，请参见图7和图8。作为示例，通过回刻蚀或化学机械研磨所述导电层800形成所述节点接触窗。
本实施例中，在形成包含多个沿第二方向延伸的条状掩膜图案的掩膜层后，先对所述第二硬掩膜材料层700和所述第一有机掩膜材料层600进行刻蚀，其次以所述第一硬掩膜材料层400为阻挡层去除所述掩膜层，并以所述条状掩膜图案为掩膜板对所述第四绝缘材料层500进行刻蚀，然后以所述第三绝缘材料层300为阻挡层去除所述第二硬掩膜材料层700，并以所述条状掩膜图案为掩膜板对所述第一硬掩膜材料层400和所述第三绝缘材料层300进行刻蚀，最后以所述条状掩膜图案为掩膜板对所述第二绝缘材料层200和所述第一绝缘材料层100进行刻蚀，将所述条状掩膜图案转移到所述第二绝缘材料层200和所述第一绝缘材料层100，从而降低第二绝缘层上的损耗，避免在刻蚀高深宽比的节点接触孔的过程中产生线型结构倾斜或露出位线的情况。此外还提升了每次需要刻蚀的结构层的深宽比，避免产生大小不均的凹槽结构，从而保证节点接触窗大小均匀一致。
在其中一个实施例中，多个所述节点接触窗的横截面的形状一致。可以理解，本发明通过四次刻蚀工艺形成所述凹槽结构，提升了每次需要刻蚀的结构层的深宽比，避免产生大小不均的凹槽结构，因此形成所述凹槽结构的线型结构的大小也一致，从而保证节点接触窗大小均匀一致。
在其中一个实施例中，多个条状掩膜图案等间距设置。可以理解，多个条状掩膜图案等间距设置时，有利于形成横截面形状一致的节点接触窗。
在其中一个实施例中，形成所述第二绝缘材料层200的步骤，还包括：
通过回刻蚀或化学机械研磨所述第二绝缘材料层200露出所述位元线结构的顶部，且使所述位元线结构的顶面与所述第二绝缘材料层200齐平。所述齐平尽可能的降低了后续形成的节点接触窗的高度，减少了接触电阻和信号传输时间，提高了电学性能。
在其中一个实施例中，所述位元线结构BL包括侧壁保护膜，所述侧壁保护膜BL-10和所述第二绝缘材料层具有刻蚀选择比；利用所述条状掩膜图案，所述侧壁保护膜BL-10和所述第二绝缘材料层的刻蚀选择比自对准刻蚀形成所述节点接触孔。如图5和图6所示，位元线结构BL沿第一方向延伸，作为示例，所述第一方向为平行于纸面方向，所述位元线结构包括侧壁保护膜BL-10，所述侧壁保护膜BL-10与所述第二绝缘材料层200具有刻蚀选择比。作为示例，所述侧壁保护膜BL-10为氮化硅，所述第二绝缘材料层200为氧化硅。所述条状掩膜图案沿第二方向延伸，所述第一方向与所述第二方向具有夹角，如30°、60°、90°、120°等。优选的，所述第一方向与所述第二方向具有锐角夹角。可以理解，在线宽一定的情况下，所述第一方向与所述第二方向具有锐角夹角时，可增大节点接触窗的横截面面积，有利于进一步提高产品性能。作为示例，所述第二方向垂直于纸面方向。当利用沿第二方向延伸的条状掩膜图案刻蚀所述第二绝缘材料层200时，以所述位元线结构BL为刻蚀阻挡物，具体的，由于沿第一方向延伸的位元线结构BL的侧壁保护膜BL-10的刻蚀阻挡，于所述第二绝缘材料层200中形成孔状结构，所述孔状结构的侧壁由所述第二绝缘材料层200和所述位元线结构的侧壁保护膜BL-10组成。所述孔状结构为节点接触孔。
在其中一个实施例中，所述侧壁保护膜BL-10和所述第一绝缘材料层为同一工艺中形成的相同材料层。作为示例，所述侧壁保护膜BL-10和所述第一绝缘材料层为氮化硅，氧化硅或氮氧化硅中任一中或其任意组合。具体的，利用CVD工艺在同一个设备腔中用CVD工艺形成为氮化硅的所述侧壁保护膜BL-10和所述第一绝缘材料层。在同一工艺中形成相同的材料层可以节约工艺生产成本。
在其中一个实施例中，所述在所述第二硬掩膜材料层上形成包括多个条状掩膜图案的所述掩膜层，包括：
在所述第二硬掩膜材料层上形成牺牲材料层、抗反射层和光刻胶层；
利用光刻工艺在光刻胶层中形成目标图案；
以所述目标图案为掩膜板，对所述牺牲材料层和所述抗反射层进行刻蚀，将所述目标图案转移到所述牺牲材料层和所述抗反射层，并去掉所述光刻胶层；
在所述目标图案上形成第六绝缘材料层，并通过回刻蚀工艺形成贴合于所述目标图案侧壁的掩膜图案。
本实施例中，采用多晶硅材料或无定形碳形成所述牺牲材料层，通过对光刻胶进行光刻工艺形成目标图案，所述目标图案为线型结构，并沿所述第二方向延伸。其次以所述目标图案为掩膜板，对所述牺牲材料层和抗反射层进行刻蚀，将目标图案转移到牺牲材料层中。然后利用原子沉积技术在所述牺牲材料层上沉积氧化硅材料层或氮化硅材料层，形成所述第六绝缘材料层，再对所述氧化硅材料层或所述氮化硅材料层进行干法刻蚀，使得沉积在牺牲材料层中目标图案的侧壁上的所述氧化硅材料层或所述氮化硅材料层被保留下来，形成所述条状掩膜图案。作为示例，如图2所示，利用自对准双重成像工艺形成所述条状掩膜图案，由于所述第六绝缘材料层和所述第二硬掩膜材料层700存在刻蚀选择比，在去除所述牺牲材料层的过程中，所述第二硬掩膜材料层700也会被部分刻蚀，使得所述条状掩膜图案部分位于所述第二硬掩膜材料层中。
在其中一个实施例中，衬底包括阵列区域和阵列周边区域，多个所述条状掩膜图案分布在所述阵列区域和所述阵列周边区域，在对所述第一有机掩膜材料层600和所述第二硬掩膜材料层700进行刻蚀之前，还包括：
利用光刻胶掩盖所述阵列周边区域，以防止所述条状掩膜图案在所述阵列周边区域内转移。作为示例，DRAM存储器芯片包含DRAM存储器阵列区域和DRAM存储器阵列周边区域，所述阵列区域包含存储单元，所述阵列周边区域包括外围控制单元。为了保证条状掩膜图案的完整与均匀性，产生的条状掩膜图案的覆盖区域会大于实际阵列区域。为避免在阵列周边区域内出现图形转移，而使用光刻胶掩盖阵列区域周边区域，并在对所述第一有机掩膜材料层600和所述第二硬掩膜材料层700刻蚀后去除阵列区域的第六绝缘材料层，然后在去除覆盖阵列周边区域的光刻胶。如图7所示，阵列区域的条状掩膜图案转移至第一有机掩膜材料层600，而阵列周边区域的条状掩膜图案停止在第二硬掩膜材料层700内部。
在其中一个实施例中，去除所述掩膜层900，并以所述条状掩膜图案为掩膜板对所述第四绝缘材料层500进行刻蚀，将所述条状掩膜图案转移到第四绝缘材料层500的步骤中：
以所述第一硬掩膜材料层400为阻挡层，去除所述掩膜层900，以防止在去除所述掩膜层900的过程中，第三绝缘材料层300被贯穿进而造成第二绝缘材料层200过刻蚀，破坏节点接触孔的结构。作为示例，在这一步骤中，所述条状掩膜图案的底部位于所述第一硬掩膜材料层400的表面或内部。
在其中一个实施例中，所述去除所述第二硬掩膜材料层700，并以所述条状掩膜图案为掩膜板对所述第一硬掩膜材料层400和所述第三绝缘材料层300进行刻蚀，将所述条状掩膜图案转移到所述第一硬掩膜材料层400和所述第三绝缘材料层300的步骤中：所述条状掩膜图案位于部分所述第三绝缘材料层300中。具体的，所述条状掩膜图案的底部位于所述第三绝缘材料层300的内部。如图5所示，去除所述第二硬掩膜材料层700的过程中，第一硬掩膜材料层400也会被刻蚀，利用第一硬掩膜材料层400的阻挡作用，使得条状掩膜图案的底部位于所述第三绝缘擦了层300的内部，而不贯穿所述第三绝缘材料层300。可以防止第三绝缘材料层300贯穿后对第二绝缘材料层200的过刻蚀，造成后续形成侧壁孔径不一致，侧壁弯曲，形貌不佳的节点接触孔。同时，所述第三绝缘材料层300的部分贯穿，减少了后续刻蚀中贯穿所述第三绝缘材料层300的刻蚀量，从而避免所述第一有机掩膜材料层600中所述条状掩膜图案侧壁的过刻蚀，保证了后续刻蚀中所述条状掩膜图案传递至下层掩膜材料层的保真度。
在其中一个实施例中，所述制作节点接触窗的制作方法还包括：在形成导电层800之前，除去所述第一有机掩膜材料层600。可以理解，在形成导电层800之前除去所述第一有机掩膜材料层600，可避免因深宽比较大而导致在填充的时在中心区域形成空气间隙，进一步提升产品质量。此外，还可以通过调整刻蚀气体的刻蚀选择比，在刻蚀所述第二绝缘材料层200和第一绝缘材料层100的过程中，一并刻蚀掉所述第一有机掩膜材料层600，以节约工艺步骤。
在其中一个实施例中，所述第三绝缘材料层300和所述第四绝缘材料层500的材质相同。作为示例，所述第三绝缘材料层300和所述第四绝缘材料层500的材质均为氧化硅。
在其中一个实施例中，所述第三绝缘材料层的厚度与所述第四绝缘材料层的厚度相同，所述第一硬掩膜材料层的厚度小于所述第三绝缘材料层的厚度。作为示例，所述第三绝缘材料层300和所述第四绝缘材料层500均为氧化硅，所述第一硬掩膜材料层为氮化硅。所述第三绝缘材料层300和所述第四绝缘材料层500的厚度相同，所述厚度范围为10～200nm，如50nm、80nm、110nm和140nm等。所述氮化硅的厚度小于所述氧化硅的厚度，所述厚度范围为10～100nm，如20nm、40nm和60nm等，所述第一硬掩膜材料层的厚度范围既能保证在去除第二硬掩膜材料层时起到足够的刻蚀阻挡效果又可以保证在贯穿所述第一硬掩膜材料层时不会因为材料层过厚导致第一有机掩膜材料层600中所述条状掩膜图案侧壁的过刻蚀，保证了后续刻蚀中所述条状掩膜图案传递至下层掩膜材料层的保真度。
在其中一个实施例中，所述第一硬掩膜材料层和所述第二硬掩膜材料层的材质相同并且所述第一硬掩膜材料层的厚度大于所述第二硬掩膜材料层的厚度，或者所述第一硬掩膜材料层和所述第二硬掩膜材料层的厚度相同并且所述第二硬掩膜材料层的刻蚀速率大于所述第一硬掩膜材料层的刻蚀速率。作为示例，所述第一硬掩膜材料层和所述第二硬掩膜材料层均为氮化硅，所述第一硬掩膜材料层的厚度大于所述第二硬掩膜材料层的厚度，使得所述第一硬掩膜材料层能够起到足够的刻蚀阻挡效果；在另一示例中，所述第二硬掩膜材料层为氧化硅，所述第一硬掩膜材料层为氮化硅，所述氧化硅与所述氮化硅的厚度相同，并且所述氧化硅的刻蚀速率大于所述氮化硅的刻蚀速率，使得所述氮化硅能够起到足够的刻蚀阻挡效果，同时减少刻蚀的节点接触孔的高度，增大工艺窗口。
综上，本发明提供了一种存储器节点接触窗的制作方法。所述制作方法中，形成包含多个沿第二方向延伸的条状掩膜图案的掩膜层后，先对所述第二硬掩膜材料层700和所述第一有机掩膜材料层600进行刻蚀，其次以所述第一硬掩膜材料层400为阻挡层去除所述掩膜层，并以所述条状掩膜图案为掩膜板对所述第四绝缘材料层500进行刻蚀，然后以所述第三绝缘材料层300为阻挡层去除所述第二硬掩膜材料层700，并以所述条状掩膜图案为掩膜板对所述第一硬掩膜材料层400和所述第三绝缘材料层300进行刻蚀，最后以所述条状掩膜图案为掩膜板对所述第二绝缘材料层200进行刻蚀，将所述条状掩膜图案转移到所述第二绝缘材料层200，从而降低第二绝缘层上的损耗，避免在刻蚀高深宽比的节点接触孔的过程中产生线型结构倾斜或露出位线的情况。此外还提升了每次需要刻蚀的结构层的深宽比，避免产生大小不均的凹槽结构，从而保证节点接触窗大小均匀一致。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种存储器节点接触窗的制作方法，其特征在于，包括：
在衬底上形成多个位元线结构，所述位元线结构沿第一方向延伸；
在形成所述位元线结构的衬底上依次形成第一绝缘材料层、第二绝缘材料层、第三绝缘材料层、第一硬掩膜材料层、第四绝缘材料层、第一有机掩膜材料层和第二硬掩膜材料层；
在所述第二硬掩膜材料层上形成包括多个沿第二方向延伸的条状掩膜图案的掩膜层，所述第一方向与所述第二方向具有一夹角；
利用所述条状掩膜图案为掩膜板对所述第二硬掩膜材料层和所述第一有机掩膜材料层进行刻蚀，将所述条状掩膜图案转移到所述第二硬掩膜材料层和所述第一有机掩膜材料层中；
以所述第一硬掩膜材料层为阻挡层去除所述掩膜层，并以所述条状掩膜图案为掩膜板对所述第四绝缘材料层进行刻蚀，将所述条状掩膜图案转移到第四绝缘材料层；
以所述第三绝缘材料层为阻挡层去除所述第二硬掩膜材料层，并以所述条状掩膜图案为掩膜板对所述第一硬掩膜材料层和所述第三绝缘材料层进行刻蚀，将所述条状掩膜图案转移到所述第一硬掩膜材料层和所述第三绝缘材料层；
以所述条状掩膜图案为掩膜板对所述第二绝缘材料层和所述第一绝缘材料层进行刻蚀，以所述位元线结构为刻蚀阻挡物，将所述条状掩膜图案转移到所述第二绝缘材料层和所述第一绝缘材料层，形成节点接触孔；
在所述节点接触孔中形成导电层，形成多个所述节点接触窗。
2.如权利要求1所述的制作方法，其特征在于，所述位元线结构包括侧壁保护膜，所述侧壁保护膜和所述第二绝缘材料层具有刻蚀选择比；
利用所述条状掩膜图案，所述侧壁保护膜和所述第二绝缘材料层的刻蚀选择比自对准刻蚀形成所述节点接触孔。
3.如权利要求2所述的制作方法，其特征在于，所述侧壁保护膜和所述第一绝缘材料层为同一工艺中形成的相同材料层。
4.如权利要求1所述的制作方法，其特征在于，所述形成所述第二绝缘材料层的步骤，还包括：
通过回刻蚀或化学机械研磨所述第二绝缘材料层露出所述位元线结构的顶部，且使所述位元线结构的顶面与所述第二绝缘材料层齐平。
5.如权利要求1所述的制作方法，其特征在于，所述在所述第二硬掩膜材料层上形成包括多个所述条状掩膜图案的所述掩膜层，包括：
在所述第二硬掩膜材料层上形成牺牲材料层、抗反射层和光刻胶层；
利用光刻工艺在光刻胶层中形成目标图案；
以所述目标图案为掩膜板，对所述牺牲材料层和所述抗反射层进行刻蚀，将所述目标图案转移到所述牺牲材料层和所述抗反射层，并去掉所述光刻胶层；
在所述目标图案上形成第六绝缘材料层，并通过回刻蚀工艺形成贴合于所述目标图案侧壁的掩膜图案。
6.如权利要求1所述的制作方法，其特征在于，所述衬底包括阵列区域和阵列周边区域，多个所述条状掩膜图案分布在所述阵列区域和所述阵列周边区域，在对所述第一有机掩膜材料层和所述第二硬掩膜材料层进行刻蚀之前，还包括：
利用光刻胶掩盖所述阵列周边区域，以防止所述条状掩膜图案在所述阵列周边区域内转移。
7.如权利要求1所述的制作方法，其特征在于，所述将所述条状掩膜图案转移到所述第一硬掩膜材料层和所述第三绝缘材料层，还包括：
所述条状掩膜图案位于部分所述第三绝缘材料层中。
8.如权利要求1所述的制作方法，其特征在于，所述第三绝缘材料层和所述第四绝缘材料层的材质相同。
9.如权利要求8所述的制作方法，其特征在于，所述第三绝缘材料层的厚度与所述第四绝缘材料层的厚度相同，所述第一硬掩膜材料层的厚度小于所述第三绝缘材料层的厚度。
10.如权利要求9所述的制作方法，其特征在于，所述第一硬掩膜材料层和所述第二硬掩膜材料层的材质相同并且所述第一硬掩膜材料层的厚度大于所述第二硬掩膜材料层的厚度，或者所述第一硬掩膜材料层和所述第二硬掩膜材料层的厚度相同并且所述第二硬掩膜材料层的刻蚀速率大于所述第一硬掩膜材料层的刻蚀速率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910924038.0A CN112582261B (zh) | 2019-09-27 | 2019-09-27 | 存储器节点接触窗的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910924038.0A CN112582261B (zh) | 2019-09-27 | 2019-09-27 | 存储器节点接触窗的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112582261A CN112582261A (zh) | 2021-03-30 |
| CN112582261B true CN112582261B (zh) | 2022-03-08 |
Family
ID=75109943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910924038.0A Active CN112582261B (zh) | 2019-09-27 | 2019-09-27 | 存储器节点接触窗的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112582261B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113113303B (zh) * | 2021-04-02 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| CN114005737B (zh) * | 2021-10-13 | 2024-08-09 | 长鑫存储技术有限公司 | 一种半导体结构及半导体结构制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990076063A (ko) * | 1998-03-27 | 1999-10-15 | 윤종용 | 디램 셀 캐패시터의 제조 방법 |
| US6168992B1 (en) * | 1998-03-30 | 2001-01-02 | Samsung Electronics Co., Ltd. | Methods for forming electrodes including sacrificial layers |
| KR20040008760A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| CN107342263A (zh) * | 2017-07-07 | 2017-11-10 | 睿力集成电路有限公司 | 存储器及其形成方法、半导体器件 |
| CN107870508A (zh) * | 2017-11-09 | 2018-04-03 | 睿力集成电路有限公司 | 掩膜版、存储器及存储器的制造方法 |
| CN109872967A (zh) * | 2017-12-05 | 2019-06-11 | 三星电子株式会社 | 制造半导体装置的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465632B1 (ko) * | 2002-12-21 | 2005-01-13 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
| KR100539272B1 (ko) * | 2003-02-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
-
2019
- 2019-09-27 CN CN201910924038.0A patent/CN112582261B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990076063A (ko) * | 1998-03-27 | 1999-10-15 | 윤종용 | 디램 셀 캐패시터의 제조 방법 |
| US6168992B1 (en) * | 1998-03-30 | 2001-01-02 | Samsung Electronics Co., Ltd. | Methods for forming electrodes including sacrificial layers |
| KR20040008760A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| CN107342263A (zh) * | 2017-07-07 | 2017-11-10 | 睿力集成电路有限公司 | 存储器及其形成方法、半导体器件 |
| CN107870508A (zh) * | 2017-11-09 | 2018-04-03 | 睿力集成电路有限公司 | 掩膜版、存储器及存储器的制造方法 |
| CN109872967A (zh) * | 2017-12-05 | 2019-06-11 | 三星电子株式会社 | 制造半导体装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112582261A (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7427564B2 (en) | Method for forming storage node contact plug in semiconductor device | |
| CN109065547B (zh) | 三维存储器的制作方法 | |
| US7964510B2 (en) | Method for forming pattern of a semiconductor device | |
| CN112582261B (zh) | 存储器节点接触窗的制作方法 | |
| US12069859B2 (en) | Semiconductor structure with high inter-layer dielectric layer and manufacturing method thereof | |
| US7981803B2 (en) | Method of forming micro pattern of semiconductor device | |
| KR100507703B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100207462B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN102142394A (zh) | 半导体器件及其制造方法 | |
| TWI435416B (zh) | 記憶體的製造方法 | |
| KR100683492B1 (ko) | 반도체소자의 콘택식각 방법 | |
| US7910485B2 (en) | Method for forming contact hole using dry and wet etching processes in semiconductor device | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| CN102376536A (zh) | 形成精细图案的方法 | |
| CN110197788B (zh) | 栅极凹槽的形成方法 | |
| KR100832015B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US20120034782A1 (en) | Method of Forming Fine Patterns | |
| KR100772532B1 (ko) | 반도체 소자 제조 방법 | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100832019B1 (ko) | 반도체 소자의 스토리지노드 콘택 제조 방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| CN118610160A (zh) | 半导体工艺中接触孔的制作方法 | |
| KR100745052B1 (ko) | 반도체소자의 랜딩플러그 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |