CN107870508A - 掩膜版、存储器及存储器的制造方法 - Google Patents
掩膜版、存储器及存储器的制造方法 Download PDFInfo
- Publication number
- CN107870508A CN107870508A CN201711098209.6A CN201711098209A CN107870508A CN 107870508 A CN107870508 A CN 107870508A CN 201711098209 A CN201711098209 A CN 201711098209A CN 107870508 A CN107870508 A CN 107870508A
- Authority
- CN
- China
- Prior art keywords
- mask plate
- memory
- storage node
- bit line
- node contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种掩膜版、存储器及存储器的制造方法,掩膜版包括沿着第一方向延伸的第一线形图案及沿着第二方向延伸的第二线形图案,由此在掩膜版之间的套准时,可以在第一方向和第二方向两个方向上进行套准,从而提高了套准精度。进一步的,掩膜版能够用来形成存储节点接触和电容器,即存储器制造中,两个相连接的结构能够用图案相同的掩膜版制造,由此可以进一步的提高前后两个步骤中掩膜版的套准精度,从而也提高了所形成的存储器的质量和可靠性。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种掩膜版、存储器及存储器的制造方法。
背景技术
在半导体制造领域,光刻技术被用来将图案从掩膜版上转移到衬底上,其中的掩膜版(mask),也称为光刻版、掩膜板或者光罩,是一种对于曝光光线具有透光性的平板,其上具有对于曝光光线具有遮光性的设计图案,可实现有选择的遮挡照射到衬底表面光刻胶层或者掩膜层上的光,并最终在衬底表面的光刻胶层或者掩膜层上形成相应的图案。
存储器制造是半导体制造领域中非常重要的一块。存储器中通常包括电容器及晶体管,其中,所述电容器用以存储数据,所述晶体管用以控制对所述电容器中存储的数据的存取。具体的,所述存储器的字线(word line)电连接至所述晶体管的栅极,所述字线控制所述晶体管的开关;并且,所述晶体管的源极电连接至位线结构(bit line),以形成电流传输通路;同时,所述晶体管的漏极电连接至所述电容器,以达到数据存储或输出的目的。其中,所述晶体管的漏极通常通过存储节点接触实现与所述电容器的电连接,所述存储节点接触之间通过位于所述存储节点接触之间的节点隔离结构予以隔离。
在存储器的制造中,会多次用到光刻技术及掩膜版,例如在形成节点隔离结构和电容器时,便会用到光刻技术及相应的两张掩膜版,掩膜版之间存在不易套准的问题,从而降低了所形成的存储器的质量。
发明内容
本发明的目的在于提供一种掩膜版、存储器及存储器的制造方法,以解决现有技术中掩膜版之间不易套准,从而降低了所形成的存储器的质量的问题。
为解决上述技术问题,本发明提供一种掩膜版,所述掩膜版包括:
一基板,所述基板上具有多个第一线形图案和多个第二线形图案;其中,
所述第一线形图案的形状呈波浪线形并沿着第一方向延伸,所述第二线形图案沿着第二方向延伸,所述第二线形图案和所述第一线形图案的相交处构成交叉点,所述交叉点对准呈波浪线形的所述第一线形图案的峰点或谷点,并且对准于所述交叉点的所述峰点或所述谷点的形状呈弧形。
可选的,在所述的掩膜版中,呈波浪线形的所述第一线形图案的所述峰点和所述谷点的形状呈弧形,同一条呈波浪线形的所述第一线形图案的所述峰点在所述第一方向上呈一直线行排列且同一条呈波浪线形的所述第一线形图案的所述谷点在所述第一方向上呈另一直线行排列。
可选的,在所述的掩膜版中,多个呈波浪线形的所述第一线形图案的所述峰点在与同一条所述第二线形图案相交的所述第二方向上对准呈一直线列排列,且多个呈波浪线形的所述第一线形图案的所述谷点在与同一条所述第二线形图案相交的所述第二方向上对准呈另一直线列排列。
可选的,在所述的掩膜版中,所述第二线形图案为直线形图案。
可选的,在所述的掩膜版中,所述掩膜版的图案用于定义出一存储器中的存储节点接触,其中,所述存储节点接触对应所述交叉点。
可选的,在所述的掩膜版中,所述掩膜版的图案还用于定义出所述存储器中与所述存储节点接触连接的电容器,其中,所述电容器对应所述交叉点。
本发明还提供一种存储器的制造方法,所述存储器的制造方法包括:
提供第一掩膜版,所述第一掩膜版的结构包括如上所述的掩膜版,以定义出一存储器中的存储节点接触,其中,所述存储节点接触对应所述交叉点;及
形成所述存储节点接触于一衬底上。
可选的,在所述的存储器的制造方法中,在形成所述存储节点接触之前,所述存储器的制造方法还包括:
提供所述衬底,所述衬底中形成有多个有源区,所述衬底上形成有多根沿第一方向延伸的位线结构及多根沿第二方向延伸的隔离线,所述位线结构包括位线导体及覆盖所述位线导体的位线隔离层,所述位线结构和所述隔离线在所述衬底上相交并界定出多个接触窗,且所述有源区中的一个漏极对准一个所述接触窗;及
形成一连接材料层于所述衬底上,所述连接材料层填充所述接触窗,并覆盖所述位线结构及所述隔离线,所述连接材料层与所述漏极电连接。
可选的,在所述的存储器的制造方法中,形成所述存储节点接触的步骤包括:
覆盖一第一光刻胶层于所述连接材料层上;
利用所述第一掩膜版对所述第一光刻胶层执行光刻工艺,保留所述第一光刻胶层中对应所述第一掩膜版的所述交叉点的部分,以形成一具有第一光刻开口的第一图案化光刻胶层,所述第一光刻开口暴露出部分所述连接材料层,并且所述第一光刻开口在所述衬底上的投影与所述接触窗的部分、所述位线结构部分及所述隔离线重叠;
以所述第一图案化光刻胶层为掩膜,刻蚀所述连接材料层和所述位线隔离层,并刻蚀停止于所述连接材料层中和所述位线隔离层中至所述隔离线的顶面,以形成与所述第一光刻开口相对应的第一开口,所述连接材料层中分别填充在相邻的所述接触窗中的部分通过所述第一开口和所述位线隔离层予以相互分隔,以构成所述存储节点接触;及
去除所述第一图案化光刻胶层。
可选的,在所述的存储器的制造方法中,在形成所述存储节点接触之后,所述存储器的制造方法还包括:
填充一节点接触隔离于所述第一开口内。
可选的,在所述的存储器的制造方法中,在形成所述节点接触隔离之后,所述存储器的制造方法还包括:
提供第二掩膜版,所述第二掩膜版的结构包括如上所述的掩膜版,以定义出所述存储器中与所述存储节点接触连接的电容器,其中,所述电容器对应所述交叉点;及
形成所述电容器于所述存储节点接触上。
可选的,在所述的存储器的制造方法中,形成所述电容器的步骤包括:
形成一介质层于所述衬底上,所述介质层覆盖所述存储节点接触和所述节点接触隔离;
覆盖一第二光刻胶层于所述介质层上;
利用所述第二掩膜版对所述第二光刻胶层执行光刻工艺,去除所述第二光刻胶层中对应所述第二掩膜版的所述交叉点的部分,以形成一具有多个第二光刻开口的第二图案化光刻胶层,所述第二光刻开口暴露出部分所述介质层,并且所述第二光刻开口对准所述存储节点接触;
以所述第二图案化光刻胶层为掩膜,刻蚀所述介质层以形成一第二开口,所述第二开口贯穿所述介质层以露出所述存储节点接触;
填充一底电极于所述第二开口内;及
依次形成一电容隔离及一顶电极于所述底电极上,以构成所述电容器。
本发明还提供一种存储器,所述存储器包括:
一衬底,所述衬底中形成有多个有源区,所述衬底上形成有多根沿第一方向延伸的位线结构及多根沿第二方向延伸的隔离线,所述位线结构包括位线导体及覆盖所述位线导体的位线隔离层,所述位线结构和所述隔离线在所述衬底上相交并界定出多个接触窗,且所述有源区中的一个漏极对准一个所述接触窗;
多个存储节点接触,利用一连接材料层填充所述接触窗构成,并且所述存储节点接触延伸覆盖所述位线隔离层的部分,所述连接材料层具有开口,所述开口位于相邻的所述存储节点接触之间,所述开口从所述连接材料层的顶部延伸至所述位线隔离层中还延伸至所述隔离线的顶面,以使所述存储节点接触的侧壁部分、所述位线隔离层的缺口部分和所述隔离线暴露在所述开口中,相邻的所述存储节点接触之间通过所述开口和所述位线隔离层予以相互分隔,所述存储节点接触的上表面中心点相对偏离对应的所述接触窗的中心点;及
一节点接触隔离,填充在所述开口中。
可选的,在所述的存储器中,所述存储器还包括:
多个电容器,所述电容器形成在所述存储节点接触的上表面,并所述电容器的底电极与所述存储节点接触电连接,所述电容器呈细长筒状。
在本发明提供的掩膜版、存储器及存储器的制造方法中,掩膜版包括沿着第一方向延伸的第一线形图案及沿着第二方向延伸的第二线形图案,由此在掩膜版之间的套准时,可以在第一方向和第二方向两个方向上进行套准,从而提高了套准精度。进一步的,掩膜版能够用来形成存储节点接触和电容器,即存储器制造中,两个相连接的结构能够用图案相同的掩膜版制造,由此可以进一步的提高前后两个步骤中掩膜版的套准精度,从而也提高了所形成的存储器的质量和可靠性。
附图说明
图1是一种形成存储器中存储节点接触的掩膜版的结构示意图;
图2是采用图1所示的掩膜版形成存储节点接触后的存储器的俯视示意图;
图3是图2所示的存储器中衬底的俯视示意图;
图4是图2所示的存储器中沿着AA’的衬底的剖面示意图;
图5是在图4所示的结构上形成连接材料层后的结构示意图;
图6是在图5所示的结构上形成第一光刻胶层后的结构示意图;
图7是对图6所示的结构采用图1所示的掩膜版执行光刻工艺后的结构示意图;
图8是对图7所示的结构执行刻蚀工艺后的结构示意图;
图9是在图8所示的结构上形成节点接触隔离后的结构示意图;
图10是一种形成存储器中电容器的掩膜版的结构示意图;
图11是在图9所示的结构上形成介质层及第二光刻胶后的结构示意图;
图12是对图9所示的结构采用图10所示的掩膜版执行光刻工艺后的结构示意图;
图13是对图12所示的结构执行刻蚀工艺后的结构示意图;
图14是在图13所示的结构上形成电容器后的结构示意图;
图15是本发明实施例的掩膜版的结构示意图;
图16是采用图15所示的掩膜版形成存储节点接触后的存储器的俯视示意图;
图17是图16所示的存储器中衬底的俯视示意图;
图18是图16所述的存储器中沿着BB’的衬底的剖面示意图;
图19是在图18所示的结构上形成连接材料层后的结构示意图;
图20是在图19所示的结构上形成第一光刻胶层后的结构示意图;
图21是对图20所示的结构采用图15所示的掩膜版执行光刻工艺后的结构示意图;
图22是对图21所示的结构执行刻蚀工艺后的结构示意图;
图23是在图22所示的结构上形成节点接触隔离后的结构示意图;
图24是在图23所示的结构上形成介质层及第二光刻胶层后的结构示意图;
图25是对图24所示的结构采用图15所示的掩膜版执行光刻工艺后的结构示意图;
图26是对图25所示的结构执行刻蚀工艺后的结构示意图;
图27是在图26所示的结构上形成电容器后的结构示意图;
其中,
100-掩膜版; 110-基板;
120-存储节点接触图案; 200-衬底;
210-有源区; 211-漏极;
212-有源隔离结构; 220-位线结构;
221-位线导体; 222-位线隔离层;
230-隔离线; 240-接触窗;
250-连接材料层; 260-第一光刻胶层;
261-第一图案化光刻胶层; 270-存储节点接触;
280-第一开口; 290-节点接触隔离;
300-掩膜版; 310-基板;
320-第一电容器图案; 330-第二电容器图案;
340-交叉点; 400-介质层;
410-第二光刻胶层; 411-第二图案化光刻胶层;
420-第二开口; 430-电容器;
431-底电极; 432-电容隔离;
433-顶电极; 500-掩膜版;
510-基板; 520-第一线形图案;
530-第二线形图案; 540-交叉点;
600-衬底; 610-有源区;
611-漏极; 612-有源隔离结构;
620-位线结构; 621-位线导体;
622-位线隔离层; 630-隔离线;
640-接触窗; 650-连接材料层;
660-第一光刻胶层; 661-第一图案化光刻胶层;
662-第一光刻开口; 670-存储节点接触;
680-第一开口; 690-节点接触隔离;
700-介质层; 710-第二光刻胶层;
711-第二图案化光刻胶层; 712-第二光刻开口;
720-第二开口; 730-电容器;
731-底电极; 732-电容隔离;
733-顶电极; T1-第一方向;
T2-第二方向; T3-第三方向。
具体实施方式
首先,请参考图1,其是一种形成存储器中存储节点接触的掩膜版的结构示意图。如图1所示,所述掩膜版100包括:一基板110,所述基板110具有多个存储节点接触图案120,所述存储节点接触图案120呈圆形。
接着,请参考图2至图8,其中,图2是采用图1所示的掩膜版形成存储节点接触后的存储器的俯视示意图;图3是图2所示的存储器中衬底的俯视示意图;图4是图2所示的存储器中沿着AA’的衬底的剖面示意图;图5是在图4所示的结构上形成连接材料层后的结构示意图;图6是在图5所示的结构上形成第一光刻胶层后的结构示意图;图7是对图6所示的结构采用图1所示的掩膜版执行光刻工艺后的结构示意图;图8是对图7所示的结构执行刻蚀工艺后的结构示意图。
如图2至图8所示,采用掩膜版100形成存储节点接触的步骤具体包括:
首先,如图2至图4所示,提供一衬底200,所述衬底200中形成有多个有源区210,所述衬底200上形成有多根沿第一方向T1延伸的位线结构220及多根沿第二方向T2延伸的隔离线230,所述位线结构220包括位线导体221及覆盖所述位线导体221的位线隔离层222,相邻所述位线结构220和相邻所述隔离线230围成多个接触窗240,且所述有源区210中的一个漏极211对准一个所述接触窗240。其中,相邻所述有源区210之间可通过有源隔离结构212予以隔离。在本申请实施例中,所述隔离线230对准字线(图中未示出)。
接着,如图5所示,形成一连接材料层250于所述衬底200上,所述连接材料层250填充所述接触窗240,并覆盖所述位线结构220及所述隔离线230,所述连接材料层250与所述漏极211在所述接触窗240内电连接。
如图6所示,覆盖一第一光刻胶层260于所述连接材料层250上。
接着,如图7所示,利用所述掩膜版100对所述第一光刻胶层260执行光刻工艺,所述第一光刻胶层260中对应所述掩膜版100中存储节点接触图案120的部分予以保留,所述第一光刻胶层260中其余的部分予以去除,形成一第一图案化光刻胶层261。
接着,如图8所示,以所述第一图案化光刻胶层261为掩膜,刻蚀所述连接材料层250和所述位线隔离层222,刻蚀停止于所述连接材料层250中和所述位线隔离层222中,以形成多个存储节点接触270及位于所述存储节点接触270之间的一第一开口280。接着,便可剥离所述第一图案化光刻胶层261。
接着,请参考图9,其是在图8所示的结构上形成节点接触隔离后的结构示意图。在本申请实施例中,所述存储节点接触的形成过程中还包括:填充一节点接触隔离290于所述第一开口280内。
在一种存储器的制造方法中,接着,采用如图10所示的掩膜版形成电容器。首先,请参考图10,其是一种形成存储器中电容器的掩膜版的结构示意图。如图10所示,所述掩膜版300包括:一基板310,所述基板310具有多个第一电容器图案320和多个第二电容器图案330;所述第一电容器图案320为直线形图案并沿着第三方向T3延伸;所述第二电容器图案330为直线形图案并沿着第二方向T2延伸,所述第二电容器图案330和所述第一电容器图案320的相交处构成交叉点340。
其中,所述交叉点340对应所述掩膜版100中的所述存储节点接触图案120。在此,通过所述掩膜版300形成电容器时,需要将交叉点340对准所述存储节点接触图案120对应的位置,即对准所述存储节点接触270,而由于所述存储节点接触图案120对应的位置是一个呈圆形的点,这在套准时是非常困难的,即提高了所述掩膜版300的套准难度,降低了所述掩膜版300的套准精度。
此外,在所述掩膜版300中,所述第一电容器图案320和所述第二电容器图案330均为直线形图案,由此,所述第一电容器图案320和所述第二电容器图案330相交处构成的交叉点340将具有非常尖锐的外形,从而也不能够通过所述交叉点340形成所述存储节点接触270(会导致所形成的相邻的所述存储节点接触270容易相连接,从而降低了所形成的存储器的可靠性)。
在形成了所述节点接触隔离290之后,接着可利用掩膜版300通过如下步骤形成电容器。具体的,请参考图11至图14,其中,图11是在图9所示的结构上形成介质层及第二光刻胶后的结构示意图;图12是对图9所示的结构采用图10所示的掩膜版执行光刻工艺后的结构示意图;图13是对图12所示的结构执行刻蚀工艺后的结构示意图;图14是在图13所示的结构上形成电容器后的结构示意图。
如图11所示,形成一介质层400于所述衬底200上,所述介质层400覆盖所述存储节点接触270和所述节点接触隔离290。
接着,继续参考图11,覆盖一第二光刻胶层410于所述介质层400上。
接着,如图12所示,利用所述掩膜版300对所述第二光刻胶层410执行光刻工艺,去除所述第二光刻胶层410中对应所述掩膜版300的所述交叉点340的部分,形成一第二图案化光刻胶层411。
如图13所示,以所述第二图案化光刻胶层411为掩膜,刻蚀所述介质层400以形成一第二开口420,所述第二开口420贯穿所述介质层400并露出所述存储节点接触270。在此,接着剥离所述第二图案化光刻胶层411。
接着,如图14所示,填充一底电极431于所述第二开口420内。继续参考图14,依次形成一电容隔离432及一顶电极433于所述底电极431上,以构成所述电容器430。在此,所述电容器430在所述衬底200上的投影呈平行四边形。
在上述形成存储节点接触270和电容器430的制造过程中,主要存在形成电容器430的掩膜版300很难与形成存储节点接触270的掩膜版100套准,由此所形成的电容器430和存储节点接触270之间往往存在一定的偏差,从而导致最终形成的存储器的质量及可靠性降低。同时,由于存储节点接触270的外形不能够太尖锐,因此也很难通过掩膜版300形成存储节点接触270。即,形成电容器430的掩膜版300很难与形成存储节点接触270的掩膜版100套准的问题难以被解决。
在此基础上,本发明提供了一种掩膜版,所述掩膜版包括:
一基板,所述基板上具有多个第一线形图案和多个第二线形图案;其中,
所述第一线形图案的形状呈波浪线形并沿着第一方向延伸,所述第二线形图案沿着第二方向延伸,所述第二线形图案和所述第一线形图案的相交处构成交叉点,所述交叉点对准呈波浪线形的所述第一线形图案的峰点或谷点,并且对准于所述交叉点的所述峰点或所述谷点的形状呈弧形。
相应的,本发明还提供一种利用上述掩膜版制造存储器的方法以及相应所得到的存储器。
在本发明提供的掩膜版、存储器及存储器的制造方法中,掩膜版包括沿着第一方向延伸的第一线形图案及沿着第二方向延伸的第二线形图案,由此在掩膜版之间的套准时,可以在第一方向和第二方向两个方向上进行套准,从而提高了套准精度。进一步的,掩膜版能够用来形成存储节点接触和电容器,即存储器制造中,两个相连接的结构能够用图案相同的掩膜版制造,由此可以进一步的提高前后两个步骤中掩膜版的套准精度,从而也提高了所形成的存储器的质量和可靠性。
接下去,将结合附图对本发明提出的掩膜版、存储器及存储器的制造方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
首先,请参考图15,其为本发明实施例的掩膜版的结构示意图。如图15所示,所述掩膜版500包括:一基板510,所述基板510上具有多个第一线形图案520和多个第二线形图案530;其中,所述第一线形图案520的形状呈波浪线形并沿着第一方向T1延伸,所述第二线形图案530沿着第二方向T2延伸,所述第二线形图案530和所述第一线形图案520的相交处构成交叉点540,所述交叉点540对准呈波浪线形的所述第一线形图案520的峰点或谷点,并且对准于所述交叉点540的所述峰点或所述谷点的形状呈弧形。
具体的,呈波浪线形的所述第一线形图案520的所述峰点和所述谷点均呈弧形,同一条呈波浪线形的所述第一线形图案520的所述峰点在所述第一方向上呈一直线行排列且同一条呈波浪线形的所述第一线形图案520的所述谷点在所述第一方向上呈另一直线行排列。即,同一条呈波浪线形的所述第一线形图案520的所述峰点所形成的一直线行与同一条呈波浪线形的所述第一线形图案520的所述谷点所形成的另一直线行相互平行。在此,呈波浪线形的所述第一线形图案520的所述峰点和所述谷点均呈弧形,即呈波浪线形的所述第一线形图案520的弯折处呈弧形。
进一步的,多个呈波浪线形的所述第一线形图案520的所述峰点在与同一条所述第二线形图案530相交的所述第二方向上对准呈一直线列排列,且多个呈波浪线形的所述第一线形图案520的所述谷点在与同一条所述第二线形图案530相交的所述第二方向上对准呈另一直线列排列。在本申请实施例中,多个呈波浪线形的所述第一线形图案520的峰点在所述第二方向上呈多个平行向直线列排布且多个呈波浪线形的所述第一线形图案520的谷点在所述第二方向上呈多个平行向直线列排布。进一步的,一个所述第二线形图案530对准一列所述峰点或者一个所述第二线形图案530对准一列所述谷点。
请继续参考图15,在本申请实施例中,所述第二线形图案530为直线形图案。
在本申请实施例中,所述掩膜版500的图案能够用来定义出存储节点接触及电容器。其中,当所述掩膜版500用来定义出存储节点接触时,所述存储节点接触对应所述交叉点;当所述掩膜版500用来定义出电容器时,所述电容器对应所述交叉点。
相应的,本发明还提供一种存储器的制造方法,所述存储器的制造方法包括采用上述掩膜版500形成存储节点接触;进一步的,所述存储器的制造方法还包括采用上述掩膜版500形成电容器。
具体的,请参考图16至图27,其中,图16是采用图15所示的掩膜版形成存储节点接触后的存储器的俯视示意图;图17是图16所示的存储器中衬底的俯视示意图;图18是图16所述的存储器中沿着BB’的衬底的剖面示意图;图19是在图18所示的结构上形成连接材料层后的结构示意图;图20是在图19所示的结构上形成第一光刻胶层后的结构示意图;图21是对图20所示的结构采用图15所示的掩膜版执行光刻工艺后的结构示意图;图22是对图21所示的结构执行刻蚀工艺后的结构示意图;图23是在图22所示的结构上形成节点接触隔离后的结构示意图;图24是在图23所示的结构上形成介质层及第二光刻胶层后的结构示意图;图25是对图24所示的结构采用图15所示的掩膜版执行光刻工艺后的结构示意图;图26是对图25所示的结构执行刻蚀工艺后的结构示意图;图27是在图26所示的结构上形成电容器后的结构示意图。
首先,请参考图16至图18,提供一衬底600,所述衬底600中形成有多个有源区610,所述衬底600上形成有多根沿第一方向延伸的位线结构620及多根沿第二方向延伸的隔离线630,所述位线结构620包括位线导体621及覆盖所述位线导体621的位线隔离层622,所述位线结构620和所述隔离线630在所述衬底600上相交并界定出多个接触窗640,且所述有源区610中的一个漏极611对准一个所述接触窗640。在此,相邻所述有源区610之间通过有源隔离结构612予以隔离。在本申请实施例中,所述隔离线630对准字线(图中未示出)。
接着,如图19所示,形成一连接材料层650于所述衬底600上,所述连接材料层650填充所述接触窗640,并覆盖所述位线结构620及所述隔离线630,所述连接材料层650与所述漏极611在所述接触窗640内电连接。优选的,所述连接材料层可以为金属或者多晶硅。在本申请实施例中,可先通过化学气相沉积(CVD)工艺形成一连接材料层650于所述衬底600上;接着,再通过平坦化工艺处理所述连接材料层650,以提高所述连接材料层650表面的平整度,其中,所述平坦化工艺可以是化学机械研磨(CMP)工艺,也可以是刻蚀工艺。
接着,请参考图20,覆盖一第一光刻胶层660于所述连接材料层650上。其中,所述第一光刻胶层660可以通过旋涂工艺形成。
接着,请参考图21,利用第一掩膜版对所述第一光刻胶层660执行光刻工艺,所述第一掩膜版采用了上述掩膜版500,保留所述第一光刻胶层660中对应所述掩膜版500的所述交叉点540的部分,即去除所述第一光刻胶层660中其余部分,以形成一具有第一光刻开口662的第一图案化光刻胶层661,所述第一光刻开口662暴露出部分所述连接材料层650,并且所述第一光刻开口662在所述衬底600上的投影与所述接触窗640的部分、所述位线结构620部分及所述隔离线630重叠,即所述第一图案化光刻胶层661在所述衬底600上的投影与所述接触窗640的另一部分及所述位线结构620另一部分重叠。即所述第一光刻开口662暴露出所述连接材料层650的部分,所述第一光刻开口662对着部分所述接触窗640并延伸对着部分所述位线结构620还延伸对着所述隔离线630。
如图16和图22所示,接着,以所述第一图案化光刻胶层661为掩膜,刻蚀所述连接材料层650和所述位线隔离层622,并刻蚀停止于所述连接材料层650中和所述位线隔离层622中至所述隔离线630的顶面,以形成与所述第一光刻开口662相对应的第一开口680,所述连接材料层650中分别填充在相邻的所述接触窗640中的部分通过所述第一开口680和所述位线隔离层622予以相互分隔,以构成所述存储节点接触670。即,利用所述掩膜版500形成了存储节点接触670。
在此,所述存储节点接触670填充所述接触窗640并延伸覆盖部分所述位线结构620;所述第一开口680暴露出部分所述存储节点接触670并延伸暴露出部分所述位线隔离层622还延伸暴露出所述隔离线630。
请继续参考图22,在本申请实施例中,接着,去除所述第一图案化光刻胶层661。具体的,可以通过剥离工艺去除所述第一图案化光刻胶层661。
接着,如图23所示,在本申请实施例中,所述存储器的制造方法还包括:填充一节点接触隔离690于所述第一开口680内。其中,所述节点接触隔离690具体可通过如下步骤形成:形成一隔离材料层于所述衬底600上,所述隔离材料层填充所述第一开口680并覆盖所述存储节点接触670;接着,通过研磨或者刻蚀工艺消耗所述隔离材料层的厚度至露出所述存储节点接触670,从而在所述第一开口680内形成所述节点接触隔离690。
在本申请实施例中,所述存储器的制造方法进一步包括利用掩膜版500形成电容器,所述电容器与所述存储节点接触670电连接。
具体的,请参考图24,接着,形成一介质层700于所述衬底600上,所述介质层700覆盖所述存储节点接触670和所述节点接触隔离690。其中,所述介质层700的材料可以为氮化硅、氧化硅或者氮氧化硅等。
请继续参考图24,进一步的,覆盖一第二光刻胶层710于所述介质层700上。所述第二光刻胶层710具体可通过旋涂工艺形成。
接着,如图25所示,利用第二掩膜版对所述第二光刻胶层710执行光刻工艺,所述第二掩膜版采用了上述掩膜版500,去除所述第二光刻胶层710中对应所述掩膜版500的所述交叉点540的部分,以形成一具有多个第二光刻开口712的第二图案化光刻胶层711,所述第二光刻开口712暴露出部分所述介质层700,并且所述第二光刻开口712对准所述存储节点接触670。
在此,由于曝光所述第二光刻胶层710所使用的第二掩膜版与形成所述存储节点接触670所使用的第一掩膜版图案相同,即均与所述掩膜版500相同,由此,在利用所述掩膜版500对所述第二光刻胶层710执行曝光工艺时,所述掩膜版500能够很容易的与前一道曝光工艺套准,从而能够提高此次曝光工艺的精度。特别的,所述掩膜版500包括沿着第一方向延伸的第一线形图案510及沿着第二方向延伸的第二线形图案520,由此在掩膜版之间的套准时,可以在第一方向和第二方向两个方向上进行套准,从而提高了套准精度。
接着,如图26所示,以所述第二图案化光刻胶层711为掩膜,刻蚀所述介质层700以形成一第二开口720,所述第二开口720贯穿所述介质层700并露出所述存储节点接触670。
如图27所示,接着,填充一底电极731于所述第二开口720内。具体的,所述底电极731可通过如下工艺步骤实现:形成一导电层于所述衬底200上,所述导电层填充所述第二开口720并覆盖所述介质层700;接着,可通过刻蚀工艺去除所述导电层位于所述介质层700上的部分,从而在所述第二开口720内形成底电极731。所述底电极731形成在所述存储节点接触670的上表面,并与所述存储节点接触670电连接。
请继续参考图27,接着,依次形成一电容隔离732及一顶电极733于所述底电极731上,以构成所述电容器730。在本申请实施例中,所述电容隔离732填充所述第二开口720并覆盖所述介质层700,所述顶电极733覆盖所述电容隔离732。在本申请的其他实施例中,所述电容隔离732可仅填充所述第二开口732,所述顶电极733覆盖所述电容隔离732。在此,利用了与形成所述存储节点接触670相同的所述掩膜版500形成所述电容器730,从而提高了前后两道光刻工艺的对准精度。
相应的,本发明还提供一种存储器,具体的,请继续参考图27。
如图27所示,所述存储器包括:
一衬底600,所述衬底600中形成有多个有源区610,所述衬底600上形成有多根沿第一方向T1延伸的位线结构620及多根沿第二方向T2延伸的隔离线630,所述位线结构620包括位线导体621及覆盖所述位线导体621的位线隔离层622,所述位线结构620和所述隔离线630在所述衬底600上相交并界定出多个接触窗640,且所述有源区610中的一个漏极611对准一个所述接触窗640;
多个存储节点接触670,利用一连接材料层填充所述接触窗640构成,并且所述存储节点接触670延伸覆盖所述位线隔离层622的部分,所述连接材料层具有开口680(即第一开口680),所述第一开口680位于相邻的所述存储节点接触670之间,所述第一开口680从所述连接材料层的顶部延伸至所述位线隔离层622中还延伸至所述隔离线630的顶面,以使所述存储节点接触670的侧壁部分、所述位线隔离层622的缺口部分和所述隔离线630暴露在所述第一开口680中,相邻的所述存储节点接触670之间通过所述第一开口680和所述位线隔离层622予以相互分隔,所述存储节点接触670的上表面中心点相对偏离对应的所述接触窗640的中心点;及
一节点接触隔离690,填充在所述第一开口680中。
由此所形成的所述存储节点接触670具有平滑的边界,由此相邻的所述存储节点接触670能够很好的予以隔离,从而提高了所形成的存储器的可靠性。
进一步的,所述存储器还包括:多个电容器730,所述电容器730形成在所述存储节点接触670的上表面,并所述电容器730的底电极731与所述存储节点接触670电连接,所述电容器730呈细长筒状。在此,所述电容器730在所述第二方向上的一对边界呈弧形,所述电容器730在所述第一方向上的一对边界呈直线形。
综上可见,在本发明提供的掩膜版、存储器及存储器的制造方法中,掩膜版包括沿着第一方向延伸的第一线形图案及沿着第二方向延伸的第二线形图案,由此在掩膜版之间的套准时,可以在第一方向和第二方向两个方向上进行套准,从而提高了套准精度。进一步的,掩膜版能够用来形成存储节点接触和电容器,即存储器制造中,两个相连接的结构能够用图案相同的掩膜版制造,由此可以进一步的提高前后两个步骤中掩膜版的套准精度,从而也提高了所形成的存储器的质量和可靠性。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (14)
1.一种掩膜版,其特征在于,所述掩膜版包括:
一基板,所述基板上具有多个第一线形图案和多个第二线形图案;其中,
所述第一线形图案的形状呈波浪线形并沿着第一方向延伸,所述第二线形图案沿着第二方向延伸,所述第二线形图案和所述第一线形图案的相交处构成交叉点,所述交叉点对准呈波浪线形的所述第一线形图案的峰点或谷点,并且对准于所述交叉点的所述峰点或所述谷点的形状呈弧形。
2.如权利要求1所述的掩膜版,其特征在于,呈波浪线形的所述第一线形图案的所述峰点和所述谷点的形状呈弧形,同一条呈波浪线形的所述第一线形图案的所述峰点在所述第一方向上呈一直线行排列且同一条呈波浪线形的所述第一线形图案的所述谷点在所述第一方向上呈另一直线行排列。
3.如权利要求2所述的掩膜版,其特征在于,多个呈波浪线形的所述第一线形图案的所述峰点在与同一条所述第二线形图案相交的所述第二方向上对准呈一直线列排列,且多个呈波浪线形的所述第一线形图案的所述谷点在与同一条所述第二线形图案相交的所述第二方向上对准呈另一直线列排列。
4.如权利要求1所述的掩膜版,其特征在于,所述第二线形图案为直线形图案。
5.如权利要求1~4中任一项所述的掩膜版,其特征在于,所述掩膜版的图案用于定义出一存储器中的存储节点接触,其中,所述存储节点接触对应所述交叉点。
6.如权利要求5所述的掩膜版,其特征在于,所述掩膜版的图案还用于定义出所述存储器中与所述存储节点接触连接的电容器,其中,所述电容器对应所述交叉点。
7.一种存储器的制造方法,其特征在于,所述存储器的制造方法包括:
提供第一掩膜版,所述第一掩膜版的结构包括如权利要求1~4中任一项所述的掩膜版,以定义出一存储器中的存储节点接触,其中,所述存储节点接触对应所述交叉点;及
形成所述存储节点接触于一衬底上。
8.如权利要求7所述的存储器的制造方法,其特征在于,在形成所述存储节点接触之前,所述存储器的制造方法还包括:
提供所述衬底,所述衬底中形成有多个有源区,所述衬底上形成有多根沿第一方向延伸的位线结构及多根沿第二方向延伸的隔离线,所述位线结构包括位线导体及覆盖所述位线导体的位线隔离层,所述位线结构和所述隔离线在所述衬底上相交并界定出多个接触窗,且所述有源区中的一个漏极对准一个所述接触窗;及
形成一连接材料层于所述衬底上,所述连接材料层填充所述接触窗,并覆盖所述位线结构及所述隔离线,所述连接材料层与所述漏极电连接。
9.如权利要求8所述的存储器的制造方法,其特征在于,形成所述存储节点接触的步骤包括:
覆盖一第一光刻胶层于所述连接材料层上;
利用所述第一掩膜版对所述第一光刻胶层执行光刻工艺,保留所述第一光刻胶层中对应所述第一掩膜版的所述交叉点的部分,以形成一具有第一光刻开口的第一图案化光刻胶层,所述第一光刻开口暴露出部分所述连接材料层,并且所述第一光刻开口在所述衬底上的投影与所述接触窗的部分、所述位线结构部分及所述隔离线重叠;
以所述第一图案化光刻胶层为掩膜,刻蚀所述连接材料层和所述位线隔离层,并刻蚀停止于所述连接材料层中和所述位线隔离层中至所述隔离线的顶面,以形成与所述第一光刻开口相对应的第一开口,所述连接材料层中分别填充在相邻的所述接触窗中的部分通过所述第一开口和所述位线隔离层予以相互分隔,以构成所述存储节点接触;及
去除所述第一图案化光刻胶层。
10.如权利要求9所述的存储器的制造方法,其特征在于,在形成所述存储节点接触之后,所述存储器的制造方法还包括:
填充一节点接触隔离于所述第一开口内。
11.如权利要求10所述的存储器的制造方法,其特征在于,在形成所述节点接触隔离之后,所述存储器的制造方法还包括:
提供第二掩膜版,所述第二掩膜版的结构包括如权利要求1~4中任一项所述的掩膜版,以定义出所述存储器中与所述存储节点接触连接的电容器,其中,所述电容器对应所述交叉点;及
形成所述电容器于所述存储节点接触上。
12.如权利要求11所述的存储器的制造方法,其特征在于,形成所述电容器的步骤包括:
形成一介质层于所述衬底上,所述介质层覆盖所述存储节点接触和所述节点接触隔离;
覆盖一第二光刻胶层于所述介质层上;
利用所述第二掩膜版对所述第二光刻胶层执行光刻工艺,去除所述第二光刻胶层中对应所述第二掩膜版的所述交叉点的部分,以形成一具有多个第二光刻开口的第二图案化光刻胶层,所述第二光刻开口暴露出部分所述介质层,并且所述第二光刻开口对准所述存储节点接触;
以所述第二图案化光刻胶层为掩膜,刻蚀所述介质层以形成一第二开口,所述第二开口贯穿所述介质层以露出所述存储节点接触;
填充一底电极于所述第二开口内;及
依次形成一电容隔离及一顶电极于所述底电极上,以构成所述电容器。
13.一种存储器,其特征在于,所述存储器包括:
一衬底,所述衬底中形成有多个有源区,所述衬底上形成有多根沿第一方向延伸的位线结构及多根沿第二方向延伸的隔离线,所述位线结构包括位线导体及覆盖所述位线导体的位线隔离层,所述位线结构和所述隔离线在所述衬底上相交并界定出多个接触窗,且所述有源区中的一个漏极对准一个所述接触窗;
多个存储节点接触,利用一连接材料层填充所述接触窗构成,并且所述存储节点接触延伸覆盖所述位线隔离层的部分,所述连接材料层具有开口,所述开口位于相邻的所述存储节点接触之间,所述开口从所述连接材料层的顶部延伸至所述位线隔离层中还延伸至所述隔离线的顶面,以使所述存储节点接触的侧壁部分、所述位线隔离层的缺口部分和所述隔离线暴露在所述开口中,相邻的所述存储节点接触之间通过所述开口和所述位线隔离层予以相互分隔,所述存储节点接触的上表面中心点相对偏离对应的所述接触窗的中心点;及
一节点接触隔离,填充在所述开口中。
14.如权利要求13所述的存储器,其特征在于,所述存储器还包括:
多个电容器,所述电容器形成在所述存储节点接触的上表面,并所述电容器的底电极与所述存储节点接触电连接,所述电容器呈细长筒状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711098209.6A CN107870508B (zh) | 2017-11-09 | 2017-11-09 | 掩膜版、存储器及存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711098209.6A CN107870508B (zh) | 2017-11-09 | 2017-11-09 | 掩膜版、存储器及存储器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107870508A true CN107870508A (zh) | 2018-04-03 |
CN107870508B CN107870508B (zh) | 2023-06-02 |
Family
ID=61753890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711098209.6A Active CN107870508B (zh) | 2017-11-09 | 2017-11-09 | 掩膜版、存储器及存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107870508B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111192818A (zh) * | 2018-11-15 | 2020-05-22 | 长鑫存储技术有限公司 | 集成电路的波浪形图案及其形成方法、集成电路 |
CN112582261A (zh) * | 2019-09-27 | 2021-03-30 | 长鑫存储技术有限公司 | 存储器节点接触窗的制作方法 |
CN114815490A (zh) * | 2021-01-27 | 2022-07-29 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版版图、存储单元结构和存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6291846B1 (en) * | 1996-06-19 | 2001-09-18 | Fujitsu Limited | DRAM semiconductor device including oblique area in active regions and its manufacture |
KR20040001740A (ko) * | 2002-06-28 | 2004-01-07 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
JP2015177053A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体記憶装置の製造方法 |
-
2017
- 2017-11-09 CN CN201711098209.6A patent/CN107870508B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6291846B1 (en) * | 1996-06-19 | 2001-09-18 | Fujitsu Limited | DRAM semiconductor device including oblique area in active regions and its manufacture |
KR20040001740A (ko) * | 2002-06-28 | 2004-01-07 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
JP2015177053A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体記憶装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111192818A (zh) * | 2018-11-15 | 2020-05-22 | 长鑫存储技术有限公司 | 集成电路的波浪形图案及其形成方法、集成电路 |
CN111192818B (zh) * | 2018-11-15 | 2022-03-08 | 长鑫存储技术有限公司 | 集成电路的波浪形图案及其形成方法、集成电路 |
CN112582261A (zh) * | 2019-09-27 | 2021-03-30 | 长鑫存储技术有限公司 | 存储器节点接触窗的制作方法 |
CN112582261B (zh) * | 2019-09-27 | 2022-03-08 | 长鑫存储技术有限公司 | 存储器节点接触窗的制作方法 |
CN114815490A (zh) * | 2021-01-27 | 2022-07-29 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版版图、存储单元结构和存储器 |
CN114815490B (zh) * | 2021-01-27 | 2024-03-08 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版版图、存储单元结构和存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN107870508B (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107342263B (zh) | 存储器及其形成方法、半导体器件 | |
KR102120163B1 (ko) | 셀형 플로팅 게이트 테스트 구조물 | |
CN110062958A (zh) | 用于形成三维存储器件的方法 | |
CN110121778A (zh) | 三维存储器件 | |
CN109494192B (zh) | 半导体元件以及其制作方法 | |
CN107870508A (zh) | 掩膜版、存储器及存储器的制造方法 | |
US7667246B2 (en) | Field programmable gate array (FPGA) multi-parallel structure | |
JP2023143931A (ja) | 3次元メモリデバイス内の階段構造およびそれを形成するための方法 | |
CN109037155A (zh) | 存储器及其形成方法、半导体器件 | |
CN207408737U (zh) | 掩膜版及存储器 | |
CN105990286A (zh) | 器件制造及其封装方法 | |
JP4299227B2 (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
CN113745193B (zh) | 字线引出结构及其制备方法 | |
CN106876415A (zh) | 一种薄膜晶体管阵列基板及其制造方法 | |
CN108493197B (zh) | 顶栅型阵列基板制备工艺 | |
CN207719208U (zh) | 存储器 | |
CN111029407A (zh) | 场效应晶体管及其制造方法 | |
KR20040007155A (ko) | Mim 구조의 커패시터 제조방법 | |
KR20040098106A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
CN105446070B (zh) | 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片 | |
TWI289343B (en) | Method of manufacturing a semiconductor device provided with a non-volatile memory with memory cells comprising a memory transistor and a selector transistor | |
KR100253330B1 (ko) | 캐패시터 제조방법 | |
KR100273681B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
KR100252884B1 (ko) | 반도체 소자의 배선 형성방법 | |
CN105845682B (zh) | 存储元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20180928 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |