FR2781310A1 - Condensateur cylindrique et procede pour sa fabrication - Google Patents
Condensateur cylindrique et procede pour sa fabrication Download PDFInfo
- Publication number
- FR2781310A1 FR2781310A1 FR9908838A FR9908838A FR2781310A1 FR 2781310 A1 FR2781310 A1 FR 2781310A1 FR 9908838 A FR9908838 A FR 9908838A FR 9908838 A FR9908838 A FR 9908838A FR 2781310 A1 FR2781310 A1 FR 2781310A1
- Authority
- FR
- France
- Prior art keywords
- layer
- opening
- insulating layer
- molding
- storage node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000003990 capacitor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000003860 storage Methods 0.000 claims abstract description 121
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000001039 wet etching Methods 0.000 claims abstract description 23
- 238000000465 moulding Methods 0.000 claims description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 72
- 229910052710 silicon Inorganic materials 0.000 claims description 72
- 239000010703 silicon Substances 0.000 claims description 72
- 239000000758 substrate Substances 0.000 claims description 34
- 150000004767 nitrides Chemical class 0.000 claims description 29
- 230000003667 anti-reflective effect Effects 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 279
- 239000011229 interlayer Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000006117 anti-reflective coating Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
Un condensateur cylindrique excédant la résolution photolithographique est fabriqué en gravant partiellement une ouverture de formation de noeud de stockage (118) et en réduisant ainsi la distance entre des ouvertures adjacentes définies par le processus photolithographique. Les parois latérales de l'ouverture définie au moyen du processus photolithographique sont agrandies par gravure par voie humide d'au moins la même épaisseur que celle d'une couche conductrice formée ultérieurement pour une formation de noeuds de stockage. Des bouchons de contact (108) qui sont connectés électriquement à la partie inférieure des noeuds de stockage cylindriques font saillie depuis la surface supérieure (104) de la partie inférieure de contact afin d'augmenter des marges de processus et de diminuer une résistance de contact.
Description
ARRIERE-PLAN DE L'INVENTION
Domaine de l'invention La présente invention concerne la fabrication de dispositifs à semiconducteur et plus particulièrement, un procédé permettant de fabriquer un condensateur de cellule DRAM (mémoire vive dynamique) qui peut être appliqué à un dispositif de circuit intégré haute densité réalisé à l'aide d'un
processus photographique relaxé.
Description de l'art antérieur
Du fait que les dispositifs de DRAM ont leur densité de cellules de mémoire qui augmente, on assiste à un défi continu pour maintenir une valeur de capacité de stockage suffisamment élevée en dépit de la diminution de l'aire de cellule. Additionnellement, le fait de diminuer encore l'aire de cellule constitue un objectif toujours poursuivi. Afin de maintenir une valeur de capacité d'un tel condensateur de stockage à une valeur acceptable, de nombreux procédés ont été étudiés et développés. Une approche consiste à former un film hautement diélectrique présentant une constante diélectrique élevée tel qu'en BST en lieu et place d'un film diélectrique en NO (nitrure-oxyde) ou en ONO (oxyde-nitrure-oxyde) classique. La formation d'un film hautement diélectrique fait cependant encore l'objet d'études et un problème se pose en association
avec sa fiabilité.
Une autre approche consiste à former un condensateur tridimensionnel tel qu'un condensateur empilé afin d'augmenter l'aire de surface disponible. Ces condensateurs empilés incluent par exemple des condensateurs à deux empilements, des condensateurs à ailettes empilées, des condensateurs cylindriques, des condensateurs à empilements étalés et des
condensateurs structurés sous forme de parallélépipède.
Puisqu'à la fois les surfaces externe et interne peuvent être utilisées en tant qu'aires de condensateur effectives, la structure cylindrique convient de façon favorable au condensateur empilé tridimensionnel et convient plus particulièrement pour une cellule de mémoire intégrée telle que
des cellules DRAM.
A titre de référence, le brevet des Etats-Unis n 5 340 765 (23 août 1994) décrit un procédé permettant de fabriquer une structure de condensateur qui ressemble à un conteneur cylindrique. Des structures davantage complexes telles que la structure 'conteneur dans conteneur' et des structures à multiples broches sont décrites dans le brevet des Etats-Unis
n 5 340 763 (23 août 1994).
Récemment, de nouvelles technologies ont été développées pour augmenter encore l'aire de surface effective en modifiant la morphologie de surface du noeud de stockage en polysilicium lui-même en gravant ou en commandant la condition de nucléation et de croissance du polysilicium. Une couche de silicium à grains hémisphériques (HSG) peut être déposée au-dessus d'un noeud de stockage afin d'augmenter l'aire
de surface et la valeur de capacité.
Un problème associé avec un condensateur qui comporte une couche en silicium HSG est constitué par le pontage électrique entre des noeuds de stockage adjacents. Encore en outre, les dispositifs de DRAM haute densité laissent peu de place pour le noeud de stockage d'une cellule de mémoire, ce qui rend difficile d'utiliser du silicium HSG dans une surface interne du condensateur cylindrique et ce qui conduit à des pontages électriques entre le silicium HSG des faces en regard à l'intérieur du cylindre, plus particulièrement en relation avec
la direction la plus courte du condensateur cylindrique.
Plus spécifiquement, dans une DRAM 256 de la règle de conception à 170 nm, un condensateur cylindrique muni d'une couche en silicium HSG présente une dimension caractéristique minimum de 170 nm suivant la direction la plus courte. Dans ce cas, une couche conductrice de cadre en HSG doit être d'au
moins 40 nm et le HSG présente une épaisseur d'environ 30 nm.
L'épaisseur globale du noeud de stockage comportant une couche en silicium HSG devient d'environ 140 nm. Par conséquent, il est très difficile de former un film diélectrique et un noeud de plaque ensuite puisque le film diélectrique présente une épaisseur d'environ 8 nm et que le noeud de plaque présente une épaisseur d'environ 30 nm. C'est-à- dire que la dimension globale des couches déposées dans l'ouverture cylindrique suivant la direction la plus courte est d'environ 216 nm, ce qui va au-delà de la règle de conception de 170 nm. Par conséquent, il est impossible de former une couche en silicium HSG dans une application pour une règle de conception de 170 nm et on ne peut pas obtenir une valeur de capacité suffisante requise pour
la performance du dispositif.
Résumé de l'invention La présente invention est orientée vers la proposition d'un procédé permettant de fabriquer un condensateur cylindrique comportant du silicium HSG sur sa surface interne
selon un dispositif de circuit intégré haute densité.
Une caractéristique de la présente invention est constituée par la formation du condensateur cylindrique avec du silicium HSG sur sa surface interne afin d'augmenter l'aire de surface disponible o une règle de conception relaxée d'un processus photographique est utilisée en agrandissant des ouvertures pour une formation de noeuds de stockage comme défini par le processus photographique par l'intermédiaire d'une gravure par voie humide. La distance entre des noeuds de stockage adjacents peut être réduite jusqu'à un pas minimum
d'environ 10 nm.
Une autre caractéristique de la présente invention est constituée par la formation du bouchon de contact qui fait saillie depuis une surface supérieure d'une couche isolante o le bouchon de contact est enterré afin d'intensifier la capacité de
support d'un noeud de stockage formé ultérieurement.
Ces caractéristiques ainsi que d'autres sont assurées, selon la présente invention, en formant une couche de moulage sur un substrat de circuit intégré. Une partie sélectionnée de la couche de moulage est gravée afin de former une ouverture dedans pour un noeud de stockage par l'intermédiaire d'un processus photographique. Des parois latérales de l'ouverture sont gravées jusqu'à une épaisseur prédéterminée afin
d'augmenter l'ouverture au moyen d'une gravure par voie humide.
Une couche conductrice pour le noeud de stockage est déposée dans l'ouverture agrandie ainsi que sur la couche de moulage, laquelle suit la topologie de l'ouverture agrandie. Des nodules en silicium HSG sont formés sur la couche conductrice. Une couche isolante est déposée sur la couche conductrice comportant des nodules en silicium HSG de manière à remplir complètement l'ouverture agrandie. La couche isolante et la couche conductrice sont planarisées pour que leurs niveaux descendent jusqu'à celui de la couche de moulage. Le reste de la couche isolante est ôté de l'ouverture agrandie afin de former un noeud de stockage cylindrique. A cet instant, la couche de moulage peut également être ôtée. Séquentiellement, un film diélectrique et un noeud de plaque sont déposés dessus afin de
former un condensateur cylindrique.
Plus spécifiquement, les parois latérales de l'ouverture (c'est-à-dire la couche de moulage) sont gravées jusqu'à une valeur d'au moins une épaisseur qui est la même que celle de la couche conductrice pour un noeud de stockage. La distance entre des ouvertures adjacentes peut être raccourcie jusqu'à une
valeur d'environ 10 nm.
Le procédé mentionné ci-avant comprend en outre la formation d'une couche de protection sur des nodules en silicium HSG avant le dépôt de la couche isolante et par conséquent, la couche de protection ainsi formée est ôtée avant
le dépôt du film diélectrique.
Le procédé mentionné ci-avant comprend en outre, avant la formation de la couche de moulage, la formation d'une autre couche isolante et la formation d'un bouchon de contact dedans, le noeud de stockage étant en contact avec le bouchon de contact. Le bouchon de contact est formé au moyen du processus consistant à graver une partie sélectionnée d'un autre isolant, à déposer un matériau conducteur et à planariser le matériau conducteur. Encore en outre, une épaisseur partielle d'une autre couche isolante à l'extérieur du bouchon de contact peut être surgravée afin de former un bouchon de contact en protubérance
depuis la surface supérieure de l'autre couche isolante gravée.
Ce bouchon de contact en protubérance présente une aire de contact augmentée avec le noeud de stockage et supporte de
manière avantageuse le noeud de stockage.
1 0 Selon le procédé mentionné ci-avant, la couche isolante peut être déposée sur la couche de moulage afin de former un
vide dans l'ouverture.
Ces caractéristiques ainsi que d'autres sont assurées, conformément à la présente invention, en formant une couche de moulage sur un substrat de circuit intégré. Une partie sélectionnée de la couche de moulage est gravée afin de former une ouverture dedans pour un noeud de stockage par l'intermédiaire d'un processus photographique. Des parois latérales de l'ouverture sont gravées jusqu'à une épaisseur prédéterminée afin d'agrandir l'ouverture au moyen d'une gravure par voie humide. Une couche conductrice pour le noeud de stockage est déposée dans l'ouverture agrandie ainsi que sur la couche de moulage, laquelle suit la topologie de l'ouverture agrandie. Une couche isolante est déposée sur la couche
conductrice afin de remplir complètement l'ouverture agrandie.
La couche isolante et la couche conductrice sont planarisées de telle sorte que leurs niveaux descendent jusqu'à celui de la couche de moulage. Le reste de la couche isolante est ôté de l'ouverture agrandie afin de former un noeud de stockage cylindrique. Du silicium HSG est formé sur la surface interne du noeud de stockage cylindrique. Séquentiellement, un film diélectrique et un noeud de plaque sont déposés dessus afin de
former un condensateur cylindrique.
Selon le procédé mentionné ci-avant, la couche isolante
peut être déposée de manière à générer la formation d'un vide.
Ces caractéristiques ainsi que d'autres sont également assurées, selon la présente invention, en formant une première couche isolante et une première couche de revêtement antireflet sur un substrat de circuit intégré. La première couche de revêtement antireflet et la première couche isolante sont gravées afin de former un trou de contact pour exposer le substrat. Le trou de contact est ensuite rempli à l'aide d'un matériau conducteur afin de former un bouchon de contact. Une couche de moulage s'étendant au moins au-delà de la hauteur du noeud de stockage est formée sur la première couche isolante ainsi que sur le bouchon de contact. Une seconde couche de revêtement antireflet est déposée sur la couche de moulage. Une partie sélectionnée de la seconde couche de revêtement antireflet et la couche de moulage sont gravées par i15 l'intermédiaire d'un processus photographique afin de former une ouverture qui expose une surface supérieure du bouchon de contact ainsi que de la première couche de revêtement antireflet. Les seconde et première couches de revêtement antireflet sont ôtées. Des parois latérales de l'ouverture sont ensuite gravées au moyen d'une technique de gravure par voie humide afin d'augmenter leur dimension et d'ainsi réduire la distance entre des ouvertures adjacentes définies au moyen du processus photographique. Une couche conductrice tel que pour le noeud de stockage est ensuite déposée dans l'ouverture agrandie ainsi que sur la couche de moulage de manière à être connectée électriquement au bouchon de contact. Des nodules en silicium HSG sont formés sur la couche conductrice tel que pour le noeud de stockage. Une seconde couche isolante est déposée sur les nodules en silicium HSG ainsi que sur la couche
conductrice afin de remplir complètement l'ouverture agrandie.
La seconde couche isolante, les nodules HSG et la couche conductrice sont planarisés de telle sorte que leurs niveaux descendent jusqu'à celui de la couche de moulage. Le reste de la couche isolante dans l'ouverture agrandie est ôté sélectivement afin de former un noeud de stockage cylindrique comportant des nodules HSG. A cet instant, la couche de moulage peut également être ôtée. Ensuite, un film diélectrique et un noeud de plaque
sont déposés afin de former un condensateur cylindrique.
Selon le procédé mentionné ci-avant, une couche de protection peut être formée sur les nodules en silicium HSG avant le dépôt de la couche isolante. Ces caractéristiques ainsi que d'autres sont également assurées, selon la présente invention, en formant une première couche isolante incluant au moins une couche en nitrure et une couche en oxyde sur un substrat de circuit intégré. La première couche isolante est gravée afin de former un trou de contact. Le trou de contact est ensuite rempli d'un matériau conducteur afin de former un bouchon de contact. Une couche de moulage est déposée sur la première couche isolante ainsi que sur le bouchon de contact. Une partie sélectionnée de la couche de 1 5 moulage est gravée afin de former une ouverture tel que pour un noeud de stockage qui expose une surface supérieure du bouchon de contact et de la couche isolante à l'extérieur. Ici, une épaisseur partielle de la première couche isolante peut être gravée en utilisant la couche en nitrure en tant qu'arrêt de
gravure de telle sorte que le bouchon de contact fasse saillie.
Des parois latérales de l'ouverture sont gravées de façon isotrope afin d'augmenter la dimension afférente et d'ainsi raccourcir la distance entre des ouvertures adjacentes. Une couche conductrice est ensuite déposée dans l'ouverture agrandie et sur la couche de moulage de manière à ce qu'elle soit connectée électriquement au bouchon de contact. Un nodule HSG est formé sur la couche conductrice. Une seconde couche isolante est déposée dans le reste de l'ouverture agrandie ainsi que sur la couche conductrice de manière à provoquer la formation d'un vide dans l'ouverture agrandie. La seconde couche isolante, les nodules HSG et la couche conductrice sont planarisés de telle sorte que leurs niveaux descendent jusqu'à
celui de la couche de moulage.
Selon le procédé mentionné ci-avant, la couche isolante peut être déposée de manière à former un vide dans les ouvertures, c'est-à-dire afin de réduire la quantité de la couche isolante qui doit être ôtée lors de son processus d'enlèvement
qui suit.
Ces caractéristiques ainsi que d'autres sont également assurées, selon la présente invention, en ce sens que le condensateur de cellule DRAM comprend: un noeud de stockage cylindrique formé sur la couche isolante et connecté électriquement au substrat par l'intermédiaire d'un bouchon de contact formé dans la couche isolante, le noeud de stockage présentant une distance maximum d'environ 10 nm par rapport à un noeud de stockage adjacent; un nodule HSG formé sur le noeud de stockage; un film diélectrique formé sur le noeud de stockage ainsi que sur le nodule HSG et sur la couche isolante
et un noeud de plaque formé sur le film diélectrique.
Ces caractéristiques ainsi que d'autres sont également 1 5 assurées, selon la présente invention, en ce sens que le condensateur de cellule DRAM comprend: une couche isolante formée sur un substrat de circuit intégré, la couche isolante incluant un trou de contact; un bouchon de contact qui remplit le trou de contact et qui fait saillie vers le haut selon une épaisseur prédéterminée depuis une surface supérieure de la couche isolante; un noeud de stockage cylindrique formé sur la couche isolante et connecté électriquement au bouchon de contact; un film diélectrique formé sur le noeud de stockage et sur la couche isolante; et un noeud de plaque formé sur le film diélectrique, dans lequel le noeud de stockage cylindrique présente une distance maximum d'environ 10 nm par rapport à
un noeud de stockage adjacent.
Brève description des dessins
Les caractéristiques et avantages mentionnés ci-avant
de l'invention apparaîtront suite à la référence à la description
détaillée qui suit de modes de réalisation spécifiques ainsi qu'aux dessins annexés parmi lesquels: les figures 1A à lE sont des vues en coupe transversale d'un substrat semiconducteur, à des niveaux sélectionnés des étapes de processus de formation d'un condensateur de cellule DRAM selon un premier mode de réalisation de la présente invention; la figure 2 représente schématiquement un condensateur de cellule DRAM selon le premier mode de réalisation de la présente invention; les figures 3A à 3D sont des vues en coupe transversale d'un substrat semiconducteur, à des niveaux sélectionnés des étapes de processus de formation d'un condensateur de cellule DRAM selon un second mode de réalisation de la présente invention; les figures 4A à 4E sont des vues en coupe transversale d'un substrat semiconducteur, à des niveaux sélectionnés des étapes de processus de formation d'un condensateur de cellule DRAM selon un troisième mode de réalisation de la présente invention; les figures 5A à 5E sont des vues en coupe transversale d'un substrat semiconducteur, à des niveaux sélectionnés des étapes de processus de formation d'un condensateur de cellule DRAM selon un quatrième mode de réalisation de la présente invention; les figures 6A à 6E sont des vues en coupe transversale d'un substrat semiconducteur, à des niveaux sélectionnés des étapes de processus de formation d'un condensateur de cellule DRAM selon un cinquième mode de réalisation de la présente invention; et les figures 7A à 7E sont des vues en coupe transversale d'un substrat semiconducteur, à des niveaux sélectionnés des étapes de processus de formation d'un condensateur de cellule DRAM selon un sixième mode de réalisation de la présente
invention.
Description détaillée des modes de réalisation préférés
La présente invention sera maintenant décrite de manière davantage complète ci-après par report aux dessins annexés sur lesquels des modes de réalisation préférés de l'invention sont représentés. Cependant, la présente invention peut être mise en oeuvre selon des formes différentes et ne doit pas être considérée comme étant limitée aux modes de réalisation mis en exergue ici. En lieu et place, ces modes de réalisation sont
proposés de telle sorte que cette description soit exhaustive et
complète et ils sont les vecteurs exhaustifs du cadre de I'invention pour l'homme de l'art. Sur les dessins, les épaisseurs des couches et des régions sont exagérées par souci de clarté. Il sera également compris que lorsqu'il est fait référence à une couche comme étant "sur" une autre couche ou un substrat, elle peut être directement sur l'autre couche ou le substrat ou des couches d'intervention peuvent également être présentes. En outre, chaque mode de réalisation décrit et illustré ici inclut son mode de réalisation du type de conductivité complémentaire également. (Mode de réalisation 1) Les figures 1A à 1lE représentent schématiquement des vues en coupe transversale d'un substrat semiconducteur, à des niveaux sélectionnés des étapes de processus de formation d'un condensateur de cellule DRAM selon un premier mode de réalisation de la présente invention. La figure 2 représente un schéma d'implantation d'un condensateur de cellule DRAM des
figures 1A à 1E.
Par report à la figure 1E qui représente schématiquement la structure d'un noeud de stockage cylindrique, le noeud de stockage cylindrique 120 inclut des nodules en silicium HSG 116 sur des surfaces internes du cylindre. Le noeud de stockage est connecté électriquement à une région active d'un substrat de circuit intégré (non représenté sur les dessins) par l'intermédiaire d'un bouchon de contact 108 dans des couches isolantes 100, 102, 103 et 104. Les couches isolantes sont réalisées en faisant alterner des couches en oxyde 100 et 103 et des couches en nitrure 102 et 104. Le bouchon de contact 108 fait saillie depuis une surface supérieure de la couche en nitrure 104. Par conséquent, le noeud de stockage 120 qui est formé sur le bouchon de contact 108 et sur la couche en nitrure 104 à l'extérieur du trou de contact 106 présente une aire de contact augmentée avec le bouchon de contact 108, ce qui réduit la valeur de résistance de contact et ce qui permet de supporter
de manière avantageuse le noeud de stockage 120.
Les nodules en silicium HSG 116 sont formés sur seulement une surface interne du cylindre. Par conséquent, un pontage électrique entre des noeuds de stockage adjacents peut être évité et par ailleurs, la distance entre des noeuds de
stockage adjacents peut être minimisée.
La formation du noeud de stockage mentionné ci-avant sera décrite par report aux figures 1A à 1lE. La présente invention se rapporte à un procédé permettant de fabriquer un condensateur de cellule DRAM. Le processus permettant de former la couche d'oxyde de champ et la structure de transistors comme présentement réalisé lors de la fabrication de cellules DRAM sont seulement brièvement décrits afin
d'assurer une meilleure compréhension de la présente invention.
Tout d'abord, un substrat de circuit intégré (non représenté sur les dessins) est constitué. La couche d'oxyde de champ est formée sur le substrat afin de définir des régions active et inactive. La région active est la région sur laquelle une connexion électrique doit être réalisée. La couche d'oxyde de champ peut être formée au moyen d'une technique d'isolation par tranchée peu profonde ou au moyen d'une technique d'oxydation locale de silicium. Des transistors sont formés sur des régions
prédéterminées du substrat de façon classique.
Une couche isolante intercouche 100 comportant des lignes de bit en son sein (non représentées sur les dessins) est formée sur le substrat. Bien que ceci ne soit pas représenté, la ligne de bit est connectée électriquement à une région active prédéterminée. La couche en nitrure de silicium et la couche en oxyde sont formées sur la couche isolante intercouche 100 d'une manière alternée. C'est-à-dire que tout d'abord, la couche en nitrure de silicium 102 est déposée sur la couche d'isolation intercouche 100 puis une couche en oxyde 103 est déposée dessus. Une autre couche en nitrure de silicium 104 est ensuite formée sur la couche en oxyde 103 et une autre couche en oxyde est formée sur l'autre couche en nitrure 104. Les couches en nitrure de silicium 102 et 104 sont formées selon des épaisseurs d'environ respectivement 30 à 500 À. La couche en nitrure de silicium 102 sert à empêcher l'oxydation de la
ligne de bit pendant le processus d'oxydation.
Des trous de contact 106 sont ouverts dans les couches alternées 100, 102, 103 et 104 ainsi que dans la couche d'isolation intercouche 100 afin d'exposer une région active prédéterminée du substrat. Un matériau conducteur est déposé de manière à remplir les trous de contact 106 puis est planarisé afin de former des bouchons de contact 108. Le matériau conducteur comprend du polysilicium, du nitrure de titane, du titane, du tungstène, du siliciure de tungstène et toutes les combinaisons afférentes. Cette liste de matériaux n'est pas destinée à être exhaustive mais elle est destinée à être présentée à titre d'exemple. La planarisation comprend un
processus de gravure partielle.
Une couche en oxyde 110 telle qu'en PE-TEOS est ensuite déposée sur les bouchons de contact 108 et sur la couche en oxyde 105 des couches alternées jusqu'à une épaisseur qui détermine la hauteur d'un noeud de stockage formé ultérieurement. Les couches en oxyde 110 et 105 sont utilisées en tant que couche de moulage 111 pour une formation de noeud de stockage. En utilisant un processus photographique de la règle de conception de 170 nm, les couches en oxyde de moulage sont gravées sélectivement en relation avec les bouchons de contact 108 et la couche en nitrure 104, d'o ainsi la formation d'ouvertures 112 pour un noeud de stockage et d'o ainsi la constitution en protubérance (se référer à un index de référence 113) du bouchon de contact 108 par rapport à une surface supérieure de la couche en nitrure 104. Du fait du bouchon de contact en protubérance 108, I'aire de contact avec le noeud de stockage formé ultérieurement peut être augmentée et la marge de chevauchement du bouchon de contact peut être augmentée. Comme on peut le voir au vu de la figure 2, I'ouverture résultante 112 présente une dimension "a" (d'environ 170 nm) telle que mesurée au niveau de sa direction la plus courte qui
est la même que la distance entre des ouvertures adjacentes.
C'est-à-dire que la distance entre des ouvertures adjacentes est la même que la dimension de l'ouverture "a" selon la direction la plus courte. La dimension "a" est la règle de conception du processus photographique pour la formation du
noeud de stockage.
Par report maintenant à la figure l B, l'épaisseur partielle des deux parois latérales de l'ouverture 112 est gravée afin d'augmenter la dimension afférente, d'o ainsi la formation d'ouvertures agrandies 112a et d'o ainsi la réduction de la distance entre des ouvertures adjacentes. Les parois latérales de l'ouverture sont gravées jusqu'à une épaisseur qui est au moins égale à l'épaisseur d'une couche conductrice formée ultérieurement pour des noeuds de stockage par l'intermédiaire d'un processus de gravure par voie humide. Par exemple, une épaisseur d'au moins 40nm des parois latérales est gravée. Comme on peut le voir sur la figure 2, la dimension d'ouverture est augmentée depuis "a" jusqu'a "e", ce qui diminue la distance entre des ouvertures adjacentes depuis "a" jusqu'à "c". La distance entre les ouvertures adjacentes qui excède la règle de conception peut être formée conformément à ce procédé et par ailleurs, les aires de surface du noeud de stockage peuvent être augmentées du fait des ouvertures
agrandies.
Par report maintenant à la figure 1C, une couche conductrice 114 pour des noeuds de stockage est déposée dans l'ouverture agrandie 112a ainsi que sur la couche de moulage 111 en suivant la topologie de l'ouverture agrandie 112a jusqu'à une épaisseur d'au moins 40 nm. Il s'agit d'une épaisseur minimum requise pour une croissance de silicium HSG. La couche conductrice est réalisée en un silicium amorphe. Des nodules en silicium HSG 116 sont ensuite formés sur la couche conductrice 114 par l'intermédiaire de n'importe lequel des procédés classiques appropriés. Après le dépôt de la couche conductrice 114 et la formation des nodules en silicium HSG 116, I'ouverture résultante 112b présente une dimension "d" suivant la direction la plus courte comme on peut le voir sur la
figure 2.
Une couche en oxyde de planarisation 118 telle qu'en PE-
TEOS est ensuite déposée sur la couche conductrice 114 et sur les nodules en silicium HSG 116 de manière à remplir complètement le reste de l'ouverture. Cette couche en oxyde 118 sert à assurer une protection vis-à-vis de la contamination du silicium HSG et de la couche conductrice pendant le
processus de planarisation qui suit.
Pour l'isolation électrique par rapport à des noeuds de stockage adjacents, un processus de planarisation tel qu'une technique de polissage chimicomécanique ou CMP est mis en oeuvre jusqu'à la couche de moulage 111, d'o ainsi la formation
de noeuds de stockage 114a comme représenté sur la figure 1D.
La couche en oxyde de planarisation 118 et la couche de moulage 111 sontôtées sélectivement par rapport à la couche en nitrure 104 de manière à former complètement les noeuds de stockage 114a qui comportent les nodules en silicium HSG 116
sur leur surface interne comme on peut le voir sur la figure 1E.
L'enlèvement des couches en oxyde 118 et 111 est réalisé en utilisant un produit chimique par voie humide tel qu'un agent de gravure d'oxyde tamponné (BOE). Ensuite, un recuit sous PH3 haute concentration est mis en oeuvre afin de doper les noeuds
de stockage 114a.
Ensuite, un film diélectrique et une plaque supérieure sont formés, d'o ainsi la formation d'un condensateur cylindrique. De façon générale, dans une DRAM 256 de la règle de conception de 170 nm, un condensateur cylindrique avec du silicium HSG présente une dimension caractéristique minimum de 170 nm suivant la direction la plus courte. A cet instant, une couche conductrice HSG est d'au moins 40 nm et le HSG présente une épaisseur d'environ 30 nm. L'épaisseur globale du
noeud de stockage devient d'environ 140 nm (= 2 x 40 + 2 x 30).
Par conséquent, il est très difficile de former un film diélectrique et un noeud de plaque ensuite puisque le film diélectrique présente une épaisseur d'environ 8 nm et que le
noeud de plaque présente une épaisseur d'environ 30 nm. C'est-
à-dire que la dimension globale des couches déposées dans I'ouverture cylindrique suivant la direction la plus courte est d'environ 216 nm (140 + 30 x 2 + 8 x 2), c'est-à-dire au-delà de la règle de conception de 170 nm. Par conséquent, il est impossible de former du silicium HSG dans le cas de la règle de
conception de 170 nm.
Cependant, conformément à la présente invention, I'ouverture 112 pour la formation de noeuds de stockage comme défini au moyen de la règle de conception de 170 nm est agrandie par l'intermédiaire d'une gravure par voie humide d'une
épaisseur d'au moins 40 nm et plus, par exemple, de 70 nm.
1 5 Plus spécifiquement, la dimension "a" de l'ouverture 112 de nm définie par le processus photographique peut être augmentée selon la dimension "e" de 310 nm en gravant les parois latérales de l'ouverture 112 sur environ 70 nm ("b"), soit nm + 70 nm x 2 = 310 nm. Par conséquent, il y a des marges suffisantes pour une couche conductrice de cadre HSG ultérieure (environ 40 nm), pour la formation du HSG ultérieure (environ 30 nm), pour un dépôt diélectrique ultérieur (environ 8 nm) et pour une formation de noeud de plaque ultérieure (environ 30 nm). Des marges d'environ 90 nm peuvent être générées même après l'achèvement de la formation du noeud de stockage, du silicium HSG, du film diélectrique et du noeud de plaque. A cet instant, la distance "a" entre des ouvertures adjacentes est réduite depuis 170 nm selon "c". La distance "c" peut être réduite selon environ 10 nm, de préférence de 20 nm à 100 nm. Par conséquent, ce procédé peut être appliqué de manière avantageuse à un dispositif de circuit intégré de
densité plus élevée.
En outre, s'il y a un défaut d'alignement entre l'ouverture et le bouchon de contact, il y a peu de problèmes associés au défaut d'alignement puisque l'ouverture est agrandie au moyen de la gravure par voie humide conformément à la présente invention. Par ailleurs, la valeur de capacité du condensateur cylindrique conformément à la présente invention est augmentée par comparaison avec un condensateur cylindrique simple classique sans le silicium HSG pour une règle de conception donnée. Plus spécifiquement, un condensateur cylindrique simple classique muni d'une règle de conception de nm présente respectivement une valeur de capacité d'environ 20 fF/cellule (Cmin) et de 250 fF/cellule (Cmax) avec un diélectrique en TaO, et respectivement de 13 fF/cellule
(Cmin) et de 15 fF/cellule (Cmax) avec un diélectrique en NO.
Par ailleurs, le condensateur muni des nodules en silicium HSG conformément à la présente invention présente respectivement une valeur de capacité d'environ 35fF/cellule (Cmin) et de 42 fF/cellule (Cmax) avec un diélectrique en TaO et de fF/cellule (Cmin) et de 35 fF/cellule (Cmax) avec un diélectrique en NO. La présente invention assure une valeur de capacité suffisante requise pour une performance de dispositif
fiable d'au moins 28 fF/cellule.
(Mode de réalisation 2) Le second mode de réalisation de la présente invention sera décrit par report aux figures 3A à 3D. Sur les figures 3A à 3D, les mêmes parties de fonctionnement que sur les figures 1A à 1E sont identifiées au moyen des mêmes index de référence et leur explication est omise. La différence significative par rapport au premier mode de réalisation est constituée par la formation de la couche de barrière de gravure de manière à protéger les nodules en silicium HSG pendant un processus de
pré-nettoyage.
Par report maintenant à la figure 3A, des ouvertures agrandies 112a sont formées dans la couche de moulage 111 de façon similaire au cas du premier mode de réalisation. Une couche conductrice 114 pour des noeuds de stockage telle qu'une couche en silicium amorphe est déposée dans les ouvertures agrandies 112a ainsi que sur la couche de moulage. Ensuite, des nodules en silicium HSG 116 sont formés sur la couche conductrice 114. Après la formation du silicium HSG, la couche de barrière de gravure 117 est formée dessus afin de protéger
les nodules en silicium HSG pendant le processus de pré-
nettoyage qui suit qui utilise des produits chimiques par voie humide que sont le HF et le SC-1 (NH3+H202+de l'eau désionisée ou DI) et pendant le processus d'enlèvement de la couche de moulage 111 et de la couche en oxyde de planarisation 118 à l'aide de produits chimiques par voie humide. La couche de barrière de gravure 117 est réalisée en un matériau qui présente une certaine sélectivité de gravure par rapport à une couche en oxyde. Par exemple, le TiN, le Ti et le SiN peuvent
être sélectionnés.
Ensuite, une couche en oxyde de planarisation 118 est déposée afin de remplir le reste de l'ouverture comme représenté sur la figure 3B. Une planarisation est ensuite mise en oeuvre (voir figure 3C) pour une séparation électrique. La couche en oxyde de planarisation 118 et la couche de moulage 111 sont gravées sélectivement au moyen d'un agent de gravure par voie humide tel que BOE. Du fait de la présence de la couche de barrière de gravure 117, le silicium HSG est protégé de
l'agent de gravure par voie humide.
Avant la formation du film diélectrique, un processus de pré-nettoyage qui utilise des produits chimiques par voie humide que sont le HF et le SC-1 (NH3+H202+de l'eau désionisée
ou Dl) est mis en oeuvre. Pendant, ce processus de pré-
nettoyage, la couche de barrière de gravure protège également
les nodules en silicium HSG.
(Troisième mode de réalisation) Le troisième mode de réalisation de la présente invention sera maintenant décrit par report aux figures 4A à 4E. La structure finale du noeud de stockage est représentée schématiquement sur la figure 4E. Par report à la figure 4E, le noeud de stockage 220 inclut des nodules en silicium HSG 218 sur des surfaces internes du cylindre et sur sa surface supérieure. Chaque noeud de stockage 220 est noyé dans la couche de moulage 211 et ils sont tous isolés électriquement les uns des autres. Le noeud de stockage 220 est connecté électriquement à une région active d'un substrat de circuit intégré (non représenté sur les dessins) par l'intermédiaire d'un bouchon de contact 208 dans des couches isolantes 200, 202, 203 et 204. Les couches isolantes sont constituées en faisant alterner des couches en oxyde 200 et 203 et des couches en nitrure 202 et 204. Le bouchon de contact 208 fait saillie depuis une surface supérieure de la couche en nitrure 204 des 1 0 couches alternées. Par conséquent, le noeud de stockage 220 qui est formé sur le bouchon de contact 208 et sur la couche en nitrure 204 à l'extérieur du trou de contact présente une aire de contact augmentée avec le bouchon de contact 208 qui supporte
également de manière avantageuse le noeud de stockage 220.
1 5 Puisque des nodules en silicium HSG sont formés dans la surface interne et sur la surface supérieure du cylindre et que le noeud de stockage cylindrique est noyé dans la couche de moulage, un pontage électrique entre des noeuds de stockage
adjacents peut être empêché de façon inhérente.
La formation du noeud de stockage cylindrique mentionné ci-avant sera maintenant décrite. Les mêmes étapes de processus que dans le cas du premier mode de réalisation sont omises par souci de simplification. Par report à la figure 4A, des ouvertures 212 sont formées dans la couche de moulage 211 et des bouchons de contact en protubérance 213 sont formés comme dans le premier mode de réalisation. Les ouvertures 212 sont agrandie au moyen d'une gravure par voie humide comme
représenté sur la figure 4B.
Par report maintenant à la figure 4C, une couche conductrice 214 tel que pour des noeuds de stockage est déposée dans les ouvertures agrandies 212a ainsi que sur la couche de moulage 211. Une couche de matériau 216 qui présente une certaine sélectivité de gravure par rapport à la couche conductrice 214 est déposée sur la couche conductrice 214 afin de remplir complètement le reste de l'ouverture. Par exemple, une couche en nitrure peut être formée au moyen d'une technique
PECVD (dépôt chimique en phase vapeur assisté plasma).
Un processus de gravure partielle est mis en oeuvre sur la couche en nitrure 216 afin d'exposer une surface supérieure de la couche conductrice 214 à l'extérieur des ouvertures 212a. Puis une épaisseur partielle de la couche conductrice exposée 214 est gravée de façon sélective par rapport à la couche en nitrure 216 et à la couche de moulage 211 pour la séparation électrique. Le reste de la couche en nitrure dans les ouvertures est ôté sélectivement au moyen d'une technique de gravure par voie humide, d'o ainsi la formation de noeuds de stockage 214a,
comme représenté sur la figure 4D.
Plus spécifiquement, la couche conductrice 214 est gravée au moyen d'une technique de gravure par voie humide selon au moins l'épaisseur de la couche conductrice de telle sorte que la surface supérieure du noeud de stockage 214a soit d'un niveau plus bas que celui de la surface supérieure de la couche de moulage 211. Ceci a pour but d'empêcher un pontage électrique entre des noeuds de stockage adjacents 214a pendant
la formation des nodules en silicium HSG.
Les nodules en silicium HSG 218 sont formés sur le noeud de stockage exposé 214a et par conséquent, les noeuds de stockage sont formés de manière à être complètement noyés dans la couche de moulage 211, comme représenté sur la figure 4E. La couche de moulage restante 211 est utilisée en tant que couche d'isolation intercouche pendant la formation d'un trou de contact métallique. Ensuite, un film diélectrique et un noeud de plaque sont déposés sur la structure résultante afin de former un condensateur cylindrique. Avant le dépôt du film diélectrique, un recuit sous PH3 haute concentration est mis en
oeuvre afin de doper le silicium HSG.
(Quatrième mode de réalisation) Le quatrième mode de réalisation de la présente invention sera décrit par report aux figures 5A à 5E. Le quatrième mode de réalisation constitue un noeud de stockage cylindrique comme représenté sur la figure 5E. Par report à la figure 5E, le noeud de stockage 320 est noyé dans la couche de moulage mais la hauteur du noeud de stockage 320 est d'un niveau plus haut que celui de la couche de moulage 311. Du silicium HSG 316 est formé seulement dans la surface interne du noeud de stockage cylindrique. Les noeuds de stockage 320
sont connectés électriquement aux bouchons de contact 308.
La formation du noeud de stockage mentionné ci-avant 320 sera maintenant décrite. Les mêmes étapes de processus que selon les premier et troisième modes de réalisation sont omises par souci de simplification. Par report à la figure 5A, des ouvertures 312 pour des noeuds de stockage sont formées dans la couche de moulage 311 afin d'exposer les bouchons de contact 308. Une gravure par voie humide est mise en ceuvre afin d'agrandir les ouvertures comme représenté sur la figure 5B. Une couche conductrice 314 est ensuite déposée dans les ouvertures agrandies 312a ainsi que sur la couche de moulage 311. Des nodules en silicium HSG 316 sont formés sur la couche
conductrice 314.
Une couche en oxyde de planarisation 318 tel qu'en PE-
TEOS est ensuite déposée dans le reste de l'ouverture. Le dépôt de la couche en oxyde 318 est contrôlé avec soin afin de former des vides 319 dedans dans les ouvertures comme représenté sur la figure 5C. Ceci a pour but de diminuer la quantité de la couche d'oxyde à graver pendant le processus de gravure qui
suit.
Un processus de planarisation tel qu'un processus CMP est mis en oeuvre de façon à abaisser le niveau jusqu'à la surface supérieure de la couche de moulage 311. Le reste de la couche en oxyde 318 dans les ouvertures est gravé au moyen d'une gravure par voie humide afin de former des noeuds de stockage 320 comme représenté sur la figure 5E. Pendant cette étape de gravure par voie humide de la couche en oxyde 318, une épaisseur partielle de la couche de moulage 311 est gravée concurremment, ce qui réduit sa hauteur. Puisque la couche de moulage restante 311 est utilisée en tant que couche d'isolation intercouche pour une formation de contacts métalliques, le rapport d'aspect (hauteur sur largeur) du contact peut être réduit. Ensuite, un film diélectrique et un noeud de plaque sont formés sur la structure résultante, d'o ainsi la formation d'un condensateur. Avant la formation du film diélectrique, un recuit sous PH3 haute concentration est mis en ceuvre afin de doper le
silicium HSG.
(Cinquième mode de réalisation) Le cinquième mode de réalisation de la présente
1 0 invention sera maintenant décrit par report aux figures 6A à 6E.
Par report maintenant à la figure 6A, une couche isolante 400, une couche en nitrure de silicium 402, une couche en oxyde 403 et une première couche de revêtement antireflet 404 sont formées séquentiellement sur un substrat de circuit intégré 1 5 (non représenté sur les dessins). Bien que ceci ne soit pas représenté, des lignes de bit sont déjà formées dans la couche isolante 400. La couche en nitrure 402 sert à empêcher l'oxydation des lignes de bit et peut présenter une épaisseur d'environ 50 à 100 A. Par exemple, la couche en nitrure 402 est formée selon une épaisseur d'environ 70 A. La couche en oxyde 403 est constituée par une couche d'oxyde en PT-TEOS et elle présente une épaisseur d'environ 500 A. La première couche antireflet 404 est constituée par une couche en oxynitrure de silicium (SiON) et elle peut présenter une épaisseur d'environ 100 À à 1000 A. Par exemple, la couche anti-reflet 404 est formée selon une épaisseur d'environ 260 A. Des trous de contact 406 sont ouverts dans la première couche antireflet 404, dans la couche en oxyde 403, dans la couche en nitrure 402 et dans la couche d'isolation intercouche 400. Les trous de contact 406 sont remplis d'un matériau conducteur tel que du TiN, du Ti, du W, du WSix,, et une combinaison de ceux-ci. Après, un processus de planarisation tel qu'une gravure partielle est mis en oeuvre afin de former des
bouchons de contact 408.
Une couche de moulage 410 est déposée sur la première couche antireflet 404 et sur les bouchons de contact 408 jusqu'à une épaisseur qui va audelà d'une hauteur souhaitée des noeuds de stockage. Par exemple, la couche de moulage 410 est constituée par une couche d'oxyde en PE-TEOS et elle présente une épaisseur d'environ 9000 A. Une seconde couche antireflet 411 est formée sur la couche de moulage 410. La seconde couche antireflet 411 est réalisée en SiON et elle peut présenter une épaisseur d'environ 100 A à environ 1000 A. Par exemple, la seconde couche antireflet 411 est formée selon une épaisseur d'environ 260 A. Un motif de masque 412 tel qu'un motif de photoréserve de la règle de conception de 170 nm est formé sur la seconde couche antireflet 411. En utilisant le motif de masque 412, la seconde couche antireflet 411 et la couche en oxyde de moulage 410 sont gravées jusqu'à la première couche antireflet 404, d'o ainsi la formation d'ouvertures 413 pour la formation de noeuds de stockage. Après enlèvement du motif de masque 412 par l'intermédiaire d'un processus de destruction et d'enlèvement classique, la seconde couche antireflet 411 est ôtée. Par ailleurs, la première couche antireflet exposée 404 est ôtée concurremment, d'o l'exposition de la couche en oxyde
sous-jacente 430.
L'épaisseur partielle de l'ensemble des parois latérales de l'ouverture 413 est gravée afin d'augmenter les dimensions
afférentes, d'o ainsi la formation d'ouvertures agrandies 413a.
Les parois latérales de l'ouverture sont gravées jusqu'à une valeur qui vaut au moins l'épaisseur de la couche conductrice formée ultérieurement pour des noeuds de stockage par l'intermédiaire d'un processus de gravure par voie humide. Par conséquent, la distance entre les ouvertures adjacentes
définies au moyen du motif de masque peut être réduite. C'est-
à-dire qu'un pas fin qui excède la règle de conception peut être obtenu. La distance entre les ouvertures adjacentes peut être
réduite jusqu'à environ 10 nm.
Par report maintenant à la figure 6C, une couche conductrice 414 pour la formation de noeuds de stockage est déposée selon une épaisseur d'environ 500 A. Des nodules en silicium HSG 416 sont ensuite formés sur la couche conductrice 414 selon une épaisseur d'environ 300 À ou plus. Une couche en oxyde de planarisation 418 tel qu'en PE-TEOS est déposée de manière à remplir complètement le reste des ouvertures, par exemple selon une épaisseur de 200 nm ou plus. Un processus de planarisation tel qu'un processus CMP est mis en oeuvre jusqu'à la surface supérieure de la couche en oxyde de moulage 410 dans le but d'une séparation électrique de chacun des noeuds de stockage comme représenté sur la figure 6D. Les couches en oxyde restantes 418 et 410 dans les ouvertures et à l'extérieur des ouvertures sont gravées sélectivement par rapport à la couche en nitrure 404, d'o ainsi la formation de noeuds de stockage 414a comportant des nodules en silicium HSG 416 sur leurs surfaces internes. Après un recuit sous PH3 haute concentration pour doper le silicium HSG, un film diélectrique 420 et un noeud de plaque 422 sont formés sur la structure résultante afin de former des condensateurs 430. Le film diélectrique 420 est constitué par une couche en NO selon une épaisseur d'environ 8 nm à 10 nm et le noeud de
plaque 422 est formé selon une épaisseur d'environ 135 nm.
Comme selon le second mode de réalisation, avant la formation de la couche en oxyde de planarisation 418, une couche de barrière de gravure (non représentée) peut être en outre formée sur le silicium HSG afin d'assurer sa protection
pendant le processus de nettoyage.
(Sixième mode de réalisation) Le sixième mode de réalisation de la présente invention sera décrit par report aux figures 7A à 7E. Une couche d'isolation intercouche 500, une couche en nitrure de silicium 502 et une première couche antireflet 503 sont formées séquentiellement sur un substrat de circuit intégré (non représenté sur les dessins). Bien que ceci ne soit pas représenté sur les dessins, des lignes de bit sont formées dans la couche d'isolation intercouche 500. La couche en nitrure de silicium 502 est formée au moyen d'une technique PECVD et elle présente une épaisseur d'environ 30 nm à 100 nm, de préférence d'environ 100 nm. Le nitrure de silicium est constitué de manière à assurer la protection de la ligne de bit vis-à-vis d'un processus d'oxydation. La première couche antireflet 503 est réalisée en SiON et elle peut présenter une épaisseur d'environ 10 nm à environ 100 nm. Par exemple, la première couche antireflet 503 est formée selon une épaisseur
d'environ 26 nm.
Des trous de contact 504 sont formés dans les couches isolantes 500, 502 et 503 au moyen d'un processus de photogravure classique. Le matériau conducteur peut être du
TiN, du Ti, du W, du WSix et toutes les combinaisons afférentes.
Après, un processus de planarisation tel qu'une gravure partielle est mis en oeuvre afin de former des bouchons de
contact 506.
Une couche en oxyde 508 en tant que couche de moulage pour des noeuds de stockage est déposée sur les bouchons de contact 506 ainsi que sur la première couche antireflet 503 jusqu'à une épaisseur qui va au-delà de la hauteur de noeuds de stockage souhaités. Par exemple, une couche d'oxyde en PE-TEOS peut être formée selon une épaisseur d'environ 10000 A. Une seconde couche antireflet 509 est formée sur la couche de moulage 508. La seconde couche antireflet 509 est constituée par du SiON et elle peut présenter une épaisseur dans la plage de 10 nm à 100 nm. Par exemple, la seconde couche antireflet 509 présente une épaisseur d'environ 26 nm. En utilisant un motif de masque 510, la seconde couche antireflet 509 et la couche de moulage 508 sont gravées afin de former des ouvertures 512 qui exposent la première couche antireflet 503. L'épaisseur partielle de l'ensemble des parois latérales de l'ouverture 512 est gravée afin d'augmenter la dimension afférente, d'o ainsi la formation d'ouvertures agrandies 512a comme représenté sur la figure 7B. Les parois latérales de l'ouverture sont gravées jusqu'à une valeur qui est au moins égale à l'épaisseur de la couche conductrice formée ultérieurement pour des noeuds de stockage par l'intermédiaire d'un processus de gravure par voie humide. Par conséquent, la distance entre les ouvertures adjacentes définies au moyen du motif de masque peut être réduite. C'est-à-dire qu'un pas fin qui excède la règle de conception peut être obtenu. La distance entre les ouvertures adjacentes peut être réduite jusqu'à
environ 10 nm.
Par report maintenant à la figure 7C, une couche conductrice 514 pour la formation de noeuds de stockage est déposée selon une épaisseur d'environ 400 À à 500 A. La couche conductrice 514 est constituée par du silicium amorphe. Des nodules en silicium HSG 516 sont ensuite formés sur la couche
conductrice 514 selon une épaisseur d'environ 300 A ou plus.
Une couche en oxyde de planarisation 518 tel qu'en PE-TEOS est déposée de manière à remplir complètement le reste des
ouvertures, par exemple selon une épaisseur de 200 nm ou plus.
Le dépôt de la couche en oxyde 518 est contrôlé avec soin afin de former dedans des vides 519 dans les ouvertures comme représenté sur la figure 7C, c'est-à-dire afin de diminuer les
quantités de la couche d'oxyde à graver.
Le processus de planarisation tel qu'un processus CMP est mis en oeuvre jusqu'à la surface supérieure de la couche de moulage 508, comme représenté sur la figure 7D. Le reste de la couche en oxyde 518 dans les ouvertures est ôté afin de former des noeuds de stockage. Pendant cette étape d'enlèvement de la couche en oxyde 518, une épaisseur partielle de la couche de moulage 508 est gravée concurremment, ce qui réduit sa hauteur. Puisque la couche de moulage restante est utilisée en tant que couche d'isolation intercouche pour une formation de contacts métalliques, le rapport d'aspect du contact peut être réduit. Ensuite, un film diélectrique 520 et un noeud de plaque 522 sont formés sur la structure résultante, d'o ainsi la formation d'un condensateur 530 comme représenté sur la figure 7E. Avant la formation du film diélectrique, un recuit sous PH3 haute concentration est mis en oeuvre afin de doper le
silicium HSG.
Le film diélectrique est constitué par une couche en NO selon une épaisseur d'environ 8 nm à 10 nm. Le noeud de plaque 522 est constitué en polysilicium selon une épaisseur d'environ nm.
Claims (30)
1. Procédé de fabrication d'un condensateur de cellule DRAM, caractérisé en ce qu'il comprend: la formation d'une couche de moulage (111; 211; 311; 410; 508) sur un substrat de circuit intégré, ladite couche de moulage comportant une ouverture (112; 212; 312; 413 512) pour un noeud de stockage (120; 220; 320; 430; 530) l'agrandissement (112a; 212a; 312a; 413a; 512a) de ladite ouverture (112; 212; 312; 413; 512) en gravant les parois latérales de ladite ouverture jusqu'à une épaisseur 1 0 prédéterminée; le dépôt d'une couche conductrice (114; 214; 314 414; 514) pour ledit noeud de stockage dans ladite ouverture agrandie et sur ladite couche de moulage; le dépôt d'une couche isolante (118; 216; 318; 418 51 8) sur ladite couche conductrice afin de remplir complètement ladite ouverture agrandie; la planarisation de ladite couche isolante et de ladite
couche conductrice jusqu'à atteindre ladite couche de moulage.
2. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'agrandissement de ladite ouverture (112; 212; 312; 413; 512) comprend une gravure par voie humide de ladite couche de moulage (111; 211; 311; 410; 508) selon au moins une valeur égale à l'épaisseur de ladite couche conductrice (114; 214; 314; 414; 514), ladite ouverture pouvant être agrandie de telle sorte qu'une distance par rapport à une ouverture adjacente soit raccourcie jusqu'à environ nm.
3. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre, avant le dépôt de ladite couche isolante (418; 518), la formation de nodules en silicium HSG (à grains de silicium hémisphériques) (416; 516) sur ladite couche conductrice (414; 514), comprenant en outre au moins l'enlèvement du reste de ladite couche isolante dans ladite ouverture agrandie (413a; 512a) afin de former un noeud de stockage (430; 530) et la formation séquentiellement d'une couche diélectrique (420; 520) et d'un noeud de plaque (422
522) afin de former un condensateur.
4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'enlèvement de ladite couche isolante (418; 518) dans ladite ouverture agrandie (413a; 512a) afin de former un noeud de stockage (430; 530), la formation de nodules en silicium HSG (416; 516) sur ledit noeud de stockage 1 0 exposé et la formation séquentiellement d'une couche diélectrique (420; 520) et d'un noeud de plaque (422; 522)
afin de former un condensateur.
5. Procédé selon la revendication 4, caractérisé en ce qu'il comprend en outre, après la formation desdits nodules en silicium HSG (416; 516), I'enlèvement de ladite couche de
moulage (410; 508).
6. Procédé de fabrication d'un condensateur de cellule DRAM, caractérisé en ce qu'il comprend: la formation d'une première couche isolante (102, 103,
104; 202, 203, 204; 302, 303, 304; 402, 403, 404; 502,
503) incluant au moins une couche en nitrure et une couche en oxyde sur un substrat de circuit intégré; la gravure sélective de ladite première couche isolante afin de former un trou de contact (106; 206; 306; 406); le remplissage dudit trou de contact avec un matériau conducteur et la formation d'un bouchon de contact (108; 208
308; 408; 506);
la formation d'une couche de moulage (111; 211; 311 410; 508) sur ladite première couche isolante ainsi que sur ledit bouchon de contact, ladite couche de moulage comportant une ouverture qui expose une surface supérieure dudit bouchon de contact et de ladite couche isolante à l'extérieur; l'agrandissement de ladite ouverture en gravant les parois latérale de ladite ouverture jusqu'à une épaisseur prédéterminée le dépôt d'une couche conductrice (114; 214; 314 414; 514) pour ledit noeud de stockage dans ladite ouverture agrandie et sur ladite couche de moulage de telle sorte qu'elle soit connectée électriquement audit bouchon de contact; la formation de nodules en silicium HSG (116; 216 316; 416; 516) sur ladite couche conductrice pour ledit noeud de stockage; le dépôt d'une seconde couche isolante (118; 216 318; 418; 518) sur lesdits nodules en silicium HSG et sur 1 0 ladite couche conductrice afin de remplir complètement ladite ouverture agrandie; la planarisation de ladite seconde couche isolante, des nodules en silicium HSG et de la couche conductrice jusqu'à
atteindre ladite couche de moulage.
1 5
7. Procédé selon la revendication 6, caractérisé en ce que ladite étape de formation de ladite ouverture comprend la gravure de ladite couche de moulage (111; 211; 311; 410; 508) et d'une partie de ladite première couche isolante (102,
103, 104; 202, 203, 204; 302, 303, 304; 402, 403, 404;
502, 503) en utilisant ladite couche de nitrure de ladite première couche isolante en tant qu'arrêt de gravure et en faisant en sorte que ledit bouchon de contact (108; 208; 308; 408; 506) fasse saillie depuis une surface supérieure
de ladite couche en nitrure d'arrêt.
8. Procédé selon la revendication 6, caractérisé en ce que ladite étape d'agrandissement de ladite ouverture (112; 212; 312; 413; 512) comprend une gravure par voie humide de ladite couche de moulage (111; 211; 311; 41 0; 508) selon au moins une valeur égale à l'épaisseur de ladite couche conductrice (114; 214; 314; 414; 514), ladite ouverture pouvant être agrandie de telle sorte qu'une distance par rapport à une ouverture adjacente soit raccourcie jusqu'à environ nm.
9. Procédé selon la revendication 6, caractérisé en ce qu'il comprend en outre, avant la formation de ladite seconde couche isolante (118; 216; 318; 418; 518), la formation d'une couche de matériau sur lesdits nodules en silicium HSG
afin de les protéger.
10. Procédé selon la revendication 6, caractérisé en outre par l'enlèvement d'au moins le reste de ladite seconde couche isolante (418; 518) dans ladite ouverture agrandie et par la formation séquentiellement d'un film diélectrique (420; 520) et d'un noeud de plaque (422; 522) afin de former un condensateur.
11. Procédé de fabrication d'un condensateur de cellule 1 0 DRAM, caractérisé en ce qu'il comprend la formation d'une première couche isolante (102, 103,
104; 202, 203, 204; 302, 303, 304; 402, 403, 404; 502,
503) incluant au moins une couche en nitrure et une couche en oxyde sur un substrat de circuit intégré; 1 5 la gravure sélective de ladite première couche isolante afin de former un trou de contact (106; 206; 306; 406); le remplissage dudit trou de contact avec un matériau conducteur et la formation d'un bouchon de contact (108; 208
308; 408; 506);
la formation d'une couche de moulage (111; 211; 311; 410; 508) sur ladite première couche isolante ainsi que sur ledit bouchon de contact, ladite couche de moulage comportant une ouverture qui expose une surface supérieure dudit bouchon de contact et de ladite couche isolante à l'extérieur; I'agrandissement de ladite ouverture en gravant les parois latérales de ladite ouverture jusqu'à une épaisseur prédéterminée; le dépôt d'une couche conductrice (114; 214; 314 414; 514) pour ledit noeud de stockage dans ladite ouverture agrandie et sur ladite couche de moulage de telle sorte qu'elle soit connectée électriquement audit bouchon de contact; le dépôt d'une seconde couche isolante (118; 216 318; 418; 518) sur ladite couche conductrice afin de remplir complètement ladite ouverture agrandie, ladite seconde couche isolante présentant une certaine sélectivité de gravure par rapport à ladite couche de moulage la planarisation de ladite seconde couche isolante et de ladite couche conductrice jusqu'à atteindre ladite couche de moulage; l'enlèvement du reste de ladite seconde couche isolante dans ladite ouverture agrandie afin de former un noeud de stockage; et la formation de nodules en silicium HSG sur une surface
exposée dudit noeud de stockage.
12. Procédé selon la revendication 11, caractérisé en ce que ladite étape de formation de ladite ouverture comprend la gravure de ladite couche de moulage (1 1; 21 1; 31 1; 410; 508) et d'une partie de ladite première couche isolante (102,
103, 104; 202, 203, 204; 302, 303, 304; 402, 403, 404
502, 503) en utilisant ladite couche de nitrure de ladite première couche isolante en tant qu'arrêt de gravure et en faisant en sorte que ledit bouchon de contact (108; 208; 308; 408; 506) fasse saillie depuis une surface supérieure
de ladite couche en nitrure d'arrêt.
13. Procédé selon la revendication 11, caractérisé en ce que ladite étape d'agrandissement de ladite ouverture (112; 212; 312; 413; 512) comprend une gravure par voie humide de ladite couche de moulage (1 1; 21 1; 31 1; 410; 508) selon au moins une valeur égale à l'épaisseur de ladite couche conductrice (114; 214; 314; 414; 514), ladite ouverture pouvant être agrandie de telle sorte qu'une distance par rapport à une ouverture adjacente soit raccourcie jusqu'à environ nm.
14. Procédé selon la revendication 11, caractérisé en ce qu'il comprend en outre, après la formation de nodules en silicium HSG, I'enlèvement de ladite couche de moulage et la formation séquentiellement d'un film diélectrique et d'un noeud
de plaque afin de former un condensateur.
15. Procédé de fabrication d'un condensateur de cellule DRAM, caractérisé en ce qu'il comprend: la formation d'une première couche isolante (302, 303, 304; 502, 503) incluant au moins une couche en nitrure et une couche en oxyde sur un substrat de circuit intégré; la gravure sélective de ladite première couche isolante afin de former un trou de contact (306); le remplissage dudit trou de contact avec un matériau conducteur et la formation d'un bouchon de contact (308 506); la formation d'une couche de moulage (311; 508) sur ladite première couche isolante ainsi que sur ledit bouchon de contact, ladite couche de moulage comportant une ouverture qui expose une surface supérieure dudit bouchon de contact et de ladite couche isolante à l'extérieur; l'agrandissement de ladite ouverture en gravant les parois latérales de ladite ouverture jusqu'à une épaisseur prédéterminée; le dépôt d'une couche conductrice (314; 514) pour ledit noeud de stockage dans ladite ouverture agrandie et sur ladite couche de moulage de telle sorte qu'elle soit connectée électriquement audit bouchon de contact; la formation de nodules en silicium HSG sur ladite couche conductrice; le dépôt d'une seconde couche isolante (318; 518) sur le reste de ladite ouverture agrandie et sur ladite couche conductrice afin de générer la formation de vides (319; 519) dans ladite ouverture agrandie; et la planarisation de ladite seconde couche isolante, desdits nodules en silicium HSG et de ladite couche conductrice
jusqu'à atteindre ladite couche de moulage.
16. Procédé selon la revendication 15, caractérisé en ce que ladite étape de formation de ladite ouverture comprend la gravure de ladite couche de moulage et d'une partie de ladite première couche isolante en utilisant ladite couche de nitrure de ladite première couche isolante en tant qu'arrêt de gravure et en faisant en sorte que ledit bouchon de contact fasse saillie depuis une surface supérieure de ladite couche en nitrure d'arrêt.
17. Procédé selon la revendication 15, caractérisé en ce que ladite étape d'agrandissement de ladite ouverture comprend une gravure par voie humide de ladite couche de moulage (111; 211; 311; 410; 508) selon au moins une valeur égale à l'épaisseur de ladite couche conductrice (114; 214; 314; 414; 514), ladite ouverture pouvant être agrandie de telle sorte qu'une distance par rapport à une ouverture adjacente soit
raccourcie jusqu'à environ 10 nm.
18. Procédé selon la revendication 15, caractérisé en outre en ce qu'il comprend l'enlèvement d'au moins le reste de ladite seconde couche isolante dans ladite ouverture agrandie et la formation de façon séquentielle d'un film diélectrique et d'un
noeud de plaque afin de former un condensateur.
19. Procédé de fabrication d'un condensateur de cellule DRAM, caractérisé en ce qu'il comprend: la formation de façon séquentielle d'une première couche isolante (400, 402, 403; 500, 502) et d'une première couche antireflet (403; 503) sur un substrat de circuit intégré; la gravure sélective de ladite première couche antireflet et de ladite première couche isolante afin de former un trou de contact (406; 504); le remplissage dudit trou de contact avec un matériau conducteur et la formation d'un bouchon de contact (408 506); la formation de façon séquentielle d'une couche de moulage (410; 508) et d'une seconde couche antireflet (411; 509) sur ladite première couche antireflet et sur ledit bouchon de contact; la gravure de ladite seconde couche antireflet et de ladite couche de moulage afin de former une ouverture (413; 512) qui expose une surface supérieure dudit bouchon de contact et de ladite première couche antireflet à l'extérieur; I'enlèvement de ladite seconde couche antireflet et de ladite première couche antireflet dans ladite ouverture; l'agrandissement de ladite ouverture en gravant les parois latérales de ladite ouverture jusqu'à une épaisseur prédéterminée; le dépôt d'une couche conductrice pour ledit noeud de stockage dans ladite ouverture agrandie et sur ladite couche de moulage de telle sorte qu'elle soit connectée électriquement audit bouchon de contact; la formation de nodules en silicium HSG (416; 516) sur ladite couche conductrice; le dépôt d'une seconde couche isolante (418; 518) afin de remplir complètement ladite ouverture agrandie; et la planarisation de ladite seconde couche isolante, desdits nodules en silicium HSG et de ladite couche conductrice
jusqu'à atteindre ladite couche de moulage.
1 5
20. Procédé selon la revendication 19, caractérisé en ce que ladite étape d'agrandissement de ladite ouverture comprend une gravure par voie humide de ladite couche de moulage (410; 508) selon au moins une valeur égale à l'épaisseur de ladite couche conductrice (414; 514), ladite ouverture pouvant être agrandie de telle sorte que la distance entre lesdites
ouvertures agrandies soit raccourcie jusqu'à environ 10 nm.
21. Procédé selon revendication 19, caractérisé en ce qu'il comprend en outre, avant la formation de ladite seconde couche isolante, la formation d'une couche de matériau sur
lesdits nodules en silicium HSG afin de les protéger.
22. Procédé selon la revendication 19, caractérisé en ce qu'il comprend en outre l'enlèvement d'au moins ladite seconde couche isolante dans ladite ouverture agrandie et la formation de façon séquentielle d'un film diélectrique et d'un noeud de
plaque afin de former un condensateur.
23. Procédé de fabrication d'un condensateur de cellule DRAM, caractérisé en ce qu'il comprend: la formation de façon séquentielle d'une première couche isolante (500, 502) et d'une première couche antireflet (503) sur un substrat de circuit intégré la gravure sélective de ladite première couche antireflet et de ladite première couche isolante afin de former un trou de contact (504); le remplissage dudit trou de contact avec un matériau conducteur et la formation d'un bouchon de contact (506); la formation de façon séquentielle d'une couche de moulage (508) et d'une seconde couche antireflet (509) sur ladite première couche antireflet et sur ledit bouchon de contact; la gravure de ladite seconde couche antireflet et de ladite couche de moulage afin de former une ouverture (512) qui expose une surface supérieure dudit bouchon de contact et de ladite première couche antireflet à l'extérieur; l'enlèvement de ladite seconde couche antireflet et de i15 ladite première couche antireflet dans ladite ouverture; l'agrandissement de ladite ouverture en gravant les parois latérales de ladite ouverture jusqu'à une épaisseur prédéterminée; le dépôt d'une couche conductrice pour ledit noeud de stockage dans ladite ouverture agrandie et sur ladite couche de moulage de telle sorte qu'elle soit connectée électriquement audit bouchon de contact; la formation de nodules en silicium HSG (516) sur ladite couche conductrice; le dépôt d'une seconde couche isolante (518) sur le reste de ladite ouverture agrandie et sur ladite couche conductrice afin de générer la formation de vides (519) dans ladite ouverture agrandie; et la planarisation de ladite seconde couche isolante, desdits nodules en silicium HSG et de ladite couche conductrice
jusqu'à atteindre ladite couche de moulage.
24. Procédé selon la revendication 23, caractérisé en ce que ladite étape d'agrandissement de ladite ouverture comprend la gravure par voie humide de ladite couche de moulage selon au moins une valeur égale à l'épaisseur de ladite couche conductrice (514), ladite ouverture pouvant être agrandie de telle sorte qu'une distance par rapport à une ouverture
adjacente soit raccourcie jusqu'à environ 10 nm.
25. Procédé selon la revendication 23, caractérisé en ce qu'il comprend en outre l'enlèvement d'au moins le reste de ladite seconde couche isolante dans ladite ouverture agrandie et la formation de façon séquentielle d'un film diélectrique et d'un
noeud de plaque afin de former un condensateur.
26. Condensateur de cellule DRAM, caractérisé en ce qu'il comprend: une couche isolante (402, 403, 404; 502, 503) formée sur un substrat de circuit intégré; un noeud de stockage cylindrique (430; 530) formé sur ladite couche isolante et connecté électriquement audit substrat par l'intermédiaire d'un bouchon de contact (408; 506) formé dans ladite couche isolante, ledit noeud de stockage présentant une distance maximum d'environ 10 nm par rapport à un noeud de stockage adjacent; des nodules en silicium HSG (416; 516) formés sur ledit noeud de stockage; un film diélectrique (420; 520) formé sur ledit noeud de stockage et sur lesdits nodules en silicium HSG et sur ladite couche isolante; et un noeud de plaque (422; 522) formé sur ledit film diélectrique.
27. Condensateur de cellule DRAM selon la revendication 26, caractérisé en ce que lesdits nodules en silicium HSG sont formés sur une surface interne dudit noeud de stockage cylindrique.
28. Condensateur de cellule DRAM selon la revendication 26, caractérisé en ce que lesdits nodules en silicium HSG sont formés sur une surface interne et sur une surface supérieure
dudit noeud de stockage cylindrique.
29. Condensateur de cellule DRAM selon la revendication 26, caractérisé en ce qu'il comprend en outre une autre couche isolante qui entoure ledit noeud de stockage cylindrique, ledit film diélectrique étant formé sur ladite surface interne et supérieure dudit noeud de stockage ainsi que sur ladite autre
couche isolante.
30. Condensateur de cellule DRAM, caractérisé en ce qu'il comprend: une couche isolante (404; 503) formée sur un substrat de circuit intégré, ladite couche isolante incluant un trou de contact (406; 504); un bouchon de contact (408; 506) qui remplit ledit trou de contact et qui fait saillie vers le haut selon une épaisseur prédéterminée depuis une surface supérieure de ladite couche isolante; un noeud de stockage cylindrique formé sur ladite couche isolante et connecté électriquement audit bouchon de contact; un film diélectrique (420; 520) formé sur ledit noeud de stockage et sur ladite couche isolante; et un noeud de plaque (422; 522) formé sur ledit film diélectrique; dans lequel ledit noeud de stockage cylindrique présente une distance maximum d'environ 10 nm par rapport à un noeud
de stockage adjacent.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980028822A KR100292938B1 (ko) | 1998-07-16 | 1998-07-16 | 고집적디램셀커패시터및그의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2781310A1 true FR2781310A1 (fr) | 2000-01-21 |
| FR2781310B1 FR2781310B1 (fr) | 2005-08-26 |
Family
ID=19544426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9908838A Expired - Lifetime FR2781310B1 (fr) | 1998-07-16 | 1999-07-08 | Condensateur cylindrique et procede pour sa fabrication |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6258691B1 (fr) |
| JP (1) | JP4015320B2 (fr) |
| KR (1) | KR100292938B1 (fr) |
| DE (1) | DE19933480B4 (fr) |
| FR (1) | FR2781310B1 (fr) |
| GB (1) | GB2339962B (fr) |
| TW (1) | TW425703B (fr) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838719B2 (en) * | 1998-04-09 | 2005-01-04 | Samsung Electronics Co. Ltd. | Dram cell capacitors having U-shaped electrodes with rough inner and outer surfaces |
| JP4024940B2 (ja) | 1998-09-04 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| FR2790597B1 (fr) * | 1999-02-12 | 2003-08-15 | St Microelectronics Sa | Integration de condensateurs |
| US6303956B1 (en) * | 1999-02-26 | 2001-10-16 | Micron Technology, Inc. | Conductive container structures having a dielectric cap |
| KR100319560B1 (ko) * | 1999-05-03 | 2002-01-05 | 윤종용 | 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법 |
| US6750495B1 (en) * | 1999-05-12 | 2004-06-15 | Agere Systems Inc. | Damascene capacitors for integrated circuits |
| US6667502B1 (en) * | 1999-08-31 | 2003-12-23 | Micron Technology, Inc. | Structurally-stabilized capacitors and method of making of same |
| US6331379B1 (en) * | 1999-09-01 | 2001-12-18 | Micron Technology, Inc. | Photo-lithography process using multiple anti-reflective coatings |
| JP3344482B2 (ja) | 1999-10-01 | 2002-11-11 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| KR100319170B1 (ko) * | 1999-12-30 | 2001-12-29 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| JP2001196557A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP3555078B2 (ja) * | 2000-03-30 | 2004-08-18 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TW544849B (en) * | 2000-08-29 | 2003-08-01 | Samsung Electronics Co Ltd | Method for manufacturing semiconductor device |
| KR100344761B1 (ko) * | 2000-09-28 | 2002-07-20 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 및 그 제조방법 |
| KR20020043815A (ko) * | 2000-12-04 | 2002-06-12 | 윤종용 | 반구형 그레인 커패시터의 제조방법 |
| KR100384859B1 (ko) * | 2000-12-28 | 2003-05-22 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| KR100388206B1 (ko) * | 2000-12-29 | 2003-06-19 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조방법 |
| KR100745059B1 (ko) * | 2001-06-28 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 및 그 제조방법 |
| JP2003152105A (ja) * | 2001-11-15 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100818074B1 (ko) * | 2001-12-07 | 2008-03-31 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR20030059495A (ko) * | 2001-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100438782B1 (ko) | 2001-12-29 | 2004-07-05 | 삼성전자주식회사 | 반도체 소자의 실린더형 커패시터 제조방법 |
| US20030141597A1 (en) * | 2002-01-31 | 2003-07-31 | Houston Theodore W. | Semiconductor apparatus having contacts of multiple heights and method of making same |
| US6784479B2 (en) * | 2002-06-05 | 2004-08-31 | Samsung Electronics Co., Ltd. | Multi-layer integrated circuit capacitor electrodes |
| US6794245B2 (en) * | 2002-07-18 | 2004-09-21 | Micron Technology, Inc. | Methods of fabricating double-sided hemispherical silicon grain electrodes and capacitor modules |
| US6808983B2 (en) * | 2002-08-27 | 2004-10-26 | Micron Technology, Inc. | Silicon nanocrystal capacitor and process for forming same |
| KR20040045765A (ko) * | 2002-11-25 | 2004-06-02 | 삼성전자주식회사 | 스토리지 노드를 갖는 디램 셀 형성방법 |
| KR20040049659A (ko) * | 2002-12-06 | 2004-06-12 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| US20040219759A1 (en) * | 2002-12-19 | 2004-11-04 | Houston Theodore W | Semiconductor apparatus having contacts of multiple heights and method of making same |
| KR100469158B1 (ko) * | 2002-12-30 | 2005-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR100620659B1 (ko) * | 2002-12-30 | 2006-09-13 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| KR100485388B1 (ko) * | 2003-02-28 | 2005-04-27 | 삼성전자주식회사 | 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
| US7091085B2 (en) * | 2003-11-14 | 2006-08-15 | Micron Technology, Inc. | Reduced cell-to-cell shorting for memory arrays |
| KR100648247B1 (ko) * | 2004-06-07 | 2006-11-24 | 삼성전자주식회사 | 캐패시터의 금속 하부전극 형성 방법 및 이를 위한선택적인 금속막 식각 방법 |
| KR100558036B1 (ko) * | 2004-12-28 | 2006-03-07 | 주식회사 하이닉스반도체 | 반도체메모리장치의 제조 방법 |
| US7547598B2 (en) * | 2006-01-09 | 2009-06-16 | Hynix Semiconductor Inc. | Method for fabricating capacitor in semiconductor device |
| US7382012B2 (en) * | 2006-02-24 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing parasitic capacitance of MIM capacitor in integrated circuits by reducing effective dielectric constant of dielectric layer |
| JP2008016721A (ja) * | 2006-07-07 | 2008-01-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR100815186B1 (ko) * | 2006-09-11 | 2008-03-19 | 주식회사 하이닉스반도체 | 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 |
| JP4901459B2 (ja) | 2006-12-26 | 2012-03-21 | 株式会社東芝 | 半導体記憶装置 |
| DE102007022748B4 (de) * | 2007-05-15 | 2009-03-05 | Qimonda Ag | Verfahren zur Strukturierung eines Materials und strukturiertes Material |
| JP2009088381A (ja) * | 2007-10-02 | 2009-04-23 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| KR20100087915A (ko) * | 2009-01-29 | 2010-08-06 | 삼성전자주식회사 | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 |
| CN110199386B (zh) | 2017-01-27 | 2023-10-03 | 株式会社半导体能源研究所 | 电容器、半导体装置及半导体装置的制造方法 |
| KR102411071B1 (ko) | 2017-05-29 | 2022-06-21 | 삼성전자주식회사 | 반도체 장치 |
| US11101300B2 (en) | 2017-07-26 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
| JP7081543B2 (ja) | 2019-03-22 | 2022-06-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| CN112018240B (zh) * | 2019-05-31 | 2022-08-12 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
| CN116018025A (zh) * | 2021-10-20 | 2023-04-25 | 北京京东方技术开发有限公司 | 显示基板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5401681A (en) * | 1993-02-12 | 1995-03-28 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells |
| US5518948A (en) * | 1995-09-27 | 1996-05-21 | Micron Technology, Inc. | Method of making cup-shaped DRAM capacitor having an inwardly overhanging lip |
| US5597756A (en) * | 1995-06-21 | 1997-01-28 | Micron Technology, Inc. | Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack |
| US5597755A (en) * | 1990-01-26 | 1997-01-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a stacked capacitor in a dram |
| US5770500A (en) * | 1996-11-15 | 1998-06-23 | Micron Technology, Inc. | Process for improving roughness of conductive layer |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950012554B1 (ko) * | 1992-06-24 | 1995-10-18 | 현대전자산업주식회사 | 고집적 반도체소자의 전하저장전극 제조방법 |
| US5714779A (en) * | 1992-06-30 | 1998-02-03 | Siemens Aktiengesellschaft | Semiconductor memory device having a transistor, a bit line, a word line and a stacked capacitor |
| US5340763A (en) | 1993-02-12 | 1994-08-23 | Micron Semiconductor, Inc. | Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same |
| KR960015122B1 (ko) * | 1993-04-08 | 1996-10-28 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
| KR970003168B1 (ko) * | 1993-05-19 | 1997-03-14 | 삼성전자 주식회사 | 반도체 메모리장치의 커패시터 제조방법 |
| US5340765A (en) | 1993-08-13 | 1994-08-23 | Micron Semiconductor, Inc. | Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon |
| US5656531A (en) * | 1993-12-10 | 1997-08-12 | Micron Technology, Inc. | Method to form hemi-spherical grain (HSG) silicon from amorphous silicon |
| US5444013A (en) * | 1994-11-02 | 1995-08-22 | Micron Technology, Inc. | Method of forming a capacitor |
| US5796138A (en) * | 1996-08-16 | 1998-08-18 | United Microelectronics Corporation | Semiconductor memory device having a tree type capacitor |
| US5744833A (en) * | 1996-08-16 | 1998-04-28 | United Microelectronics Corporation | Semiconductor memory device having tree-type capacitor |
| TW359037B (en) * | 1997-12-12 | 1999-05-21 | United Semiconductor Corp | Manufacturing method for DRAM capacitors |
| TW373323B (en) * | 1998-03-18 | 1999-11-01 | United Microelectronics Corporaiton | Dynamic RAM production method |
| JPH11330397A (ja) * | 1998-05-20 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5976981A (en) * | 1998-06-12 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for manufacturing a reverse crown capacitor for DRAM memory cell |
| US6037219A (en) * | 1998-06-25 | 2000-03-14 | Vanguard International Semiconductor Corporation | One step in situ doped amorphous silicon layers used for selective hemispherical grain silicon formation for crown shaped capacitor applications |
| US6046083A (en) * | 1998-06-26 | 2000-04-04 | Vanguard International Semiconductor Corporation | Growth enhancement of hemispherical grain silicon on a doped polysilicon storage node capacitor structure, for dynamic random access memory applications |
| US6090679A (en) * | 1998-11-30 | 2000-07-18 | Worldwide Semiconductor Manufacturing Corporation | Method for forming a crown capacitor |
-
1998
- 1998-07-16 KR KR1019980028822A patent/KR100292938B1/ko not_active IP Right Cessation
-
1999
- 1999-05-19 TW TW088108164A patent/TW425703B/zh not_active IP Right Cessation
- 1999-05-27 GB GB9912457A patent/GB2339962B/en not_active Expired - Fee Related
- 1999-07-08 FR FR9908838A patent/FR2781310B1/fr not_active Expired - Lifetime
- 1999-07-09 US US09/350,104 patent/US6258691B1/en not_active Expired - Lifetime
- 1999-07-15 JP JP20227499A patent/JP4015320B2/ja not_active Expired - Lifetime
- 1999-07-16 DE DE19933480A patent/DE19933480B4/de not_active Expired - Lifetime
-
2000
- 2000-09-28 US US09/671,708 patent/US6576947B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5597755A (en) * | 1990-01-26 | 1997-01-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a stacked capacitor in a dram |
| US5401681A (en) * | 1993-02-12 | 1995-03-28 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells |
| US5597756A (en) * | 1995-06-21 | 1997-01-28 | Micron Technology, Inc. | Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack |
| US5518948A (en) * | 1995-09-27 | 1996-05-21 | Micron Technology, Inc. | Method of making cup-shaped DRAM capacitor having an inwardly overhanging lip |
| US5770500A (en) * | 1996-11-15 | 1998-06-23 | Micron Technology, Inc. | Process for improving roughness of conductive layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100292938B1 (ko) | 2001-07-12 |
| GB2339962B (en) | 2000-12-27 |
| DE19933480A1 (de) | 2000-01-27 |
| GB9912457D0 (en) | 1999-07-28 |
| TW425703B (en) | 2001-03-11 |
| JP4015320B2 (ja) | 2007-11-28 |
| FR2781310B1 (fr) | 2005-08-26 |
| GB2339962A (en) | 2000-02-09 |
| US6258691B1 (en) | 2001-07-10 |
| KR20000008804A (ko) | 2000-02-15 |
| JP2000049304A (ja) | 2000-02-18 |
| DE19933480B4 (de) | 2006-01-05 |
| US6576947B1 (en) | 2003-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2781310A1 (fr) | Condensateur cylindrique et procede pour sa fabrication | |
| US5918118A (en) | Dual deposition methods for forming contact metallizations, capacitors, and memory devices | |
| KR101610826B1 (ko) | 커패시터를 갖는 반도체 장치의 형성방법 | |
| FR2782415A1 (fr) | Dipositif de memoire a semiconducteur haute densite et son procede de fabrication | |
| US6930014B2 (en) | Method of forming semiconductor device capacitor bottom electrode having cylindrical shape | |
| FR2773417A1 (fr) | Procede de formation d'un contact auto-aligne dans un dipositif a semiconducteur | |
| US20060115954A1 (en) | Methods of manufacturing a capacitor and a semiconductor device | |
| US6300191B1 (en) | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device | |
| US7573132B2 (en) | Wiring structure of a semiconductor device and method of forming the same | |
| FR2776835A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| US6656784B2 (en) | Method for fabricating capacitors | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| US7595521B2 (en) | Terraced film stack | |
| JP4916168B2 (ja) | シリンダ構造のキャパシタを有する半導体メモリ装置の製造方法 | |
| FR2681178A1 (fr) | Dispositif de memoire a semi-conducteur muni d'une electrode de stockage comportant des micro-saignees multiples et/ou des micro-cylindres multiples. | |
| US20070284641A1 (en) | Metal-insulator-metal-structured capacitor formed with polysilicon | |
| US8153486B2 (en) | Method for fabricating capacitor | |
| US6218308B1 (en) | Method of manufacturing a contact for a capacitor of high density DRAMs | |
| US8053310B2 (en) | Method for defect reduction for memory cell capacitors | |
| KR100442106B1 (ko) | 도전성 콘택 구조 및 그 제조방법 | |
| US6171903B1 (en) | Method for forming a cylinder-shaped capacitor using a dielectric mask | |
| KR100607651B1 (ko) | 캐패시터의 제조 방법 | |
| FR2778019A1 (fr) | Condensateur de cellule de memoire vive dynamique et son procede de fabrication | |
| US11462548B1 (en) | Semicondcutor device and manufacturing method thereof | |
| KR100268428B1 (ko) | 커패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |