KR100815186B1 - 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 - Google Patents

돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100815186B1
KR100815186B1 KR1020060087560A KR20060087560A KR100815186B1 KR 100815186 B1 KR100815186 B1 KR 100815186B1 KR 1020060087560 A KR1020060087560 A KR 1020060087560A KR 20060087560 A KR20060087560 A KR 20060087560A KR 100815186 B1 KR100815186 B1 KR 100815186B1
Authority
KR
South Korea
Prior art keywords
plug
etching
hard mask
mask pattern
gas
Prior art date
Application number
KR1020060087560A
Other languages
English (en)
Other versions
KR20080023540A (ko
Inventor
한기현
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060087560A priority Critical patent/KR100815186B1/ko
Priority to US11/617,688 priority patent/US7615494B2/en
Priority to CNB2006101564308A priority patent/CN100539073C/zh
Publication of KR20080023540A publication Critical patent/KR20080023540A/ko
Application granted granted Critical
Publication of KR100815186B1 publication Critical patent/KR100815186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Abstract

본 발명은 플러그와 금속라인간 접촉면적을 증가시킬 수 있는 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 기판 상부에 층간절연막을 형성하는 단계; 폴리실리콘하드마스크패턴을 이용한 상기 층간절연막의 식각을 통해 콘택홀을 형성하는 단계; 상기 콘택홀을 채울때까지 전면에 텅스텐막을 형성하는 단계; 상기 텅스텐막을 선택적으로 식각하여 상기 콘택홀에 플러그를 형성하는 단계; 잔류하는 상기 폴리실리콘하드마스크패턴을 제거하면서 상기 플러그의 상부를 돌출시키는 단계; 및 상기 상부가 돌출된 플러그 상에 금속라인을 형성하는 단계를 포함하고, 상술한 본 발명은 하드마스크패턴과 텅스텐플러그간 선택비 조절을 통해 텅스텐플러그를 돌출시키므로써 금속라인과 텅스텐플러그의 접촉면적을 증가시킬 수 있는 효과가 있다.
텅스텐플러그, 선택비, 하드마스크패턴, 접촉면적, 돌출

Description

돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법{METHOD OF FABRICATING SEMICONDUCTOR DEVICE WITH PROTRUSION TYPE W PLUG}
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 제조 방법을 도시한 도면.
도 2는 종래기술에 따른 플러그손실을 나타낸 사진.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 층간절연막
23A : 하드마스크패턴 25 : 콘택홀
26A, 26B : 텅스텐플러그 27 : 금속라인
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 반도체소자 내로 전류를 공급 및 전기적신호의 통로인 금속라인과 연결되는 플러그를 구비하는 반도체 소자의 제조 방법에 관한 것이다.
반도체소자 형성시 전원 공급을 위한 금속 배선간의 연결을 위해 플러그(Plug)를 형성하고 있으며, 최근에는 텅스텐플러그 공정이 주로 적용되고 있다.
일반적으로 텅스텐플러그 형성을 위해 콘택홀 내부에 텅스텐막을 증착한 후, 각 플러그간의 절연을 위해 건식식각 방식을 이용한 에치백(Etchback) 공정을 진행하고 있다.
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 제조 방법을 도시한 도면이다.
도 1a를 참조하면, 소정 공정이 완료된 기판(11) 상부에 층간절연막(12)을 형성한 후, 하드마스크패턴(13)을 이용한 층간절연막(12)의 식각을 통해 콘택홀(14)을 형성한다.
도 1b에 도시된 바와 같이, 하드마스크패턴(13)을 제거한 후에, 콘택홀(14)을 채울때까지 전면에 텅스텐막을 증착한 후 에치백을 진행하여 텅스텐플러그(15)를 형성한다.
이어서, 텅스텐플러그(15) 상에 금속막을 증착한 후 패터닝하여 금속라인(16)을 형성한다.
상술한 종래기술에서 최근의 고집적화에 대응하여 콘택홀(14)의 깊이가 매우 깊어져 깊은 콘택홀(Deep contact hole)이 형성된다. 그리고, 종래기술은 텅스텐막의 에치백을 통해 텅스텐플러그(15)를 형성할 때, 웨이퍼내의 식각균일도 확보를 위해 에치백후 과도식각(Over etch)을 진행하게 된다.
그러나, 종래기술은 과도식각에 의해 콘택홀 내부에서 텅스텐플러그(15)의 손실(Loss)이 불가피하게 발생하게 되는데, 이와 같은 현상을 플러그 손실('L')이라고 하며, 이러한 플러그 손실(L)은 웨이퍼의 일부분에서 국부적으로 크게 발생하는 영역이 존재한다.
도 2는 종래기술에 따른 플러그손실을 나타낸 사진으로서, 텅스텐플러그 표면에서 플러그손실이 상당량 발생하고 있음을 알 수 있다.
상기한 플러그 손실(L)이 발생된 상태에서 상부에 Al, Cu, W 등의 금속막을 증착하기 때문에 금속라인(16)과 텅스텐플러그(15)간의 접촉면적이 작아져 저항면에서 전류의 손실이 많으며, 더불어 콘택홀 내부에 표면이 낮아진 상태로 텅스텐플러그가 위치하므로써 후속 공정의 파티클 및 각종 오염물이 텅스텐플러그(15) 내부에 유입되는 경우 텅스텐플러그(15)와 금속라인(16)의 연결이 실패하게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 플러그와 금속라인간 접촉면적을 증가시킬 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 기판 상부에 층간절연막을 형성하는 단계; 질화막계열의 하드마스크패턴을 이용한 상기 층간절연막의 식각을 통해 콘택홀을 형성하는 단계; 상기 콘택홀을 채울때까지 전면에 텅스텐막을 형성하는 단계; 상기 텅스텐막을 에치백 및 과도식각의 순서로 식각하여 상기 콘택홀에 플러그를 형성하는 단계; C4F6 가스, SF6 가스 및 Cl2 가스를 혼합하여 잔류하는 상기 하드마스크패턴을 제거하면서 상기 플러그의 상부를 돌출시키는 단계; 및 상기 상부가 돌출된 플러그 상에 금속라인을 형성하는 단계를 포함하는 것을 특징으로 하고, 또한 본 발명의 반도체소자의 제조 방법은 기판 상부에 층간절연막을 형성하는 단계; 폴리실리콘하드마스크패턴을 이용한 상기 층간절연막의 식각을 통해 콘택홀을 형성하는 단계; 상기 콘택홀을 채울때까지 전면에 텅스텐막을 형성하는 단계; 상기 텅스텐막을 선택적으로 식각하여 상기 콘택홀에 플러그를 형성하는 단계; 잔류하는 상기 폴리실리콘하드마스크패턴을 제거하면서 상기 플러그의 상부를 돌출시키는 단계; 및 상기 상부가 돌출된 플러그 상에 금속라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 소정 공정이 완료된 기판(21) 상부에 층간절연막(22)을 형성한다. 여기서, 기판(21)은 트랜지스터의 소스/드레인이 되는 불순물접합이거나, 또는 하부 금속배선일 수 있다. 그리고, 층간절연막(22)은 산화막 물질, 특히 BPSG와 같은 실리콘산화막(SiO2) 계열이다.
이어서, 층간절연막(22) 상에 하드마스크(23)를 형성한다. 이때, 하드마스크(23)는 감광막 마진부족을 해소하기 위해 도입한 것이다. 즉, 후속 콘택홀이 비트라인에 연결되는 금속배선을 위한 것인 경우, 콘택홀의 깊이가 25000Å 이상으로 매우 깊기 때문에 이러한 깊은 콘택홀을 위해서는 감광막으로는 식각시 선택비가 없어 콘택홀이 형성되기 전에 감광막이 모두 소모되어 콘택홀이 오픈되지 않는 문제를 유발한다.
따라서, 깊은 콘택홀 형성을 위해 하드마스크(23)를 도입하며, 층간절연막(22)이 산화막 물질인 경우에는 폴리실리콘, 실리콘이 다량 함유된 질화막 또는 실리콘질화막 중에서 선택된 적어도 어느 하나를 하드마스크(23)로 사용한다.
이어서, 하드마스크(23) 상에 감광막을 도포한 후 노광 및 현상으로 패터닝하여 콘택마스크(24)를 형성한다.
도 3b에 도시된 바와 같이, 콘택마스크(24)를 식각장벽으로 하여 하드마스크(23)를 식각한다. 이로써 하드마스크패턴(23A)이 형성되며, 하드마스크패턴(23A)은 콘택마스크(24)의 형태가 전사된 형태이다.
이어서, 콘택마스크(24)와 하드마스크패턴(23A)을 식각장벽으로 이용한 콘택식각을 진행한다. 이러한 콘택식각을 통해 층간절연막(22)을 식각하므로써 기판(21)의 표면을 오픈시키는 콘택홀(25)이 형성된다. 이때, 감광막 물질인 콘택마스크(24)는 콘택홀(25)이 완전히 오픈되기 전에 모두 소모될 수 있으나, 하드마스크패턴(23A)에 의해 콘택홀(25)의 오픈을 위한 식각이 충분히 진행된다. 한편, 기판(21)이 금속배선인 경우에는 콘택홀(25)을 '비아홀(Via hole)'이라 일컫는다.
위와 같은 콘택홀(25) 형성이 완료된 후에 하드마스크패턴(23A)은 일정 두께로 잔류하는데, 본 발명은 그 잔류하는 두께(D)를 적어도 200Å 이상이 되도록 한다. 이를 위해 최초 하드마스크(23) 증착시 그 두께를 충분히 고려하여 조절한다. 바람직하게는, 잔류하는 하드마스크패턴(23A)의 두께(D)는 후속 텅스텐막의 에치백공정후에 텅스텐플러그의 상부 표면이 손실되는 플러그손실량보다 더 두꺼운 두께가 되어야 하며, 이를 위해 잔류 두께(D)가 200∼500Å 범위가 되도록 최초 증착두께를 조절한다. 여기서, 잔류 두께(D)가 500Å보다 더 두꺼운 경우에는 후속 텅스텐막의 증착시 갭필불량을 초래할 수 있으므로 500Å 이하의 두께가 바람직하다. 그리고, 잔류 두께(D)가 200Å보다 얇으면 플러그손실량이 더 많아져 플러그손실의 바닥면이 콘택홀 내부까지 깊어지는 문제를 초래한다.
도 3c에 도시된 바와 같이, 남아있는 하드마스크패턴(23A)을 제거하지 않은 상태에서 콘택홀(25)을 채울때까지 층간절연막(22) 상에 텅스텐막(26)을 증착한다. 도시하지 않았지만, 텅스텐막(26) 증착전에 배리어메탈(Barrier metal)을 증착할 수 있는데, 배리어메탈은 잘 알려진 바와 같이, 물리기상증착법(Physical Vapor Deposition)을 이용하여 티타늄막(Ti)과 티타늄질화막(TiN)을 차례로 적층하여 Ti/TiN 구조로 형성한다. 그리고, 텅스텐막(26)은 화학기상증착법(CVD) 또는 물리기상증착법(PVD)을 이용하여 증착한다.
도 3d에 도시된 바와 같이, 텅스텐막의 에치백 공정을 진행하여 텅스텐플러그(26A)를 형성하는데, 텅스텐막(26)의 에치백 공정은 이웃한 텅스텐플러그(26A)간 분리를 수행하는 메인 식각(Main etch)과 식각균일도 확보를 위한 과도식각(Over etch)의 순서로 진행한다. 여기서, 과도식각은 웨이퍼 내의 식각균일도 확보를 위한 식각으로서, 30% 수준의 과도식각을 진행한다.
일예로, 텅스텐막(26) 에치백 공정시 유도결합플라즈마(ICP) 형태의 플라즈마 장비에서 SF6와 N2가 혼합된 플라즈마를 이용하여 진행한다.
위와 같이, 텅스텐플러그(26A) 형성을 위한 에치백공정은 메인식각과 과도식각으로 이루어지는데, 에치백공정시 과도식각을 수반함에 따라 플러그손실(도면부호 'L')이 발생하는 것을 피할 수 없다.
하지만, 본 발명에서는 하드마스크패턴(23A)을 잔류시킨 상태에서 텅스텐막 에치백공정을 진행하므로써, 플러그손실(L)의 바닥이 적어도 하드마스크패턴(23A)과 층간절연막(22)의 접촉면(도면부호 'C')보다 더 높은 위치에 형성된다. 이로써후속으로 하드마스크패턴(23A)을 제거하더라도 텅스텐플러그(26A)의 표면은 층간절연막(22)보다 더 높은 위치에 존재하게 된다. 결국, 하드마스크패턴(23A)을 제거하게 되면 텅스텐플러그(26A)의 표면은 돌출된 형태가 된다.
도 3e는 하드마스패턴(23A)을 제거한 후의 도면이다.
도 3e를 참조하면, 하드마스크패턴(23A)을 제거하므로써 플러그손실(L)이 발생되었던 텅스텐플러그(26A)는 돌출 형상의 텅스텐플러그(26B)가 된다. 여기서, 돌출 형상의 텅스텐플러그(26B)는 상부 표면 및 상부 양측면이 돌출되는 형태가 되며, 특히 텅스텐플러그(26B)의 상부 양측 모서리가 일부 경사지는 것을 알 수 있다. 경사지는 것은 하드마스크패턴(23A) 제거를 위한 식각시 텅스텐플러그의 양측 모서리가 일부 식각되기 때문이다.
위와 같이, 텅스텐플러그(26B)의 표면을 돌출시키면서 상부 양측 모서리를 경사지게 하기 위해서 본 발명은 하드마스크패턴(23A)을 제거할 때 텅스텐플러그(26B)로 사용된 텅스텐과 하드마스크패턴(23A)으로 사용된 물질간의 식각선택비를 조절한다. 바람직하게는, 하드마스크패턴(23A)이 텅스텐 대비 2∼3배 식각이 빠르도록 하여 하드마스크패턴(23A)을 식각한다.
하드마스크패턴(23A)의 제거를 위한 식각 방법을 자세히 살펴보기로 한다.
먼저, 하드마스크패턴(23A)이 실리콘 다량 함유된 질화막 또는 실리콘질화막과 같이 질화막 계열인 경우에는, 식각가스로서 C4F6 가스, SF6 가스 및 Cl2 가스를 혼합하여 식각을 진행한다. C4F6 가스는 질화막 물질을 주로 식각하는 가스이고, SF6 가스는 텅스텐을 주로 식각하는 가스이며, Cl2는 텅스텐의 화학적식각을 유도하는 가스이다.
예컨대, C4F6 가스는 20∼80sccm의 유량을 사용하고, SF6 가스는 10∼20sccm의 유량을 사용하며, Cl2 가스는 50∼150sccm의 유량을 사용한다. 이와 같은 유량의 혼합가스를 이용하여 식각을 진행하면, 질화막 계열의 하드마스크패턴(23A)의 식각속도가 텅스텐보다 2∼3배 식각이 빠르게 되어, 텅스텐플러그(26B)가 돌출 형상이 된다.
그리고, 하드마스크패턴(23A)이 폴리실리콘인 경우에는, 식각가스로서 HBr 가스와 Cl2 가스를 혼합하여 식각을 진행한다. 예컨대, HBr 가스는 100∼300sccm의 유량을 사용하고, Cl2 가스는 10∼50sccm의 유량을 사용한다. 이와 같은 유량의 혼합가스를 이용하여 식각을 진행하면 폴리실리콘인 하드마스크패턴(23A)의 식각속도가 텅스텐보다 2∼3배 식각이 빠르게 되어, 텅스텐플러그(26B)가 돌출 형상이 된다.
전술한 방법들에서, Cl2 가스는 텅스텐의 화학적식각을 주로 발생시키는 가스로서, 이 Cl2 가스에 의해 텅스텐플러그의 상부 양측 모서리가 경사지게 된다.
한편, 하드마스크패턴이 금속막을 사용하는 경우도 가능한데, 이때는 BCl3, Cl2, SF6 등의 가스를 시용한다.
상술한 일련의 방법에 의해, 하드마스크패턴(23A)이 제거된 후에 상부 표면이 노출되면서 상부 양측 모서리가 경사진 형태를 갖는 돌출 형상의 텅스텐플러그(26B)는 층간절연막(22)의 표면보다 더 높은 위치에 그 표면이 존재하게 된다. 그리고, 층간절연막(22) 내에 제공되는 콘택홀(25) 상부로 돌출되는 형태가 되는데, 이처럼 돌출되면 후속 공정에서의 파티클 및 오염물이 콘택홀 내부로 유입되지 않는다.
결국, 텅스텐플러그(26B)는 콘택홀(25) 상부로 상부 양측면 및 상부 표면이 노출되어 3면이 노출된 형태가 된다. 참고로, 종래기술에서는 텅스텐플러그의 상부 표면만이 노출되었고, 콘택홀 내부로 텅스텐플러그의 상부 표면이 일정 깊이 손실 된 형태이다.
도 3f에 도시된 바와 같이, 돌출 형상의 텅스텐플러그(26B) 상부에 금속막을 증착한 후 패터닝을 진행하여 금속라인(27)을 형성한다. 이때, 금속라인(27)을 위한 금속막은 알루미늄을 사용하며, 다른 물질로 구리(Cu) 또는 텅스텐(W)을 사용할 수도 있다.
상술한 실시예에 따르면, 텅스텐플러그(26B)의 상부를 돌출시키므로써 금속라인(27)과 텅스텐플러그(26B)의 접촉면적을 증가시킬 수 있다. 이로써 전기적 신호의 통로를 넓히게 되며, 저항을 감소시키며, 파티클 및 오염물이 콘택홀 내부로 유입되지 못하기 때문에 금속라인과 텅스텐플러그간의 안정적인 연결이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 플러그 형성시 과도식각이 수반되는 에치백을 진행하는 모든 반도체소자의 플러그 형성시에 적용이 가능하고, 또한 플러그 물질이 텅스텐을 제외한 나머지 물질로 사용되는 경우(폴리실리콘 등)에도 적용이 가능하다.
상술한 본 발명은 하드마스크패턴과 텅스텐플러그간 선택비 조절을 통해 텅 스텐플러그를 돌출시키므로써 금속라인과 텅스텐플러그의 접촉면적을 증가시킬 수 있는 효과가 있다.

Claims (12)

  1. 기판 상부에 층간절연막을 형성하는 단계;
    질화막계열의 하드마스크패턴을 이용한 상기 층간절연막의 식각을 통해 콘택홀을 형성하는 단계;
    상기 콘택홀을 채울때까지 전면에 텅스텐막을 형성하는 단계;
    상기 텅스텐막을 에치백 및 과도식각의 순서로 식각하여 상기 콘택홀에 플러그를 형성하는 단계;
    C4F6 가스, SF6 가스 및 Cl2 가스를 혼합하여 잔류하는 상기 하드마스크패턴을 제거하면서 상기 플러그의 상부를 돌출시키는 단계; 및
    상기 상부가 돌출된 플러그 상에 금속라인을 형성하는 단계
    를 포함하는 반도체소자의 제조 방법.
  2. 제1항에 있어서,
    상기 잔류하는 하드마스크패턴 제거시,
    상기 하드마스크패턴이 상기 플러그보다 더 빠르게 식각되도록 하는 식각선택비로 진행하는 반도체소자의 제조 방법.
  3. 제2항에 있어서,
    상기 식각선택비는, 상기 하드마스크패턴이 상기 플러그보다 2∼3배 더 빠르게 식각되는 식각선택비를 사용하는 반도체소자의 제조 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 C4F6 가스는 20∼80sccm의 유량을 사용하고, 상기 SF6 가스는 10∼20sccm의 유량을 사용하며, 상기 Cl2 가스는 50∼150sccm의 유량을 사용하는 반도체소자의 제조 방법.
  7. 기판 상부에 층간절연막을 형성하는 단계;
    폴리실리콘하드마스크패턴을 이용한 상기 층간절연막의 식각을 통해 콘택홀을 형성하는 단계;
    상기 콘택홀을 채울때까지 전면에 텅스텐막을 형성하는 단계;
    상기 텅스텐막을 선택적으로 식각하여 상기 콘택홀에 플러그를 형성하는 단계;
    잔류하는 상기 폴리실리콘하드마스크패턴을 제거하면서 상기 플러그의 상부를 돌출시키는 단계; 및
    상기 상부가 돌출된 플러그 상에 금속라인을 형성하는 단계
    를 포함하는 반도체소자의 제조 방법.
  8. 제7항에 있어서,
    상기 잔류하는 하드마스크패턴 제거시,
    식각가스로서 HBr 가스와 Cl2 가스를 혼합하여 식각을 진행하는 반도체소자의 제조 방법.
  9. 제8항에 있어서,
    상기 HBr 가스는 100∼300sccm의 유량을 사용하고, 상기 Cl2 가스는 10∼50sccm의 유량을 사용하는 반도체소자의 제조 방법.
  10. 제7항에 있어서,
    상기 플러그를 형성하는 단계는,
    상기 텅스텐막을 에치백 및 과도식각의 순서로 식각하는 반도체소자의 제조 방법.
  11. 제10항에 있어서,
    상기 과도식각은 30%로 진행하는 반도체소자의 제조 방법.
  12. 제7항에 있어서,
    상기 콘택홀이 형성된 이후의 폴리실리콘하드마스크패턴은, 200Å∼500Å 두께인 반도체소자의 제조 방법.
KR1020060087560A 2006-09-11 2006-09-11 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 KR100815186B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060087560A KR100815186B1 (ko) 2006-09-11 2006-09-11 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
US11/617,688 US7615494B2 (en) 2006-09-11 2006-12-28 Method for fabricating semiconductor device including plug
CNB2006101564308A CN100539073C (zh) 2006-09-11 2006-12-31 制造包括栓塞的半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060087560A KR100815186B1 (ko) 2006-09-11 2006-09-11 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080023540A KR20080023540A (ko) 2008-03-14
KR100815186B1 true KR100815186B1 (ko) 2008-03-19

Family

ID=39170255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060087560A KR100815186B1 (ko) 2006-09-11 2006-09-11 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법

Country Status (3)

Country Link
US (1) US7615494B2 (ko)
KR (1) KR100815186B1 (ko)
CN (1) CN100539073C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121858B1 (ko) * 2010-04-27 2012-03-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101124302B1 (ko) * 2010-03-25 2012-03-27 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021974B2 (en) * 2009-01-09 2011-09-20 Internatioanl Business Machines Corporation Structure and method for back end of the line integration
KR20140062669A (ko) 2012-11-14 2014-05-26 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
US10727122B2 (en) 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
KR20200085111A (ko) 2019-01-04 2020-07-14 삼성전자주식회사 반도체 장치
KR20210009785A (ko) 2019-07-18 2021-01-27 삼성전자주식회사 반도체 장치
KR20210042222A (ko) 2019-10-08 2021-04-19 삼성전자주식회사 반도체 소자
US11177163B2 (en) * 2020-03-17 2021-11-16 International Business Machines Corporation Top via structure with enlarged contact area with upper metallization level
CN113517289B (zh) * 2020-04-10 2024-02-09 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335757A (ja) * 1994-06-06 1995-12-22 Sony Corp 半導体装置およびその製造方法
JPH0823092A (ja) * 1994-07-06 1996-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20000045358A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
KR20020086100A (ko) * 2001-05-11 2002-11-18 아남반도체 주식회사 다층 배선의 콘택 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2630588A1 (fr) 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
TW392324B (en) * 1998-01-23 2000-06-01 United Microelectronics Corp Dual damascene process
KR100292938B1 (ko) * 1998-07-16 2001-07-12 윤종용 고집적디램셀커패시터및그의제조방법
US6268264B1 (en) * 1998-12-04 2001-07-31 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation
KR100322536B1 (ko) * 1999-06-29 2002-03-18 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR100327341B1 (ko) * 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
US6579809B1 (en) * 2002-05-16 2003-06-17 Advanced Micro Devices, Inc. In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric
US6596640B1 (en) * 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
CN1231950C (zh) 2002-09-25 2005-12-14 茂德科技股份有限公司 形成接触孔的方法
KR100714899B1 (ko) * 2005-07-14 2007-05-04 삼성전자주식회사 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335757A (ja) * 1994-06-06 1995-12-22 Sony Corp 半導体装置およびその製造方法
JPH0823092A (ja) * 1994-07-06 1996-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20000045358A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
KR20020086100A (ko) * 2001-05-11 2002-11-18 아남반도체 주식회사 다층 배선의 콘택 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124302B1 (ko) * 2010-03-25 2012-03-27 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101121858B1 (ko) * 2010-04-27 2012-03-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20080064221A1 (en) 2008-03-13
CN100539073C (zh) 2009-09-09
US7615494B2 (en) 2009-11-10
KR20080023540A (ko) 2008-03-14
CN101145541A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
KR100815186B1 (ko) 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
KR100568425B1 (ko) 플래시 소자의 비트라인 형성 방법
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
JPH05283362A (ja) 多層配線の形成方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US7772112B2 (en) Method of manufacturing a semiconductor device
KR100297966B1 (ko) 다층 배선구조를 형성하는 방법
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
US20080122107A1 (en) Poly silicon hard mask
JP5234047B2 (ja) 半導体装置の製造方法
KR100945995B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2007189054A (ja) 半導体装置の製造方法
KR100504548B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100548570B1 (ko) 반도체소자의 금속배선 형성방법
KR100191708B1 (ko) 반도체 소자의 금속 배선 형성방법
US11710637B2 (en) Patterning method
KR100835506B1 (ko) 반도체소자의 제조방법
KR20090080281A (ko) 반도체 소자의 제조 방법
KR100685592B1 (ko) 반도체 소자의 플러그 형성 방법
KR100673772B1 (ko) 절연막 스페이서를 이용한 비트라인 콘택 플러그 형성 방법
KR100386454B1 (ko) 반도체 소자의 제조 방법
KR100689676B1 (ko) 반도체메모리장치의 제조 방법
KR100606538B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100606539B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee