KR100714899B1 - 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법 - Google Patents

스토리지 노드들을 갖는 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100714899B1
KR100714899B1 KR1020050063874A KR20050063874A KR100714899B1 KR 100714899 B1 KR100714899 B1 KR 100714899B1 KR 1020050063874 A KR1020050063874 A KR 1020050063874A KR 20050063874 A KR20050063874 A KR 20050063874A KR 100714899 B1 KR100714899 B1 KR 100714899B1
Authority
KR
South Korea
Prior art keywords
layer
contact plug
buried contact
insulating layer
buffer conductive
Prior art date
Application number
KR1020050063874A
Other languages
English (en)
Other versions
KR20070008974A (ko
Inventor
윤철주
이강윤
남인호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050063874A priority Critical patent/KR100714899B1/ko
Priority to US11/457,726 priority patent/US7691719B2/en
Publication of KR20070008974A publication Critical patent/KR20070008974A/ko
Application granted granted Critical
Publication of KR100714899B1 publication Critical patent/KR100714899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

본 발명은 스토리지 노드를 갖는 반도체 소자 및 그 제조방법에 관해 개시한다. 개시된 본 발명의 반도체소자는 반도체기판 상에 차례로 적층된 하부절연막 및 상부절연막을 구비한다. 상기 하부절연막 내에 상기 기판의 소정영역과 접촉하며, 상부가 상기 하부절연막으로부터 상대적으로 돌출된 매립 콘택 플러그가 배치된다. 상기 매립 콘택 플러그의 적어도 일부위를 덮으며, 상기 하부절연막 상에서 상기 매립 콘택 플러그보다 더 넓은 면적을 갖도록 일방향으로 연장되고, 상부가 상기 상부절연막으로부터 상대적으로 돌출된 버퍼도전막 패턴이 배치된다. 상기 버퍼도전막 패턴 및 상부절연막 상에 식각저지막이 배치된다. 상기 식각저지막을 관통하여 상기 버퍼도전막 패턴의 상면에 스토리지 노드가 배치된다.
상술한 본 발명에 따르면, 몰드 산화막 제거를 위한 습식 공정에서 습식 식각액의 침투 경로가 완전 차단된다. 따라서, 습식 식각액의 침투로 인해 절연막이 식각되는 현상을 방지할 수 있다. 또한, 버퍼도전막 패턴들은 상부가 돌출된 매립 콘택 플러그 구조 위에 형성됨으로써, 버퍼도전막 패턴은 매립 콘택 플러그과의 접촉면적이 증가되어 이들 간의 결합력이 커지게 된다.

Description

스토리지 노드들을 갖는 반도체 소자 및 그 제조방법{semiconductor device having storage nodes and fabrication method thereof}
도 1a 내지 도 1e는 종래기술에 따른 스토리지 노드들을 갖는 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2는 종래기술에 따른 문제점을 설명하기 위한 도면으로서, 도 1e의 A부분 확대도.
도 3은 본 발명의 일 실시예에 따른 스토리지 노드들을 갖는 반도체 소자를 설명하기 위한 단면도.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 스토리지 노드들을 갖는 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 5a 및 도 5d는 매립 콘택 플러그 및 버퍼도전막 패턴을 일체형으로 제작한 것을 보인 공정별 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 스토리지 노드들을 갖는 반도체 소자를 설명하기 위한 단면도.
도 7a 내지 도 7f는 본 발명의 다른 실시예에 따른 스토리지 노드들을 갖는 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 스토리지 노드들을 갖는 반도체소자 및 그 제조방법에 관한 것이다.
최근 반도체 장치가 고집적화되어 감에 따라, 디자인 룰(Design Rule)이 점점 축소되고, 공정의 여유도도 점차로 줄어들고 있다. 특히 DRAM(Dynamic Random Access Memory)의 경우, 기가(Giga) 비트 수준의 제품으로 연구가 진행되어 감에 따라 제조공정에서 디자인 룰이나 공정의 여유도가 차지하는 비중이 점차로 증가되고, 결과적으로 소자의 동작 특성에도 영향을 미치고 있다. 특히, DRAM에 사용되는 캐패시터는 데이터의 정상적인 입출력이나 리프레시(refresh) 특성의 확보를 위해 제한된 면적에 일정 용량 이상의 캐패시턴스(capacitance)를 확보해야만 한다. 따라서, 일정 수준 이상의 캐패시턴스를 확보하기 위하여 트렌치(trench)형, 적층(stack)형, 또는 상기 2가지를 적절히 조합한 조합형 등 여러 가지 구조의 캐패시터가 제안된 바 있다. 그러나, 상기와 같은 스토리지 노드의 구조개선을 통하여 캐패시터 용량을 증가시키고자 하는 시도에도 불구하고, 디자인 룰(design rule)의 한계 및 복잡한 공정상의 문제점 등으로 집적도가 더욱 증가되는 차세대 디바이스 개발에 대해 제한을 받게 되었고, 이러한 문제점을 극복하는 새로운 캐패시터 구조에 대한 개발이 요청되었다. 이러한 요구에 부응하여 스토리지 노드 자체의 구조 개선에만 의존하지 않고, 비트라인(bit line)을 형성한 후에 스토리지 노드를 형성하는 COB(Capacitor Over Bitline) 구조가 제안되어 사용되고 있다.
도 1a 내지 도 1e는 종래 스토리지 노드의 제조방법을 설명하기 위한 공정별 단면도이다. 도 1a 내지 도 1e를 참고로 하여 상술한 COB구조를 갖는 종래 스토리지 노드의 제조방법에 대해 좀 더 상세하게 설명하면 다음과 같다.
도 1a에 도시된 바와 같이, 먼저, 트랜지스터(미도시) 및 비트라인(미도시) 등 소정의 하부구조가 구비된 반도체기판(1)을 제공한다. 기판(1) 위에 하부절연막(3)을 형성한다. 상기 하부절연막(3)을 패터닝하여 기판(1)의 소정영역을 노출하는 제 1콘택홀들(4)을 형성한다. 상기 제 1콘택홀들(4)을 채우는 매립 콘택 플러그들(5)을 형성한다. 상기 매립 콘택 플러그들(5)을 갖는 기판 상에 상부절연막(7)을 형성하고 이를 식각하여 매립 콘택 플러그들(5)을 노출하고 매립 콘택 플러그들(5)보다 더 넓은 면적을 갖도록 일방향으로 연장된 형태의 제 2콘택홀들(8)을 형성한다. 상기 제 2콘택홀들(8)을 가진 기판 위에 버퍼도전막(9)을 형성한다.
도 1b에 도시된 바와 같이, 상부절연막(7) 표면이 노출되는 시점까지 상기 버퍼도전막을 식각하여 제 2콘택홀들(8)을 채우는 버퍼도전막 패턴들(9a)을 형성한다. 상기 버퍼도전막 식각 공정은 에치백(etch back) 또는 씨엠피(CMP:Chemical Mechanical Polishing) 방법을 이용한다. 상기 버퍼도전막 패턴들(115b)은 매립 콘택 플러그(5)와 이후 제작될 스토리지 노드 간의 콘택 불량을 방지하기 위한 것이다.
도 1c에 도시된 바와 같이, 버퍼도전막 패턴들(9a)을 갖는 기판 상에 식각저지막(11) 및 몰드 산화막(13)을 차례로 형성한다. 상기 식각저지막(11)은 실리콘 질화막으로 형성한다. 상기 몰드 산화막(13)은 실리콘 산화막으로 형성한다. 상기 몰드 산화막(13) 및 상기 식각저지막(11)을 차례로 패터닝하여 상기 버퍼도전막 패턴들(9a)을 노출하는 스토리지 노드홀들(14)을 형성한다.
도 1d에 도시된 바와 같이, 상기 스토리지 노드홀들(14)을 갖는 반도체기판 상에 콘포말한 스토리지 노드막(15)을 형성한다. 상기 스토리지 노드막(15)은 다결정 실리콘막으로 형성할 수 있다.
도 1e에 도시된 바와 같이, 상기 몰드 산화막이 노출되는 시점까지 상기 스토리지 노드막을 에치백(etch back)하여 실린더형 스토리지 노드들(15a)을 분리한다. 식각 후 잔류된 몰드 산화막을 제거한다. 몰드 산화막 제거는 습식 식각 방법으로 진행한다. 실리콘 산화막 재질인 몰드 산화막에 대한 습식식각 공정에서는 식각액으로는 희석화된 불화수소(Diluted HF, DHF) 또는 버퍼 산화막 식각제(Buffered Oxide Etchants, 이하, BOE라 칭함)를 일반적으로 사용한다. 이러한 식각액 중, 특히 실리콘 산화막의 식각율이 500(Å/분) 이하인 식각액은 랄(LAL:Low Advaced Low)이라고 불린다. 상기 랄은 LAL 500과 LAL 200 등의 종류가 있는데, 이것은 LAL의 식각율이 각각 500(Å/분)과 200(Å/분)인 것을 나타낸다. 몰드 산화막 제거를 위한 식각액으로는 LAL500 또는 LAL200 중 어느 하나를 사용한다.
도 2는 종래기술에 따른 문제점을 설명하기 위한 도면으로서, 도 1e의 A부분 확대도이다.
그러나, 도 2에 도시된 바와 같이, 몰드 산화막 및 식각저지막을 식각하는 과정에서 스토리지 노드홀들 바닥면 및 하부 측면에는 식각 부산물(17)이 다량 존재하게 된다. 이런 경우, 후속의 잔류된 몰드 산화막 제거를 위한 습식 식각 공정 시, 식각액이 스토리지 노드홀들에 침투하게 되면, 상기 식각 부산물(17)이 케미컬 패스(chemical path)로 작용하게 되어 식각저지막 하부의 상부절연막, 하부절연막, 심하게는 기판의 비트라인 또는 트랜지스터를 에워싸는 절연막까지도 식각하게 된다.(도면부호 a부위 참조) 그 결과, 식각 현상이 발생된 부위에는 식각저지막이 함몰되는 현상이 발생되며, 상기 절연막들의 식각으로 인해 스토리지 노드들이 떨어져 나가거나 쓰러지게 된다. 따라서, 제품의 수율을 하락시키는 결과를 초래한다. 물론, 스토리지 노드홀을 형성하고 나서, 식각 부산물을 제거하는 세정공정을 별도로 진행할 수 있다. 그러나, 상기 식각 부산물을 완전히 제거하기 위해서는 세정공정 시간을 충분히 길게 가져 가야 한다. 이런 경우, 식각 부산물은 제거될지라도 몰드 산화막이 식각될 우려가 있으므로 바람직하지 못하다.
따라서, 스토리지 노드홀들 내부에서 식각저지막과 스토리지 노드들 사이에 식각 부산물이 다량 존재하더라도, 후속 몰드 산화막 제거를 위한 습식 식각 공정에서 발생하는 스토리지 노드들에 대한 손상을 최대한 줄일 수 있는 캐패시터 및 그 제조방법에 대한 연구가 요구된다.
상기 문제점을 해결하고자, 본 발명의 목적은 몰드 산화막 제거를 위한 습식 식각 공정에서 식각액 침투로 인한 스토리지 노드의 손상을 방지할 수 있는 반도체 소자 및 그 제조방법을 제공하려는 것이다.
따라서, 상기 목적을 달성하고자, 본 발명에 따른 반도체 소자는 반도체기판 상에 차례로 적층된 하부절연막 및 상부절연막을 구비한다. 상기 하부절연막 내에 상기 기판의 소정영역과 접촉하며, 상부가 상기 하부절연막으로부터 상대적으로 돌출된 매립 콘택 플러그가 배치된다. 상기 매립 콘택 플러그의 적어도 일부위를 덮으며, 상기 하부절연막 상에서 상기 매립 콘택 플러그보다 더 넓은 면적을 갖도록 일방향으로 연장되고, 상부가 상기 상부절연막으로부터 상대적으로 돌출된 버퍼도전막 패턴이 배치된다. 상기 버퍼도전막 패턴 및 상부절연막 상에 식각저지막이 배치된다. 상기 식각저지막을 관통하여 상기 버퍼도전막 패턴의 상면에 스토리지 노드가 배치된다.
본 발명의 몇몇 실시예들에서, 상기 버퍼도전막 패턴의 상부는 상기 상부절연막으로부터 300∼2000Å두께로 돌출될 수 있다.
다른 실시예들에서, 상기 매립 콘택 플러그의 상부는 상기 하부절연막으로부터 300∼2000Å두께로 돌출될 수 있다.
또 다른 실시예들에서, 상기 식각저지막은 실리콘 질화막일 수 있다.
또 다른 실시예들에서, 상기 스토리지 노드는 다결정 실리콘막 및 금속막 중 어느 하나일 수 있다.
본 발명의 실시예들에 따른 반도체 소자의 제조방법은 반도체기판 상에 하부절연막을 형성하는 것을 포함한다. 상기 하부절연막 내에 상기 기판의 소정영역과 접촉하는 매립 콘택 플러그를 형성한다. 상기 하부절연막을 선택 식각하여 상기 매립 콘택 플러그의 상부를 상대적으로 돌출시킨다. 상기 돌출된 매립 콘택 플러그를 갖는 기판 상에 상부절연막을 형성한다. 상기 상부절연막 내에 상기 돌출된 매립 콘택 플러그의 적어도 일부위를 덮으며, 상기 하부절연막 상에서 상기 매립 콘택 플러그보다 더 넓은 면적을 갖도록 일방향으로 연장된 버퍼도전막 패턴을 형성한다. 상기 상부절연막을 선택 식각하여 상기 버퍼도전막 패턴을 상대적으로 돌출시킨다. 상기 상부절연막 및 상기 돌출된 버퍼도전막 패턴 상에 식각저지막 및 몰드 산화막을 차례로 형성한다. 상기 몰드산화막 및 식각저지막을 패터닝하여 상기 버퍼도전막 패턴의 상면을 노출시키는 스토리지 노드홀을 형성한다. 상기 스토리지 노드홀 내에 스토리지 노드를 형성한다.
본 발명의 몇몇 실시예들에서, 상기 상부절연막을 선택 식각하는 것은 상기 상부절연막으로부터 상기 버퍼도전막 패턴의 상부가 300∼2000Å두께로 돌출하도록 진행할 수 있다.
다른 실시예들에서, 상기 하부 및 상부절연막을 선택 식각하는 것은 플루오르를 함유한 식각액을 이용할 수 있다.
또 다른 실시예들에서, 상기 버퍼도전막 패턴은 1500∼2500Å 두께로 형성할 수 있다.
또 다른 실시예들에서, 상기 하부절연막을 선택 식각하는 것은 상기 하부절연막으로부터 상기 매립 콘택 플러그의 상부가 1500∼2500Å 두께로 돌출하도록 진행할 수 있다.
또 다른 실시예들에서, 상기 식각저지막은 실리콘 질화막일 수 있다.
또 다른 실시예들에서, 상기 스토리지 노드는 다결정 실리콘막 및 금속막 중 어느 하나로 형성할 수 있다.
또 다른 실시예들에서, 상기 스토리지 노드를 형성한 후에, 상기 잔류된 몰드 산화막을 제거할 수 있다. 상기 몰드 산화막 제거는 습식 식각으로 진행할 수 있다. 상기 습식 식각은 HF 및 BOE 중 어느 하나의 식각액을 이용할 수 있다.
본 발명에 다른 실시예들에 따른 반도체 소자의 제조방법은 반도체기판 상에 하부절연막을 형성하는 것을 포함한다. 상기 하부절연막 내에 상기 기판의 소정영역과 접촉하는 매립 콘택 플러그를 형성한다. 상기 매립 콘택 플러그를 갖는 기판 상에 상부절연막을 형성한다. 상기 상부절연막 내에 상기 매립 콘택 플러그의 적어도 일부위를 노출시키며, 상기 하부절연막 상에서 상기 매립 콘택 플러그보다 더 넓은 면적을 갖도록 일방향으로 연장된 트렌치를 형성한다. 상기 트렌치를 갖는 기판 상에 도전막을 형성한다. 상기 도전막을 에치백하여 상기 트렌치 내에 버퍼도전막 패턴을 형성한다. 상기 에치백 공정과 인-시튜(in-situ) 공정으로 상기 상부절연막을 건식 식각하여 상기 버퍼도전막 패턴을 상대적으로 돌출시킨다. 상기 상부절연막 및 상기 돌출된 버퍼도전막 패턴 상에 식각저지막 및 몰드 산화막을 차례로 형성한다. 상기 몰드산화막 및 식각저지막을 패터닝하여 상기 버퍼도전막 패턴의 상면을 노출시키는 스토리지 노드홀을 형성한다. 상기 스토리지 노드홀 내에 스토리지 노드를 형성한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
(실시예)
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 막 및 영역의 길이, 두께 등은 설명의 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타 낸다.
도 3은 본 발명의 일 실시예에 따른 스토리지 노드들을 가진 반도체 소자를 설명하기 위한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자는 반도체기판(21) 상에 배치된 층간절연막(26); 층간절연막(26) 내에 기판(21)의 소정영역과 접촉하도록 배치되되, 상부가 상기 층간절연막(26)으로부터 상대적으로 돌출된 도전성 패드(P); 도전성 패드(P) 및 층간절연막(26) 상에 배치된 식각저지막(31);및 식각저지막(31)을 관통하여 도전성 패드(P)의 상면에 배치된 스토리지 노드(35a)를 포함하여 구성된다.
상기 도전성 패드(P)의 상부는 상기 층간절연막(26)으로부터 300∼2000Å두께로 돌출된다.
상기 층간절연막(26)은 하부절연막(23)과 상부절연막(27a)가 차례로 적층된 구조를 가진다. 상기 도전성 패드(P)는 하부절연막(23) 내에 기판(21)의 소정영역과 접촉하도록 배치된 매립 콘택 플러그(25);및 매립 콘택 플러그(25)의 적어도 일부위를 덮으며, 하부절연막(23) 상에서 매립 콘택 플러그(25)보다 더 넓은 면적을 갖도록 일방향으로 연장되고, 상부가 상부절연막으로부터 상대적으로 돌출된 버퍼도전막 패턴(29a)을 포함한다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 또한, 도 5a 및 도 5d는 매립 콘택 플러그 및 버퍼도전막 패턴을 일체형으로 제작한 것을 보인 공정별 단면 도이다.
먼저, 도 4a 내지 도 4e를 참고로 하여 상기 구성을 가진 반도체 소자를 제조하는 방법에 대해 알아본다.
도 4a에 도시된 바와 같이, 트랜지스터(미도시), 비트라인(미도시) 등 소정의 하부구조를 가진 반도체기판(21)을 제공한다. 반도체기판(21) 위에 하부절연막(23)을 형성한다. 상기 하부절연막(23)을 패터닝하여 기판(21)의 소정영역을 노출하는 제 1콘택홀들(24)을 형성한다. 도면에 도시되지 않았지만, 제 1콘택홀들(24) 측벽에 절연 스페이서를 형성한다. 상기 제 1콘택홀들(24)을 채우는 매립 콘택 플러그들(25)을 형성한다. 상기 매립 콘택 플러그들(25)은 다결정 실리콘막으로 형성한다. 상기 매립 콘택 플러그들(25)을 갖는 기판 상에 상부절연막(27)을 형성한다. 상기 상부절연막(27)을 패터닝하여 매립 콘택 플러그들(25)을 노출하며 매립 콘택 플러그들(25)보다 더 넓은 면적을 갖도록 일방향으로 연장된 형태의 제 2콘택홀들(28)을 형성한다. 상기 제 2콘택홀들(28)을 갖는 기판에 버퍼도전막(29)을 형성한다. 상기 버퍼도전막(29)은 매립 콘택 플러그들(25)과 동일한 재질로 형성한다.
도 4b에 도시된 바와 같이, 상부절연막이 노출되는 시점까지 버퍼도전막을 식각하여 제 2콘택홀들을 채우는 버퍼도전막 패턴들(29a)을 형성한다. 상기 버퍼도전막 식각 공정은 에치백 또는 씨엠피 방법을 이용한다. 상기 버퍼도전막 패턴들(29a)은 1500∼2500Å두께로 형성한다. 상기 상부절연막을 오버 식각(over etch)하여 버퍼도전막 패턴들(29a)의 상부를 상대적으로 300∼1500Å두께(Ⅰ) 만큼 돌출시킨다. 이때, 버퍼도전막 식각 공정과 상부절연막의 오버 식각 공정을 인-시튜(in- situ)로 진행할 수도 있다. 한편, 도 4b에서 미설명된 도면부호 27a는 오버 식각된 상부절연막을 나타낸 것이다. 점선표시는 오버 식각 전 상부절연막을 나타낸 것이다.
도 4c에 도시된 바와 같이, 버퍼도전막 패턴들(29a)을 갖는 기판 상에 식각저지막(31) 및 몰드 산화막(33)을 차례로 형성한다. 이때, 상기 식각저지막(31)은 실리콘 질화막으로 형성한다. 상기 몰드 산화막(33)은 실리콘 산화막으로 형성한다. 상기 식각저지막(31)은 500∼600Å 두께로, 그리고 상기 몰드 산화막(33)은 15000∼20000Å 두께로 형성한다. 상기 몰드 산화막(33) 및 상기 식각저지막(31)을 차례로 패터닝하여 상기 버퍼도전막 패턴들(29a)의 상부 표면을 노출하는 스토리지 노드홀들(34)을 형성한다. 이때, 상기 버퍼도전막 패턴들(29a)의 측면은 식각저지막(31)에 의해 둘러싸여 있다.
도 4d에 도시된 바와 같이, 상기 스토리지 노드홀들(34)을 갖는 반도체기판 상에 콘포말한 스토리지 노드막(35)을 형성한다. 상기 스토리지 노드막(35)은 다결정 실리콘막으로 형성할 수 있다.
도 4e에 도시된 바와 같이, 상기 몰드 산화막이 노출되는 시점까지 상기 스토리지 노드막을 에치백 또는 씨엠피하여 실린더형 스토리지 노드들(35a)을 분리한다. 식각 후 잔류된 몰드 산화막을 제거한다. 이때, 잔류된 몰드 산화막 제거는 습식 식각 방법으로 진행한다. 식각액으로는 HF 또는 BOE를 이용한다.
한편, 상기 매립 콘택 플러그들(25) 및 버퍼도전막 패턴들(29a) 형성은 상술한 방법 외에도, 일체형으로 제작할 수도 있다. 매립 콘택 플러그들 및 버퍼도전막 패턴들을 일체형으로 제작하는 방법에 대해 도 5a 및 도 5d를 참고로 하여 상세하게 설명하면 다음과 같다.
도 5a에 도시된 바와 같이, 매립 콘택 플러그영역(a) 및 상기 매립 콘택 플러그영역(a)보다 더 넓은 면적을 갖도록 일방향으로 확장된 형태를 갖는 버퍼도전막 패턴영역(b)이 각각 구비된 반도체기판(21)을 제공한다. 상기 기판(21) 위에 하부절연막(23) 및 상부절연막(27)을 차례로 형성한다. 상기 상부절연막(27) 위에 감광막을 도포하고 노광 및 현상하여 버퍼도전막 패턴영역(b)을 노출시키는 제 1감광막패턴(PR1)을 형성한다.
도 5b에 도시된 바와 같이, 제 1감광막패턴을 마스크로 상기 상부절연막을 식각하여 버퍼도전막 패턴영역(b)에 해당하는 하부절연막(23)을 노출하는 트렌치들(T)을 형성한다. 상기 제 1감광막패턴을 제거한다. 상기 트렌치들(T)을 가진 기판 상에 감광막을 도포하고 노광 및 현상하여 상기 매립 콘택 플러그영역(a)을 노출하는 제 2감광막패턴(PR2)을 형성한다.
도 5c에 도시된 바와 같이, 제 2감광막패턴을 마스크로 상기 하부절연막을 식각하여 상기 버퍼도전막 패턴영역(b) 및 상기 매립 콘택 플러그영역(a)을 동시에 노출하는 비아홀들(H)을 형성한다. 상기 제 2감광막패턴을 제거한다. 도면에 도시되지 않았지만, 비아홀들(H) 측벽에 절연 스페이서를 형성할 수도 있다.
도 5d에 도시된 바와 같이, 상기 비아홀들(H) 및 트렌치들(T)을 채우는 도전막 패턴들(30)을 형성한다. 상기 도전막 패턴들(30)은 도 4b의 매립 콘택 플러그들(25) 및 버퍼도전막 패턴들(29a)이 일체형으로 패터닝된 것이다. 상기 도전막 패턴 들(30)은 다결정 실리콘막 또는 금속막으로 형성한다. 이후, 본 발명에 따른 제 1실시예와 동일하게, 상기 상부절연막을 오버 식각하여 도전막 패턴들(29a)의 상부를 상대적으로 돌출시킨다. 상기 도전막 패턴들(29a) 형성을 위한 식각 공정과 상부절연막의 오버 식각 공정은 인-시튜로 진행할 수도 있다. 도 5d에서 점선표시는 최초 상부절연막 두께를 나타낸 것이고, 미설명된 도면부호 27a는 오버 식각 후 잔류된 상부절연막을 나타낸 것이다.
상술한 바와 같이, 본 발명의 일 실시예에서는, 종래 기술과 달리, 상부절연막을 오버 식각하여 버퍼도전막 패턴의 상부를 상대적으로 돌출시키고, 상기 식각 후 잔류된 상부절연막 상에 상부가 돌출된 버퍼도전막 패턴의 측면을 감싸도록 식각저지막을 형성한다. 따라서, 몰드 산화막 및 식각저지막을 식각하는 과정에서 스토리지 노드홀들 바닥면 및 하부 측면에 다량의 식각 부산물이 존재하게 되더라도, 식각 부산물이 식각저지막과 버퍼도전막 패턴으로 둘러싸여 있기 때문에, 상기 식각부산물이 후속의 몰드 산화막 제거를 위한 습식 식각 공정 시에 케미컬 패스로 작용하는 것이 미연에 방지된다. 그 결과, 식각액이 식각저지막 하부의 상부절연막 및 상기 상부절연막을 통해 그 하부로 침투될 우려가 없다. 따라서, 식각된 절연막 부위에서 식각저지막이 함몰되는 현상을 방지한다. 또한, 스토리지 노드들이 떨어져 나가거나 쓰러지는 현상이 방지된다.
도 6은 본 발명의 다른 실시예에 따른 스토리지 노드들을 가진 반도체 소자 를 설명하기 위한 단면도이다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 소자는 반 도체기판(41) 상에 배치된 층간절연막(46); 층간절연막(46) 내에 기판(41)의 소정영역과 접촉하도록 배치되되, 상부가 상기 층간절연막(46)으로부터 상대적으로 돌출된 도전성 패드(P1); 도전성 패드(P1) 및 층간절연막(46) 상에 배치된 식각저지막(41);및 식각저지막(41)을 관통하여 도전성 패드(P1)의 상면에 배치된 스토리지 노드(45a)를 포함하여 구성된다.
상기 도전성 패드(P1)의 상부는 상기 층간절연막(46)으로부터 300∼2000Å두께로 돌출된다.
상기 층간절연막(46)은 하부절연막(43)과 상부절연막(47a)가 차례로 적층된 구조를 가진다. 상기 도전성 패드(P1)는 하부절연막(43) 내에 기판(41)의 소정영역과 접촉하도록 배치되되, 상부가 하부절연막(43)으로부터 상대적으로 돌출된 매립 콘택 플러그(45);및 상기 돌출된 매립 콘택 플러그(45)의 적어도 일부위를 덮으며, 하부절연막(43) 상에서 매립 콘택 플러그(45)보다 더 넓은 면적을 갖도록 일방향으로 연장되고, 상부가 상부절연막으로부터 상대적으로 돌출된 버퍼도전막 패턴(49a)을 포함한다.
도 7a 내지 도 7f는 본 발명의 다른 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정별 단면도이다. 도 7a 내지 도 7f를 참고로 하여 상술한 반도체 소자를 제조하는 방법에 대해 알아본다.
도 7a에 도시된 바와 같이, 반도체기판(41) 위에 하부절연막(43)을 형성한다. 상기 하부절연막(43)을 패터닝하여 기판(41)의 소정영역과 접촉하는 제 1콘택홀들(44)을 형성한다. 상기 제 1콘택홀들(44)을 채우는 매립 콘택 플러그들(45)을 형성한다. 매립 콘택 플러그들(45)의 재질로는 다결정 실리콘막을 이용한다.
도 7b에 도시된 바와 같이, 하부절연막을 오버 식각하여 매립 콘택 플러그들(45)의 상부를 300∼1500Å두께(Ⅱ) 만큼 돌출시킨다. 상기 상부가 돌출된 매립 콘택 플러그들(45)을 갖는 기판 상에 상부절연막(47)을 형성한다. 상기 상부절연막(47)을 패터닝하여 제 2콘택홀들(48)을 형성한다. 상기 제 2콘택홀들(48)은 매립 콘택 플러그들(45)을 노출하며 매립 콘택 플러그들(45)보다 더 넓은 면적을 갖도록 일방향으로 연장된 형태를 갖도록 패터닝된다. 상기 제 2콘택홀들(48)을 갖는 기판에 버퍼도전막(49)을 형성한다. 상기 버퍼도전막(49)은 매립 콘택 플러그들(45)과 동일 재질로 형성한다. 한편, 도 7b에서 미설명된 도면부호 43a는 식각 공정 후 잔류된 하부절연막을 나타낸 것이다.
도 7c에 도시된 바와 같이, 상부절연막이 노출되는 시점까지 버퍼도전막을 식각하여 제 2콘택홀들(48)을 채우는 버퍼도전막 패턴들(49a)을 형성한다. 상기 버퍼도전막 패턴들(49a)은 1500∼2500Å두께로 형성한다. 상기 버퍼도전막 패턴들(49a)은 상기 매립 콘택 플러그(45)와 접촉하는 부분과 상기 하부절연막(43a)과 접촉하는 부분 간에 단차가 발생하게 된다. 즉, 버퍼도전막 패턴들(49a) 표면에는 굴곡이 형성된다. 그 결과, 버퍼도전막 패턴들(49a)과 이후에 형성될 스토리지 노드 간의 접촉면적이 증가하게 된다. 상기 상부절연막을 오버 식각하여 버퍼도전막 패턴들(49a)의 상부를 300∼1500Å두께(Ⅲ)만큼 돌출시킨다. 이때, 버퍼도전막 식각 공정과 상부절연막의 오버 식각 공정을 인-시튜로 진행할 수도 있다. 한편, 도 7c에서 미설명된 도면부호 47a는 오버 식각된 상부절연막을 나타낸 것이다. 점선표시 는 오버 식각이 진행되기 전 상부절연막을 나타낸 것이다.
도 7d에 도시된 바와 같이, 상기 버퍼도전막 패턴들(49a)을 갖는 기판 상에 식각저지막(51) 및 몰드 산화막(53)을 차례로 형성한다. 상기 식각저지막(51)은 실리콘 질화막으로 형성한다. 상기 몰드 산화막(53)은 실리콘산화막으로 형성한다. 상기 식각저지막(51)은 500∼600Å 두께로, 그리고 상기 몰드 산화막(53)은 15000∼20000Å 두께로 형성한다. 상기 몰드 산화막(53) 및 상기 식각저지막(51)을 차례로 패터닝하여 상기 버퍼도전막 패턴들(49a)의 상부 표면을 노출하는 스토리지 노드홀들(54)을 형성한다. 이때, 상기 버퍼도전막 패턴들(49a)의 측면은 식각저지막(51)에 의해 둘러싸여 있다.
도 7e에 도시된 바와 같이, 상기 스토리지 노드홀들(54)을 갖는 기판 상에 콘포말한 스토리지 노드막(55)을 형성한다. 상기 스토리지 노드막(55)은 다결정 실리콘막으로 형성할 수 있다.
도 7f에 도시된 바와 같이, 상기 몰드 산화막 표면이 노출되는 시점까지 상기 스토리지 노드막을 에치백 또는 씨엠피하여 실린더형 스토리지 노드들(55a)을 분리한다. 식각 후 잔류된 몰드 산화막을 제거한다. 몰드 산화막 제거는 습식 식각 방법으로 진행한다. 식각액으로는 HF 또는 BOE를 이용한다.
본 발명의 다른 실시예에서는, 종래 기술과 달리, 하부절연막 상으로 상부가 상대적으로 돌출되도록 매립 콘택 플러그를 형성하고, 상부절연막 상으로 상부가 상대적으로 돌출되도록 버퍼도전막 패턴을 형성하고, 상기 상부절연막 상에 상기 돌출된 버퍼도전막 패턴의 측면을 감싸도록 식각저지막을 형성한다. 따라서, 몰드 산화막 및 식각저지막을 식각하는 과정에서 스토리지 노드홀들 바닥면 및 하부 측면에 다량의 식각 부산물이 존재하게 되더라도, 식각 부산물이 식각저지막과 버퍼도전막 패턴에 의해 둘러싸여 있으므로, 상기 식각 부산물이 후속의 몰드 산화막 제거를 위한 습식 식각 공정 시에 케미컬 패스로 작용하는 것이 미연에 방지된다. 그 결과, 식각액이 식각저지막 하부의 상부절연막으로 침투될 우려가 없다. 따라서, 스토리지 노드와 버퍼도전막 패턴 간의 부착력 약화로 인한 스토리지 노드들이 떨어져 나가거나 쓰러지는 현상이 방지된다. 또한, 종래 기술과 달리, 버퍼도전막 패턴들은 상부가 돌출된 매립 콘택 플러그 구조 위에 형성됨으로써, 버퍼도전막 패턴은 매립 콘택 플러그과의 접촉면적이 증가되어 이들 간의 결합력이 커지게 된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명에 따르면, 절연막 상으로 상부가 돌출되도록 버퍼도전막 패턴을 형성하고, 상기 절연막 상에 돌출된 버퍼도전막 패턴의 상부 측면을 감싸도록 식각저지막을 형성함으로써, 몰드 산화막 제거를 위한 습식 공정 시에 습식 식각액의 침투 경로가 완전 차단된다. 즉, 본 발명에서는 몰드 산화막 및 식각저지막을 식각하는 과정에서 스토리지 노드홀들 바닥면 및 하부 측면에 다량의 식각 부산물이 존재하게 되더라도, 식각 부산물이 식각저지막과 매립 콘택 플러그로 둘러싸여 있으므로 후속 몰드 산화막 제거를 위한 습식 공정에서 습식 식각액의 침투 경로가 완전 차단된다. 따라서, 습식 식각액의 침투로 인해 절연막이 식각되는 현상을 방지할 수 있다. 그 결과, 스토리지 노드들이 떨어져 나가거나 쓰러지는 현상을 최대한 줄일 수 있으며, 이로써 제품의 수율이 향상된다.

Claims (27)

  1. 반도체기판 상에 차례로 적층된 하부절연막 및 상부절연막;
    상기 하부절연막 내에 상기 기판의 소정영역과 접촉하도록 배치되되, 상부가 상기 하부절연막으로부터 상대적으로 돌출된 매립 콘택 플러그;
    상기 매립 콘택 플러그의 적어도 일부위를 덮으며, 상기 하부절연막 상에서 상기 매립 콘택 플러그보다 더 넓은 면적을 갖도록 일방향으로 연장되고, 상부가 상기 상부절연막으로부터 상대적으로 돌출된 버퍼도전막 패턴;
    상기 버퍼도전막 패턴 및 상부절연막 상에 배치된 식각저지막;및
    상기 식각저지막을 관통하여 상기 버퍼도전막 패턴의 상면에 배치된 스토리지 노드를 포함한 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서, 상기 버퍼도전막 패턴의 상부는 상기 상부절연막으로부터 300∼2000Å두께로 돌출된 것을 특징으로 하는 반도체 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서, 상기 매립 콘택 플러그의 상부는 상기 하부절연막으로부터 300∼2000Å두께로 돌출된 것을 특징으로 하는 반도체 소자.
  9. 제 1항에 있어서, 상기 식각저지막은 실리콘 질화막인 것을 특징으로 하는 반도체소자.
  10. 제 1항에 있어서, 상기 스토리지 노드는 다결정 실리콘막 및 금속막 중 어느 하나인 것을 특징으로 하는 반도체소자.
  11. 반도체기판 상에 하부절연막을 형성하고,
    상기 하부절연막 내에 상기 기판의 소정영역과 접촉하는 매립 콘택 플러그를 형성하고,
    상기 하부절연막을 선택 식각하여 상기 매립 콘택 플러그의 상부를 상대적으로 돌출시키고,
    상기 돌출된 매립 콘택 플러그를 갖는 기판 상에 상부절연막을 형성하고,
    상기 상부절연막 내에 상기 돌출된 매립 콘택 플러그의 적어도 일부위를 덮으며, 상기 하부절연막 상에서 상기 매립 콘택 플러그보다 더 넓은 면적을 갖도록 일방향으로 연장된 버퍼도전막 패턴을 형성하고,
    상기 상부절연막을 선택 식각하여 상기 버퍼도전막 패턴을 상대적으로 돌출시키고,
    상기 상부절연막 및 상기 돌출된 버퍼도전막 패턴 상에 식각저지막 및 몰드 산화막을 차례로 형성하고,
    상기 몰드산화막 및 식각저지막을 패터닝하여 상기 버퍼도전막 패턴의 상면을 노출시키는 스토리지 노드홀을 형성하고,
    상기 스토리지 노드홀 내에 스토리지 노드를 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 11항에 있어서, 상기 상부절연막을 선택 식각하는 것은 상기 상부절연막으로부터 상기 버퍼도전막 패턴의 상부가 300∼2000Å두께로 돌출하도록 진행하는 반도체 소자의 제조방법.
  13. 제 11항에 있어서, 상기 하부 및 상부절연막을 선택 식각하는 것은 플루오르를 함유한 식각액을 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제 11항에 있어서, 상기 버퍼도전막 패턴은 1500∼2500Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  20. 삭제
  21. 제 11항에 있어서, 상기 하부절연막을 선택 식각하는 것은 상기 하부절연막으로부터 상기 매립 콘택 플러그의 상부가 1500∼2500Å 두께로 돌출하도록 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제 11항에 있어서, 상기 식각저지막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  23. 제 11항에 있어서, 상기 스토리지 노드는 다결정 실리콘막 및 금속막 중 어느 하나로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  24. 제 11항에 있어서, 상기 스토리지 노드를 형성한 후에, 상기 잔류된 몰드 산화막을 제거하는 것을 더 포함하는 반도체 소자의 제조방법.
  25. 제 24항에 있어서, 상기 몰드 산화막 제거는 습식 식각으로 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  26. 제 25항에 있어서, 상기 습식 식각은 HF 및 BOE 중 어느 하나의 식각액을 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  27. 반도체기판 상에 하부절연막을 형성하고,
    상기 하부절연막 내에 상기 기판의 소정영역과 접촉하는 매립 콘택 플러그를 형성하고,
    상기 매립 콘택 플러그를 갖는 기판 상에 상부절연막을 형성하고,
    상기 상부절연막 내에 상기 매립 콘택 플러그의 적어도 일부위를 노출시키며, 상기 하부절연막 상에서 상기 매립 콘택 플러그보다 더 넓은 면적을 갖도록 일방향으로 연장된 트렌치를 형성하고,
    상기 트렌치를 갖는 기판 상에 도전막을 형성하고,
    상기 도전막을 에치백하여 상기 트렌치 내에 버퍼도전막 패턴을 형성하고,
    상기 에치백 공정과 인-시튜(in-situ) 공정으로 상기 상부절연막을 건식 식각하여 상기 버퍼도전막 패턴을 상대적으로 돌출시키고,
    상기 상부절연막 및 상기 돌출된 버퍼도전막 패턴 상에 식각저지막 및 몰드 산화막을 차례로 형성하고,
    상기 몰드산화막 및 식각저지막을 패터닝하여 상기 버퍼도전막 패턴의 상면을 노출시키는 스토리지 노드홀을 형성하고,
    상기 스토리지 노드홀 내에 스토리지 노드를 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050063874A 2005-07-14 2005-07-14 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법 KR100714899B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050063874A KR100714899B1 (ko) 2005-07-14 2005-07-14 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법
US11/457,726 US7691719B2 (en) 2005-07-14 2006-07-14 Semiconductor device having storage nodes and its method of fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050063874A KR100714899B1 (ko) 2005-07-14 2005-07-14 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070008974A KR20070008974A (ko) 2007-01-18
KR100714899B1 true KR100714899B1 (ko) 2007-05-04

Family

ID=37662165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063874A KR100714899B1 (ko) 2005-07-14 2005-07-14 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7691719B2 (ko)
KR (1) KR100714899B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977716B1 (ko) * 2008-05-21 2010-08-24 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815186B1 (ko) * 2006-09-11 2008-03-19 주식회사 하이닉스반도체 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
KR101895460B1 (ko) * 2012-03-23 2018-09-05 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법
JP6424351B2 (ja) 2016-02-12 2018-11-21 ユーエムジー・エービーエス株式会社 熱可塑性樹脂組成物
KR20220014587A (ko) * 2020-07-29 2022-02-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061523A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 캐패시터 제조방법
KR20020066569A (ko) * 2001-02-12 2002-08-19 삼성전자 주식회사 반도체 장치의 저장 노드 형성 방법
KR20040060317A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
KR20060010930A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 케미컬 어택을 방지할 수 있는 반도체소자 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322536B1 (ko) 1999-06-29 2002-03-18 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
JP3943320B2 (ja) 1999-10-27 2007-07-11 富士通株式会社 半導体装置及びその製造方法
KR100338780B1 (ko) 2000-09-15 2002-06-01 윤종용 층간절연막의 손상을 방지할 수 있는 반도체 메모리 소자및 그 제조방법
KR100423900B1 (ko) * 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
KR100568515B1 (ko) 2004-12-06 2006-04-07 삼성전자주식회사 저항 소자를 구비한 반도체소자 및 그 제조방법
KR100722988B1 (ko) * 2005-08-25 2007-05-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061523A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 캐패시터 제조방법
KR20020066569A (ko) * 2001-02-12 2002-08-19 삼성전자 주식회사 반도체 장치의 저장 노드 형성 방법
KR20040060317A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
KR20060010930A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 케미컬 어택을 방지할 수 있는 반도체소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977716B1 (ko) * 2008-05-21 2010-08-24 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
US8053326B2 (en) 2008-05-21 2011-11-08 Hynix Semiconductor Inc. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
KR20070008974A (ko) 2007-01-18
US20070015362A1 (en) 2007-01-18
US7691719B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US8093125B2 (en) Manufacturing method of capacitor in semiconductor device
US6720269B2 (en) Semiconductor device having a self-aligned contact structure and methods of forming the same
US6709972B2 (en) Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions
KR20140016663A (ko) 반도체 소자 및 그 제조방법
KR100650632B1 (ko) 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
CN114420642A (zh) 半导体结构的形成方法以及半导体结构
US5902126A (en) Methods for forming integrated circuit capacitor electrodes including surrounding insulating sidewalls and spacers
KR100714899B1 (ko) 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법
KR100555533B1 (ko) 실린더형 스토리지 전극을 포함하는 반도체 메모리 소자및 그 제조방법
US8164140B2 (en) Method for fabricating semiconductor memory device
US6709915B2 (en) Methods of fabricating integrated circuit memory devices
KR20090008675A (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
KR100772687B1 (ko) 반도체 소자 제조방법
KR20050097364A (ko) 반도체 장치 및 그 제조 방법
CN114242659A (zh) 存储器的制造方法和存储器
KR20090044865A (ko) 캐패시터 제조 방법
US20220093607A1 (en) Method for manufacturing memory and same
US20220068937A1 (en) Method for manufacturing memory and same
KR20060107130A (ko) 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법
KR20090001383A (ko) 커패시터의 제조 방법
KR100549011B1 (ko) 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법
KR20070111795A (ko) 콘택 구조물 및 그 제조 방법
KR20060004508A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee