KR20020066569A - 반도체 장치의 저장 노드 형성 방법 - Google Patents

Abstract

본 발명은 반도체 장치의 커패시터를 구성하는 저장 노드 형성 방법에 관한 것으로서, 콘택 플러그가 산화막, 식각정지 질화막, 산화막의 다층 절연막 내에 형성된다. 저장 노드용 오프닝 형성을 위한 희생 산화막 패터닝이 상기 질화막을 식각 정지층으로 하여 진행되기 때문에, 상기 콘택 플러그가 상기 오프닝 내부에서 상기 질화막 상부에 형성된 산화막 두께만큼 돌출하게 된다. 따라서 저장 노드용 오프닝의 표면적이 증가하게 되어 저장 노드의 유효 표면적이 증가하게 되고, 또한 콘택 플러그가 돌출 되어 있어 저장 노드와의 접촉 면적이 증가하게 되어 이들 사이의 접촉 저항이 향상된다.

Description

반도체 장치의 저장 노드 형성 방법{METHOD OF FORMING A STORAGE NODE IN AN INTEGRATED CIRCUIT DEVICE}

본 발명은 반도체 장치 제조 방법에 관한 것으로, 좀 더 상세하게는 커패시터를 이루는 저장 노드 형성 방법에 관한 것이다.

최근 반도체 장치의 고집적화 경향으로 인해 일정한 크기의 웨이퍼 상에 형성되어 지는 단위 소자들이 차지하는 면적은 점점 줄어들고 있다. 이로 인해 커패시터가 차지하는 면적도 줄어들고 있다. 커패시터는 주로 기억 소자에 사용되어지는데 마주 보는 도전체와 그 사이에 존재하는 유전막으로 구성된다. 이러한 커패시터는 일정한 수준의 정전용량(커패시턴스)을 필요로 한다.

커패시터의 커패시턴스는 유전막의 두께(즉, 전극간의 간격), 유전막의 유전율 및 전극의 표면적과 관련이 있는데, 유전막의 두께가 얇을수록, 유전율이 높을수록, 그리고 전극의 표면적이 클수록 커패시턴스는 증가한다. 상술한 바와 같이 반도체 고집적화 경향은 커패시터가 차지하는 면적을 감소시키며 이로 인해 커패시턴스도 필연적으로 감소하고 있다. 이에 따라 커패시턴스를 증가시키기 위해 많은 노력을 하고 있다. 이를 위해 유전막의 두께를 매우 얇게 형성하는 방법, 유전율이 높은 유전막을 사용하는 방법 그리고 전극의 표면적을 증가시키는 방법이 있는데, 일반적으로 커패시터 전극의 표면적을 증가시키는 방법이 널이 사용되고 있다.

커패시터 전극의 표면적을 증가시키기 위해 삼차원적으로 커패시터를 제조하고 있으며 대표적으로 스택형 커패시터가 있다. 스택형 커패시터는, 예를 들면 이중 스택형(double-stacked), 핀 스택형(fin stacked), 실린더형(cylindrical), 그리고 박스 구조(box structure) 커패시터 등이 있다.

상기와 같은 삼차원적 커패시터의 내부 표면과 외부 표면 모두 커패시터의유효 면적이 되기 때문에, 실린더 형 커패시터가 삼차원 스택형 커패시터들 중에서 가장 바람직한 커패시터 형태이다. 또한, 최근에는 새로운 기술, 즉 커패시터 폴리실리콘의 표면 형태에 변화를 가함으로써, 유효면적을 증가시키는 기술이 개발되고 있다. 상기 표면의 형태 변화는 폴리실리콘의 핵 형성 및 성장 조건을 컨트롤하거나 또는 조작하는 것 등에 의한다. 예를 들면, HSG실리콘막이 커패시터의 표면적과 커패시턴스를 증가시키기 위해 저장 노드 상에 증착되는 방법이 사용되어 지고 있다.

도 1a에서 부터 도 1f는 종래 실린더형 저장 노드 형성 방법을 공정 순서에 따라 개략적으로 보여주는 반도체 기판의 일부 단면도들이다. 도 1a에서 부터 도1f에서 도의 간략화 및 설명의 간략화를 위해 반도체 기판 및 그 상부에 형성된 트랜지스터, 비트라인은 그 도시를 생략하였다. 먼저 도 1을 참조하면, 비트라인 형성 후, 후속 공정으로 형성되는 저장 노드와의 전기적 절연을 위해 층간절연막 (114)이 형성된다. 이때 층간절연막의 평탄도를 양호하게 하기 위해서 통상 보론 및 인 함유 유리막질(borophosphosilicate glass:BPSG)이 사용된다. 다음 상기 BPSG막(114)을 패터닝하고 도전물질을 증착한 후 평탄화 공정을 진행하여 콘택 플러그(118)를 형성한다. 다음, 도 1b를 참조하면, 상기 콘택 플러그(118) 및 상기 BPSG막(116) 상에 저장 노드용 오프닝 형성 공정에서 식각 정지층으로 사용될 질화막 식각 정지막(120)이 형성된다.

다음 도 1c를 참조하면, 상기 식각 정지막(120) 상에 희생 산화막(124)이 형성되고, 이후 사진 식각 공정으로 상기 식각 정지막(120)이 나타날 때까지 상기 희생 산화막(124)을 패터닝 하여 저장 노드용 오프닝(126)을 형성한다.

다음 도 1d를 참조하면, 상기 노출된 식각 정지막(120)을 식각하여 상기 콘택 플러그(118)를 노출시키고 표면을 깨끗이 하기 위한 세정 공정이 진행된다. 다음 도 1e를 참조하면, 상기 오프닝(126) 내부를 일부 채우도록 상기 희생 산화막 (124) 상에 저장 노드용 도전물질(128)을 형성한다.

다음 평탄화 절연막(도면에 미도시)을 상기 오프닝(126)을 완전히 채우도록 상기 도전물질(128) 상에 형성하고 평탄화 공정을 진행하여 인접한 저장 노드와 분리된 실린더형 저장 노드를 완성한다. 이후, 상기 평탄화 절연막 및 상기 희생 산화막(1240을 제거하여 도 1f에 도시된 바와 같이 실린더형 저장 노드의 외측벽 및 내측벽을 노출시킨다.

상술한 종래 방법에 따르면, 다음과 같은 문제점이 발생한다. BPSG막(114)은 세정 공정에 약하기 때문에 저장 노드용 오프닝 형성후 저장 노드용 도전물질 증착 전에 진행되는 세정 공정에서 쉽게 식각되어 하부에 형성된 비트 라인 등을 노출시킬 염려가 있으며 이로 인해 저장 노드와의 전기적 접촉 문제가 발생할 수 있다. 따라서 이를 방지하기 위해 세정에 대한 내성이 강한 고온산화막(HTO) 등이 상기 BPSG막(114) 상에 더 형성 될 수 있다. 하지만, HTO막은 높은 증착 온도, 약 800℃를 필요로 하기 때문에 이미 형성된 트랜지스터 특성을 열화 시킬 수 있다.

또한, 저장 노드용 오프닝(126)을 형성한 후 상기 식각 저지막(120)이 완전히 제거되어야 하며, 또한 이러한 제거 공정에서 원치 않는 불휘발성 식각부산물인 폴리머 등이 쉽게 발생되어 콘택 플러그 상부에 잔존할 수 있다. 이러한 폴리머는세정 공정에서 잘 제거되지 않으며 일부 잔존하여 콘택 플러그 및 저장 노드 사이의 접촉 저항을 낮출 수 있다.

따라서 본 발명은 상술한 제반 문제점을 해결하기 위해 제안 된 것으로서, 저장 노드용 콘택 플러그 및 저장 노드 사이의 접촉 저항 특성을 향상시킬 수 있는 저장 노드 형성 방법을 제공한다.

본 발명의 다른 목적은 표면적이 증가된 저장 노드 형성 방법을 제공하는데 있다.

도 1a에서 부터 도 1f는 종래 실린더형 저장 노드 형성 방법을 공정 순서에 따라 개략적으로 보여주는 반도체 기판의 일부 단면도들이다.

도 2a에서 부터 도 2i는 본 발명의 바람직한 실시예에 따른 저장 노드 형성 방법을 공정 순서에 따라 나열한 반도체 기판의 개략적인 단면도들이다.

* 도면의 주요 부분에 대한 부호의 설명*

200 : 반도체 기판202 : 소자 분리 영역

204 : 게이트 산화막206 : 게이트 전극

208a, 208b : 소스, 드레인210 : 층간절연막

212 : 비트 라인214, 218, 224 : 산화막

216 : 질화막222 : 콘택 플러그

226 : 저장 노드용 오프닝228 : 저장 노드용 도전막

232 : 평탄화 절연막234 : 저장 노드

(구성)

상술한 본 발명의 목적을 달성하기 위한 바람직한 공정 구성에 따른 저장 노드 형성 방법은 하부 절연막질이 형성된 반도체 기판 상에 제1절연막, 제2절연막 및 제3절연막으로 이루어진 다층의 상부 절연막질을 형성한다. 이때 상기 제2절연막은 상기 제1절연막 및 제3절연막에 대해서 식각 선택비를 가지는 물질로 형성된다. 상기 상부 절연막질 및 상기 하부 절연막질을 패터닝 하여 상기 반도체 기판의 소정 영역을 노출시키는 저장 노드 콘택홀을 형성한다. 상기 콘택홀을 채우는 도전성 콘택 플러그를 형성한다. 상기 상부 절연막 및 상기 콘택 플러그 상에 희생 절연막을 형성한다. 이때 상기 희생 절연막은 상기 제2절연막에 대해서 식각 선택비를 가지는 물질로 형성된다. 상기 제2절연막을 식각 정지층으로 사용하여 상기 희생 절연막 및 상기 제3절연막을 패터닝 하여 상기 콘택 플러그를 노출시키는 저장 노드용 오프닝을 형성한다. 이에 따라 상기 콘택 플러그는 상기 제2절연막 상부 표면으로부터 위쪽으로 상기 제3절연막 두께만큼 돌출하게 된다. 상기 오프닝의 굴곡을 따라 소정 두께로 저장 노드용 도전물질을 형성한다. 그리고 상기 오프닝 밖의 저장 노드용 도전물질을 식각하여 전기적으로 분리된 저장 노드를 형성한다.

바람직한 실시예에 있어서, 상기 제2절연막을 식각 정지층으로 사용하여 상기 희생 절연막 및 제3절연막을 제거하는 단계를 더 포함한다.

또한, 상기 오프닝 밖의 저장 노드용 도전물질을 식각하여 전기적으로 분리된 저장 노드를 형성하는 단계는, 상기 오프닝을 완전히 채우도록 상기 저장 노드용 도전물질 상에 평탄화 절연막을 형성하는 단계와 상기 제3절연막 상부가 나타날 때까지 상기 평탄화 절연막 및 상기 도전물질을 평탄화 식각하는 단계를 포함하여 이루어진다. 이때, 상기 제2절연막을 식각 정지층으로 사용하여 상기 희생 절연막 및 제3절연막을 제거하는 단계는 상기 오프닝 내부의 평탄화 절연막도 동시에 제거하는 것이 바람직하다.

바람직한 실시예에 있어서, 상기 제1절연막, 상기 제3절연막 및 상기 희생 절연막은 산화막으로 형성되고, 상기 제2절연막은 질화막으로 형성된다. 바람직하게는, 상기 제1절연막은 BPSG막으로 형성되고, 제3절연막 및 희생 절연막은 열부담(heat budget)이 적은 플라즈마 인가 화학적 기상증착법에 의한 산화막으로 형성된다.

바람직한 실시예에 있어서, 상기 콘택홀을 채우는 콘택 플러그를 형성하는단계는, 상기 제3절연막 상에 상기 콘택홀을 완전히 채우도록 도전물질을 형성하는 단계와 상기 제3절연막 상부가 나타날 때까지 상기 도전물질을 평탄화 식각하는 단계를 포함하여 이루어진다. 상기 평탄화 식각은 물리화학적 연마 공정 또는 에치백에 의해 진행된다.

상술한 방법에 따르면, 종래 저장 노드 형성 방법에서 문제시되던 식각 저지막인 제2절연막에 대한 제거 공정이 필요치 않으며, 또한 HTO막과 같이 고온 공정을 필요로 하는 산화막 공정을 필요로 하지 않으며 대신 플라즈마 인가 화학적 기상증착법을 이용한 산화막 공정이 진행되어 열부담을 줄일 수 있다.

또한 상술한 방법에 따르면, 저장 노드용 오프닝 내부로 콘택 플러그가 돌출하여, 즉, 상기 제3절연막 두께만큼 돌출하기 때문에 저장 노드의 표면적이 증가되고 또한 저장 노드와 콘택 플러그 사이의 접촉 면적이 증가하여 그 접촉 저항을 향상시킬 수 있다.

(실시예)

이하에서는 첨부되는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

본 발명은 커패시터를 이루는 저장 노드에 관한 것으로서, 반도체 기억소자 제조 공정에 있어서 통상적으로 진행되는 소자 분리 공정, 트랜지스터 형성 공정 및 비트라인 공정에 대해서는 간략히 설명한다.

먼저 도 2a를 참조하면, 반도체 기판(200)에 소자 분리 공정이 진행되어 소자 분리 영역(202)이 형성된다. 여기서 반도체 기판(200)은 실리콘 웨이퍼의 일부로서 칩이 형성되는 웨이퍼를 가리킨다. 다음 통상적인 방법에 따라 트랜지스터 공정이 진행된다. 트랜지스터는 소스(208a), 드레인(208b) 및 게이트 전극(206)으로 이루어지며, 게이트 전극(206)과 반도체 기판(200) 사이에는 게이트 산화막(204)이 존재하여 이들을 절연시킨다.

다음 트랜지스터를 형성한 후 이를 절연시키기 위한 제1층간절연막(210)이 형성된다. 상기 제1층간절연막(210)은 약 5000Å에서 약 6000Å 두께 범위를 갖는 산화막, 예를 들어 BPSG막 등으로 형성한다. 다음 상기 제1층간절연막(210)을 패터닝 하여 상기 소스(208a)를 노출시키는 비트라인 콘택홀을 형성하고, 상기 비트라인 콘택홀 내부 및 상기 제1층간절연막(210) 상에 도전물질 형성하고 이를 통상적인 사진식각공정으로 패터닝 하여 비트라인(212)을 형성한다. 다음 상기 비트라인(212) 및 상기 제1층간절연막(210) 상에 상기 비트라인(212)을 후속 커패시터 저장 노드와 전기적으로 분리시키기 위한 제2층간절연막(220) 형성 공정이 진행되며, 도 2b에 개략적으로 도시되어 있다. 도 2b를 참조하면, 본 발명에 따른 제2층간절연막(220)은 세 층으로 이루어져 있으며, 동일한 식각 특성을 가진 두 막질(214, 218) 사이에 이들에 대해서 식각 선택비를 가지는 하나의 막질(216)이 개재하고 있다. 구체적으로 상기 제2층간절연막(220)은 제1절연막(214), 제2절연막(216) 및 제3절연막(218)이 적층되어 이루어진다. 상기 제1절연막(214)은 양호한 평탄도를 제공하는 보론 및 인 함유 유리막질(BPSG막)로 약 3000Å에서 약 4000Å의 두께 범위를 갖도록 형성된다. 상기 제2절연막(216)은 질화막으로 형성되며, 약 200Å에서 약 300Å의 두께 범위로 형성된다. 상기 질화막(216)은 후속 저장 노드 형성을위한 식각 공정 및 희생 절연막 제거 공정에서 식각 정지층으로 작용한다. 한편, 상기 제3절연막(218)은 상기 질화막(216)에 대해서 식각 선택비를 가지는 물질로 형성된다. 예를 들어 산화막으로 형성될 수 있으며, 바람직하게는 열적부담이 적은 플라즈마 인가 화학적 기상증착법(PE-CVD:plasma-enhanced chemical vapor deposition)법에 의한 산화막으로 약 1000Å의 두께로 형성된다. 상기 플라즈마 인가 화학적기상증착 산화막은 저온에서 약 400℃ 정도에서 증착이 가능하기 때문에, 종래 방법에서 형성된 HTO에 비해 열적부담을 줄일 수가 있다.

다음 상기 제2층간절연막(220) 및 상기 제1층간절연막(210)을 패터닝 하여 상기 드레인(208b)을 노출시키는 저장 노드용 콘택홀(221)을 형성한다. 계속해서, 상기 콘택홀(221)을 채우도록 상기 제2층간절연막 상부, 즉 제3절연막(218) 상에 도전물질을 형성하고 평탄화 공정을 진행하여 콘택 플러그(222)를 도 2c에 도시된 바와 같이 형성한다.

다음, 도 2d에 나타난 바와 같이 상기 콘택 플러그(222)를 완성한 후, 희생 절연막(224)을 형성한다. 상기 희생 절연막(224)은 산화막으로 형성되며, 바람직하게는, 플라즈마 인가 화학적기상증착 산화막으로 형성하며, 필요로 하는 커패시터의 정전용량에 따라 그 증착두께가 좌우된다. 약 10000Å 이상, 예를 들어 약 14000Å 에서 약 15000Å의 두께 범위로 증착된다.

다음 도 2e를 참조하면, 상기 식각 정지 질화막(216)이 노출될 때까지 상기 희생 산화막(222) 및 제3절연막인 PE-CVD 산화막(218)을 패터닝 하여 저장 노드용 오프닝(226)을 형성한다. 본 발명에 따르면, 저장 노드용 콘택 플러그(222)를 매몰하고 있는 제2층간절연막(220)이 세 층으로 이루어져 있기 때문에, 구체적으로는 식각 정지 질화막(216) 상에 PE-CVD 산화막(218)이 형성되어 있기 때문에, 종래와 달리 후속 저장 노드용 오프닝(226) 형성시 상기 식각 정지 질화막(216)을 제거할 필요가 없으며 이로 인한 폴리머 발생 및 콘택 플러그 상부 접촉 저항 특성 불량을 방지할 수 있다. 또한 상기 콘택 플러그(222)가 상기 PE-CVD 산화막(218) 두께만큼 오프닝(226) 내부로 돌출하게 되어 그 노출 표면적이 증가하게 되고 저장 노드와의 접촉 면적 또한 증가하게 되어 접촉 저항 특성을 향상시킬 수 있다. 이에 더하여 상기 콘택 플러그(222)의 돌출로 인해 형성되는 오프닝(226)에 굴곡이 발생하게 되고 그 결과 오프닝(226)의 표면적이 증가하게 되며 이는 저장 노드의 표면적 증가로 나타난다. 또한 본 발명에 따르면, 상기 콘택 플러그(222) 상부가 노출된 이후에도 웨이퍼 전체에 걸쳐 오프닝이 균일하게 열리도록 과식각을 충분히 진행할 수 있다.

다음 도 2f를 참조하면, 상기 희생 산화막(224) 상에 상기 오프닝(226)의 굴곡을 따라 저장 노드용 도전물질(228)을 콘포말하게 형성한다. 상기 도전물질(228)은 바람직하게는 폴리실리콘으로 형성한다. 이후 상기 오프닝 외부의 도전물질을 제거하여 전기적으로 분리된 저장 노드를 형성하고 오프닝 외부의 희생 산화막을 제거한다. 상세하게는, 먼저, 상기 오프닝(226)을 완전히 채우도록 상기 도전물질(228) 상에 평탄화 절연막(230), 예를 들어, 도핑도지 않은 유리막질(USG:undoped silicate glass)을 도 2g에 도시된 바와 같이 형성한다. 다음 도 2h를 참조하면, 상기 평탄화 절연막(230) 및 상기 도전물질(228)을 상기 희생 산화막(224)이 나타날 때까지 평탄화 식각한다. 계속 해서 상기 오프닝 내부에 잔존하는 평탄화 절연막을 제거한다. 이때, 상기 평탄화 절연막은 산화막으로 형성될 경우 상기 평탄화 절연막 제거 시에 동시에 상기 오프닝 외부의 희생 산화막도 제거되고 도 2i에 도시된 바와 같이 내벽 및 외벽이 노출된 실린더형 저장 노드이 형성된다. 비록 도시하지는 않았지만, 커패시터를 완성하기 위해서는 상기 노출된 저장 노드 상에 차례로 유전막 및 플레이트 전극을 형성한다.

바람직한 실시예에 의거하여 본 발명이 기술되었지만, 본 발명의 범위는 여기에 한정되는 것은 아니다. 오히려, 다양한 변형 및 비슷한 배열들도 포함한다. 예를 들어, 상기 평탄화 절연막의 경우, 산화막뿐 아니라 기타 평탄화 공정에 적절한 절연막이면 사용이 가능하고 이 경우, 평탄화 절연막 제거공정 및 희생 절연막 제거 공정이 따로이 진행된다. 또한 공정에 따라서는 상기 희생 절연막이 제거되지 않고 유전막 및 플레이트 전극이 형성될 수 도 있다.

따라서 본 발명의 청구범위의 진정한 범위 및 사상은 다양한 변형 및 비슷한 배열을 포함할 수 있도록 가장 넓게 해석되어야 한다.

따라서 상술한 본 발명에 따르면, 식각 정지 질화막 상에 PE-CVD 산화막이 형성되고, 이후 콘택 플러그 형성 공정이 진행되며, 저장 노드용 오프닝 공정은 상기 식각정지 질화막이 노출될 때까지 진행되기 때문에, 상기 콘택 플러그가 상기 PE-CVD 산화막 두께만큼 오프닝 바닥에서 상부로 돌출하게 된다. 따라서, 오프닝의 표면적이 증가된다.

또한 오프닝에 의해 노출되는 콘택 플러그의 면적이 증가하기 때문에, 저장 노드 및 콘택 플러그 사이의 접촉 저항 특성을 향상시킬 수 있다.

이에 더하여 종래와 달리 식각 정지 질화막을 따로이 제거할 필요가 없어 이로인해 발생하는 문제점을 근본적으로 피할 수 있다.

Claims (7)

1. 하부 절연막질이 형성된 반도체 기판 상에 제1절연막, 제2절연막 및 제3절연막으로 이루어진 다층의 상부 절연막질을 형성하는 단계, 이때 상기 제2절연막은 상기 제1절연막 및 제3절연막에 대해서 식각 선택비를 가지며;

   상기 상부 절연막질 및 상기 하부 절연막질을 패터닝 하여 상기 반도체 기판의 소정 영역을 노출시키는 저장 노드 콘택홀을 형성하는 단계;

   상기 콘택홀을 채우는 도전성 콘택 플러그를 형성하는 단계;

   상기 상부 절연막 및 상기 콘택 플러그 상에 희생 절연막을 형성하는 단계;

   상기 제2절연막을 식각 정지층으로 사용하여 상기 희생 절연막 및 상기 제3절연막을 패터닝 하여 상기 콘택 플러그를 노출시키는 저장 노드용 오프닝을 형성하는 단계, 이때 상기 콘택 플러그는 상기 제2절연막 상부 표면으로부터 위쪽으로 상기 제3절연막 두께만큼 돌출하며,

   상기 오프닝의 굴곡을 따라 소정 두께로 저장 노드용 도전물질을 형성하는 단계; 그리고,

   상기 오프닝 외부의 저장 노드용 도전물질을 제거하여 전기적으로 분리된 저장 노드를 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터 저장 노드 형성 방법.
2. 제 1 항에 있어서,

   상기 제1절연막, 상기 제3절연막 및 상기 희생 절연막은 산화막으로 형성되고, 상기 제2절연막은 질화막으로 형성되는 것을 특징으로 하는 저장 노드 형성 방법.
3. 제 1 항에 있어서,

   상기 제2절연막을 식각 정지층으로 사용하여 상기 희생 절연막 및 제3절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 저장 노드 형성 방법.
4. 제 1 항에 있어서,

   상기 콘택홀을 채우는 콘택 플러그를 형성하는 단계는,

   상기 제3절연막 상에 상기 콘택홀을 완전히 채우도록 도전물질을 형성하는 단계; 그리고,

   상기 제3절연막 상부가 나타날 때까지 상기 도전물질을 평탄화 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 저장 노드 형성 방법.
5. 제 3 항에 있어서,

   상기 오프닝 외부의 저장 노드용 도전물질을 식각하여 전기적으로 분리된 저장 노드를 형성하는 단계는,

   상기 오프닝을 완전히 채우도록 상기 저장 노드용 도전물질 상에 평탄화 절연막을 형성하는 단계;

   상기 제3절연막 상부가 나타날 때까지 상기 평탄화 절연막 및 상기 도전물질을 평탄화 식각하는 단계를 포함하여 이루어지며,

   이때, 상기 제2절연막을 식각 정지층으로 사용하여 상기 희생 절연막 및 제3절연막을 제거하는 단계는 상기 오프닝 내부의 평탄화 절연막도 동시에 제거하는 것을 특징으로 하는 저장 노드 형성 방법.
6. 제 1 항에 있어서,

   상기 제1절연막은 BPSG막으로 형성되고, 제3절연막 및 희생 절연막은 플라즈마 인가 화학적 기상증착법에 의한 산화막으로 형성되는 것을 특징으로 하는 저장 노드 형성 방법.
7. 제 1 항 또는 제 6 항에 있어서,

   상기 제3절연막은 약 1000Å의 두께로 형성되는 것을 특징으로 하는 저장 노드 형성 방법.