KR100977716B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100977716B1
KR100977716B1 KR1020080047082A KR20080047082A KR100977716B1 KR 100977716 B1 KR100977716 B1 KR 100977716B1 KR 1020080047082 A KR1020080047082 A KR 1020080047082A KR 20080047082 A KR20080047082 A KR 20080047082A KR 100977716 B1 KR100977716 B1 KR 100977716B1
Authority
KR
South Korea
Prior art keywords
storage node
interlayer insulating
contact plug
insulating film
node contact
Prior art date
Application number
KR1020080047082A
Other languages
English (en)
Other versions
KR20090121003A (ko
Inventor
박종범
송한상
박종국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080047082A priority Critical patent/KR100977716B1/ko
Priority to US12/318,504 priority patent/US8053326B2/en
Priority to CNA2009100072263A priority patent/CN101587892A/zh
Publication of KR20090121003A publication Critical patent/KR20090121003A/ko
Application granted granted Critical
Publication of KR100977716B1 publication Critical patent/KR100977716B1/ko
Priority to US13/240,983 priority patent/US20120007219A1/en
Priority to US13/330,254 priority patent/US20120094462A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

본 발명은 반도체 장치의 캐패시터에서 벙커(Bunker)와 같은 디펙트(defect) 발생을 방지할 수 있는 반도체 장치 및 그 제조방법에 관한 것으로, 이를 위한 본 발명의 반도체 장치는, 제1층간절연막을 관통하고, 일부가 상기 제1층간절연막 위로 돌출된 제1스토리지노드콘택플러그; 상기 제1층간절연막 상에 형성되어 돌출된 상기 제1스토리지노드콘택플러그와 접하는 제2스토리지노드콘택플러그; 상기 제2스토리지노드콘택플러그 상부면에 접하는 스토리지노드; 및 상기 제1층간절연막 상에 형성되어 상기 스토리지노드의 하부영역 외측벽, 돌출된 상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그를 감싸는 제2층간절연막을 포함하고 있으며, 상술한 본 발명에 따르면, 제2층간절연막(질화막)을 제1층간절연막(산화막)에 대하여 식각선택비를 갖는 물질로 형성함으로써, 별도의 식각정지막을 형성하지 않고도 습식딥아웃 공정시 벙커와 같은 디펙트가 발생하는 것을 방지할 수 있다.
벙커, 스토리지노드, 습식딥아웃

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체 장치의 캐패시터에서 벙커(Bunker)와 같은 디펙트(defect) 발생을 방지할 수 있는 반도체 장치 및 그 제조방법에 관한 것이다.
최근 반도체 장치의 집적도가 증가함에 따라 제한된 면적 내에서 필요로 하는 정전용량(capacitance)을 확보하기 위하여 캐패시터의 전극 예컨대, 스토리지노드(Storage Node, SN)로 티타늄질화막(TiN)과 같은 금속막을 사용하고, 3차원적 구조 즉, 실린더형(cylinder) 또는 콘케이브형(concave) 구조를 갖는 MIM(Metal-Insulator-Metal) 캐패시터 구조를 채택하고 있다.
도 1a 내지 도 1b는 종래기술에 따른 반도체 장치의 스토리지노드 제조방법을 도시한 공정단면도이고, 도 2는 종래기술에 따른 반도체 장치의 문제점을 나타낸 이미지이다.
도 1a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(11) 상부에 제1스토리지노드콘택플러그(13)를 구비하는 제1층간절연막(12)을 형성한 후, 제1층간절연막(12) 상에 제2층간절연막(14)을 형성한다.
다음으로, 제2층간절연막(14)을 관통하여 제1스토리지노드콘택플러그(13)의 상부면과 접하는 제2스토리지노드콘택플러그(15)를 형성한다.
다음으로, 제2층간절연막(15) 상에 식각정지막(etch stopper, 16)과 분리절연막(17)을 순차적으로 형성한 후, 분리절연막(17)과 식각정지막(16)을 차례로 식각하여 제2스토리지노드콘택플러그(15)의 상부면을 노출시키는 스토리지노드홀(18)을 형성한다.
스토리지노드홀(18) 표면을 따라 장벽금속막(미도시)을 형성한 후, 열처리를 실시하여 제2스토리지노드콘택플러그(15) 상부면에 오믹콘택층(ohmic contact, 19)을 형성한다.
다음으로, 스토리지노드홀(18) 내부에 스토리지노드(20)를 형성한다.
도 1b에 도시된 바와 같이, 습식딥아웃(Wet Dip Out) 공정을 통하여 남아있는 분리절연막(17)을 제거하여 실린더형의 스토리지노드(20)를 완성한다.
그러나, 상술한 종래기술에서 제1층간절연막(12), 제2층간절연막(14) 및 분리절연막(17)을 산화막으로 형성하는데, 습식딥아웃 공정시 도 1b의 'A' 및 도 2의 'A'처럼 스토리지노드(20)를 침투한 식각케미컬이 스토리지노드(20) 하부의 제2층간절연막(14)을 식각하여 벙커(bunker, 21)와 같은 디펙트(defect)가 발생한다. 이러한 벙커(21)는 인접한 스토리지노드(20) 사이에 브릿지(bridge)를 발생시켜 듀얼 비트페일(Dual Bit Fail)을 유발하는 문제점이 있다. 또한, 벙커(21)로 인하여 후속 금속배선 공정시 금속배선과 스토리지노드(20) 사이의 전기적인 단락현상이 발생하거나, 금속배선을 형성하기 위한 마스크공정시 패턴불량을 유발하는 문제점이 있다.
또한, 최근 반도체 장치의 집적도가 증가함에 따라, 캐패시터를 형성할 수 있는 셀 면적이 감소하고 있으며, 이로 인하여 제한된 면적내에서 충분한 셀 정전용량을 확보하기 위하여 스토리지노드(20)의 종횡비를 증가시키고 있다. 이처럼 고종횡비를 갖는 스토리지노드(20)는 후속 유전막 증착공정시 단차피복성(step coverage)의 열화를 가져와 반도체 장치의 제조 수율(yield)을 저하시키는 문제점이 있다. 이를 해결하기 위하여 스토리지노드(20)를 얇은 두께로 예컨대, 300Å 이하의 두께로 형성하는 방법이 제안되었지만, 스토리지노드(20)의 두께를 감소시킬 경우, 습식딥아웃 공정시 식각케미컬의 침투가 더욱 쉬워져 벙커(21)에 기인한 문제점들이 심화된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 벙커와 같은 디펙트가 발생하는 것을 방지할 수 있는 반도체 장치 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 300Å 이하의 두께를 갖는 스토리지노드를 구비하는 반도체 장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
또한, 본 발명은 캐패시터의 정전용량을 증가시킬 수 있는 반도체 장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 반도체 장치는, 제1층간절연막을 관통하고, 일부가 상기 제1층간절연막 위로 돌출된 제1스토리지노드콘택플러그; 상기 제1층간절연막 상에 형성되어 돌출된 상기 제1스토리지노드콘택플러그와 접하는 제2스토리지노드콘택플러그; 상기 제2스토리지노드콘택플러그 상부면에 접하는 스토리지노드; 및 상기 제1층간절연막 상에 형성되어 상기 스토리지노드의 하부영역 외측벽, 돌출된 상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그를 감싸는 제2층간절연막을 포함한다.
상기 제1층간절연막은 산화막을 포함할 수 있고, 상기 제2층간절연막은 질화막을 포함할 수 있으며, 상기 제1층간절연막의 두께보다 상기 제2층간절연막의 두 께가 더 작은 것이 바람직하다.
상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그는 동일한 물질일 수 있으며, 상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그는 폴리실리콘막을 포함할 수 있다. 또한, 상기 제2스토리지노드콘택플러그는 상기 제1스토리지노드콘택플러그와 소정영역 오버랩(overlap)되는 지그재그 구조를 가질 수 있다.
상기 스토리지노드는 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir) 및 이리듐산화막(IrO2)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막을 포함할 수 있다.
또한, 본 발명의 반도체 장치는 상기 제2스토리지노드콘택플러그와 상기 스토리지노드 사이에 게재된 오믹콘택층을 더 포함할 수 있으며, 상기 오믹콘택층은 금속실리사이드를 포함할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 반도체 장치 제조방법은, 층간절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계; 상기 층간절연막 상에 분리절연막을 형성하는 단계; 상기 분리절연막을 선택적으로 식각하여 상기 스토리지노드콘택플러그의 상부면을 노출시키는 오픈영역을 형성하는 메인식각단계; 상기 오픈영역 하부의 상기 스토리지노드콘택플러그 및 상기 층간절연막을 일정두께 식각하여 상기 오픈영역을 확장시키는 과도식각단계; 상기 오픈영역 내부에 스토리지노드를 형성하는 단계; 및 상기 분리절연막을 제거하는 단계를 포함한다. 이때, 상기 메인식각 및 상기 과도식각은 인시튜로 진행할 수 있다.
상기 스토리지노드콘택플러그를 형성하는 단계는, 제1스토리지노드콘택플러그를 구비하는 제1층간절연막을 형성하는 단계; 상기 제1층간절연막을 리세스하여 상기 제1스토리지노드콘택플러그의 일부를 상기 제1층간절연막 위로 돌출시키는 단계; 상기 제1층간절연막에 상에 돌출된 상기 제1스토리지노드콘택플러그를 덮는 제2층간절연막을 형성하는 단계; 상기 제2층간절연막을 선택적으로 식각하여 상기 제1스토리지노드콘택플러그를 일부 노출시키는 콘택홀을 형성하는 단계 및 상기 콘택홀을 도전막으로 매립하여 제2스토리지노드콘택플러그를 형성하는 단계를 포함할 수 있다.
상기 제1층간절연막 및 상기 분리절연막은 산화막을 포함할 수 있고, 상기 상기 제2층간절연막은 질화막을 포함할 수 있으며, 상기 제1층간절연막의 두께보다 상기 제2층간절연막의 두께가 더 작게 형성하는 것이 바람직하다.
상기 제2스토리지노드콘택플러그는 상기 제1스토리지노드콘택플러그와 소정영역 오버랩되는 지그재그 구조로 형성할 수 있다. 또한, 상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그는 동일한 물질로 형성할 수 있으며, 상기 기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그는 폴리실리콘막을 포함할 수 있다.
상기 과도식각시 식각깊이는 상기 제2층간절연막의 두께보다 작은 것이 바람직하다.
상기 스토리지노드는 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir) 및 이리듐산화막(IrO2)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막을 포함할 수 있다.
또한, 본 발명의 반도체 장치 제조방법은, 상기 스토리지노드콘택플러그와 상기 스토리지노드 사이에 오믹콘택층을 형성하는 단계를 더 포함할 수 있으며, 상기 오믹콘택층은 금속실리사이드를 포함할 수 있다.
상기 목적을 달성하기 위한 또 다른 일 측면에 따른 본 발명의 반도체 장치의 캐패시터 제조방법은, 제1스토리지노드콘택플러그를 구비하는 제1층간절연막을 형성하는 단계; 상기 제1층간절연막을 리세스하여 상기 제1스토리지노트콘택플러그의 일부를 상기 제1층간절연막 위로 돌출시키는 단계; 상기 제1층간절연막 상에 돌출된 상기 제1스토리지노드콘택플러그를 덮는 제2층간절연막을 형성하는 단계; 상기 제2층간절연막을 선택적으로 식각하여 상기 제1스토리지노드콘택플러그를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 도전막으로 매립하여 제2스토리지노드콘택플러그를 형성하는 단계; 상기 제2스토리지노드콘택플러그를 포함하는 제2층간절연막 상에 분리절연막을 형성하는 단계; 상기 분리절연막, 상기 제2스토리지노드콘택플러그 및 상기 제2층간절연막을 선택적으로 식각하여 오픈영역을 형성하는 단계; 상기 오픈영역의 내부에 스토리지노드를 형성하는 단계; 및 상기 분리절연막을 제거하는 단계를 포함한다. 이때, 상기 제1층간절연막 및 상기 분리절연막은 산화막을 포함하고, 상기 제2층간절연막은 질화막을 포함할 수 있다.
상기 오픈영역을 형성하는 단계는, 상기 분리절연막을 선택적으로 식각하여 상기 제2스토리지노드콘택플러그의 상부면을 노출시키는 오픈영역을 형성하는 메인식각단계 및 상기 오픈영역 하부의 상기 제2스토리지노드콘택플러그를 일부 식각하여 상기 오픈영역을 확장시키는 과도식각단계를 포함할 수 있다. 이때, 상기 과도식각시 식각깊이는 상기 제2층간절연막 두께보다 작은 것이 바람직하다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은 제2층간절연막(질화막)을 제1층간절연막(산화막) 및 분리절연막(산화막)에 대하여 식각선택비를 갖는 물질로 형성함으로써, 습식딥아웃 공정시 스토리지노드 하부의 구조물을 보호하기 위한 식각정지막을 별도로 형성할 필요가 없다. 이로써, 본 발명은 반도체 장치의 제조공정을 단순화시킬 수 있는 효과가 있다.
또한, 본 발명은 제2층간절연막이 식각정지막으로 작용함으로써, 습식딥아웃 공정시 제1층간절연막의 손실을 방지하여 벙커가 발생하는 것을 방지할 수 있다. 이로써, 본 발명은 벙커에 기인한 문제점들을 방지할 수 있는 효과가 있다.
이와 같이, 본 발명은 벙커와 같은 디펙트의 발생을 방지함으로써, 스토리지노드의 두께를 감소시킬 수 있다. 즉, 300Å 이하의 두께를 갖는 스토리지노드를 형성할 수 있다. 이로써, 본 발명은 스토리지노드 상에 유전막 증착공정시 단차피복성을 확보할 수 있으며, 스토리지노드 내부 홀 면적을 증가시켜 캐패시터의 정전 용량을 증가시킬 수 있는 효과가 있다.
또한, 본 발명은 스토리지노드 하부영역의 외측벽을 제2층간절연막이 감싸도록 형성함으로써, 습식딥아웃 공정시 스토리지노드가 쓰러지는 것을 방지할 수 있다.
또한, 본 발명은 제1스토리지노드콘택플러그를 제1층간절연막 위로 돌출시킴으로써, 제1스토리지노드콘택플러그와 제2스토리지노드콘택플러그(35) 사이의 접촉면적을 증대시켜 이들 사이의 접촉저항을 감소시킬 수 있으며, 이를 통하여 반도체 장치의 전기적인 특성을 향상시킬 수 있다.
정리하면, 본 발명은 반도체 장치의 캐패시터에서 제한된 면적내에서 필요로하는 정전용량을 확보함과 동시에 벙커에 기인한 듀얼비트페일을 방지하여 캐패시터의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명은 반도체 장치의 캐패시터에서 벙커(bunker)와 같은 디펙드(defect) 발생에 기인한 듀얼비트페일(Dual Bit Fail)을 방지할 수 있는 반도체 장치 및 그 제조방법을 제공한다.
이를 위하여 본 발명은 벙커에 기인한 듀얼비트페일을 방지하기 위하여 제2 스토리지노드콘택플러그의 측벽을 제공하는 제2층간절연막을 제1스토리지노드콘택플러그의 측벽을 제공하는 제1층간절연막 및 오픈영역(스토리지노드를 형성하기 위한 스토리지노드홀)의 측벽을 제공하는 분리절연막에 대하여 식각선택비를 갖는 물질로 형성하고, 제2층간절연막이 스토리지노드 하부영역의 외측벽을 감싸도록 형성하여 습식딥아웃 공정시 식각케미컬의 제1층간절연막 침투를 방지하는 것을 기술적 원리로 한다.
도 3은 본 발명의 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 3에 도시된 바와 같이, 기판(31) 상부에 형성된 제1층간절연막(32), 제1층간절연막(32)을 관통하고 일부가 제1층간절연막(32) 위로 돌출된 제1스토리지노드콘택플러그(33), 제1층간절연막(32) 상에 제1층간절연막(32) 위로 돌출된 제1스토리지노드콘택플러그(33)와 접하는 제2스토리지노드콘택플러그(35), 제2스토리지노드콘택플러그(35) 상부면에 접하는 스토리지노드(42) 및 제1층간절연막(32) 상에서 스토리지노드(42) 하부영역의 외측벽, 제1층간절연막(32) 위로 돌출된 제1스토리지노드콘택플러그(33) 및 제2스토리지노드콘택플러그(35)를 감싸는 제2층간절연막(34)을 포함한다. 또한, 제2스토리지노드콘택플러그(35)와 스토리지노드(42) 사이에 게재된 오믹콘택층(ohmic contact, 41)을 더 포함할 수 있다.
제1층간절연막(32)은 산화막 예컨대, 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라 즈마산화막(High Density Plasma, HDP) 및 스핀온절연막(Spin On Dielectric, SOD)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. 바람직하게 제1층간절연막(32)은 캡필특성이 우수한 스핀온절연막과 막질이 우수한 고밀도플라즈마산화막이 순차적을 적층된 적층막으로 형성하는 것이 좋다.
제2층간절연막(34)은 제2층간절연막(34) 상에서 지그재그 형태로 배열되는 스토리지노드(42)와 제1스토리지노드콘택플러그(33) 사이의 정렬(align)을 위한 제2스토리지노드콘택플러그(35)를 제공하기 위한 것이다. 따라서, 제2층간절연막(34)은 돌출된 제1스토리지노드콘택플러그(33) 사이를 매립하고, 제1스토리지노드콘택플러그(33)의 상부면을 덮도록 형성하는 것이 바람직하며, 1000Å ~ 1500Å 범위의 두께를 가질 수 있다.
또한, 제2층간절연막(34)의 두께는 제1층간절연막(32)의 두께보다 작게 형성하는 것이 바람직하다.
또한, 제2층간절연막(34)은 반도체 장치의 제조공정을 단순화시키기 위하여 제1층간절연막(32)에 대하여 식각선택비를 갖는 물질로 형성하는 것이 바람직하다. 예컨대, 제1층간절연막(32)을 산화막으로 형성한 경우 제2층간절연막(34)은 산화막에 대하여 식각선택비를 갖는 질화막으로 형성하는 것이 바람직하다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다. 이때, 제2층간절연막(34)을 제1층간절연막(32)에 대하여 식각선택비를 갖는 물질로 형성함으로써, 습식딥아웃 공정시 스토리지노드(42) 하부의 구조물을 보호하기 위한 식각정지막(etch stopper) 형성공정 을 생략할 수 있다. 또한, 습식딥아웃 공정시 식각케미컬이 제1층간절연막(32)으로 침투하는 것을 방지하여 제1층간절연막(32)에 벙커가 발생하는 것을 방지할 수 있다.
또한, 제2층간절연막(34)은 스토리지노드(42) 하부영역의 외측벽을 감싸는 구조를 가짐으로써, 습식딥아웃 공정시 스토리지노드(42)의 쓰러짐(collapse) 및 식각케미컬이 제1층간절연막의 침투하는 것을 방지할 수 있다.
제1스토리지노드콘택플러그(33)는 기판(31)의 소정영역 예컨대, 랜딩플러그(landing plug, 미도시)와 전기적으로 연결되어 있으며, 캐패시터와 기판(31)에 형성된 구조물 사이를 전기적으로 연결하는 역할을 수행한다.
또한, 제1스토리지노드콘택플러그(33)은 제2스토리지노드콘택플러그(35)와의 접촉면적을 증대시기키 위하여 제1층간절연막(32)의 상부면을 기준으로 일부 예컨대, 500Å ~ 1000Å 범위의 제1스토리지노드콘택플러그(33)가 돌출되어 있다.
제2스토리지노드콘택플러그(35)는 반도체 장치의 집적도가 증가함에 따라 제한된 면적내에 캐패시터를 형성하기 위하여 지그재그 형태로 배열된 스토리지노드(42)와 제1스토리지노드콘택플러그(33) 사이를 전기적으로 연결함과 동시에 이들 사이를 정렬시키기 위한 것으로, 제1스토리지노드콘택플러그(33)와 소정영역 오버랩(overlap)되도록 지그재그 형태로 형성할 수 있다.
제1스토리지노드콘택플러그(33) 및 제2스토리지노드콘택플러그(35)는 서로 동일한 물질로 형성하는 것이 바람직하다. 이는 이들을 서로 동일한 물질로 형성하여 이들 사이에 전위장벽(Potential Barrier)이 발생하는 것을 방지하기 위함이다. 참고로, 이들을 서로 다른 물질로 형성할 경우, 이들 사이에 전위장벽이 발생하며, 발생된 전위장벽으로 인하여 전하(charge)의 이동이 원활하게 이루어지지 않는다. 즉, 발생된 전위장벽으로 인하여 이들 사이의 신호전달이 지연(delay)되어 반도체 장치의 전기적인 특성이 열화될 수 있다.
또한, 제1스토리지노드콘택플러그(33) 및 제2스토리지노드콘택플러그(35)는 폴리실리콘막, 금속물질막 및 도전성유기막으로 이루어진 그룹으로부터 선택된 어느 하나를 사용하여 형성할 수 있다. 금속물질막으로는 금(Au), 텅스텐(W), 알루미늄(Al), 티타늄질화막(TiN), 이리듐산화막(IrO2), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등을 사용할 수 있다. 도전성유기막으로는 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene) 등을 사용할 수 있다. 바람직하게는 제1스토리지노드콘택플러그(33) 및 제2스토리지노드콘택플러그(35)는반도체 물질에 대한 계면특성이 우수하고 형성공정이 용이한 폴리실리콘막으로 형성하는 것이 좋다.
또한, 제2스토리지노드콘택플러그(35)는 제1층간절연막(32) 위로 돌출된 제1스토리지노드콘택플러그(33)와 접하는 구조를 갖기 때문에 제1스토리지노드콘택플러그(33)와 제2스토리지노드콘택플러그(35) 사이의 접촉면적을 증가시킬 수 있으며, 이를 통하여 이들 사이의 접촉저항(contact resistance)을 감소시킬 수 있다.
스토리지노드(42)는 실린더 형태일 수 있으며, 장벽금속막(39) 및 스토리지노드용 도전막(41)이 순차적으로 적층된 적층막으로 형성할 수 있다. 구체적으로, 스토리지노드(42)는 실린더 형태의 스토리지노드용 도전막(40)의 외측벽을 장벽금속막(39)이 감싸는 구조를 갖는다. 이때, 장벽금속막(39)은 20Å ~ 100Å 범위의 두께를 가질 수 있으며, 스토리지노드용 도전막(40)은 100Å ~ 500Å 범위의 두께를 가질 수 있다. 바람직하게 스토리지노드(42)는 캐패시터의 정전용량을 증대시키기 위하여 300Å 이하 예컨대, 100Å ~ 300Å 범위의 두께를 갖는 것이 좋다.
장벽금속막(39)은 스토리지노드용 도전막(40)을 구성하는 물질과 제2스토리지노드콘택홀(35)을 구성하는 물질 사이의 상호 확산(diffusion)을 방지하는 역할 및 스토리지노드(42)와 제2스토리지노드콘택플러그(35) 사이의 접촉저항을 감소시키기 위한 오믹콘택층(41)을 제공하는 역할을 수행한다.
또한, 장벽금속막(39)은 내열금속 예컨대, 티타늄(Ti), 코발트(Co), 몰리브덴(Mo), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 크롬(Cr), 탄탈륨(Ta) 및 지르코늄(Zr)으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다.
스토리지노드용 도전막(40)은 금속물질 예컨대, 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄(Ru), 루테늄산화막(RuO2), 백금(Pt), 이리듐(Ir) 및 이리듐산화막(IrO2)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
제2스토리지노드콘택플러그(35)와 스토리지노드(42) 사이에 게재된 오믹콘택층(41)은 이들 사이의 접촉저항을 감소시키는 역할을 수행한다. 오믹콘택층(41)은 금속실리사이드로 형성할 수 있으며, 금속실리사이드는 폴리실리콘막으로 이루어진 제2스토리지노드콘택플러그(35)와 장벽금속막(39)를 열처리를 통하여 서로 반응시켜서 형성할 수 있다. 예컨대, 장벽금속막(39)을 티타늄막(Ti)으로 형성한 경우, 오믹콘택층(41)은 티타늄실리사이드(TiSi2)로 형성할 수 있다.
이와 같이, 본 발명은 제2층간절연막(34)을 제1층간절연막(32)에 대하여 식각선택비를 갖는 물질로 형성함으로써, 습식딥아웃 공정시 스토리지노드(42) 하부의 구조물을 보호하기 위하여 별도의 식각정지막을 형성할 필요가 없으며, 이를 통하여 반도체 장치의 공정을 단순화시킬 수 있다.
또한, 본 발명은 제2층간절연막(34)을 제1층간절연막(32)에 대하여 식각선택비를 갖는 물질로 형성함으로써, 별도의 식각정지막을 형성하지 않고도 습식딥아웃 공정시 벙커와 같은 디펙트가 발생하는 것을 방지할 수 있다. 이로써, 벙커에 기인한 문제점들 예컨대, 금속배선과 스토리지노드(42) 사이의 전기적인 단락현상, 금속배선을 형성하기 위한 마스크공정시 패턴불량 발생 및 인접한 스토리지노드(42) 사이에 브릿지(bridge) 발생으로 인한 듀얼비트페일을 방지할 수 있다.
이와 같이, 본 발명은 벙커와 같은 디펙트의 발생을 방지함으로써, 스토리지노드(42)의 두께를 감소시킬 수 있다. 이로써, 스토리지노드(42) 상에 유전막 증착공정시 단차피복성(step coverage)을 확보할 수 있으며, 스토리지노드(42) 내부 홀 면적을 증가시켜 캐패시터의 정전용량을 증가시킬 수 있는 효과가 있다.
또한, 본 발명은 제2층간절연막(34)이 스토리지노드(42) 하부영역의 외측벽을 감싸도록 형성함으로써, 습식딥아웃 공정시 스토리지노드(42)가 쓰러지는 것을 방지할 수 있다.
또한, 본 발명은 제1스토리지노드콘택플러그(33)를 제1층간절연막(32) 위로 돌출시킴으로써, 제1스토리지노드콘택플러그(33)과 제2스토리지노드콘택플러그(35) 사이의 접촉면적을 증대시켜 이들 사이에 접촉저항을 감소시킬 수 있으며, 이를 통하여 반도체 장치의 전기적인 특성을 향상시킬 수 있다.
이로써, 본 발명은 반도체 장치의 캐패시터에서 제한된 면적내에서 필요로하는 정전용량을 확보함과 동시에 벙커의 발생을 방지하여 캐패시터의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.
이하, 본 발명의 실시예에 따른 반도체 장치 제조방법을 설명한다.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도이다.
도 4a에 도시된 바와 같이, 소정의 구조물을 구비하는 기판(31) 상부에 제1층간절연막(32)을 형성한 후, 제1층간절연막(32)을 관통하여 기판(31)의 소정 영역에 전기적으로 연결되는 제1스토리지노드콘택플러그(33)를 형성한다.
제1층간절연막(32)은 산화막으로 형성할 수 있으며, 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 스핀온절연막(Spin On Dielectric, SOD)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층 된 적층막으로 형성할 수 있다. 바람직하게 제1층간절연막(32)는 갭필특성이 우수한 스핀온절연막과 막질이 우수한 고밀도플라즈마산화막이 순차적으로 적층된 적층막으로 형성하는 것이 좋다.
제1스토리지노드콘택플러그(33)는 폴리실리콘막, 금속물질막 및 도전성유기막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다. 금속물질막으로는 금(Au), 텅스텐(W), 알루미늄(Al), 티타늄질화막(TiN), 이리듐산화막(IrO2), ITO(indium tin oxide), IZO(indium zinc oxide) 등을 사용할 수 있다. 도전성유기막으로는 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene) 등을 사용할 수 있다. 바람직하게 제1스토리지노드콘택플러그(33)은 반도체물질 간 계면특성이 우수하고 제조공정이 간단한 폴리실리콘막으로 형성하는 것이 좋다.
한편, 도면에 도시하지는 않았지만, 제1층간절연막(32) 형성하기 이전에 통상적으로 기판(31)에 워드라인(word line)을 포함하는 트랜지스터, 랜딩플러그, 비트라인(bit line) 공정이 진행된다.
다음으로, 제1층간절연막(32)을 리세스(recess)하여 제1스토리지노드콘택플러그(33)의 일부를 제1층간절연막(32) 위로 돌출시킨다. 이때, 제1층간절연막(32)을 제1스토리지노드콘택플러그(33)의 상부면을 기준으로 500Å ~ 1000Å 범위의 깊이를 갖도록 리세스할 수 있으며, 리세스공정은 BOE(Buffered Oxide Echant)용액 또는 불산(HF)용액을 이용한 습식식각(wet etch)으로 진행할 수 있다.
정리하면, 상술한 공정을 통하여 제1스토리지노드콘택플러그(33)의 일부(500 Å ~ 1000Å)가 제1층간절연막(32) 위로 돌출된다. 이처럼, 제1스토리지노드콘택플러그(33)의 일부를 제1층간절연막(32) 위로 돌출시키는 이유는 후속 공정을 통하여 형성될 제2스토리지노드콘택플러그와 제1스토리지노드콘택플러그(33) 사이의 접촉면적을 증대시켜 이들 사이의 접촉저항을 감소시키기 위함이다.
도 4b에 도시된 바와 같이, 제1층간절연막(32) 상에 돌출된 제1스토리지노드콘택플러그(33)을 덮도록 제2층간절연막(34)을 형성한다. 이때, 제2층간절연막(34)은 후속 공정을 통하여 제2층간절연막(34) 상에서 지그재그 형태로 배열될 스토리지노드와 제1스토리지노드콘택플러그(33) 사이의 정렬을 위한 제2스토리지노드콘택플러그(35)의 측벽을 제공하는 역할을 수행한다. 따라서, 제2층간절연막(34)은 돌출된 제1스토리지노드콘택플러그(33) 사이를 매립하고, 제1스토리지노드콘택플러그(33)의 상부면을 덮도록 1000Å ~ 1500Å 범위의 두께를 갖도록 형성하는 것이 바람직하다.
또한, 제2층간절연막(34)의 두께는 제1층간절연막(32)의 두께보다 작게 형성하는 것이 바람직하다.
또한, 제2층간절연막(34)은 반도체 장치의 제조공정을 단순화시키기 위하여 제1층간절연막(32)에 대하여 식각선택비를 갖는 물질로 형성하는 것이 바람직하다. 예컨대, 제1층간절연막(32)을 산화막으로 형성한 경우 제2층간절연막(34)은 산화막에 대하여 식각선택비를 갖는 질화막으로 형성하는 것이 바람직하다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다.
통상적으로, 제2층간절연막(34) 상에 후속 스토리지노드를 형성하기 위한 오픈영역 이른바, 스토리지노드홀을 형성하는 과정에서 오픈영역 하부에 형성된 구조물을 보호하기 위하여 질화막으로 이루어진 식각정지막(etch stopper)을 형성한다. 이에 반하여 본 발명은 제2층간절연막(34)을 제1층간절연막(32)에 대하여 식각선택비를 갖는 물질로 형성함으로써, 제2층간절연막(34)이 오픈영역을 형성하는 과정에서 오픈영역 하부 구조물을 보호하는 식각정지막의 역할을 수행한다. 따라서, 본 발명은 별도의 식각정지막 형성공정을 진행할 필요가 없으며, 이를 통하여 반도체 장치의 제조공정을 단순화시킬 수 있다.
한편, 제1층간절연막(32) 위로 돌출된 제1스토리진노드콘택플러그(33)으로 인하여 제2층간절연막(34)의 상부면에 단차가 형성될 수 있다. 이러한 단차는 후속 공정간 부정적인 영향을 미치기 때문에 평탄화공정을 실시하여 제거하는 것이 바람직하다. 이때, 평탄화공정은 화학적기계적연마법(Chemical Mechanical Polishing, CMP) 또는 에치백(etch back)공정을 사용하여 실시할 수 있다.
다음으로, 제2층간절연막(34)을 선택적으로 식각하여 제1층간절연막(32) 위로 돌출된 제1스토리지노드콘택플러그(33)을 일부 노출시키는 제2스토리지노드콘택플러그용 콘택홀을 형성한 후, 콘택홀을 도전막으로 매립하여 제2스토리지노드콘택플러그(35)을 형성한다. 이때, 제2스토리지노드콘택플러그(35)는 제1스토리지노드콘택플러그(33)와 후속 지그재그 형태로 배열될 스토리지노드 사이의 정렬을 위한 것으로, 제1스토리지노드콘택플러그(33)와 소정영역 오버랩(overlap)되도록 지그재그 형태로 형성할 수 있다.
또한, 제2스토리지노드콘택플러그(35)는 제1층간절연막(32) 위로 돌출된 제1스토리지노드콘택플러그(33)과 접하도록 형성하기 때문에 제1스토리지노드콘택플러그(33)와 제2스토리지노드콘택플러그(35) 사이의 접촉면적을 증가시킬 수 있으며, 이를 통하여 이들 사이의 접촉저항을 감소시킬 수 있다.
또한, 제2스토리지노드콘택플러그(35)는 폴리실리콘막, 금속물질막 및 도전성유기막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다. 바람직하게 제2스토리지노드콘택플러그(35)는 제1스토리지노드콘택플러그(33)와 동일한 물질 즉, 폴리실리콘막으로 형성하는 것이 좋다. 이를 통하여 제1스토리지노드콘택플러그(33)와 제2스토리지노드콘택플러그(35) 사이의 접촉저항을 더욱더 감소시킬 수 있다. 이는 이들을 서로 동일한 물질로 형성함에 따라 이들 사이에 전위장벽(Potential Barrier)이 형성되지 않기 때문이다.
도 4c에 도시된 바와 같이, 제2층간절연막(34) 상에 분리절연막(36)을 형성한다. 이때, 분리절연막(36)은 스토리지노드가 형성될 3차원 구조를 제공하기 위한 것으로, 10000Å ~ 30000Å 범위의 두께를 갖도록 형성할 수 있다.
또한, 분리절연막(36)은 제2층간절연막(34)에 대하여 식각선택비를 갖는 물질로 형성하는 것이 바람직하다. 따라서, 제2층간절연막(34)을 질화막으로 형성한 경우 분리절연막(36)은 질화막에 대하여 식각선택비를 갖는 산화막으로 형성하는 것이 바람직하다. 구체적으로, 분리절연막(36)은 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 스핀온절연막(Spin On Dielectric, SOD)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
다음으로, 분리절연막(36) 상에 오픈영역을 형성하기 위한 식각장벽패턴(37)을 형성한다. 식각장벽패턴(37)은 산화막, 질화막, 산화질화막(oxynitride) 및 비정질탄소막(amorphous carbon layer)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
도 4d에 도시된 바와 같이, 식각장벽패턴(37)을 식각장벽(etch barrier)으로 분리절연막(36)을 식각하는 메인식각(main etch)을 진행하여 제2스토리지노드콘택플러그(35)의 상부면을 노출시키는 오픈영역(38)을 형성한다. 이때, 메인식각은 건식식각법(dry etch) 예컨대, 플라즈마 식각법(plasma etch)을 사용하여 실시할 수 있으며, 분리절연막(36)을 구성하는 물질 즉, 산화막을 식각타켓으로 진행하는 것이 바람직하다.
예를 들어, 메인식각을 플라즈마 식각법을 사용하여 진행할 경우, 불화메탄가스, 불화탄소가스 및 아르곤가스가 혼합된 혼합가스의 플라즈마, 불화탄소가스와 수소가스(H2)가 혼합된 혼합가스의 플라즈마, 불화메탄가스 및 이산화탄소가스(CO2)가 혼합된 혼합가스의 플라즈마로 이루어진 그룹으로부터 선택된 어느 하나를 사용하여 메인식각을 실시할 수 있다. 여기서, 불화탄소가스로는 CF4, C2F6, C3F8 등을 사용할 수 있으며, 불화메탄가스로는 CHF3을 사용할 수 있다.
도 4e에 도시된 바와 같이, 식각장벽패턴(37)을 식각장벽으로 오픈영역(38) 하부면의 제2스토리지노드콘택플러그(35)을 일정두께 식각하는 과도식각(over etch)을 진행하여 오픈영역(38)을 확장시킨다. 이하, 확장된 오픈영역(38)의 도면부호를 '38A'로 변경하여 표기한다.
과도식각은 후속 공정을 통하여 형성된 스토리지노드 하부영역의 외측벽을 제2층간절연막(34)이 감싸도록 형성하여 습식딥아웃 공정시 스토리지노드의 쓰러짐(collapse)을 방지하기 위한 것이다. 여기서, 과도식각시 오픈영역(38)으로 인하여 노출된 제2층간절연막(34)도 제2스토리지노드콘택플러그(35)와 함께 일정두께 식각될 수 있다.
과도식각을 진행하는 과정에서 제1층간절연막(32)이 노출되는 것을 방지하기 위하여 과도식각시 식각깊이는 제2층간절연막(34)의 두께보다 작은 것이 바람직하다. 구체적으로, 과도식각은 제2층간절연막(34)의 상부면을 기준으로 300Å ~ 500Å 범위의 식각 깊이(etch depth)를 갖도록 진행하는 것이 바람직하다. 이는 후속 분리절연막 제거공정 즉, 습식딥아웃 공정시 벙커와 같은 디팩트가 발생하는 것을 방지하기 위함이다.
또한, 과도식각은 메인식각과 동일한 식각방법 및 식각가스를 사용하여 메인식각과 인시튜(in-situ)로 진행하는 것이 바람직하다. 이때, 메인식각은 산화막을 식각타켓으로 진행하기 때문에 과도식각시 제2층간절연막(34)과 제2스토리지노드콘 택플러그(35)의 식각깊이는 서로 다를 수 있다. 하지만, 과도식각시 식각깊이가 300Å ~ 500Å 범위로 매우 작기 때문에 제2층간절연막(34)과 제2스토리지노드콘택플러그(35) 사이의 식각깊이가 서로 다르더라도 즉, 이들 사이에 단차가 발생하더라도 반도체 장치의 특성에는 영향을 미치지 않는다.
다음으로, 식각장벽패턴(37)을 제거한다. 한편, 식각장벽패턴(37)은 메인식각 및 과도식각을 진행하는 과정에서 모두 소실되어 제거될 수도 있다. 만약, 메인식각 및 과도식각을 진행한 이후에도 식각장벽패턴(37)이 잔류할 경우, 별도의 제고공정을 통하여 제거한 후, 후속 공정을 진행하는 것이 바람직하다.
도 4f에 도시된 바와 같이, 분리절연막(36) 및 오픈영역(38A)의 표면을 따라 장벽금속막(39)을 형성한다. 장벽금속막(39)은 후속 공정을 통하여 형성될 스토리지노드를 구성하는 물질과 제2스토리지노드콘택플러그(35)를 구성하는 물질 사이의 상호 확산(diffusion)을 방지하는 역할을 수행한다.
또한, 장벽금속막(39)은 내열금속막(refractory metal) 예컨대, 티타늄(Ti), 코발트(Co), 몰리브덴(Mo), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 크롬(Cr), 탄탈륨(Ta) 및 지르코늄(Zr)으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 20Å ~ 100Å 범위의 두께를 갖도록 형성할 수 있다.
다음으로, 제2스토리지노드콘택플러그(35)와 후속 공정을 통하여 형성될 스토리지노드 사이의 접촉저항을 감소시키기 위하여 제2스토리지노드콘택플러그(35)와 장벽금속막(39)이 접하는 계면에 즉, 제2스토리지노드콘택플러그(35) 상에 오믹콘택층(41)을 형성한다.
여기서, 오믹콘택층(41)은 열처리는 통하여 폴리실리콘막으로 형성된 제2스토리지노드콘택플러그(35)와 내열금속막 예컨대, 티타늄막으로 형성된 장벽금속막(39)을 서로 반응시켜 금속실리사이드 예컨대, 티타늄실리사이드(TiSi2)로 형성할 수 있다. 이때, 오믹콘택층(41)을 형성하기 위한 열처리는 급속열처리방법(Rapid Thermal Anneal, RTA)을 사용하여 질소(N2)분위기에서 700℃ ~ 900℃ 범위의 온도로 10초 ~ 300초 범위의 시간 동안 실시할 수 있다.
다음으로, 분리절연막(36) 및 오픈영역(38A)의 표면을 따라 장벽금속막(39) 상에 스토리지노드용 도전막(40)를 형성한다. 이때, 스토리지노드용 도전막(40)은 금속물질 예컨대, 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄(Ru), 루테늄산화막(RuO2), 백금(Pt), 이리듐(Ir) 및 이리듐산화막(IrO2)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있으며, 100Å ~ 500Å 범위의 두께를 갖도록 형성할 수 있다.
여기서, 캐패시터의 정전용량을 증대시키기 위하여 장벽금속막(39)의 두께와 스토리지노드용 도전막(40)의 두께 합은 300Å 이하, 예컨대, 100Å ~ 300Å 범위를 갖도록 형성하는 것이 바람직하다.
상술한 장벽금속막(39) 및 스토리지노드용도전막(40)는 화학기상증착법(Chemical Vapor Deposition, CVD) 또는 원자층증착법(Atomic Layer Deposition, ALD)을 사용하여 형성할 수 있다.
도 4g에 도시된 바와 같이, 분리절연막(36)의 상부면이 노출되도록 분리절연 막(36) 상에 형성된 스토리지노드용 도전막(40) 및 장벽금속막(39)을 제거하여 인접한 스토리지노드(42) 사이를 분리하는 스토리지노드(42) 분리공정을 실시하여 스토리지노드(42)를 형성한다. 즉, 스토리지노드(42)는 장벽금속막(39)과 스토리지노드용 도전막(40)이 적층된 구조를 갖는다.
여기서, 스토리지노드(42) 분리공정은 화학적기계적연마법(CMP) 또는 전면식각공정을 사용하여 실시할 수 있다. 여기서, 전면식각공정을 사용하여 스토리지노드(42) 분리공정을 진행할 경우, 스토리지노드(42)의 하부면이 손상되는 것을 방지하기 위하여 오픈영역(38A)을 희생막으로 매립한 후 전면식각공정을 진행하는 것이 바람직하다.
다음으로, 스토리지노드(42)의 막질을 개선하기 위하여 열처리를 실시한다. 이때, 열처리는 퍼니스(furnace)를 사용하여 질소(N2)분위기에서 550 ℃ ~ 650℃ 범위의 온도로 10분 ~ 30분 범위의 시간 동안 실시할 수 있다.
다음으로, 습식딥아웃(wet dip out) 공정을 실시하여 남아있는 분리절연막(36)을 제거하여 실린더형의 스토리지노드(42)을 완성한다. 이때, 습식딥아웃 공정시 식각케미컬로 BOE(Buffered Oxide Echant) 또는 불산(HF)용액을 사용하여 실시할 수 있다.
여기서, 본 발명은 별도의 식각정지막을 형성하지 않더라도, 제2층간절연막(34)이 식각정지막의 역할을 수행함으로써, 습식딥아웃 공정시 스토리지노드(42) 하부의 구조물이 손상되는 것을 방지할 수 있다.
또한, 제2층간절연막(34)이 스토리지노드(42)의 하부영역 외측벽을 둘러싸고 있기 때문에 습식딥아웃 공정시 식각케미컬이 스토리지노드(42)를 침투하더라도 제2층간절연막(34)으로 인하여 식각케미컬과 제1층간절연막(32) 사이의 접촉을 방지할 수 있다. 이를 통하여 제1층간절연막(32)에 벙커가 발생하는 것을 방지할 수 있다.
보다 구체적으로, 'A' 경로 즉, 스토리지노드(42)의 외측벽을 따라 침투할 경우 및 'B'경로 즉, 제스토리지노드콘택플러그(35)와 접하지 않는 스토리지노드(42)의 하부면을 침투하는 경우에 제2층간절연막(34)이 스토리지노드(42)의 하부영역의 외측벽을 감싸고 있기 때문에 식각케미컬이 제1층간절연막(32)까지 침투하는 것을 방지할 수 있다.
또한, 제2층간절연막(34)이 스토리지노드(42)의 하부영역 외측벽을 감싸고 있기 때문에 습식딥아웃 공정시 제2층간절연막(34)이 스토리지노드(42)를 지지하여 스토리지노드(42)가 쓰러지는 것을 방지할 수 있다.
다음으로, 도면에 도시하지는 않았지만, 스토리지노드(42) 전면에 유전막을 형성한다. 이때, 유전막은 화학기상증착법 또는 원자층증착법을 사용하여 ZrO2, TaON, Ta2O5, TiO2, Al2O3, HfO2, SrTiO3 및 (Ba,Sr)TiO3 으로 이루어진 그룹에서 선택된 어느 하나로 구성된 단일막 또는 이들의 적층막으로 형성할 수 있다.
다음으로, 유전막 상에 플레이드 전극을 형성한다. 이때, 플레이트 전극은 금속물질 예컨대, 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루 테늄(Ru), 루테늄산화막(RuO2), 백금(Pt), 이리듐(Ir) 및 이리듐산화막(IrO2)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
상술한 공정과정을 통하여 본 발명의 캐패시터를 완성할 수 있다.
이와 같이, 본 발명은 습식딥아웃 공정시 스토리지노드(42) 하부의 구조물을 보호하기 위하여 별도의 식각정지막을 형성하지 않고, 제2층간절연막(34)이 식각정지막의 역할을 수행함으로써, 반도체 장치의 공정을 단순화시킬 수 있다.
또한, 본 발명은 제2층간절연막(34)을 제1층간절연막(32) 및 분리절연막(36)에 대하여 식각선택비를 갖는 물질로 형성함으로써, 습식딥아웃 공정시 벙커가 발생하는 것을 방지할 수 있다. 이로써, 벙커에 기인한 문제점들 예컨대, 금속배선과 스토리지노드(42) 사이의 전기적인 단락현상, 금속배선을 형성하기 위한 마스크공정시 패턴불량 발생 및 인접한 스토리지노드(42) 사이에 브릿지(bridge) 발생으로 인한 듀얼비트페일을 방지할 수 있다.
이와 같이, 본 발명은 벙커와 같은 디펙트가 발생하는 것을 방지함으로써, 스토리지노드(42)의 두께를 감소시킬 수 있다. 이로써, 본 발명은 스토리지노드(42) 상에 유전막 증착공정시 단차피복성(step coverage)을 확보할 수 있으며, 스토리지노드(42) 내부 홀 면적을 증가시켜 캐패시터의 정전용량을 증가시킬 수 있는 효과가 있다.
또한, 본 발명은 제2층간절연막(34)이 스토리지노드(42) 하부영역의 외측벽 을 감싸도록 형성함으로써, 습식딥아웃 공정시 스토리지노드(42)가 쓰러지는 것을 방지할 수 있다.
또한, 본 발명은 제1스토리지노드콘택플러그(33)를 제1층간절연막(32) 위로 돌출시킴으로써, 제1스토리지노드콘택플러그(33)과 제2스토리지노드콘택플러그(35) 사이의 접촉저항을 감소시킬 수 있으며, 이를 통하여 반도체 장치의 전기적인 특성을 향상시킬 수 있다.
결과적으로, 본 발명은 반도체 장치의 캐패시터에서 제한된 면적내에서 필요로하는 정전용량을 확보함과 동시에 벙커와 같은 디펙트의 발생을 방지하여 캐패시터의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1b는 종래기술에 따른 반도체 장치 제조방법을 도시한 공정단면도.
도 2는 종래기술에 따른 반도체 장치의 문제점을 나타낸 이미지.
도 3은 본 발명의 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
31 : 기판 32 : 제1층간절연막
33 : 제1스토리지노드콘택플러그 34 : 제2층간절연막
35 : 제2스토리지노드콘택플러그 36 : 분리절연막
37 : 식각장벽패턴 38, 38A : 오픈영역
39 : 장벽금속막 40 : 스토리지노드용 도전막
41 : 오믹콘택층 42 : 스토리지노드

Claims (29)

  1. 제1층간절연막을 관통하고, 일부가 상기 제1층간절연막 위로 돌출된 제1스토리지노드콘택플러그;
    상기 제1층간절연막 상에 형성되어 돌출된 상기 제1스토리지노드콘택플러그와 접하는 제2스토리지노드콘택플러그;
    상기 제2스토리지노드콘택플러그 상부면에 접하는 스토리지노드; 및
    상기 제1층간절연막 상에 형성되어 상기 스토리지노드의 하부영역 외측벽, 돌출된 상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그를 감싸는 제2층간절연막
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1층간절연막은 산화막을 포함하는 반도체 장치.
  3. 제1항에 있어서,
    상기 제2층간절연막은 질화막을 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 제1층간절연막은 산화막을 포함하고, 상기 제2층간절연막은 질화막을 포함하는 반도체 장치.
  5. 제1항에 있어서,
    상기 제1층간절연막의 두께보다 상기 제2층간절연막의 두께가 더 작은 반도체 장치.
  6. 제1항에 있어서,
    상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그는 동일한 물질로 이루어진 반도체 장치.
  7. 제1항에 있어서,
    상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그는 폴리실리콘막을 포함하는 반도체 장치.
  8. 제1항에 있어서,
    상기 제2스토리지노드콘택플러그는 상기 제1스토리지노드콘택플러그와 소정영역 오버랩(overlap)되는 지그재그 구조를 갖는 반도체 장치.
  9. 제1항에 있어서,
    상기 스토리지노드는 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir) 및 이리듐산화막(IrO2)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막을 포함하는 반도체 장치.
  10. 제1항에 있어서,
    상기 제2스토리지노드콘택플러그와 상기 스토리지노드 사이에 게재된 오믹콘택층을 더 포함하는 반도체 장치.
  11. 제10항에 있어서,
    상기 오믹콘택층은 금속실리사이드를 포함하는 반도체 장치.
  12. 층간절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계;
    상기 층간절연막 상에 분리절연막을 형성하는 단계;
    상기 분리절연막을 선택적으로 식각하여 상기 스토리지노드콘택플러그의 상부면을 노출시키는 오픈영역을 형성하는 메인식각단계;
    상기 오픈영역 하부의 상기 스토리지노드콘택플러그 및 상기 층간절연막을 일정두께 식각하여 상기 오픈영역을 확장시키는 과도식각단계;
    상기 오픈영역 내부에 스토리지노드를 형성하는 단계; 및
    상기 분리절연막을 제거하는 단계
    를 포함하는 반도체 장치 제조방법.
  13. 제12항에 있어서,
    상기 스토리지노드콘택플러그를 형성하는 단계는,
    제1스토리지노드콘택플러그를 구비하는 제1층간절연막을 형성하는 단계;
    상기 제1층간절연막을 리세스하여 상기 제1스토리지노드콘택플러그의 일부를 상기 제1층간절연막 위로 돌출시키는 단계;
    상기 제1층간절연막에 상에 돌출된 상기 제1스토리지노드콘택플러그를 덮는 제2층간절연막을 형성하는 단계;
    상기 제2층간절연막을 선택적으로 식각하여 상기 제1스토리지노드콘택플러그를 일부 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 도전막으로 매립하여 제2스토리지노드콘택플러그를 형성하는 단계
    를 포함하는 반도체 장치 제조방법.
  14. 제13항에 있어서,
    상기 제1층간절연막 및 상기 분리절연막은 산화막을 포함하는 반도체 장치 제조방법.
  15. 제13항에 있어서,
    상기 제2층간절연막은 질화막을 포함하는 반도체 장치 제조방법.
  16. 제13항에 있어서,
    상기 제1층간절연막 및 상기 분리절연막은 산화막을 포함하고, 상기 제2층간절연막은 질화막을 포함하는 반도체 장치 제조방법.
  17. 제13항에 있어서,
    상기 제1층간절연막의 두께보다 상기 제2층간절연막의 두께가 더 작은 반도체 장치 제조방법.
  18. 제13항에 있어서,
    상기 제2스토리지노드콘택플러그는 상기 제1스토리지노드콘택플러그와 소정영역 오버랩되는 지그재그 구조로 형성하는 반도체 장치 제조방법.
  19. 제13항에 있어서,
    상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그는 동일한 물질로 형성하는 반도체 장치 제조방법.
  20. 제19항에 있어서,
    상기 제1스토리지노드콘택플러그 및 상기 제2스토리지노드콘택플러그는 폴리실리콘막을 포함하는 반도체 장치 제조방법.
  21. 제13항에 있어서,
    상기 과도식각시 식각깊이는 상기 제2층간절연막의 두께보다 작은 반도체 장치 제조방법.
  22. 제12항에 있어서,
    상기 메인식각 및 상기 과도식각은 인시튜로 진행하는 반도체 장치 제조방법.
  23. 제12항에 있어서,
    상기 스토리지노드는 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir) 및 이리듐산화막(IrO2)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막을 포함하는 반도체 장치 제조방법.
  24. 제12항에 있어서,
    상기 스토리지노드콘택플러그와 상기 스토리지노드 사이에 오믹콘택층을 형성하는 단계를 더 포함하는 반도체 장치 제조방법.
  25. 제24항에 있어서,
    상기 오믹콘택층은 금속실리사이드를 포함하는 반도체 장치 제조방법.
  26. 제1스토리지노드콘택플러그를 구비하는 제1층간절연막을 형성하는 단계;
    상기 제1층간절연막을 리세스하여 상기 제1스토리지노트콘택플러그의 일부를 상기 제1층간절연막 위로 돌출시키는 단계;
    상기 제1층간절연막 상에 돌출된 상기 제1스토리지노드콘택플러그를 덮는 제2층간절연막을 형성하는 단계;
    상기 제2층간절연막을 선택적으로 식각하여 상기 제1스토리지노드콘택플러그를 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 도전막으로 매립하여 제2스토리지노드콘택플러그를 형성하는 단계;
    상기 제2스토리지노드콘택플러그를 포함하는 제2층간절연막 상에 분리절연막을 형성하는 단계;
    상기 분리절연막, 상기 제2스토리지노드콘택플러그 및 상기 제2층간절연막을 선택적으로 식각하여 오픈영역을 형성하는 단계;
    상기 오픈영역의 내부에 스토리지노드를 형성하는 단계; 및
    상기 분리절연막을 제거하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  27. 제26항에 있어서,
    상기 오픈영역을 형성하는 단계는,
    상기 분리절연막을 선택적으로 식각하여 상기 제2스토리지노드콘택플러그의 상부면을 노출시키는 오픈영역을 형성하는 메인식각단계; 및
    상기 오픈영역 하부의 상기 제2스토리지노드콘택플러그 및 상기 제2층간절연막을 일부 식각하여 상기 오픈영역을 확장시키는 과도식각단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  28. 제27항에 있어서,
    상기 과도식각시 식각깊이는 상기 제2층간절연막 두께보다 작은 반도체 장치의 캐패시터 제조방법.
  29. 제26항에 있어서,
    상기 제1층간절연막 및 상기 분리절연막은 산화막을 포함하고, 상기 제2층간절연막은 질화막을 포함하는 반도체 장치의 캐패시터 제조방법.
KR1020080047082A 2008-05-21 2008-05-21 반도체 장치 및 그 제조방법 KR100977716B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080047082A KR100977716B1 (ko) 2008-05-21 2008-05-21 반도체 장치 및 그 제조방법
US12/318,504 US8053326B2 (en) 2008-05-21 2008-12-30 Semiconductor device and method of fabricating the same
CNA2009100072263A CN101587892A (zh) 2008-05-21 2009-02-13 半导体器件及其制造方法
US13/240,983 US20120007219A1 (en) 2008-05-21 2011-09-22 Semiconductor device and method of fabricating the same
US13/330,254 US20120094462A1 (en) 2008-05-21 2011-12-19 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080047082A KR100977716B1 (ko) 2008-05-21 2008-05-21 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090121003A KR20090121003A (ko) 2009-11-25
KR100977716B1 true KR100977716B1 (ko) 2010-08-24

Family

ID=41341463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047082A KR100977716B1 (ko) 2008-05-21 2008-05-21 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (3) US8053326B2 (ko)
KR (1) KR100977716B1 (ko)
CN (1) CN101587892A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977716B1 (ko) * 2008-05-21 2010-08-24 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
KR101145334B1 (ko) 2010-05-31 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 제조방법
KR101728135B1 (ko) * 2010-06-11 2017-04-18 삼성전자 주식회사 반도체 소자의 제조방법
KR101156033B1 (ko) * 2010-12-17 2012-06-18 에스케이하이닉스 주식회사 반도체 장치 제조방법
KR20130026119A (ko) * 2011-09-05 2013-03-13 에스케이하이닉스 주식회사 패드리스 구조를 갖는 반도체 장치 및 그 제조방법
KR101851727B1 (ko) * 2011-12-16 2018-06-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20140008965A (ko) * 2012-07-13 2014-01-22 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
US9997443B2 (en) * 2013-02-25 2018-06-12 Infineon Technologies Ag Through vias and methods of formation thereof
US20170329927A1 (en) * 2016-05-11 2017-11-16 InFluidS LLC System and method for analyzing airway-pulmonary response using computational fluid dynamics to diagnose and monitoring potential health anomalies
US20180350607A1 (en) * 2017-06-01 2018-12-06 Globalfoundries Inc. Semiconductor structure
KR20220014587A (ko) * 2020-07-29 2022-02-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418580B1 (ko) 2001-06-12 2004-02-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20060031991A (ko) * 2004-10-11 2006-04-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20070023934A (ko) * 2005-08-25 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR100714899B1 (ko) * 2005-07-14 2007-05-04 삼성전자주식회사 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322536B1 (ko) * 1999-06-29 2002-03-18 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR100389926B1 (ko) * 2001-03-28 2003-07-04 삼성전자주식회사 커패시터의 스토리지 전극을 포함하는 반도체 장치 제조방법
KR20050011151A (ko) * 2003-07-22 2005-01-29 삼성전자주식회사 금속을 포함하는 전극들로 이루어진 캐패시터를 갖는반도체 소자의 형성방법
US7459362B2 (en) * 2005-06-27 2008-12-02 Micron Technology, Inc. Methods of forming DRAM arrays
KR100667653B1 (ko) * 2005-07-11 2007-01-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100675303B1 (ko) * 2006-01-23 2007-01-29 삼성전자주식회사 자기정렬 콘택을 갖는 반도체소자 및 그 형성방법
JP2008021809A (ja) * 2006-07-12 2008-01-31 Elpida Memory Inc 半導体装置およびその製造方法
KR100977716B1 (ko) * 2008-05-21 2010-08-24 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418580B1 (ko) 2001-06-12 2004-02-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20060031991A (ko) * 2004-10-11 2006-04-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100714899B1 (ko) * 2005-07-14 2007-05-04 삼성전자주식회사 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법
KR20070023934A (ko) * 2005-08-25 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
CN101587892A (zh) 2009-11-25
US20120007219A1 (en) 2012-01-12
US20090289326A1 (en) 2009-11-26
KR20090121003A (ko) 2009-11-25
US8053326B2 (en) 2011-11-08
US20120094462A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
KR100977716B1 (ko) 반도체 장치 및 그 제조방법
US7910428B2 (en) Capacitor with pillar type storage node and method for fabricating the same including conductive capping layer
KR100396879B1 (ko) 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
US6737694B2 (en) Ferroelectric memory device and method of forming the same
KR101261969B1 (ko) 엠아이엠 캐패시터 및 그 제조방법
US7998825B2 (en) Method for fabricating semiconductor device
US7820507B2 (en) Semiconductor device and method for fabricating the same
US20060175645A1 (en) Semiconductor device and its manufacturing method
US8445991B2 (en) Semiconductor device with MIM capacitor and method for manufacturing the same
US20110129982A1 (en) Method for Forming a Capacitor of a Semiconductor Memory Device
KR100280206B1 (ko) 고유전체 캐패시터 및 그의 제조 방법
KR100541682B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100690567B1 (ko) 반도체장치의 제조방법과 반도체장치
KR102645594B1 (ko) 반도체장치 및 그 제조 방법
KR20090070910A (ko) 필라형 스토리지노드를 구비한 캐패시터의 제조 방법
KR100846383B1 (ko) 캐패시터 제조 방법
KR100968424B1 (ko) 반도체 소자 및 그 제조방법
KR100884346B1 (ko) 반도체소자의 캐패시터 형성방법
KR20100053210A (ko) 반도체 장치 제조방법
KR20100004648A (ko) 반도체 장치의 캐패시터 제조방법
KR20060031991A (ko) 반도체 소자의 캐패시터 제조 방법
KR20060035473A (ko) 실린더형 커패시터의 하부 전극 제조방법
KR20090111018A (ko) 필라형 스토리지노드를 구비한 캐패시터 제조 방법
KR20070121344A (ko) 반도체 메모리 소자 및 그 형성방법
KR20030058038A (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee