CN101587892A

CN101587892A - 半导体器件及其制造方法

Info

Publication number: CN101587892A
Application number: CNA2009100072263A
Authority: CN
Inventors: 朴钟范; 宋翰相; 朴钟国
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2008-05-21
Filing date: 2009-02-13
Publication date: 2009-11-25
Also published as: US20120094462A1; KR100977716B1; US20090289326A1; KR20090121003A; US8053326B2; US20120007219A1

Abstract

本发明涉及半导体器件及其制造方法，半导体器件包括：穿透第一层间绝缘层并部分突出高于所述第一层间绝缘层的第一存储节点接触塞；接触所述突出高于第一层间绝缘层的第一存储节点接触塞的第二存储节点接触塞；接触第二存储节点接触塞顶表面的存储节点；和在所述第一层间绝缘层上形成的第二层间绝缘层，其中所述第二层间绝缘层包围第一存储节点底部区的外侧壁、突出高于第一层间绝缘层的第一存储节点接触塞和第二存储节点接触塞。

Description

半导体器件及其制造方法

相关申请

本申请要求2008年5月21日提交的韩国专利申请10-2008-0047082的优先权，通过引用将其全部内容并入本文。

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

为了在有限区域上获得需要的电容，已经使用金属层诸如氮化钛(TiN)层作为具有三维结构如圆柱或凹陷结构的电容器(例如存储节点(SN)和金属-绝缘体-金属(MIM)电容器)的电极。

图1A和1B说明制造典型半导体器件的存储节点的方法，图2是说明典型半导体器件的限制的显微照片图。

参考图1A，在其中形成有预定结构的衬底11上形成具有第一存储节点接触塞13的第一层间绝缘层12，并且在第一层间绝缘层12上形成第二层间绝缘层14。

第二存储节点接触塞15穿透第二层间绝缘层14以与第一存储节点接触塞13的顶表面接触。

在第二层间绝缘层14上依次地形成蚀刻停止层16和隔离绝缘层17，并且通过依次地蚀刻隔离绝缘层17和蚀刻停止层16来形成存储节点孔18以暴露第二存储节点接触塞15的顶表面。

沿着存储节点孔18的表面形成阻挡金属层(未显示)，实施热处理工艺以在第二存储节点接触塞15上形成欧姆接触层19。在存储节点孔18中形成存储节点20。

参考图1B，通过湿浸出工艺移除残留的隔离绝缘层17以形成具有圆柱型的存储节点20。

然而，当第一层间绝缘层12、第二层间绝缘层14和隔离绝缘层17由氧化物层形成时，在湿浸出工艺期间通过化学蚀刻剂蚀刻在存储节点20下方的第二层间绝缘层14，从而穿透存储节点20，如图1B和2中的“A”所示。因此，可产生缺陷如凹坑(bunker)21。该凹坑21在相邻存储节点20之间产生桥接从而导致双位失效(dual bit fail)。由于凹坑21，在后续的金属互连工艺期间，在金属互连和存储节点20之间产生电短路现象，或者在用于形成金属互连的掩模工艺期间可形成有缺陷的图案。

此外，由于半导体器件集成度增加，其中可形成电容器的单元区域减小，因此增加存储节点20的深宽比，以在有限的单元区域中获得充分的静电容量。在后续的电介质形成工艺期间，由于深宽比高的存储节点20导致台阶覆盖性的劣化，所以半导体器件的生产良品率降低。为克服上述限制，提供形成小于

的薄的存储节点20的方法，但是如果存储节点20的厚度减小，那么由于在湿浸出工艺期间化学蚀刻剂较容易穿透，所以由于凹坑21引起的限制变得更糟。

发明内容

半导体器件的实施方案涉及防止缺陷诸如凹坑。

此外，实施方案涉及提供存储节点厚度小于

的半导体器件。

而且，实施方案涉及提供能够增加电容器静电容量的半导体器件。

根据至少一个方面，一种半导体器件包括：穿透第一层间绝缘层并部分突出高于第一层间绝缘层的第一存储节点接触塞；与所述突出高于第一层间绝缘层的第一存储节点接触塞接触的第二存储节点接触塞；接触第二存储节点接触塞顶表面的存储节点；和在第一层间绝缘层上形成的第二层间绝缘层，所述第二层间绝缘层包围第一存储节点底部区的外侧壁、突出高于第一层间绝缘层的第一存储节点接触塞和第二存储节点接触塞。

在某些实施方案中，第一层间绝缘层包括氧化物层，第二层间绝缘层包括氮化物层。第二层间绝缘层的厚度可小于第一层间绝缘层的厚度。

在某些实施方案中，第一存储节点接触塞和第二存储节点接触塞由相同材料形成，第一存储节点接触塞和第二存储节点接触塞包括多晶硅层。第二存储节点接触塞可具有其中第二存储节点接触塞覆盖第一存储节点接触塞的预定区域的曲折结构(zigzag structure)。

在某些实施方案中，存储节点可包括由氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钌(Ru)、氧化钌(RuO₂)、铂(Pt)、铱(Ir)和氧化铱(IrO₂)所组成的组中的任意之一或者其堆叠层。

在某些实施方案中，所述半导体器件还包括在第二存储节点接触塞和存储节点之间的欧姆接触层。欧姆接触层可包括金属硅化物。

根据另一个实施方案，一种制造半导体器件的方法包括：形成穿透层间绝缘层的存储节点接触塞；在所述层间绝缘层上形成隔离绝缘层；通过选择性地蚀刻所述隔离绝缘层实施主蚀刻工艺以形成开口区域，所述开口区域暴露存储节点接触塞的顶表面；在所述开口区域底部通过蚀刻掉预定厚度的存储节点接触塞来实施过蚀刻工艺以扩展开口区域；在开口区域中形成存储节点；和移除所述隔离绝缘层。在某些实施方案中，主蚀刻工艺和过蚀刻工艺原位实施。

存储节点接触塞的形成可包括：形成包括第一存储节点接触塞的第一层间绝缘层；通过使第一层间绝缘层凹陷来使第一存储节点接触塞部分突出高于第一层间绝缘层；形成第二层间绝缘层以覆盖突出高于第一层间绝缘层的第一存储节点接触塞；通过选择性地蚀刻第二层间绝缘层来形成接触孔以部分暴露第一存储节点接触塞；和通过用导电层填充接触孔形成第二存储节点接触塞。

在某些实施方案中，第一层间绝缘层和隔离绝缘层包括氧化物层，第二层间绝缘层包括氮化物层，其中在某些实施方案中第二层间绝缘层的厚度小于第一层间绝缘层的厚度。

第二存储节点接触塞可具有其中第二存储节点接触塞覆盖第一存储节点接触塞的预定区域的曲折结构。第一存储节点接触塞和第二存储节点接触塞可由相同材料形成。第一存储节点接触塞和第二存储节点接触塞可包括多晶硅层。

在实施过蚀刻工艺期间的蚀刻深度可小于第二层间绝缘层的厚度。

在某些实施方案中，存储节点包括选自由氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钌(Ru)、氧化钌(RuO₂)、铂(Pt)、铱(Ir)和氧化铱(IrO₂)所组成的组中的一种或者其堆叠层。

所述方法可还包括在存储节点接触塞和存储节点之间形成欧姆接触层。欧姆接触层可包括金属硅化物。

根据至少一个其它的实施方案，一种制造半导体器件电容器的方法包括：形成包括第一存储节点接触塞的第一层间绝缘层；通过凹陷第一层间绝缘层来使第一存储节点接触塞部分突出高于第一层间绝缘层；在第一层间绝缘层上形成第二层间绝缘层以覆盖突出的第一存储节点接触塞；通过选择性地蚀刻第二层间绝缘层形成接触孔以部分暴露第一存储节点接触塞；通过用导电层填充接触孔形成第二存储节点接触塞；在包括第二存储节点接触塞的第二层间绝缘层上形成隔离绝缘层；通过选择性地蚀刻隔离绝缘层和第二存储节点接触塞来形成开口区域；在开口区域中形成存储节点；和移除隔离绝缘层。

第一层间绝缘层和隔离绝缘层可包括氧化物层，第二层间绝缘层包括氮化物层。

在至少一个实施方案中，开口区域的形成包括：通过选择性地蚀刻隔离绝缘层来实施主蚀刻工艺以形成开口区域，所述开口区域暴露第二存储节点接触塞的顶表面；和在开口区域底部通过部分蚀刻第二存储接触塞来实施过蚀刻工艺以扩展开口区域。在过蚀刻工艺期间的蚀刻深度可小于第二层间绝缘层的厚度。

附图说明

图1A和1B说明制造典型半导体器件的存储节点的方法。

图2是说明典型半导体器件限制的显微照片图。

图3是根据至少一个实施方案的半导体器件的截面图。

图4A至4G说明根据至少一个实施方案制造半导体器件的方法。

具体实施方式

其它的目的和优点可通过以下描述来理解并通过参考以下公开的实施方案而变得显而易见。

在附图中，将层和区域的尺度进行放大以清楚地进行说明。也应该理解，当层(或膜)被称为在另一层或衬底“上”时，其可以直接在所述另一层或衬底上，或也可存在中间层。此外，应理解，当层被称为在另一个层“下”时，其可以直接在所述另一层下，也可存在一个或多个中间层。此外，也应理解，当层被称为在两层“之间”时，其可以是在所述两层之间的仅有的层，或也可存在一个或更多个中间层。

公开的实施方案是能够防止由电容器中的缺陷如凹坑所导致的双位失效的半导体器件及其制造方法。

所述方法防止在湿浸出工艺期间化学蚀刻剂穿透第一层间绝缘层。提供第二存储节点接触塞侧壁的第二层间绝缘层由相对于提供第一存储节点接触塞侧壁的第一层间绝缘层和提供开口区域(即，用于形成存储节点的存储节点孔)侧壁的隔离绝缘层具有较低蚀刻速率的材料形成，并且第二层间绝缘层还包围存储节点底部区的外侧壁。

图3是根据至少一个实施方案的半导体器件的截面图，并显示出第一层间绝缘层32、第一存储节点接触塞33、第二存储节点接触塞35、存储节点42和第二层间绝缘层34。在衬底31上形成第一层间绝缘层32。第一存储节点接触塞33穿透第一层间绝缘层32，第一存储节点接触塞33的一部分突出高于第一层间绝缘层32。

第一层间绝缘层32上的第二存储节点接触塞35接触所述突出高于第一层间绝缘层32的第一存储节点接触塞33。存储节点42接触第二存储节点接触塞35的顶表面。第一层间绝缘层32上的第二层间绝缘层34包围存储节点42底部区的外侧壁、第二存储节点接触塞35、突出高于第一层间绝缘层32的第一存储节点接触塞33。此外，在某些实施方案中，所述半导体器件包括在第二存储节点接触塞35和存储节点42之间插入的欧姆接触层41。

第一层间绝缘层32由选自由二氧化硅(SiO₂)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、原硅酸四乙酯(TEOS)、未掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)和旋涂电介质(SOD)所组成的组中的氧化物层或其堆叠层形成。第一层间绝缘层32可由其中依次地堆叠具有极好间隙填充(gap fill)特性的SOD层和具有极好品质层的HDP层的堆叠层形成。

第二层间绝缘层34包括第二存储接触塞35以将存储节点42与第一存储节点接触塞33对准。存储节点42在第二层间绝缘层34上以曲折形式对准。因此，第二层间绝缘层34可填充在突出的第一存储节点接触塞33之间并可覆盖厚度为约1000～约

的第一存储节点接触塞33的顶表面。

在某些实施方案中，形成比第一层间绝缘层32薄的第二层间绝缘层34。

第二层间绝缘层34可由相对于第一层间绝缘层32材料具有较低蚀刻速率的材料形成，以简化半导体器件的制造工艺。例如，如果第一层间绝缘层32由氧化物层形成，那么第二层间绝缘层34可由相对于氧化物层具有较低蚀刻速率的氮化物层形成。氮化硅层(Si₃N₄)层可用作氮化物层。在此，在某些实施方案中，由于第二层间绝缘层34由相对于第一层间绝缘层32具有较低蚀刻速率的材料形成，所以在湿浸出工艺期间蚀刻停止层形成工艺将保护存储节点42的底部结构。此外，在湿浸出工艺期间，通过防止化学蚀刻剂穿透第一层间绝缘层32可防止在第一层间绝缘层32中产生凹坑。

由于第二层间绝缘层34具有包围存储节点42的底部区外侧壁的结构，因此存储节点42不坍塌并且可防止化学蚀刻剂穿透第一层间绝缘层32。

第一存储节点接触塞33电连接至衬底31的预定区域例如着陆塞(未显示)，并且用于电连接电容器和衬底31的结构。

第一存储节点接触塞33突出高于第一层间绝缘层32的顶表面约500～约

的厚度，以增加第二存储节点接触塞35的接触面积。

随着半导体器件变得高度集成，为了在有限区域中形成电容器，在某些实施方案中，第二存储节点接触塞35电连接存储节点42与第一存储节点接触塞33并同时将它们对准。此外，存储节点42布置为曲折图案，第二存储节点接触塞35可以形成为曲折图案以覆盖第一存储节点接触塞33的预定区域。

在某些实施方案中，第一存储节点接触塞33和第二存储节点接触塞35由相同材料形成。该原因是防止在其间形成势垒。例如，如果第一存储节点接触塞33和第二存储节点接触塞35由不同的材料形成，那么其间产生势垒并由于所述势垒使得不平稳地产生电荷转移。即，由于形成的势垒，其间的信号传输延迟使得半导体器件电特性可劣化。

第一存储节点接触塞33和第二存储节点接触塞35可由多晶硅层、金属材料层和导电有机层中的一种形成。在某些实施方案中，金属材料层由金(Au)、钨(W)、铝(Al)、氮化钛(TiN)、氧化铱(IrO₂)、氧化铟锡(ITO)和氧化铟锌(IZO)中的一种形成。导电的有机层可由并五苯、并四苯和蒽中的一种形成。第一存储节点接触塞33和第二存储节点接触塞35可由多晶硅层形成，其相对于半导体材料具有极好的界面特性并容易用于形成工艺。

此外，由于第二存储节点接触塞35具有接触突出高于第一层间绝缘层32的第一存储节点接触塞33的结构，因此第一存储节点接触塞33和第二存储节点接触塞35之间的接触面积可增加并且其间接触电阻也可以减小。

在某些实施方案中，存储节点42是由其中依次地堆叠阻挡金属层39和用于存储节点的导电层40的堆叠层形成的圆柱形。在某些实施方案中，存储节点42具有其中阻挡金属层39包围用于圆柱形存储节点40的导电层外侧壁的结构。在此，阻挡金属层39可具有约20～约

的厚度，用于存储节点40的导电层可具有约100～约

的厚度。存储节点42可具有小于

(例如，约100～约

)的厚度以提高电容器的静电电容。

阻挡金属层39用于防止在用于存储节点40的导电层材料与第二存储节点接触35的材料之间的相互扩散，并且还提供欧姆接触层41以减小存储节点42和第二存储节点接触塞35之间的接触电阻。

在某些实施方案中，阻挡金属层39可由高熔点金属诸如钛(Ti)、钴(Co)、钼(Mo)、铂(Pt)、铱(Ir)、钌(Ru)、铬(Cr)、钽(Ta)和锆(Zr)中的一种形成。

用于存储节点的导电层40可由选自由氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钌(Ru)、氧化钌(RuO₂)、铂(Pt)、铱(Ir)和氧化铱(IrO₂)所组成的组中至少一种金属材料或其堆叠层形成。

在第二存储节点接触塞35和存储节点42之间插入的欧姆接触层41用于减小其间的接触电阻。在某些实施方案中，欧姆接触层41在热处理工艺期间通过在由多晶硅形成的第二存储节点接触塞35与阻挡金属层39之间的反应由自对准金属硅化物(metal salicide)形成。例如，如果阻挡金属层39由钛(Ti)形成，那么欧姆接触层41可由硅化钛(TiSi₂)形成。

由于第二层间绝缘层34由相对于第一层间绝缘层32具有较低蚀刻速率的材料形成，所以不必另外形成蚀刻停止层以在湿浸出工艺期间保护存储节点42的底部结构。因此，本发明可简化半导体器件的制造工艺。

由于第二层间绝缘层34由相对于第一层间绝缘层32具有较低蚀刻速率选择性的材料形成，所以在湿浸出工艺期间可防止缺陷诸如凹坑而无需形成另外的蚀刻停止层。因此，由于凹坑导致的限制例如金属互连和存储节点42之间的电短路现象、在用于形成金属互连的掩模工艺期间产生有缺陷的图案、和由于相邻存储节点42之间的桥接产生的双位失效可得到防止。

由于使用上述公开的工艺可防止缺陷如凹坑，存储节点42的厚度可减小。因此，在电介质形成工艺期间在存储节点42上可获得台阶覆盖性，并且通过增加存储节点42内部孔面积可改善电容器的静电电容。

由于形成第二层间绝缘层34以包围存储节点42的底部区外侧壁，所以在湿浸出工艺期间存储节点42不坍塌。

此外，由于第一存储节点接触塞33突出高于第一层间绝缘层32，以增加第一存储节点接触塞33和第二存储节点接触塞35之间的接触面积，所以其间的接触电阻可减小，由此改善半导体器件的电特性。

因此，由于可获得在半导体器件电容器的有限面积中必需的静电电容并可防止凹坑形成，所以可改善电容器的可靠性和生产良品率。

图4A～4G说明制造如上所述半导体器件的方法的一个实施方案。

参考图4A，在具有预定结构的衬底31上形成第一层间绝缘层32，形成第一存储节点接触塞33以通过第一层间绝缘层32电连接至衬底31的预定区域。

在某些实施方案中，第一层间绝缘层32由SiO₂、BPSG、PSG、TEOS、USG、SOG、HDP和SOD中的一种或其堆叠层形成。第一层间绝缘层32可由其中依次堆叠具有极好间隙填充特性的SOD层和具有极好品质层的HDP层的堆叠层形成。

第一存储节点接触塞33可包括多晶硅层、金属材料层和导电的有机层中的一种。金属材料层可由Au、W、Al、TiN、IrO₂、ITO或IZO形成。导电的有机层可由并五苯、并四苯或蒽形成。第一存储节点接触塞33可由多晶硅层形成，其相对于半导体材料具有极好的界面特性并容易用于形成工艺。

虽然没有说明，但是在形成第一层间绝缘层32之前，在衬底31上形成包括字线、着陆塞和位线的晶体管。

使第一层间绝缘层32凹陷，以使得第一存储节点接触塞33部分突出高于第一层间绝缘层32。在此，第一层间绝缘层32相对于第一存储节点接触塞33的顶表面可凹陷约500～约

的深度。凹陷工艺可通过使用缓冲氧化物蚀刻剂(BOE)溶液或氢氟酸(HF)溶液的湿蚀刻工艺来实施。

更具体地，通过上述工艺，第一存储节点接触塞33部分突出高于第一层间绝缘层32约500～约

这样，第一存储节点接触塞33的一部分突出高于第一层间绝缘层32，以提高将通过后续工艺形成的第二存储节点接触塞与第一存储接触塞33之间的接触面积，使得其间的接触电阻可减小。

参考图4B，在第一层间绝缘层32上形成第二层间绝缘层34以覆盖突出的第一存储节点接触塞33。在此，第二层间绝缘层34提供第二存储接触塞35的侧壁用于在第一存储节点接触塞33与存储节点之间对准，这将通过后续工艺以曲折形式来对准。因此，第二层间绝缘层34可填充于突出的第一存储节点接触塞33之间并可覆盖厚度为约1000～约

的第一存储节点接触塞33的顶表面。

在某些实施方案中，形成比第一层间绝缘层32更薄的第二层间绝缘层34。

为了简化半导体器件制造工艺，在某些实施方案中，第二层间绝缘层34可由相对于第一层间绝缘层32材料具有较低蚀刻速率的材料形成。例如，如果第一层间绝缘层32由氧化物层形成，那么第二层间绝缘层34可由相对于氧化物层具有较低蚀刻速率的氮化物层形成。氮化物层可包括Si₃N₄。

在某些实施方案中，在第二层间绝缘层34上形成氮化物层的蚀刻停止层，即用于形成后续存储节点的开口区域，以在存储节点孔形成工艺期间保护在开口区域之下形成的结构。由于第二层间绝缘层34由相对于第一层间绝缘层32具有较低蚀刻速率的材料形成，所以第二层间绝缘层34用作蚀刻停止层以在开口区域形成期间保护开口区域的底部结构。因此，至少一些实施方案不需要另外的蚀刻停止层形成工艺，由此简化半导体器件的制造工艺。

另一方面，由于突出高于第一层间绝缘层32的第一存储节点接触塞33，因此会在第二层间绝缘层34的顶表面上形成高度差。由于该高度差对后续工艺具有负面影响，因此需要通过平坦化工艺来去除。在此，所述平坦化工艺可通过化学机械抛光(CMP)或回蚀刻工艺实施。

选择性地蚀刻第二层间绝缘层34以形成用于第二存储接触塞的接触孔，所述接触孔部分暴露突出高于第一层间绝缘层32的第一存储节点接触塞33。第二存储节点接触塞35通过用导电层填充接触孔来形成。在此，第二存储节点接触塞35可形成为曲折形式，以覆盖第一存储节点接触塞33的预定区域。第二存储节点接触塞35用于在第一存储节点接触塞33与存储节点之间的对准，其将以曲折形式对准。

由于第二存储节点接触塞35形成为接触所述突出高于第一层间绝缘层32的第一存储节点接触塞33，所以可增加第一存储节点接触塞33和第二存储节点接触塞35之间的接触面积，由此减小其间的接触电阻。

此外，第二存储节点接触塞35可由包括多晶硅层、金属材料层和导电有机层的组中的一种来形成。第二存储节点接触塞35可由与第一存储节点接触塞33相同的材料(即，多晶硅层)形成。这样，可更多减小第一存储节点接触塞33和第二存储节点接触塞35之间的接触电阻。这是由于它们由相同材料形成所以其间没有势垒。

参考图4C，在第二层间绝缘层34上形成隔离绝缘层36。在此，隔离绝缘层36提供其中将形成存储节点的三维结构并可形成为具有约10000～

的厚度。

隔离绝缘层36可由相对于第二层间绝缘层34具有蚀刻选择性的材料形成。如果第二层间绝缘层34由氮化物层形成，那么隔离绝缘层36可由相对于氮化物层具有蚀刻选择性的氧化物层形成。更具体地，在某些实施方案中，隔离绝缘层36由SiO₂、BPSG、PSG、TEOS、USG、SOG、HDP和SOD中的一种或其堆叠层形成。

在隔离绝缘层36上形成蚀刻阻挡图案37以形成开口区域。蚀刻阻挡图案37可由选自由氧化物层、氮化物层、氧氮化物层和非晶碳层组成的组中的一种或其堆叠层形成。

参考图4D，通过使用蚀刻阻挡图案37作为蚀刻阻挡层，实施主蚀刻工艺以蚀刻隔离绝缘层36，并因此形成开口区域38以暴露第二存储节点接触塞35的顶表面。在某些实施方案中，对于分离绝缘层36，所述主蚀刻工艺通过使用例如氧化物层作为蚀刻目标的等离子体蚀刻工艺实施。

例如，如果主蚀刻工艺使用等离子体蚀刻法实施，那么可使用以下物质中的一种：与氟化甲烷气体、氟化碳气体和氩气混合的等离子体气体、与氟化碳气体和氢气(H₂)混合的等离子体气体、以及与氟化甲烷气体、二氧化碳气体(CO₂)混合的等离子体气体。在此，氟化碳气体包括CF₄、C₂F₆和C₃F₈，氟化甲烷气体包括CHF₃。

参考图4E，通过使用蚀刻阻挡图案37作为蚀刻阻挡层，实施过蚀刻工艺来蚀刻开口区域38底表面处的第二存储节点接触塞35，以扩展开口区域38。附图标记38A表示扩展后的开口区域。

实施过蚀刻工艺以允许第二层间绝缘层34包围通过后续工艺形成的存储节点底部区域的外侧壁，使得存储节点在湿浸出工艺期间不坍塌。此处，除第二存储节点接触塞35之外，在过蚀刻工艺期间由于开口区域38而暴露的第二层间绝缘层34也可蚀刻预定厚度。

在过蚀刻工艺期间，蚀刻深度可小于第二层间绝缘层34厚度以避免暴露第一层间绝缘层32。可实施过蚀刻工艺，使得蚀刻深度相对于第二层间绝缘层34顶表面为约300～约

该工艺的原因是在后续的绝缘层移除工艺即湿浸出工艺期间防止缺陷如凹坑。

过蚀刻工艺可通过与主蚀刻工艺相同的蚀刻法和蚀刻气体来原位实施。在此，由于主蚀刻工艺针对氧化物层实施，所以在过蚀刻工艺期间，第二层间绝缘层34可具有不同于第二存储节点接触塞35的蚀刻深度。然而，由于蚀刻深度非常小，为约300～约

所以即使第二层间绝缘层34和第二存储节点接触塞35存在蚀刻深度差异，即其间存在高度差，也不影响半导体器件的特性。

移除蚀刻阻挡图案37。在某些实施方案中，当实施主蚀刻和过蚀刻工艺时，完全移除蚀刻阻挡图案37。在其它一些实施方案中，如果实施主蚀刻和过蚀刻工艺之后保留蚀刻阻挡图案37，那么通过另外的移除工艺将其移除，然后可进行后续工艺。

参考图4F，沿着隔离绝缘层36和开口区域38A的表面形成阻挡金属层39。阻挡金属层39用于防止构成将通过后续工艺形成的存储节点的材料与构成第二存储节点接触塞35的材料之间相互扩散。

在某些实施方案中，阻挡金属层39可由高熔点金属如Ti、Co、Mo、Pt、Ir、Ru、Cr、Ta和Zr形成。此外，阻挡金属层39可形成为具有约20～约

的厚度。

为了减小第二存储节点接触塞35和将通过后续工艺形成的存储节点之间的接触电阻，在第二存储节点接触塞35与阻挡金属层39接触的界面上形成欧姆接触层41。即，在第二存储节点接触塞35上形成欧姆接触层41。

欧姆接触层41可通过热处理工艺由金属硅化物形成，例如通过由多晶硅层形成的第二存储接触塞35与由高熔点金属层例如钛层形成的阻挡金属层39之间反应的金属硅化物例如TiSi₂形成。在此，用于形成欧姆接触层41的热处理工艺可在约700～约900℃的温度下、在氮(N₂)气氛下通过快速热退火(RTA)实施约10～约300秒钟。

沿着隔离绝缘层36和开口区域38A的表面在阻挡金属层39上形成用于存储节点的导电层40。在此，用于存储节点的导电层40可由选自由TiN、TaN、HfN、Ru、RuO₂、Pt、Ir和IrO₂所组成的组中的至少一种金属或其堆叠层形成。此外，用于存储节点的导电层40可形成为具有约100～约

的厚度。

为了提高电容器的静电电容，阻挡金属层39和用于存储节点的导电层40的总厚度可形成为小于约

例如约100～约

上述阻挡金属层39和用于存储节点的导电层40可通过化学气相沉积(CVD)或原子层沉积(ALD)形成。

参考图4G，将在隔离绝缘层36上形成的用于存储节点40的导电层和阻挡金属层39移除，以暴露隔离绝缘层36的顶表面，以便通过实施用于隔离相邻存储节点42的存储节点隔离工艺来形成存储节点42。即，存储节点42具有其中堆叠阻挡金属层39和用于存储节点的导电层40结构。

存储节点隔离工艺可通过CMP或无掩模蚀刻(blanket-etch)工艺来实施。如果存储节点隔离工艺通过无掩模蚀刻工艺实施，那么实施无掩模蚀刻工艺以防止在用牺牲层填充开口区域38A之后存储节点42底部的损伤。

实施热处理工艺以改善存储节点42的品质。在此，在氮(N₂)气氛下、在约550～约650℃的温度下、在炉中实施热处理工艺约10～约30分钟。

然后通过湿浸出工艺移除保留绝缘层36以完成圆柱形存储节点42的形成。在此，在湿浸出工艺期间使用BOE溶液或HF溶液作为化学蚀刻剂。

即使没有形成另外的蚀刻停止层，第二层间绝缘层34也可用作蚀刻停止层。因此，在湿浸出工艺期间存储节点42的底部结构不会损伤。

由于第二层间绝缘层34包围存储节点42的底部区外侧壁，所以即使在湿浸出工艺期间当化学蚀刻剂穿透存储节点42时，由于第二层间绝缘层34使得化学蚀刻剂不接触第一层间绝缘层32。这样，在第一层间绝缘层32中不出现凹坑。

在当化学蚀刻剂沿着存储节点42外侧壁渗透的途径A和当化学蚀刻剂渗透不接触的存储节点42底部的第二存储节点接触塞35的途径B的情况下，由于第二层间绝缘层34包围存储节点42的底部区外侧壁，所以化学蚀刻剂的渗透途径增加，使得化学蚀刻剂没有渗透第一层间绝缘层32。

此外，由于第二层间绝缘层34包围存储节点42的底部区外侧壁，所以在湿浸出工艺期间第二层间绝缘层34支撑存储节点42，使得存储节点42不坍塌。

虽然没有说明，但是在存储节点42的整个表面上形成电介质。在此，电介质通过CVD或ALD由ZrO₂、TaON、Ta₂O₅、TiO₂、Al₂O₃、HfO₂、SrTiO₃和(Ba，Sr)TiO₃中的一种或其堆叠层形成。

在电介质上形成板电极。在此，板电极可由选自由TiN、TaN、HfN、Ru、RuO₂、Pt、Ir和IrO₂所组成的组中的至少一种金属或其堆叠层形成。

由于没有形成另外的蚀刻停止层以在湿浸出工艺期间保护存储节点42的底部结构，并且由于第二层间绝缘层34用作蚀刻停止层，所以可简化半导体器件制造工艺。

此外，由于第二层间绝缘层34由相对于第一层间绝缘层32和隔离绝缘层36具有较低蚀刻速率的材料形成，所以在湿浸出工艺期间不产生凹坑。因此，可防止由于凹坑导致的限制。

由于可防止缺陷诸如凹坑，所以存储节点42的厚度可减小。因此，在电介质形成工艺期间可确保在存储节点42上台阶覆盖性，并且通过增加存储节点42内部孔面积可改善电容器的静电电容。

此外，由于形成第二层间绝缘层34以包围存储节点42的底部区外部壁，所以使得在湿浸出工艺期间存储节点42不坍塌。

此外，由于第一存储节点接触塞33突出高于第一层间绝缘层32，以提高第一存储节点接触塞33和第二存储节点接触塞35之间的接触面积，所以其间的接触电阻可减小，由此改善半导体器件的电特性。

因此，由于在半导体器件电容器的有限区域中可获得需要的静电电容并可防止缺陷如凹坑形成，所以可改善电容器的可靠性和生产良品率。

根据本发明的实施方案，由于第二层间绝缘层由相对于第一层间绝缘层和隔离绝缘层具有较低蚀刻速率的材料形成，所以不必要另外形成蚀刻停止层以在湿浸出工艺期间保护存储节点底部结构。因此，可简化半导体器件制造工艺。

此外，由于第二层间绝缘层用作蚀刻停止层，所以在湿浸出工艺期间可防止第一层间绝缘层的损伤，这样可防止凹坑形成。因此，可防止由于凹坑导致的限制。

如上所述，由于本发明的实施方案可防止缺陷如凹坑，所以存储节点的厚度可减小。即，可形成厚度小于

的存储节点。因此，当对存储节点实施电介质形成工艺时，可以获得良好台阶覆盖性，并且可以提高存储节点的内部孔面积以改善电容器的静电电容。

此外，第二层间绝缘层包围存储节点底部区的外侧壁，使得在湿浸出工艺期间存储节点不坍塌。

此外，第一存储节点接触塞突出高于第一层间绝缘层，使得第一存储节点接触塞和第二存储节点接触塞之间的接触面积增加。因此，第一存储节点接触塞和第二存储节点接触塞之间的接触电阻可减小，由此改善电特性。

因此，由于在半导体器件电容器的有限区域中获得充分的静电电容，同时防止由于凹坑导致的双位失效，所以可改善电容器的可靠性和生产良品率。

虽然已经描述了实施方案，但是本领域技术人员显而易见地可做出各种变化和改变。

Claims

1.一种半导体器件，包括：

穿透第一层间绝缘层并部分突出高于所述第一层间绝缘层的第一存储节点接触塞；

与突出高于所述第一层间绝缘层的所述第一存储节点接触塞接触的第二存储节点接触塞；

接触所述第二存储节点接触塞顶表面的存储节点；和

在所述第一层间绝缘层上形成的第二层间绝缘层，所述第二层间绝缘层包围所述存储节点底部区的外侧壁、所述第二存储节点接触塞以及突出高于所述第一层间绝缘层的第一存储节点接触塞。

2.根据权利要求1所述的半导体器件，其中所述第一层间绝缘层包括氧化物层。

3.根据权利要求1所述的半导体器件，其中所述第二层间绝缘层包括氮化物层。

4.根据权利要求1所述的半导体器件，其中所述第一层间绝缘层包括氧化物层，所述第二层间绝缘层包括氮化物层。

5.根据权利要求1所述的半导体器件，其中所述第二层间绝缘层的厚度小于所述第一层间绝缘层的厚度。

6.根据权利要求1所述的半导体器件，其中所述第一存储节点接触塞和所述第二存储节点接触塞由相同材料形成。

7.根据权利要求1所述的半导体器件，其中所述第一存储节点接触塞和所述第二存储节点接触塞包括多晶硅层。

8.根据权利要求1所述的半导体器件，其中所述第二存储节点接触塞具有其中所述第二存储节点接触塞覆盖所述第一存储节点接触塞的预定区域的曲折结构。

9.根据权利要求1所述的半导体器件，其中所述存储节点包括氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钌(Ru)、氧化钌(RuO₂)、铂(Pt)、铱(Ir)和氧化铱(IrO₂)中的任意一种或它们的堆叠层。

10.根据权利要求1所述的半导体器件，还包括在所述第二存储节点接触塞和所述存储节点之间的欧姆接触层。

11.根据权利要求10所述的半导体器件，其中所述欧姆接触层包括金属硅化物。

12.一种制造半导体器件的方法，所述方法包括：

形成穿透层间绝缘层的存储节点接触塞；

在所述层间绝缘层上形成隔离绝缘层；

通过选择性地蚀刻所述隔离绝缘层来实施主蚀刻工艺以形成开口区域，所述开口区域暴露出所述存储节点接触塞的顶表面；

通过在所述开口区域底部处蚀刻掉预定厚度的所述存储节点接触塞来实施过蚀刻工艺，以扩展所述开口区域；

在所述开口区域中形成存储节点；和

移除所述隔离绝缘层。

13.根据权利要求12所述的方法，其中形成所述存储节点接触塞包括：

形成包括第一存储节点接触塞的第一层间绝缘层；

使所述第一层间绝缘层凹陷，以使得所述第一存储节点接触塞部分突出高于所述第一层间绝缘层；

形成第二层间绝缘层，以覆盖突出高于所述第一层间绝缘层的所述第一存储节点接触塞；

通过选择性地蚀刻所述第二层间绝缘层形成接触孔，以部分暴露出所述第一存储节点接触塞；和

通过利用导电层填充所述接触孔形成第二存储节点接触塞。

14.根据权利要求13所述的方法，其中所述第一层间绝缘层和所述隔离绝缘层包括氧化物层。

15.根据权利要求13所述的方法，其中所述第二层间绝缘层包括氮化物层。

16.根据权利要求13所述的方法，其中所述第一层间绝缘层和所述隔离绝缘层包括氧化物层，所述第二层间绝缘层包括氮化物层。

17.根据权利要求13所述的半导体器件，其中所述第二层间绝缘层的厚度小于所述第一层间绝缘层的厚度。

18.根据权利要求13所述的方法，其中所述第二存储节点接触塞具有曲折结构并覆盖所述第一存储节点接触塞的预定区域。

19.根据权利要求13所述的方法，其中所述第一存储节点接触塞和所述第二存储节点接触塞由相同材料形成。

20.根据权利要求19所述的方法，其中所述第一存储节点接触塞和所述第二存储节点接触塞包括多晶硅层。

21.根据权利要求13所述的方法，其中在实施所述过蚀刻工艺期间蚀刻的蚀刻深度小于所述第二层间绝缘层的厚度。

22.根据权利要求12所述的方法，其中原位实施所述主蚀刻工艺和所述过蚀刻工艺。

23.根据权利要求12所述的方法，其中所述存储节点包括选自由氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、钌(Ru)、氧化钌(RuO₂)、铂(Pt)、铱(Ir)和氧化铱(IrO₂)组成的组中的任意一种或它们的堆叠层。

24.根据权利要求12所述的方法，还包括在所述存储节点接触塞和所述存储节点之间形成欧姆接触层。

25.根据权利要求24所述的方法，其中所述欧姆接触层包括金属硅化物。

26.一种制造半导体器件的电容器的方法，所述方法包括：

形成包括第一存储节点接触塞的第一层间绝缘层；

通过使所述第一层间绝缘层凹陷以使得所述第一存储节点接触塞部分突出高于所述第一层间绝缘层；

在所述第一层间绝缘层上形成第二层间绝缘层，以覆盖所述突出的第一存储节点接触塞；

通过选择性地蚀刻所述第二层间绝缘层形成接触孔，以暴露出所述第一存储节点接触塞；和

通过利用导电层填充所述接触孔形成第二存储节点接触塞；

在包括所述第二存储节点接触塞的所述第二层间绝缘层上形成隔离绝缘层；

通过选择性地蚀刻所述隔离绝缘层和所述第二存储节点接触塞形成开口区域；

在所述开口区域中形成存储节点；和

移除所述隔离绝缘层。

27.根据权利要求26所述的方法，其中所述开口区域的形成包括：

通过选择性地蚀刻所述隔离绝缘层来实施主蚀刻工艺以形成开口区域，所述开口区域暴露出所述第二存储节点接触塞的顶表面；和

通过在所述开口区域底部处部分地蚀刻所述第二存储节点接触塞来实施过蚀刻工艺，以扩展所述开口区域。

28.根据权利要求27所述的方法，其中在所述过蚀刻工艺期间蚀刻的蚀刻深度小于所述第二层间绝缘层的厚度。

29.根据权利要求26所述的方法，其中所述第一层间绝缘层和所述隔离绝缘层包括氧化物层，所述第二层间绝缘层包括氮化物层。