CN100590845C - 半导体器件中电容器的制造方法 - Google Patents

半导体器件中电容器的制造方法 Download PDF

Info

Publication number
CN100590845C
CN100590845C CN200610154115A CN200610154115A CN100590845C CN 100590845 C CN100590845 C CN 100590845C CN 200610154115 A CN200610154115 A CN 200610154115A CN 200610154115 A CN200610154115 A CN 200610154115A CN 100590845 C CN100590845 C CN 100590845C
Authority
CN
China
Prior art keywords
layer
plasma
conductive layer
barrier layers
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610154115A
Other languages
English (en)
Other versions
CN101000889A (zh
Inventor
崔亨福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101000889A publication Critical patent/CN101000889A/zh
Application granted granted Critical
Publication of CN100590845C publication Critical patent/CN100590845C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造半导体器件中的电容器的方法，包括在衬底上形成第一绝缘层；在第一绝缘层中形成存储节点接触塞，接触衬底的预定部分；在第一绝缘层和存储节点接触塞上形成第二绝缘层；形成暴露存储节点接触塞的沟槽；在沟槽中形成存储节点；在第二绝缘层和存储节点上形成等离子体阻挡层；在等离子体阻挡层上形成覆盖层并填充沟槽；移除覆盖层、等离子体阻挡层和第二绝缘层；在存储节点上形成电介质层以及在电介质层上形成板状电极。

Description

半导体器件中电容器的制造方法
相关申请
本申请基于并要求分别于2006年1月9日和2006年7月21日递交韩国专利局的韩国专利申请KR 2006-0002139和KR 2006-0068467的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及制造半导体的方法，更具体涉及制造半导体器件上的圆柱型电容器的方法。
背景技术
由于半导体存储器器件中临界尺寸减小和集成规模增大，因此在其上形成电容器的面积逐渐变小。
虽然面积变小，但单元中的电容器一般要求确保对每一单元的最小要求电容。因此，为了在有限面积上形成具有高电容的电容器，已经以三维形状形成存储节点，例如圆柱型和凹型，并且已经引入金属-绝缘体-金属(MIM)方法。本文中，MIM方法是指用金属形成存储节点和板状电极。
图1A-1D是说明半导体器件中电容器的制造方法的截面图。
如图1A所示，衬底11限定为单元区域和周边区域，层间绝缘层12形成在衬底11上方。随后，在层间绝缘层12中形成存储节点接触孔，并在存储节点接触孔中形成存储节点接触塞13。虽然没有图示，但是通常在形成层间绝缘层12之前，进行形成包括字线和位线的晶体管的过程。层间绝缘层12形成为多层结构。
蚀刻停止层14和存储节点氧化物层15依次形成在存储节点接触塞13和层间绝缘层12上。
接着，顺序蚀刻蚀刻停止层14和存储节点氧化物层15以形成暴露存储节点接触塞13顶部的沟槽16。
形成存储节点之前，在存储节点接触塞13上形成阻挡金属层17。
在沟槽16上形成一氮化钛(TiN)层并回蚀刻以在沟槽16中形成存储节点18。
在回蚀刻TiN层以形成存储节点18的过程中，TiN残留物18A可残留在存储节点氧化物层15上，并且可能在后续过程中在相邻存储节点之间产生微桥，因而使器件特性劣化。
如图1B所示，在存储节点氧化物层15和存储节点上方形成覆盖氧化物层19(例如等离子体增强原硅酸四乙酯(PETEOS)层)。形成覆盖氧化物层15是为了减少在存储节点18的对准和重叠中产生的TiN相关缺陷，即TiN残留物18A。
PETEOS层的形成包括通过供应约800sccm(标准立方厘米每分钟)流量的原硅酸四乙酯(TEOS)源和约600sccm流量的氧(O2)源来形成氧化硅层，并且在氧化硅层上供应射频(RF)功率。
然而，如果将上述操作条件施加至回蚀刻过程后残留的TiN残留物18A，则TiN残留物18A、由TEOS源供应的硅(Si)和TEOS源中的乙基暴露在RF环境中并在衬底结构表面上缠结。该缠结材料在后续完全浸除过程之后残留在相邻的圆柱型存储节点之间。该缠结材料甚至在降低RF功率之后依然残留在相邻的圆柱型存储节点之间。当RF功率水平改变时，TEOS的步进覆盖特性也改变，通常导致需要重新设定制程。
参照图1C，在单元区域上形成暴露周边区域的掩模20以移除形成在周边区域中的TiN残留物18A。残留在周边区域中的存储节点氧化物层15上的TiN残留物18A通过利用掩模20作为蚀刻阻挡层蚀刻周边区域中的覆盖氧化物层19而被移除。
参照图1D，移除掩模20。移除单元区域中的覆盖氧化物层10的残留部分和单元区域与周边区域中的存储节点氧化物层15，由此暴露出存储节点18的内壁和外壁。存储节点18是圆柱型存储节点。
根据上述典型技术，TiN残留物18A在实施隔离相邻存储节点18的回刻蚀过程之后仍然残留在衬底结构上。TiN残留物18A可能在形成覆盖氧化物层19即PETEOS层时在PETEOS室中与等离子体反应，并且形成不溶于移除存储节点氧化物层15的湿化学品中的致密材料。
因此，TiN残留物18A在移除存储节点氧化物层15之后留在单元区域中，并连接相邻存储节点18的顶部，由此产生表示为附图标记A的微桥。微桥使器件特性劣化。
图2A和2B是说明微桥的显微图。图2A示出连接两个相邻圆柱型存储节点的微桥A’。图2B示出大量此类连接相邻圆柱型存储节点的微桥。
在后续器件集成过程之后，诸如存储节点微桥的缺陷导致双桥失效，并且在集成圆柱型存储节点(例如MIM圆柱型存储节点)时需要减少此类缺陷。
发明内容
本发明提供制造半导体器件中的电容器的方法，该方法可以减少在存储节点之间产生由于在存储节点隔离过程之后存储节点材料残留物残留所引起的微桥。
一种根据本发明制造半导体器件中的电容器的方法，包括在衬底上形成第一绝缘层；在第一绝缘层中形成存储节点接触塞，接触衬底的预定部分；在第一绝缘层和存储节点接触塞上形成第二绝缘层；形成暴露存储节点接触塞的沟槽；在沟槽中形成存储节点；在第二绝缘层和存储节点上形成等离子体阻挡层；在等离子体阻挡层上形成覆盖层并填充沟槽；移除覆盖层、等离子体阻挡层和第二绝缘层；在存储节点上形成电介质层以及在电介质层上形成板状电极。
一种根据本发明制造半导体器件中的电容器的方法，包括将衬底限定为单元区域和周边区域；在衬底上形成第一绝缘层；在单元区域中的第一绝缘层中形成存储节点接触塞，接触衬底的预定部分；在第一绝缘层和存储节点接触塞上形成第二绝缘层；形成暴露存储节点接触塞的沟槽；在沟槽中形成存储节点；在存储节点和第二绝缘层上形成等离子体阻挡层；在等离子体阻挡层上形成覆盖层并填充沟槽；在单元区域中的覆盖层上形成暴露周边区域的掩模图案；利用掩模图案作为蚀刻阻挡层来蚀刻周边区域中的覆盖层和等离子体阻挡层；移除单元区域和周边区域中的第二绝缘层；在存储节点上形成电介质层以及在电介质层上形成板状电极。
根据本发明的方法通过形成层来防止在实施存储节点隔离过程后残留的TiN残留物与PETEOS层即覆盖氧化物层之间的直接接触从而减少相邻存储节点之间的微桥。一般，将氧化铝层形成为等离子体阻挡层以覆盖TiN残留物。随后，在等离子体阻挡层上形成覆盖氧化物层。因此，可以防止TiN残留物与来自PETEOS室的等离子体反应形成不溶于大多数化学品中的材料。氧化铝的特性使得氧化铝成为有效的等离子体阻挡层。氧化铝一般可溶解于氟化氢(HF)基化学品中。因此，氧化铝通常在利用HF基化学品进行湿浸除(dip out)过程时溶解，以移除存储节点氧化物层，从而形成圆柱型存储节点。TiN残留物也可以在浸除过程中移除。
附图说明
根据以下对具体实施方案结合附图的说明，本发明的上述和其它特征将得到更好的理解，其中：
图1A-1D是说明半导体器件中电容器的制造方法的截面图；
图2A和2B是表示传统方法产生的微桥的显微图；
图3A-3E是说明根据本发明制造半导体器件中的电容器的方法。
具体实施方式
参考附图详细说明根据本发明制造半导体器件中的电容器的方法。
图3A-3E是说明根据本发明制造半导体器件中的电容器的方法。
如图3A所示，衬底31被限定为单元区域和周边区域，在衬底31上形成第一层间绝缘层32。随后，在单元区域中的第一层间绝缘层32中形成存储节点接触塞33，接触衬底31的预定部分。虽然没有图示，但是可以在形成第一层间绝缘层32之前形成晶体管、字线或位线。第一层间绝缘层32可包含选自硼硅酸盐玻璃(BSG)层、硼磷硅酸盐玻璃(BPSG)层、磷硅酸盐玻璃(PSG)层、原硅酸四乙酯(TEOS)层、高密度等离子体(HDP)层、旋涂玻璃(SOG)层和先进平坦化层(APL)中的一层。层间绝缘层还可具有多层结构，包括有机基和无机基低k电介质层。
存储节点接触塞33可通过蚀刻第一层间绝缘层32形成存储节点接触孔、在存储节点接触孔中填充多晶硅和随后利用回蚀刻过程或化学机械抛光(CMP)过程使多晶硅平坦化而形成。
在存储节点接触塞33和第一层间绝缘层32上顺序形成蚀刻停止层34和存储节点氧化物层35。
形成蚀刻停止层34用作蚀刻阻挡层以减少后续在存储节点氧化物层35上实施的干蚀刻过程中对下方结构的损伤。蚀刻停止层34可包含氮化物并具有约
Figure C20061015411500091
-约
Figure C20061015411500092
的厚度。形成存储节点氧化物层35以提供其中将形成存储节点的三维结构。存储节点氧化物层35可形成为单一氧化物层或具有多层结构，包括化学气相沉积(CVD)氧化物层。蚀刻停止层34和存储节点氧化物层35的总厚度为约
Figure C20061015411500093
-约
顺序蚀刻单元区域中的存储节点氧化物层35和蚀刻停止层34以形成暴露存储节点接触塞33的沟槽36。沟槽36通过以下步骤形成：在存储节点氧化物层35上形成包括光刻胶图案的掩模；和利用掩模作为蚀刻阻挡层选择性干蚀刻存储节点氧化物层35和蚀刻停止层34以形成暴露存储节点接触塞33的沟槽36。任选地，可以在存储节点氧化物层35厚的情况下使用多晶硅硬掩模。
在存储节点接触塞33上形成阻挡金属层37。阻挡金属层37可包含硅化钛(TiSi)、硅化钴(CoSi)或硅化锆(ZrSi)。
具体而言，阻挡金属层37可而由硅化钛形成，其形成方法为利用物理气相沉积(PVD)或CVD方法在衬底结构上沉积钛(Ti)；进行热处理即退火过程以形成硅化钛；以及通过湿剥除过程除去未反应部分的Ti。在此，硅化钛是通过Ti与硅(Si)在包含多晶硅的存储节点接触塞33中反应而形成的。因此，硅化钛没有形成在与存储节点接触塞33相邻的绝缘材料上。
通过形成阻挡金属层37，可以减少存储节点接触塞33和随后存储节点之间的接触表面的阻抗。
在沟槽36上形成用作存储节点的一氮化钛(TiN)层。在此，TiN通过CVD法或原子层沉积(ALD)法形成并具有约
Figure C20061015411500095
-约
Figure C20061015411500096
的厚度。
在TiN层上形成填充沟槽36的光刻胶层(未示出)。在此，光刻胶层用作在存储节点隔离过程中保护沟槽内部的的保护层。也就是在进行存储节点隔离过程之前，光刻胶层需要填充沟槽36至步进覆盖的满意程度，这是因为在存储节点隔离过程中诸如研磨材料和蚀刻颗粒的杂质可能附着至存储节点38。
在光刻胶层上进行回蚀刻过程以移除形成在存储节点氧化物层35顶部上的部分光刻胶层。因此，残留的部分光刻胶层仅存在于沟槽36的内部，并且形成在存储节点氧化物层35顶部上的TiN层得以暴露。
进行回蚀刻过程以移除形成在存储节点氧化物层35顶部上的部分TiN层。在回蚀刻过程之后，形成隔离的存储节点38。剥除沟槽36内部残留的部分光刻胶层。
在进行存储节点隔离过程之后，TiN残留物38A可残留在单元区域和周边区域中的存储节点氧化物层35的顶部上。如上所讨论，TiN残留物38A可在后续过程中在相邻存储节点38之间产生微桥，并使器件特性劣化。
如图3B所示，在存储节点38和存储节点氧化物层35上形成等离子体阻挡层39。在此，等离子体阻挡层39具有足够的厚度以覆盖TiN残留物38A。
形成等离子体阻挡层39以防止TiN残留物38A与随后的覆盖氧化物层之间直接接触，由此减少相邻存储节点38之间的微桥。
等离子体阻挡层39可包含采用CVD方法和ALD方法的氧化铝(Al2O3)并可具有约
Figure C20061015411500101
-约
Figure C20061015411500102
的厚度。如果等离子体阻挡层39具有约
Figure C20061015411500103
以下或约
Figure C20061015411500104
以上的厚度，那么就难以移除TiN残留物38A。
如图3C所示，在等离子体阻挡层39上形成覆盖氧化物层40。因此，可以防止TiN残留物38A与来自PETEOS室的等离子体反应形成不溶于大多数化学品中的材料。
因此，当通过氟化氢(HF)基湿浸除过程移除存储节点氧化物层35以形成圆柱型存储节点时，也可以移除被氧化铝层即等离子体阻挡层39覆盖的TiN残留物38A。
覆盖氧化物层40包括PETEOS层。PETEOS层可通过以下步骤形成：流入约800sccm流量的原硅酸四乙酯(TEOS)(具有作为源的Si(OC2H5)4)和约600sccm的氧(O2)以形成氧化硅层；和供应射频(DF)功率(用以激发等离子体)至氧化硅层以形成PETEOS层。
在单元区域上的覆盖氧化物层40上形成暴露周边区域的掩模41以移除周边区域中的TiN残留物38A。利用掩模41作为蚀刻阻挡层进行湿蚀刻过程以蚀刻部分的覆盖氧化物层40、等离子体阻挡层39和周边区域中的TiN残留物38A。因此，残留在周边区域中的TiN残留物可以被大部分除去。
参照图3D，剥除掩模41，并在衬底结构上进行浸除过程。浸除过程采用HF溶液或缓冲氧化物蚀刻剂(BOE)溶液进行。
通过浸除过程，移除覆盖层40、等离子体阻挡层39和单元区域中的TiN残留物的残留部分和单元区域和周边区域中的存储节点氧化物层35。结果，在浸除过程之后，存储节点38保留为具有暴露的内壁和外壁的圆柱形状。
参照图3E，在圆柱型存储节点38上顺序形成电介质层42和板状电极43以形成电容器CAP。
电介质层42可包含选自氧化铝(Al2O3)、氧化铪(HfO2)及其组合的一种，通过金属有机CVD或ALD方法形成，并可具有约-约
Figure C20061015411500112
的厚度。
板状电极43可包含选自TiN、钌(Ru)和多晶硅的一种，由溅射方法、CVD方法或ALD方法形成，并刻具有约
Figure C20061015411500113
-约
Figure C20061015411500114
的厚度。随后，在包括单元区域和周边区域的衬底结构上形成第二层间绝缘层44。
如上所述，在存储节点隔离过程之后，氧化铝层即等离子体阻挡层覆盖TiN残留物以移除残留在存储节点氧化物层上的TiN残留物。结果，可防止存储节点残留物与来自覆盖氧化物层即PETEOS室的等离子体反应形成不溶于大多数化学品的材料。因此，可以减少相邻存储节点之间的微桥。
而且，用作等离子体阻挡层的氧化铝层、覆盖氧化物层和存储节点氧化物层刻通过进行HF基浸除过程而一并移除，这是因为单元区域中用作等离子体阻挡层的氧化铝层易溶于HF基的化学品中。因此，可以降低圆柱型电容器中缺陷的产生率，得到稳定的良品率。
根据本发明，可以在圆柱型电容器(例如MIM圆柱型电容器)的形成过程中减少存储节点的微桥，因此，可以确保稳定的良品率。
虽然根据特定的具体实施方案描述本发明，但是对于本领域技术人员而言显而易见可进行各种变化和改进而不偏离如所附权利要求所限定的本发明的精神和范围。

Claims (20)

1.一种制造半导体器件中的电容器的方法，该方法包括：
在衬底中形成存储节点接触塞；
在所得结构上形成绝缘层；
通过使得绝缘层的预定部分图案化来形成暴露存储节点接触塞的沟槽；
在绝缘层上和在沟槽中形成导电层；
在沟槽中形成光刻胶图案以填充沟槽；
通过进行回蚀刻过程蚀刻形成在绝缘层上的导电层以在沟槽中形成存储节点，同时得到形成在绝缘层上的导电层残留物；
在绝缘层和存储节点上形成等离子体阻挡层，以覆盖导电层残留物；
在等离子体阻挡层上形成覆盖层并填充沟槽；
移除覆盖层、包含导电层残留物的等离子体阻挡层；
形成电介质层和板状电极。
2.权利要求1的方法，其中等离子体阻挡层包含氧化铝。
3.权利要求2的方法，其中等离子体阻挡层通过原子层沉积法和化学气相沉积法之一形成。
4.权利要求3的方法，其中等离子体阻挡层具有30
Figure C2006101541150002C1
-1000
Figure C2006101541150002C2
的厚度。
5.权利要求1的方法，其中覆盖层包含等离子体增强原硅酸四乙酯层。
6.权利要求1的方法，其中移除覆盖层、包含导电层残留物的等离子体阻挡层包括利用氟化氢溶液和缓冲氧化物蚀刻剂溶液之一实施浸除过程。
7.权利要求1的方法，其中形成导电层包括实施化学气相沉积法和原子层沉积法之一。
8.权利要求7的方法，其中存储节点具有50
Figure C2006101541150002C3
-1000的厚度。
9.权利要求8的方法，其中存储节点包含一氮化钛。
10.一种制造半导体器件中的电容器的方法，该方法包括：
将衬底限定为单元区域和周边区域；
在衬底的单元区域中形成存储节点接触塞；
在所得结构上形成绝缘层；
通过使绝缘层的预定部分图案化来形成暴露存储节点接触塞的沟槽；
在绝缘层上和在沟槽中形成导电层；
在沟槽中形成光刻胶图案以填充沟槽；
通过进行回蚀刻过程蚀刻形成在绝缘层上的导电层以在沟槽中形成存储节点，同时得到形成在绝缘层上的导电层残留物；
在存储节点和绝缘层上形成等离子体阻挡层以覆盖导电层残留物；
在等离子体阻挡层上形成覆盖层并填充沟槽；
在单元区域中的覆盖层上形成暴露周边区域的掩模图案；
利用掩模图案作为蚀刻阻挡层来蚀刻周边区域中的覆盖层和包含导电层残留物的等离子体阻挡层；
移除单元区域中的覆盖层、包含导电层残留物的等离子体阻挡层，从而移除全部导电层残留物；
移除单元区域和周边区域中的绝缘层；和
形成电介质层板状电极。
11.权利要求10的方法，其中等离子体阻挡层包含Al2O3。
12.权利要求11的方法，其中等离子体阻挡层通过原子层沉积法和化学气相沉积法之一形成。
13.权利要求12的方法，其中等离子体阻挡层具有30
Figure C2006101541150003C1
-1000
Figure C2006101541150003C2
的厚度。
14.权利要求10的方法，其中覆盖层包含等离子体增强原硅酸四乙酯层。
15.权利要求10的方法，其中利用掩模图案作为蚀刻阻挡层来蚀刻周边区域中的覆盖层和包含导电层残留物的等离子体阻挡层包括实施湿蚀刻过程。
16.权利要求10的方法，其中移除覆盖层、包含导电层残留物的等离子体阻挡层还包括移除掩模图案。
17.权利要求10的方法，其中移除覆盖层、包含导电层残留物的等离子体阻挡层和移除单元区域和周边区域中的绝缘层是通过利用氟化氢溶液和缓冲氧化物蚀刻剂溶液之一的浸除过程进行的。
18.权利要求10的方法，其中形成导电层包括实施化学气相沉积法和原子层沉积法之一。
19.权利要求18的方法，其中存储节点具有50
Figure C2006101541150004C1
-1000
Figure C2006101541150004C2
的厚度。
20.权利要求19的方法，其中存储节点包含TiN。
CN200610154115A 2006-01-09 2006-09-08 半导体器件中电容器的制造方法 Expired - Fee Related CN100590845C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20060002139 2006-01-09
KR1020060002139 2006-01-09
KR1020060068467 2006-07-21

Publications (2)

Publication Number Publication Date
CN101000889A CN101000889A (zh) 2007-07-18
CN100590845C true CN100590845C (zh) 2010-02-17

Family

ID=38508605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610154115A Expired - Fee Related CN100590845C (zh) 2006-01-09 2006-09-08 半导体器件中电容器的制造方法

Country Status (2)

Country Link
KR (1) KR100798805B1 (zh)
CN (1) CN100590845C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176155A1 (ja) * 2012-05-24 2013-11-28 東レ株式会社 パターニングされた導電基材の製造方法、これによってパターニングされた導電基材およびタッチパネル

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315034B1 (ko) * 1998-12-30 2002-04-24 박종섭 반도체소자의제조방법
KR100562315B1 (ko) * 2003-10-01 2006-03-17 동부아남반도체 주식회사 반도체소자의 플러그 제조 방법

Also Published As

Publication number Publication date
CN101000889A (zh) 2007-07-18
KR20070074440A (ko) 2007-07-12
KR100798805B1 (ko) 2008-01-29

Similar Documents

Publication Publication Date Title
CN101937837B (zh) 具有大纵横比圆柱形电容器的半导体器件及其制造方法
CN100524753C (zh) 半导体器件及其制造方法
JPH10303398A (ja) 半導体装置を形成する方法
CN101587892A (zh) 半导体器件及其制造方法
TWI497649B (zh) 埋入式字元線結構及其製造方法
US20080179652A1 (en) Semiconductor memory device and method of manufacturing the same
US7582525B2 (en) Method for fabricating capacitor of semiconductor memory device using amorphous carbon
US7547598B2 (en) Method for fabricating capacitor in semiconductor device
US7736972B2 (en) Method for forming storage electrode of semiconductor memory device
JP2003224206A (ja) 半導体装置及びその製造方法
KR19990016233A (ko) 고유전체막을 갖는 반도체 장치의 커패시터 전극및 커패시터 형성방법
CN100590845C (zh) 半导体器件中电容器的制造方法
CN100394585C (zh) 使用无定形碳制造半导体存储器件的电容器的方法
KR20090016810A (ko) 원통형 하부전극을 구비한 캐패시터 제조 방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100884346B1 (ko) 반도체소자의 캐패시터 형성방법
US7951682B2 (en) Method for fabricating capacitor in semiconductor device
US20060141707A1 (en) Semiconductor memory device and method for fabricating the same
KR100744653B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20030048883A (ko) 반도체소자의 캐패시터 형성방법
KR20090045693A (ko) 반도체 소자 제조 방법
KR100846367B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100531462B1 (ko) 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법
KR20030049204A (ko) 반도체소자의 캐패시터 형성방법
US20070173049A1 (en) Capacitor and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20130908