CN100394585C - 使用无定形碳制造半导体存储器件的电容器的方法 - Google Patents
使用无定形碳制造半导体存储器件的电容器的方法 Download PDFInfo
- Publication number
- CN100394585C CN100394585C CNB2005101375000A CN200510137500A CN100394585C CN 100394585 C CN100394585 C CN 100394585C CN B2005101375000 A CNB2005101375000 A CN B2005101375000A CN 200510137500 A CN200510137500 A CN 200510137500A CN 100394585 C CN100394585 C CN 100394585C
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- protection barrier
- memory node
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
提供了一种用于制造半导体器件的方法。该方法包括:在基片上形成层间绝缘层;形成穿透到层间绝缘层中的存储节点接触塞;形成通过在层间绝缘层上堆叠第一保护阻挡层和牺牲层所形成的堆叠结构;以具有使存储节点接触塞的上部开放的沟槽的方式来对第一保护阻挡层和牺牲层执行蚀刻工艺;在沟槽内部形成具有柱型的存储节点;形成填充具有柱型的存储节点的内部的第二保护阻挡层;通过执行湿汲出工艺来移除牺牲层;移除第一保护阻挡层和第二保护阻挡层;以及在存储节点上依次形成电介质层和板节点。
Description
技术领域
本发明涉及一种制造半导体器件的技术;并且更具体地,涉及一种用于制造包括柱型电容器的半导体存储器件的方法。
背景技术
随着半导体器件的最小线宽和集成程度增大,其中电容器形成的面积已减小。因此,尽管其中电容器形成的面积已减小,单元内的电容器应确保每个单元的最小所需量。因此,提出了多种方法以在有限区域中形成具有高电容量的电容器。一种提出的方法是形成具有高介电常数的电介质层如Ta2O5,Al2O3或HfO2,取代具有3.8的介电常数(ε)的二氧化硅层和具有7的介电常数(ε)的氮化物层。另一种提出的方法是通过形成具有三维类型如柱型或凹型的底电极、或通过在底电极的表面上通过生长亚稳多晶硅(MPS)颗粒将底电极的有效表面面积增大1.7到2倍来有效地增大底电极的面积。还提出了一种通过使用金属层来形成存储节点和板节点的金属-绝缘体-金属(MIM)方法。
近来,对于具有多于128M位集成的动态随机存取存储器(DRAM)的MIM结构的电容器,提出了一种用于将氮化钛(TiN)层施加到存储节点的方法。
图1A和1B为横截面视图,图示了当具有柱型MIM电容器的传统半导体存储器件被制造时,通过使用TiN来形成存储节点的传统方法。
如图1A所示,为了形成半导体存储器件,层间绝缘层12形成在基片11上,所述基片利用用于形成字线、晶体管和位线的工艺来完成。层间绝缘层12被蚀刻,由此形成暴露基片11的预定部分的存储节点接触孔。然后,多个存储节点接触塞13通过将多晶硅埋放到存储节点接触孔中而形成。
接着,蚀刻阻挡层14和牺牲层15沉积在存储节点接触塞13和层间绝缘层12上。此时,蚀刻阻挡层14可由氮化物层形成并且在使牺牲层15经受随后的蚀刻工艺期间起到蚀刻阻挡的作用。而且,牺牲层15使用氧化硅层如硼磷硅酸盐玻璃(BPSG)层或未掺杂的硅酸盐玻璃(USG)层来形成,其中牺牲层15起到提供将作为存储节点而形成的三维结构的作用。
随后,使牺牲层15经受的掩模工艺、干蚀刻工艺以及使蚀刻阻挡层经受的另一干蚀刻工艺被采用,由此形成具有三维结构的多个沟槽16。
Ti通过化学气相沉积(CVD)方法或物理气相沉积(PVD)方法而沉积在多个沟槽16之上。然后,执行退火工艺。然后,硅化钛(TiSi)形成并且对退火工艺仍未起反应的Ti被移除。从而,多个阻挡金属层17通过以上提到的步骤来形成。
设想在提供有阻挡金属层17的所得到的结构上用作存储节点的TiN被沉积。然后,执行存储节点隔离工艺,由此在沟槽16内部形成具有柱型的多个TiN存储节点18。
如以上所述,可能通过利用以多晶硅形成的存储节点接触塞13的表面上的TiSi的使用来形成阻挡金属层17,来减小TiN存储节点18与存储节点接触塞13相接触的表面的电阻。
接着,如图1B所示,牺牲层15经受湿汲出(wet dip-out)工艺,由此暴露具有柱型的每个TiN存储节点18的内壁和外壁。最后,电介质层和板节点依次形成在TiN存储节点18上,由此完成具有柱型的MIM电容器。
根据上述传统方法,在执行湿汲出工艺期间,湿化学物质趋向于穿透到晶片的某个部分中的蚀刻阻挡层14之下的层间绝缘层12的一部分,由此生成湿损坏20。在这里,参考数字19表示湿化学物质的穿透。湿损坏20典型地称为漏斗形缺陷。而且,根据传统方法,湿化学物质沿着用作蚀刻阻挡层14的氮化物层与TiN存储节点18相接触的表面穿透,并因此还可以形成漏斗形缺陷。
由于用作存储节点18的TiN典型地具有柱状结构,湿化学物质在晶片的某个部分穿透到与存储节点接触塞13相接触的TiN存储节点18的晶体颗粒中。从而,上述漏斗形缺陷20形成。
不仅漏斗形缺陷20是造成刷新特性退化、即IDD失效的直接因素,而且对应于漏斗形缺陷20的芯片本身在生成漏斗形缺陷20之后也被证明是个失败。特别地,漏斗形缺陷20不在使用多晶硅的硅绝缘体硅(Si)中产生,而是TiN本身的问题。因此,漏斗形缺陷20被认为是关键问题,只要TiN被施加到DRAM电容器的MIM电容器的存储节点这就不可避免。
发明内容
因此,本发明的一个目的是提供一种用于制造半导体器件的方法,该方法能够防止造成漏斗形缺陷,通过所述缺陷,湿化学物质在执行制造具有柱型存储节点的电容器期间所采用的湿汲出工艺期间提供对下部结构的侵蚀。
根据本发明的一个方面,提供了一种用于制造半导体器件的方法,包括:在基片上形成层间绝缘层;形成穿透到层间绝缘层中的多个存储节点接触塞;形成通过在层间绝缘层上堆叠第一保护阻挡层和牺牲层所形成的堆叠结构;以得到使存储节点接触塞的上部开放的沟槽的方式来对第一保护阻挡层和牺牲层执行蚀刻工艺;在沟槽内部形成具有柱型的多个存储节点;形成填充具有柱型的存储节点内部的第二保护阻挡层;通过执行湿汲出工艺来移除牺牲层;移除第一保护阻挡层和第二保护阻挡层;以及在存储节点上依次形成电介质层和板节点。
附图说明
本发明的上述和其它目的及特征将关于与附图相结合的具体实施例的以下描述而变得更好理解,其中:
图1A和1B是横截面视图,图示了用于制造具有柱型金属-绝缘体-金属(MIM)电容器的半导体器件的传统方法;以及
图2A到2G是横截面视图,图示了根据本发明的一个具体实施例的用于制造具有柱型MIM电容器的半导体器件的方法。
具体实施方式
在下文中,将参考附图提供对本发明的某些实施例的详细描述。
图2A到2G是横截面视图,图示了根据本发明的一个具体实施例的用于制造具有柱型MIM电容器的半导体器件的方法。
如图2A所示,层间绝缘层22形成在基片21上。然后,穿透层间绝缘层22的多个存储节点接触孔(未示出)形成,并且然后埋放到存储节点接触孔中的多个存储节点接触塞23形成。层间绝缘层22具有多层结构,因为在层间绝缘层22形成之前,提供了包括字线和位线工艺的晶体管。
多个存储节点接触塞23被形成,沉积多晶硅层直到存储节点接触孔被填充并执行回蚀刻工艺或化学机械抛光(CMP)工艺。
接着,在存储节点接触塞23被埋放的层间绝缘层22上,蚀刻阻挡层24、第一保护阻挡层25和牺牲层26依次形成。
在这里,在使牺牲层26经受的随后的干蚀刻工艺期间起到蚀刻阻挡作用的蚀刻阻挡层24使用氮化物层来形成。第一保护阻挡层25使用无定形碳来形成,以防止在随后的湿汲出工艺期间湿化学物质穿透到下部结构中。牺牲层26通过使用硼磷硅酸盐玻璃(BPSG)层、未掺杂的硅酸盐玻璃(USG)层、原硅酸四乙酯(TEOS)层或高浓度等离子体(HDP)层来形成以提供存储节点被设想形成在其中的三维结构。
用作第一保护阻挡层25的无定形碳以范围从约5nm到约1,000nm的厚度、在范围从约50℃到约600℃的温度形成。
如图2B所示,牺牲层26、第一湿侵蚀阻挡层25和蚀刻阻挡层24所单独经受的干蚀刻工艺被依次执行,由此形成开放存储节点接触塞23的上部的多个沟槽27。
在形成沟槽27期间,掩模通过使用光致抗蚀剂(photoresist)层而形成在牺牲层26上,并且然后通过使用该掩模来对牺牲层26和第一湿侵蚀阻挡层25执行干蚀刻工艺。然后,掩模被移除,并且然后蚀刻阻挡层24选择性地经受干蚀刻工艺。同时,如果牺牲层26的高度增大,则以多晶硅形成的硬掩模可在对牺牲层26执行蚀刻工艺期间引入,以容易地执行蚀刻工艺。
接着,在形成TiN存储节点之前,多个阻挡金属层28形成。多个阻挡金属层28由硅化钛(TiSi)制成。多个阻挡金属层28如以下形成。首先,钛(Ti)通过物理气相沉积(PVD)方法或化学气相沉积(CVD)方法沉积在包括沟槽27的整个表面上。然后,退火工艺被执行,由此形成TiSi。对退火工艺仍未反应的Ti被移除。最后,形成多个阻挡金属层28。在这里,用作多个阻挡金属层28的TiSi通过使用作存储节点接触塞23的多晶硅的硅(Si)与Ti反应来形成。TiSi不在存储节点接触塞23的绝缘材料中形成。
如上所述,如果用作阻挡金属层28的TiSi降低存储节点接触塞23与随后的TiN存储节点相接触的表面的电阻。
如图2C所示,存储节点隔离工艺被采用,由此在沟槽27内部形成具有柱型的多个TiN存储节点29。
至于存储节点隔离工艺,在包括沟槽27的牺牲层26的表面上,用作存储节点的TiN被沉积。此时,TiN通过CVD方法、PVD方法或原子层沉积(ALD)方法被沉积。
接着,直到沟槽27被填充,第一光致抗蚀剂层30形成在TiN层上。
此时,第一光致抗蚀剂层30起到钝化层的作用,以在随后的存储节点隔离工艺期间保护沟槽27的内部。除了第一光致抗蚀剂层30以外,氧化物层如USG层也可被用于钝化层。
接着,第一光致抗蚀剂层30经受回蚀刻工艺,并因此牺牲层26上的第一光致抗蚀剂层30被移除。因此,第一光致抗蚀剂层30只保留在沟槽27的内部,并因此在除了沟槽27之外的保留的部分上形成的TiN、即牺牲层26的表面被暴露。
如上所述,第一光致抗蚀剂层30通过执行回蚀刻工艺来保留,并且然后除了沟槽27之外的牺牲层26的表面的TiN经受回蚀刻工艺或CMP工艺,由此形成多个TiN存储节点29。
如上所述,在存储节点隔离工艺期间,当TiN通过使用回蚀刻工艺或CMP工艺被移除时,有可能诸如研磨剂或经蚀刻颗粒的杂质附着到TiN存储节点29的内部。因此,优选地通过使用具有良好阶梯覆盖的第一光致抗蚀剂层30在填充沟槽27的内部之后执行存储节点隔离工艺。
如图2D所示,保留在TiN存储节点29的上部上的第一光致抗蚀剂层30经受剥离工艺。
接着,第二保护阻挡层31沉积在整个表面上,直到通过移除第一光致抗蚀剂层30所暴露的柱型TiN存储节点29被填充。
此时,第二保护阻挡层31被引入以防止在执行随后的湿汲出工艺期间湿化学物质穿透到柱型TiN存储节点29的内部中,并因此能够利用无定形碳或第二光致抗蚀剂层来形成。
如图2E所示,如果第二保护阻挡层31利用无定形碳来形成,则用作第二保护阻挡层31的无定形碳通过清除浮渣工艺而被选择性地移除,并因此第二保护阻挡层31保留为填充TiN存储节点29的内部的类型。此时,等离子状态的氧(O2)气被用来选择性地移除第二保护阻挡层31。
如果利用第二光致抗蚀剂层来形成第二保护阻挡层31,如图2E所示,对第二保护阻挡层31执行空曝光工艺。然后,经受空曝光工艺的第二湿保护层31被显影。由此,第二湿保护层31保留为填充TiN存储节点29的内部的类型。在这里,空曝光工艺使用浸入曝光技术。
此时,前面提到的第一光致抗蚀剂层30和第二保护阻挡层31为相同的光致抗蚀剂层,并因此根据曝光光源,用于KrF的光致抗蚀剂层、针对ArF的光致抗蚀剂层、针对电子束的光致抗蚀剂层、针对X射线的光致抗蚀剂层、针对极紫外线(EUV)的光致抗蚀剂层以及针对离子束的光致抗蚀剂层中的一个可用作第一光致抗蚀剂层30和第二保护阻挡层31。
在第二保护阻挡层31被选择性地移除或经受如上所述的空曝光和显影工艺之后,牺牲层26的表面和TiN存储节点29的上部被暴露。
接着,牺牲层26通过执行全湿汲出工艺而被移除。此时,氟化氢(HF)溶液被用来移除牺牲层26。
随着在执行全湿汲出工艺期间所使用的湿化学物质、即HF溶液移除牺牲层26,HF溶液可以穿透到具有弱于所述湿化学物质的晶体颗粒结构的TiN存储节点29。然而,根据本发明,因为第一湿侵蚀阻挡层25形成在牺牲层26之下并且第二保护阻挡层31预先形成在柱体的内部,HF溶液不能穿透入TiN存储节点29。
就是说,用于第一和第二保护阻挡层25和31或第二光致抗蚀剂层的无定形碳是关于湿化学物质如HF溶液具有选择性的材料,并因此在执行湿汲出工艺期间不受HF溶液蚀刻。
因此,通过引入第一湿侵蚀阻挡层25,有可能防止湿化学物质沿着蚀刻阻挡层24与每个柱型TiN存储节点29的外壁上的TiN存储节点29相接触的表面穿透。另外,通过在柱型TiN存储节点29的内壁上引入第二保护层31,有可能防止湿化学物质穿透到柱型TiN存储节点29的底表面。
如图2F所示,移除牺牲层26之后所暴露的第一湿侵蚀阻挡层25被移除。此时,因为第一湿侵蚀层25为无定形碳,无定形碳可以通过使用O2等离子体来移除。
如果第二保护阻挡层31为无定形碳,则第二保护阻挡层31可以与移除第一湿侵蚀阻挡层25同时地移除。而且,如果第二保护阻挡层31为第二光致抗蚀剂层,则众所周知被引入以移除第一保护阻挡层25的O2等离子体剥离光致抗蚀剂层。因此,在移除第一湿侵蚀阻挡层25期间,第三保护阻挡层31可以被同时移除。
如上所述,根据本发明,有可能另外获得工艺简单性的效果,因为一旦如果第二保护阻挡层31利用无定形碳或第二光致抗蚀剂层来形成,则第一湿侵蚀阻挡层25和第二保护阻挡层31可被移除。
如上所述,每个柱型TiN存储节点29的内壁和外壁通过湿汲出工艺而暴露。
如图2G所示,电介质层32和板节点33依次形成在被暴露的TiN存储节点29A上,所述存储节点的内壁和外壁被暴露,由此完成具有柱型的MIM电容器。此时,电介质层32包括从由氧化物/氮化物/氧化物(ONO)、氧化铪(HfO2)、氧化铝(Al2O3)和氧化钽(Ta2O5)组成的组中选择的材料,以及板节点33包括氮化钛(TiN)、钨(W)、铂(Pt)或钌(Ru)。
根据该具体实施例,在牺牲层26的湿汲出工艺期间通过TiN存储节点29的晶体颗粒使湿化学物质穿透到下部结构中或者通过接触蚀刻阻挡层24的TiN存储节点的表面部分使湿化学物质穿透到下部结构中通过引入第一和第二保护阻挡层25和31得到防止,并且因此漏斗形缺陷的产生可以被防止。
如上所述,通过引入第一和第二保护阻挡层25和31所获得的防止湿化学物质穿透到下部结构中的作用不只限于存储节点利用TiN来形成的情形,还可以通过引入其它物质如Pt和Ru来获得。
而且,有可能通过引入用于保护阻挡层的材料的无定形碳,在湿汲出工艺期间通过防止下部结构被湿化学物质损坏,来获得改进晶片产量的作用。
本申请包含与2004年12月28日在韩国专利局提交的韩国专利申请No.KR 2004-0113514和韩国专利申请No.KR 2004-0113515有关的主题内容,其全部内容通过引用结合于此。
尽管已经结合某些具体实施例描述了本发明,但是对于本领域的技术人员明显的是,在不脱离如以下权利要求中限定的本发明的精神和范围情况下,可执行各种变化和改型。
Claims (17)
1.一种用于制造半导体器件的方法,包括:
在基片上形成层间绝缘层;
形成穿透到所述层间绝缘层中的多个存储节点接触塞;
形成通过在所述层间绝缘层上堆叠第一保护阻挡层和牺牲层所形成的堆叠结构;
以得到使所述存储节点接触塞的上部开放的沟槽的方式来对所述第一保护阻挡层和所述牺牲层执行蚀刻工艺;
在所述沟槽内部形成具有柱型的多个存储节点;
形成填充具有所述柱型的所述存储节点内部的第二保护阻挡层;
通过执行湿汲出工艺来移除所述牺牲层;
移除所述第一保护阻挡层和所述第二保护阻挡层;以及
在所述存储节点上依次形成电介质层和板节点。
2.权利要求1的方法,其中所述第一保护阻挡层和所述第二保护阻挡层通过使用无定形碳来形成。
3.权利要求2的方法,其中所述无定形碳在范围从50℃到600℃的温度来形成。
4.权利要求2的方法,其中所述第一保护阻挡层以范围从5nm到1,000nm的厚度来形成。
5.权利要求2的方法,其中所述第一保护阻挡层和所述第二保护阻挡层的移除通过使用等离子态氧气来执行。
6.权利要求5的方法,其中所述第一和所述第二保护阻挡层被同时移除。
7.权利要求1的方法,其中所述第一保护阻挡层通过使用无定形碳来形成,而所述第二保护阻挡层通过使用光致抗蚀剂层来形成。
8.权利要求7的方法,其中作为第一保护阻挡层而形成的所述无定形碳在范围从50℃到600℃的温度来形成,并且具有范围从5nm到1,000nm的厚度。
9.权利要求7的方法,其中所述光致抗蚀剂层从由针对KrF的光致抗蚀剂层、针对ArF的光致抗蚀剂层、针对电子束的光致抗蚀剂层、针对X射线的光致抗蚀剂层、针对极紫外线的光致抗蚀剂层以及针对离子束的光致抗蚀剂层所组成的组中选择。
10.权利要求7的方法,其中所述第一保护阻挡层和所述第二保护阻挡层的移除通过使用氧气等离于体来执行。
11.权利要求10的方法,其中所述第一和所述第二保护阻挡层被同时移除。
12.权利要求1的方法,其中所述堆叠结构进一步包括蚀刻阻挡层。
13.权利要求12的方法,其中所述蚀刻阻挡层是氮化物层。
14.权利要求1的方法,其中所述多个存储节点的形成包括:
在包括所述沟槽的堆叠结构的表面上形成导电层;
在所述导电层上形成填充所述沟槽内部的钝化层;
选择性地移除不在所述沟槽上的所述导电层,而保留所述沟槽上的所述导电层;以及
移除所述钝化层。
15.权利要求14的方法,其中所述钝化层包括光致抗蚀剂层和未掺杂的硅酸盐玻璃层中的一个。
16.权利要求14的方法,其中所述存储节点包括氮化钛。
17.权利要求1的方法,其中所述存储节点包括氮化钛。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040113514 | 2004-12-28 | ||
KR1020040113515 | 2004-12-28 | ||
KR1020040113514A KR100780611B1 (ko) | 2004-12-28 | 2004-12-28 | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1819156A CN1819156A (zh) | 2006-08-16 |
CN100394585C true CN100394585C (zh) | 2008-06-11 |
Family
ID=36919058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101375000A Expired - Fee Related CN100394585C (zh) | 2004-12-28 | 2005-12-26 | 使用无定形碳制造半导体存储器件的电容器的方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100780611B1 (zh) |
CN (1) | CN100394585C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100869236B1 (ko) * | 2006-09-14 | 2008-11-18 | 삼성전자주식회사 | 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법 |
CN101367504B (zh) * | 2007-08-17 | 2010-12-29 | 中芯国际集成电路制造(上海)有限公司 | 具有微镜的微电子机械系统的制作方法 |
CN108717936A (zh) * | 2018-06-27 | 2018-10-30 | 长鑫存储技术有限公司 | 双面电容器结构及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6218308B1 (en) * | 1999-04-30 | 2001-04-17 | Worldwide Semiconductor Manufacturing Corp. | Method of manufacturing a contact for a capacitor of high density DRAMs |
CN1365142A (zh) * | 2001-01-10 | 2002-08-21 | 三星电子株式会社 | 制造用于半导体装置的圆柱型电容器的方法 |
US20030032241A1 (en) * | 2001-08-11 | 2003-02-13 | Samsung Electronics Co., Ltd. | Non-volatile memory device having self-aligned gate structure and method of manufacturing same |
US20040108536A1 (en) * | 2002-10-30 | 2004-06-10 | Sung-Yung Lee | Semiconductor devices having capacitors of metal-insulator-metal structure with coextensive oxidation barrier pattern and lower electrode bottom and methods of forming the same |
US20040248361A1 (en) * | 2003-05-09 | 2004-12-09 | Oh Se-Hoon | Methods of forming MIM type capacitor structures using low temperature plasma processing |
US20040248362A1 (en) * | 2003-02-14 | 2004-12-09 | Elpida Memory, Inc. | Semiconductor device and fabrication method therefor |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980021248A (ko) * | 1996-09-14 | 1998-06-25 | 김광호 | 반도체소자 미세패턴 형성방법 |
KR100510558B1 (ko) * | 2003-12-13 | 2005-08-26 | 삼성전자주식회사 | 패턴 형성 방법 |
-
2004
- 2004-12-28 KR KR1020040113514A patent/KR100780611B1/ko not_active IP Right Cessation
-
2005
- 2005-12-26 CN CNB2005101375000A patent/CN100394585C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6218308B1 (en) * | 1999-04-30 | 2001-04-17 | Worldwide Semiconductor Manufacturing Corp. | Method of manufacturing a contact for a capacitor of high density DRAMs |
CN1365142A (zh) * | 2001-01-10 | 2002-08-21 | 三星电子株式会社 | 制造用于半导体装置的圆柱型电容器的方法 |
US20030032241A1 (en) * | 2001-08-11 | 2003-02-13 | Samsung Electronics Co., Ltd. | Non-volatile memory device having self-aligned gate structure and method of manufacturing same |
US20040108536A1 (en) * | 2002-10-30 | 2004-06-10 | Sung-Yung Lee | Semiconductor devices having capacitors of metal-insulator-metal structure with coextensive oxidation barrier pattern and lower electrode bottom and methods of forming the same |
US20040248362A1 (en) * | 2003-02-14 | 2004-12-09 | Elpida Memory, Inc. | Semiconductor device and fabrication method therefor |
US20040248361A1 (en) * | 2003-05-09 | 2004-12-09 | Oh Se-Hoon | Methods of forming MIM type capacitor structures using low temperature plasma processing |
Also Published As
Publication number | Publication date |
---|---|
KR20060074971A (ko) | 2006-07-04 |
KR100780611B1 (ko) | 2007-11-29 |
CN1819156A (zh) | 2006-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8441077B2 (en) | Method for forming a ruthenium metal layer and a structure comprising the ruthenium metal layer | |
US7582525B2 (en) | Method for fabricating capacitor of semiconductor memory device using amorphous carbon | |
KR20020094462A (ko) | 반도체 소자의 캐패시터 제조방법 | |
CN100394585C (zh) | 使用无定形碳制造半导体存储器件的电容器的方法 | |
JP2006245113A (ja) | 半導体記憶装置の製造方法 | |
JP4282450B2 (ja) | 半導体装置の製造方法 | |
US7547598B2 (en) | Method for fabricating capacitor in semiconductor device | |
KR100811255B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
CN100590845C (zh) | 半导体器件中电容器的制造方法 | |
KR100688058B1 (ko) | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 | |
KR100744653B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100968425B1 (ko) | 반도체 소자의 제조방법 | |
KR100531462B1 (ko) | 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 | |
KR100582404B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR100582352B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
US20030124841A1 (en) | Method for fabricating semiconductor device | |
KR20090045693A (ko) | 반도체 소자 제조 방법 | |
KR100470389B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR20070075532A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR20040003967A (ko) | 반도체장치의 캐패시터 제조방법 | |
KR20030089076A (ko) | 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법 | |
KR20060074989A (ko) | 케미컬침투방지막을 이용한 반도체메모리장치의 제조 방법 | |
KR20070081714A (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
KR20040059892A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR20050003145A (ko) | 배리어메탈의 산화를 방지하기 위한 산소확산방지막을구비하는 강유전체 캐패시터의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080611 Termination date: 20131226 |