KR100688058B1 - 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 - Google Patents
비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR100688058B1 KR100688058B1 KR1020040113515A KR20040113515A KR100688058B1 KR 100688058 B1 KR100688058 B1 KR 100688058B1 KR 1020040113515 A KR1020040113515 A KR 1020040113515A KR 20040113515 A KR20040113515 A KR 20040113515A KR 100688058 B1 KR100688058 B1 KR 100688058B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- film
- forming
- wet
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910003481 amorphous carbon Inorganic materials 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 120
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims abstract description 35
- 230000002265 prevention Effects 0.000 claims abstract description 35
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 3
- 239000003990 capacitor Substances 0.000 abstract description 19
- 239000000126 substance Substances 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 9
- -1 Wet Attack Barrier Substances 0.000 abstract 1
- 229910052718 tin Inorganic materials 0.000 description 44
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910021341 titanium silicide Inorganic materials 0.000 description 7
- 230000035515 penetration Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 TiN 스토리지노드를 갖는 실린더 구조의 캐패시터 제조시에 습식딥아웃 공정시 습식케미컬이 스토리지노드의 하부 구조물에 어택을 주어 발생하는 벙커 결함을 방지할 수 있는 반도체메모리장치의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체메모리장치의 제조 방법은 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계, 상기 층간절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 가지며 식각배리어막, 제1습식어택방지막(비정질카본) 및 스토리지노드용 산화물의 순서로 적층된 적층막을 형성하는 단계, 상기 트렌치홀의 내부에 실린더 구조를 갖는 스토리지노드를 형성하는 단계, 상기 스토리지노드의 실린더 내부를 채우는 형태를 갖는 제2습식어택방지막(비정질카본)을 형성하는 단계, 상기 스토리지노드용 산화물을 습식딥아웃을 통해 제거하는 단계, 상기 제1,2습식어택방지막을 동시에 제거하는 단계, 및 상기 스토리지노드 상부에 유전막과 플레이트를 차례로 형성하는 단계를 포함한다.
캐패시터, 습식어택방지막, 케미컬, 벙커결함, 비정질카본
Description
도 1a 및 도 1b는 종래기술에 따른 실린더 구조의 MIM 캐패시터를 갖는 반도체메모리장치의 제조 방법을 도시한 공정 단면도,
도 2a 내지 도 2g는 본 발명의 실시예에 따른 실린더구조의 MIM 캐패시터를 갖는 반도체메모리장치의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 스토리지노드콘택플러그 24 : 식각배리어막
25 : 제1습식어택방지막 26 : 스토리지노드용 산화물
28 : 배리어메탈 29 : TiN 스토리지노드
30 : 감광막 31 : 제2습식어택방지막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 실린더 구조의 캐패시터를 구비한 반도체메모리장치의 제조 방법에 관한 것이다.
반도체 메모리 장치의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2O3
또는 HfO2와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 스토리지노드를 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 스토리지노드 표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 스토리지노드의 유효 표면적을 1.7∼2배 정도 증가시키는 방법, 스토리지노드(Storagenode)와 플레이트(Plate)를 금속막으로 형성하는 방법(Metal Insulator Metal) 등이 제안되었다.
최근에, 128Mbit 이상의 집적도를 갖는 DRAM에서 MIM 구조의 캐패시터에서 스토리지노드로 TiN을 적용하는 방법이 제안되었다.
도 1a 및 도 1b는 종래기술에 따른 실린더 구조의 MIM 캐패시터를 갖는 반도체메모리장치의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 워드라인, 트랜지스터 및 비트라인 공정이 완료된 반도체기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12)을 식각하 여 반도체 기판(11)의 일부를 노출시키는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 폴리실리콘을 매립시켜 스토리지노드콘택플러그(13)를 형성한다.
다음으로, 스토리지노드콘택플러그(13) 및 층간절연막(12) 상에 식각배리어막(14)과 스토리지노드용 산화물(Storage node oxide, 15)을 적층한다. 이때, 식각배리어막(14)은 후속 스토리지노드용 산화물 식각시 식각배리어 역할을 하는 것으로 질화막으로 형성하고, 스토리지노드용 산화물(15)은 스토리지노드가 형성될 3차원 구조를 제공하는 것으로 BPSG 또는 USG와 같은 실리콘산화막(Silicon oxide)으로 형성한다.
이어서, 마스크 공정과 스토리지노드용 산화물(15)의 건식식각, 그리고 식각배리어막(14)의 건식식각공정을 진행하여 3차원 구조를 갖는 트렌치홀(Trench hole, 16)을 형성한다.
다음으로, TiN 스토리지노드를 적용하기 위해 배리어메탈(17)을 형성해주는데, 배리어메탈(17)의 형성 과정은 트렌치홀(16)을 포함한 전면에 CVD 또는 PVD 방법으로 티타늄(Ti)을 증착한 후 어닐을 진행하여 티타늄실리사이드를 형성하고, 미반응 티타늄은 습식으로 제거하는 순서로 진행한다. 따라서, 배리어메탈(17)은 폴리실리콘으로 형성한 스토리지노드콘택플러그(13) 표면에 티타늄실리사이드로 형성한 것이며, 이처럼 배리어메탈(17)을 형성해주므로써 TiN 스토리지노드와 스토리지노드콘택플러그(13)간 접촉면의 저항을 낮춘다.
다음으로, 배리어메탈(17)이 형성된 결과물의 전면에 스토리지노드로 사용될 TiN을 증착한 후 스토리지노드분리 공정을 진행하여 트렌치홀(16)의 내부에 실린더 형태를 갖는 TiN 스토리지노드(18)를 형성한다.
도 1b에 도시된 바와 같이, 스토리지노드용 산화물(15)을 습식딥아웃하여 실린더 형태를 갖는 TiN 스토리지노드(18)의 내벽 및 외벽을 모두 드러낸다.
후속 공정으로, 도시되지 않았지만 TiN 스토리지노드(18) 상에 유전막과 플레이트를 차례로 형성하여 실린더 구조를 갖는 MIM 캐패시터를 완성한다.
그러나, 종래기술은 스토리지노드용 산화물(15)의 습식딥아웃 공정시 웨이퍼내 일부 지역에서 스팟(Spot) 형태로 식각배리어막(14) 하부의 층간절연막(12)에 습식케미컬(도 1b의 '19' 참조)이 침투하여 습식어택(Wet attack)이 발생한다. 여기서, 습식어택은 통상적으로 벙커결함(Bunker shaped defect, 도 1b의 '20' 참조)이라고 한다.
이와 같은 벙커결함(20)은 스토리지노드로 사용된 TiN이 전형적으로 주상결정구조(Columnar structure)를 가지기 때문이며, 웨이퍼 내의 일부 지점에서 스토리지노드콘택플러그와 접촉하는 부분의 TiN 스토리지노드의 결정립 사이로 습식케미컬(19)이 침투하여 발생하는 현상이다.
이러한 벙커결함(20)이 발생하면 리프레시특성의 열화(예, IDD fail)의 직접적인 원인이 될 뿐만 아니라 해당 칩 자체는 발생즉시 페일로 판명된다. 특히 DRAM 캐패시터에서 MIM 캐패시터의 스토리지노드로 TiN을 사용하는 경우, 벙커결함은 폴리실리콘을 사용하는 SIS(Silicon Insulator Silicon) 캐패시터에서는 나타나지 않던 TiN 자체의 문제로 TiN을 스토리지노드로 적용하는 한 피할 수 없는 치명적인 문제로 남아 있다.
또한, 종래기술은 식각배리어막으로 사용된 질화막과 TiN 스토리지노드의 접촉면을 따라 습식케미컬이 흘러들어가서 벙커결함을 발생시키기도 한다.
본 발명은 상기한 종래기술의 문제를 해결하기 위해 제안된 것으로, TiN 스토리지노드를 갖는 실린더 구조의 캐패시터 제조시에 습식딥아웃 공정시 습식케미컬이 스토리지노드의 하부 구조물에 어택을 주어 발생하는 벙커 결함을 방지할 수 있는 반도체메모리장치의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체메모리장치의 제조 방법은 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계, 상기 층간절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 가지며 식각배리어막, 제1습식어택방지막 및 스토리지노드용 산화물의 순서로 적층된 적층막을 형성하는 단계, 상기 트렌치홀의 내부에 실린더 구조를 갖는 스토리지노드를 형성하는 단계, 상기 스토리지노드의 실린더 내부를 채우는 형태를 갖는 제2습식어택방지막을 형성하는 단계, 상기 스토리지노드용 산화물을 습식딥아웃을 통해 제거하는 단계, 상기 제1,2습식어택방지막을 동시에 제거하는 단계, 및 상기 스토리지노드 상부에 유전막과 플레이트를 차례로 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 제1습식어택방지막과 제2 습식어택방지막은, 비정질카본으로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 실린더구조의 MIM 캐패시터를 갖는 반도체메모리장치의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상부에 층간절연막(22)을 형성한 후, 층간절연막(22)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(23)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(22) 형성전에는 통상적으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되어 있으므로, 층간절연막(22)은 다층 구조이다.
그리고, 스토리지노드콘택플러그(23)는 스토리지노드콘택홀을 채울때까지 전면에 폴리실리콘막을 증착한 후 에치백 또는 CMP(Chemical Mechanical Polishing) 공정을 진행하여 형성한다.
다음으로, 스토리지노드콘택플러그(23)이 매립된 층간절연막(22) 상에 식각배리어막(24), 제1습식어택방지막(25) 및 스토리지노드용 산화물(26)을 차례로 적층 형성한다.
여기서, 식각배리어막(24)은 후속 스토리지노드용 산화물(26)의 건식식각시 식각배리어 역할을 하는 것으로 질화막으로 형성하며, 제1습식어택방지막(25)은 후 속 습식딥아웃 공정시 습식케미컬이 하부 구조물로 침투하는 것을 방지하기 위한 것으로 비정질카본(Amorphous Carbon)으로 형성한다. 그리고, 스토리지노드용 산화물(26)은 스토리지노드가 형성될 3차원 구조를 제공하기 위한 것으로, BPSG, USG, TEOS 또는 HDP 산화막으로 형성한다.
도 2b에 도시된 바와 같이, 스토리지노드용 산화물(26)의 건식식각, 제1습식어택방지막(25)의 건식식각 및 식각배리어막(24)의 건식식각을 순차적으로 진행하여 스토리지노드콘택플러그(23) 상부를 개방시키는 트렌치홀(27)을 형성한다.
위와 같은 트렌치홀(27) 형성시 감광막을 이용하여 스토리지노드용 산화물(26) 상에 마스크를 형성한 후, 마스크를 식각배리어로 스토리지노드용 산화물(26)과 제1습식어택방지막(25)을 건식식각하고, 마스크 제거후에 식각배리어막(24)을 선택적으로 건식식각하여 형성한다. 한편, 스토리지노드용 산화물(26)의 높이가 증가하는 경우에는 식각공정을 용이하게 진행하기 위해 스토리지노드용 산화물(26)의 건식식각시 폴리실리콘으로 된 하드마스크(Hard mask)를 도입할 수도 있다.
다음으로, TiN 스토리지노드를 형성하기에 앞서, 배리어메탈(28)을 형성한다.
상기 배리어메탈(28)은 티타늄실리사이드로서, 트렌치홀(27)을 포함한 전면에 PVD 또는 CVD 방법으로 티타늄(Ti)을 증착한 후 어닐(Anneal)을 진행하여 티타늄실리사이드를 형성하고, 미반응 티타늄은 습식식각으로 제거하여 형성한다. 여기서, 배리어메탈(28)인 티타늄실리사이드는 스토리지노드콘택플러그(23)로 사용된 폴리실리콘의 실리콘(Si)과 티타늄(Ti)이 반응하여 형성된 것으로, 스토리지노드콘 택플러그(23) 주변의 절연물질에서는 티타늄실리사이드가 형성되지 않는다.
위와 같이, 배리어메탈(28)인 티타늄실리사이드를 형성해주면 스토리지노드콘택플러그(23)와 후속 TiN 스토리지노드가 접촉할 면의 저항을 낮춘다.
도 2c에 도시된 바와 같이, 스토리지노드 분리 공정을 진행하여 트렌치홀(27)의 내부에서 실린더 형태를 갖는 TiN 스토리지노드(29)을 형성한다.
스토리지노드분리 공정은, 먼저 트렌치홀(27)을 포함한 스토리지노드용 산화물(26)의 표면 상에 스토리지노드로 사용될 TiN을 증착한다. 이때, TiN은 CVD, PVD 또는 ALD 방법을 이용하여 증착한다.
다음으로, TiN 상에 트렌치홀(27)을 채울때까지 감광막(30)을 도포한다.
이때, 감광막(30)은 후속 스토리지노드 분리 공정시 트렌치홀(27)의 내부를 보호하기 위한 보호막 역할을 하는 것으로, 감광막(30) 외에 USG(Undoped Silicate Glass)와 같은 산화막을 이용할 수도 있다.
다음으로, 감광막(30)을 에치백하여 스토리지노드용 산화물(26) 표면 상의 감광막(30)을 제거한다. 따라서, 감광막(30)은 트렌치홀(27)의 내부에만 잔류하고, 이로 인해 TiN은 트렌치홀(27)을 제외한 나머지 부분, 즉 스토리지노드용 산화물(26) 표면에 형성된 부분이 노출된다.
상기한 것처럼, 감광막(30)을 에치백하여 잔류시킨 후에, 트렌치홀(27)을 제외한 스토리지노드용 산화물(26) 표면의 TiN을 에치백 또는 CMP하여 TiN 스토리지노드(29)를 형성한다.
전술한 것처럼, 스토리지노드분리 공정시 TiN을 에치백 또는 CMP 공정으로 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 형태의 TiN 스토리지노드(29)의 내부에 부착되는 등의 우려가 있으므로, 스텝커버리지가 좋은 감광막(30)으로 트렌치홀(27) 내부를 모두 채운 후에 진행하는 것이 바람직하다.
도 2d에 도시된 바와 같이, TiN 스토리지노드(29) 상부에 잔류하고 있는 감광막(30)을 스트립한다.
이어서, 감광막(30)이 제거되어 노출된 TiN 스토리지노드(29)의 실린더를 채울때까지 전면에 제2습식어택방지막(31)을 도포한다.
이때, 제2습식어택방지막(31)은 후속 습식딥아웃 공정시 TiN 스토리지노드(29)의 실린더 내부에 습식케미컬이 침투하는 것을 방지하기 위한 목적으로 도입한 것으로, 비정질카본으로 형성한다.
도 2e에 도시된 바와 같이, 디스컴(Descum) 공정을 도입하여 제2습식어택방지막(31)으로 형성한 비정질카본을 부분적으로 제거하여 제2습식어택방지막(31)을 TiN 스토리지노드(29)의 실린더 내부를 채우는 형태로 잔류시킨다. 이때, 제2습식어택방지막(31)을 부분적으로 제거하기 위해 산소 플라즈마(O2 plasma)를 도입한다.
위와 같은 제2습식어택방지막(31)을 부분적으로 제거한 후에 스토리지노드용 산화물(26)의 표면과 TiN 스토리지노드(29)의 상부 표면이 노출된다.
다음으로, 풀 습식딥아웃(Full wet dip out) 공정을 진행하여 스토리지노드용 산화물(26)을 제거한다. 이때, 스토리지노드용 산화물(26)을 제거하기 위해 불산 용액을 이용한다.
위와 같은 풀 습식딥아웃 공정시에 사용하는 습식케미컬, 즉 불산용액이 스토리지노드용 산화물(26)을 제거하면서 습식케미컬에 취약한 결정립 구조를 갖는 TiN 스토리지노드(29)쪽으로 침투할 수 있으나, 스토리지노드용 산화물(26) 아래에 제1습식어택방지막(25)을 형성해주고 실린더 내부에 제2습식어택방지막(31)을 미리 형성해주고 있으므로 불산용액이 TiN 스토리지노드(29)쪽으로 침투하지 못한다.
즉, 제1,2습식어택방지막(25, 31)으로 사용된 비정질카본은 불산용액과 같은 습식케미컬에 대해 선택비를 갖는 물질로서, 습식딥아웃 공정시 불산용액에 의해 식각되지 않는다.
결국, 제1습식어택방지막(25)을 도입하므로써 TiN 스토리지노드(29)의 실린더 외벽쪽에서 식각배리어막(24)과 TiN 스토리지노드(29)의 접촉면을 따라 습식케미컬이 침투하는 것을 방지하고, 더불어 TiN 스토리지노드(29)의 실린더 내벽쪽에 제2습식어택방지막(31)을 도입하므로써 TiN 스토리지노드(29)의 실린더 바닥쪽으로 침투하는 습식케미컬도 방지한다.
도 2f에 도시된 바와 같이, 스토리지노드용 산화물(26) 제거후에 드러난 제1,2습식어택방지막(25, 31)을 제거한다. 이때, 제1,2습식어택방지막(25, 31)이 비정질카본이므로 산소 플라즈마(O2 plasma)를 이용하여 비정질카본을 제거한다.
그리고, 제1,2습식어택방지막(25, 31)을 한 번에 제거할 수 있으므로 부가적으로 공정단순화 효과를 얻을 수 있다.
위와 같이, 습식딥아웃 공정을 통해 실린더 구조를 갖는 TiN 스토리지노드 (29)의 내벽 및 외벽이 모두 드러난다.
도 2g에 도시된 바와 같이, 내벽 및 외벽이 모두 드러난 TiN 스토리지노드(29a) 상에 유전막(32)과 플레이트(33)를 순차적으로 형성하여 실린더 구조를 갖는 MIM 캐패시터를 완성한다. 이때, 유전막(32)은 ONO, HfO2, Al2O3 또는 Ta
2O5으로 형성하며, 플레이트(33)는 TiN, W, Pt 또는 Ru으로 형성한다.
상술한 실시예에 따르면, 제1,2습식어택방지막(25, 31)을 도입하여, 스토리지노드용 산화물(26)의 습식딥아웃공정시 습식케미컬이 TiN 스토리지노드(29)의 결정립을 통해 하부구조물로 침투하거나, 또는 TiN 스토리지노드(29)와 식각배리어막(24)의 접촉면을 통해 하부 구조물로 침투하는 것을 방지하므로, 벙커결함이 원천적으로 억제된다.
위와 같이, 제1,2습식어택방지막(25, 31)을 도입함에 따라 얻는 습식케미컬의 침투방지 효과는 스토리지노드가 TiN으로 형성한 경우에 국한되지 않고, TiN을 제외한 Pt, Ru 등의 금속막을 스토리지노드로 적용하는 실린더 구조의 MIM 캐패시터에서도 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 습식어택방지막인 비정질카본을 도입하여 습식딥아웃공정시 습식케미컬로 인한 하부구조물의 어택을 방지하므로써 웨이퍼 수율을 향상시킬 수 있는 효과가 있다.
Claims (9)
- 반도체 기판 상부에 층간절연막을 형성하는 단계;상기 층간절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계;상기 층간절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 가지며 식각배리어막, 제1습식어택방지막 및 스토리지노드용 산화물의 순서로 적층된 적층막을 형성하는 단계;상기 트렌치홀의 내부에 실린더 구조를 갖는 스토리지노드를 형성하는 단계;상기 스토리지노드의 실린더 내부를 채우는 형태를 갖는 제2습식어택방지막을 형성하는 단계;상기 스토리지노드용 산화물을 습식딥아웃을 통해 제거하는 단계;상기 제1,2습식어택방지막을 동시에 제거하는 단계; 및상기 스토리지노드 상부에 유전막과 플레이트를 차례로 형성하는 단계를 포함하는 반도체메모리장치의 제조 방법.
- 제1항에 있어서,상기 제1습식어택방지막과 제2습식어택방지막은, 비정질카본으로 형성하는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
- 제2항에 있어서,상기 비정질카본은, 50℃∼600℃의 온도 범위에서 형성하는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
- 제2항에 있어서,상기 제1습식어택방지막은, 5nm∼1000nm 두께로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조 방법.
- 제1항에 있어서,상기 제1,2습식어택방지막을 동시에 제거하는 단계는,산소플라즈마를 이용하여 진행하는 것을 특징으로 하는 반도체메모리장치의 제조 방법.
- 제1항에 있어서,상기 식각배리어막은 질화막으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조 방법.
- 제1항에 있어서,상기 실린더 구조를 갖는 스토리지노드를 형성하는 단계는,상기 트렌치홀을 포함한 상기 적층막 표면 상에 스토리지노드용 도전막을 형성하는 단계;상기 스토리지노드용 도전막 상에 상기 트렌치홀의 내부를 채우는 형태의 보호막을 형성하는 단계;상기 트렌치홀을 제외한 나머지 부분의 스토리지노드용 도전막을 선택적으로 제거하는 단계; 및상기 보호막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체메모리장치의 제조 방법.
- 제7항에 있어서,상기 보호막은,감광막 또는 USG로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조 방법.
- 제1항 또는 제7항에 있어서,상기 스토리지노드는,TiN으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113515A KR100688058B1 (ko) | 2004-12-28 | 2004-12-28 | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 |
| JP2005362813A JP4916168B2 (ja) | 2004-12-28 | 2005-12-16 | シリンダ構造のキャパシタを有する半導体メモリ装置の製造方法 |
| US11/314,068 US7582525B2 (en) | 2004-12-28 | 2005-12-20 | Method for fabricating capacitor of semiconductor memory device using amorphous carbon |
| TW094145814A TWI289903B (en) | 2004-12-28 | 2005-12-22 | Method for fabricating capacitor of semiconductor memory device using amorphous carbon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113515A KR100688058B1 (ko) | 2004-12-28 | 2004-12-28 | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060074972A KR20060074972A (ko) | 2006-07-04 |
| KR100688058B1 true KR100688058B1 (ko) | 2007-03-02 |
Family
ID=37167580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040113515A KR100688058B1 (ko) | 2004-12-28 | 2004-12-28 | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100688058B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716641B1 (ko) * | 2006-06-29 | 2007-05-09 | 주식회사 하이닉스반도체 | 비정질카본층을 이용한 실린더형 캐패시터 제조 방법 |
| US11501812B2 (en) | 2020-07-31 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices including ferroelectric memory and methods of forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040105949A (ko) * | 2003-06-10 | 2004-12-17 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| KR20060038626A (ko) * | 2004-10-30 | 2006-05-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2004
- 2004-12-28 KR KR1020040113515A patent/KR100688058B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040105949A (ko) * | 2003-06-10 | 2004-12-17 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| KR20060038626A (ko) * | 2004-10-30 | 2006-05-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Non-Patent Citations (2)
| Title |
|---|
| 10-2004-0105949 |
| 10-2006-0038626 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060074972A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7557013B2 (en) | Methods of forming a plurality of capacitors | |
| US8450164B2 (en) | Methods of forming a plurality of capacitors | |
| US7321150B2 (en) | Semiconductor device precursor structures to a double-sided capacitor or a contact | |
| KR100418573B1 (ko) | 반도체소자의 제조 방법 | |
| KR100722988B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7504300B2 (en) | Method for fabricating semiconductor memory device having cylinder type storage node | |
| US20070281480A1 (en) | Method for fabricating semiconductor device having capacitor | |
| KR100656283B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US7723182B2 (en) | Storage electrode of a capacitor and a method of forming the same | |
| JP4916168B2 (ja) | シリンダ構造のキャパシタを有する半導体メモリ装置の製造方法 | |
| JP5063061B2 (ja) | 半導体素子のキャパシタの製造方法 | |
| KR100688058B1 (ko) | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 | |
| KR100780611B1 (ko) | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 | |
| KR100654124B1 (ko) | 벙커 디펙트를 억제할 수 있는 반도체 소자 제조 방법 | |
| KR100884346B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100744653B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100622610B1 (ko) | 반도체소자의 캐패시터 및 그의 제조 방법 | |
| KR20070075532A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| TWI419265B (zh) | 半導體結構及形成方法 | |
| KR20060074989A (ko) | 케미컬침투방지막을 이용한 반도체메모리장치의 제조 방법 | |
| US20080111171A1 (en) | Node structures under capacitor in ferroelectric random access memory device and methods of forming the same | |
| KR20040059973A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20060075927A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR20040059767A (ko) | 루테늄 하부전극을 구비한 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120126 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |