CN1365142A - 制造用于半导体装置的圆柱型电容器的方法 - Google Patents

制造用于半导体装置的圆柱型电容器的方法 Download PDF

Info

Publication number
CN1365142A
CN1365142A CN01140989A CN01140989A CN1365142A CN 1365142 A CN1365142 A CN 1365142A CN 01140989 A CN01140989 A CN 01140989A CN 01140989 A CN01140989 A CN 01140989A CN 1365142 A CN1365142 A CN 1365142A
Authority
CN
China
Prior art keywords
layer
etch stop
insulating barrier
composition
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01140989A
Other languages
English (en)
Other versions
CN1222029C (zh
Inventor
金弘基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1365142A publication Critical patent/CN1365142A/zh
Application granted granted Critical
Publication of CN1222029C publication Critical patent/CN1222029C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造半导体装置的圆柱型电容器的方法,包括:在包括导电区的半导体基板上顺序形成第一绝缘层、第一刻蚀终止层、第二绝缘层和第二刻蚀终止层;刻蚀第二刻蚀终止层、第二绝缘层和第一刻蚀终止层的一部分而形成第二刻蚀终止层构图、第二绝缘层构图和第一刻蚀终止层构图,形成显露第一绝缘层一部分的表面的存储结孔;在存储结孔内壁上形成隔离衬;将第二刻蚀终止层构图和隔离衬用作掩膜刻蚀暴露的第一绝缘层部分而形成第一绝缘层构图,形成用于显露导电区的结接触孔;除去第二刻蚀终止层构图和隔离衬;在存储结孔和结接触孔的表面上形成底电极;在底电极上形成介电层和上电极。

Description

制造用于半导体装置的圆柱型电容器的方法
                         技术领域
本发明涉及制造用于半导体装置的电容器的方法，具体地，涉及制造用于半导体装置的圆柱型电容器的方法。
                         背景技术
在半导体装置中诸如动态随机存取存储器(DRAM)的存储单元的操作特性享有与存储单元电容器的电容的直接联系。例如，随单元电容器的电容增加，存储单元的低压特性和软错误(soft error)特性得以改善。
随着半导体装置不断变得更加高度集成化，单元中可用于成型电容器的区域减小。因而，需要用于在有限区域内增加电容器电容的方法。
已经提出了许多用于实现电容器集成的技术。这些技术包括将电容器介电层成型为薄膜、将具有高介电常数的材料用作介电层、以及通过制造圆柱型电极或鳍型电极或者通过在电极表面上生长半球形颗粒(HSG)而增加电容器电极的有效面积。
以下，参照图1至图5，将描述制造用于半导体装置的圆柱型电容器的传统方法。在所有附图中，相似的附图标记指代相似的元件。
参照图1，第一绝缘层120成型在形成有导电区110的半导体基板100上。在与导电区110对应的位置上具有第一开口A的第一光致抗蚀剂构图122成型在第一绝缘层120上。
参照图2，将第一光致抗蚀剂构图122用作掩膜，刻蚀第一绝缘层120的被显露部分，因而形成具有用于显露该导电区域110的接触孔125的第一绝缘层构图120a。在除去第一光致抗蚀剂构图122后，形成用于填充该接触孔125的第一导电层130。
参照图3，使图2中所示的组合结构的上表面平坦化以显露第一绝缘层构图120a的上表面，于是形成接触插头130a。刻蚀终止层140和第二绝缘层150顺序成型在第一绝缘层构图120a和接触插头130a的顶部的表面上。在第二绝缘层150上形成了在接触插头130a上方的位置具有第二开口B的第二光致抗蚀剂构图152。
参照图4，通过将第二光致抗蚀剂构图152用作掩膜刻蚀第二绝缘层150和刻蚀终止层140，因而形成具有用于显露接触插头130a的顶部的表面的存储结孔155的第二绝缘层构图150a和刻蚀终止层构图140a。在除去第二光致抗蚀剂构图152后，以一厚度形成第二导电层160，使得存储结孔155不被完全填充。
参照图5，除去第二导电层160的顶部和第二绝缘层构图150a以形成分离的存储结160a。在存储结160a上形成介电层180和上电极190。
根据以上所述的传统方法，为了形成接触插头和存储结，执行光刻工艺两次，如参照图1和3所描述的那样。如参照图2和图4所描述的，用于形成导电层的工艺被执行两次。因为光刻工艺要求使用具有高分辨能力的昂贵的曝光设备，所以它受到限制，并且它还是一种因高生产成本而影响生产率的工艺。另外，因为多晶硅层在用于形成导电层的工艺中通过扩散形成，所以该工艺花费比较长的时间才能完成。
因而，在用于制造半导体装置的圆柱型电容器的上述传统方法中，工艺数量大，且生产成本高。
                        发明内容
为了解决上述限制问题，本发明的目的是提供一种生产用于半导体装置的圆柱型电容器的方法，同时减少生产成本并简化工艺。
因而，为了达到上述目的，提供一种生产用于半导体装置的圆柱型电容器的方法。该方法包括步骤：在包括导电区的半导体基板上顺序形成第一绝缘层、第一刻蚀终止层、第二绝缘层、和第二刻蚀终止层；通过刻蚀第二刻蚀终止层、第二绝缘层和第一刻蚀终止层的一部分而形成第二刻蚀终止层构图、第二绝缘层构图和第一刻蚀终止层构图，使得可以形成用于显露第一绝缘层的一部分的表面的存储结孔；在存储结孔的内壁上形成隔离衬；通过将第二刻蚀终止层构图和隔离衬用作掩膜刻蚀曝露的第一绝缘层而形成第一绝缘层构图，使得可以形成用于显露导电区的结接触孔；除去第二刻蚀终止层构图和隔离衬；在存储结孔和结接触孔的被显露表面上形成底电极；以及在底电极上形成介电层和上电极。
导电区可以是半导体基板表面上的活化区，或半导体基板顶部的接触焊点。
该方法还包括形成通过形成在半导体基板上的两个相邻栅电极而自对齐的接触焊点(contact pad)的步骤，且导电层可以是接触焊点。此处，形成接触焊点的步骤包括如下步骤：形成填充两个栅电极间空间的中间介电层；通过构图中间介电层形成用于显露两个相邻栅电极间半导体基板的表面的接触孔；以及在接触孔中填充导电材料。栅电极可以由多化合物(polycide)结构制成，在该多化合物结构中在多晶硅层上形成有硅化物层。中间介电层可以由硼磷硅酸盐玻璃(BPSG)层、纺丝玻璃(SOG)层(spin onglass layer)、非掺杂硅酸盐玻璃(USG)层、用高密度等离子体化学气相沉积(HDP-CVD)方法形成的氧化硅层、或用等离子体强化-CVD(PE-CVD)方法形成的原硅酸四乙酯(tetraethyl-orthosilicate)(TEOS)层制成。
该方法还包括步骤：在第二刻蚀终止层上形成氧化硅层；通过刻蚀氧化硅层的一部分形成氧化硅层构图，使得可以形成存储结孔；以及在结接触孔的形成过程中除去氧化硅层构图。该氧化硅层优选地是通过使用PE-CVD方法形成的氧化硅层或高温氧化物层。
该第一绝缘层可以是通过HDP-CVD方法形成的氧化硅层，而第二绝缘层可以是通过PE-CVD方法形成的TEOS层。该第一刻蚀终止层和第二刻蚀终止层可以分别是由低压-CVD(LP-CVD)方法形成的氮化硅层。
第一绝缘层的厚度可以在8000和12000之间，第二绝缘层的厚度可以在5000和20000之间，而第一刻蚀终止层和第二刻蚀终止层的厚度分别可以在300和500之间。
形成隔离衬的步骤包括如下步骤：形成第三绝缘层以具有一厚度，以此厚度不能完全填充存储结孔；以及回刻蚀第三绝缘层。第三绝缘层可以是用PE-CVD方法形成的氮化硅层或硅氧氮化物层。
除去第二刻蚀终止层构图和隔离衬的步骤通过在去除第二刻蚀终止层构图之后去除隔离衬，或通过同时去除第二刻蚀终止层构图和隔离衬而进行。
去除第二刻蚀终止层构图和隔离衬的步骤通过使用过氧化氢、水(H2O)和氢氟酸(HF)混合溶液的湿法刻蚀方法进行。
形成底电极的步骤包括如下步骤：在形成有结接触孔的组合物的整个表面上形成具有不会将存储结孔和结接触孔完全填充的厚度的导电层；以及通过去除导电层的顶部和第二绝缘层构图而形成多个分离的存储结。导电层可以由多晶硅层通过扩散形成。形成多个多存储结的步骤包括如下步骤：在导电层上形成填充存储结孔和结接触孔的氧化物层；除去氧化物层和导电层顶部的一部分，使得可以显露第二绝缘层构图；以及通过湿法刻蚀方法去除填充存储结孔和结接触孔的氧化物层和第二绝缘层构图。优选地，该氧化物层由USG层、BPSG层、氧化硅层和USG层的双重层、或氧化硅层和BPSG层的双重层制成。
形成底电极的步骤还可以包括在存储结的表面上形成半球形颗粒(HSG)的步骤。
介电层可以由Al2O3层、Ta2O5层、SrTiO3(STO)层、(Ba，Sr)TiO3(BST)层、PbTiO3层、Pb(Zr，Ti)O3(PZT)层、SrBi2Ta2O9(SBT)层、(Pb，La)(Zr，Ti)O3层、或BaTiO3(BTO)层制造。另一种方案是，介电层可以由氧化硅层、氮化硅层和氧化硅层的三重层，或氮化硅层和氧化硅层的双重层形成。
上电极可以通过使用多晶硅层通过扩散形成。
根据本发明，光刻工艺和用于形成导电层的工艺分别各执行一次。因而，总制造工艺简化了，并且生产率得以提高和生产成本下降。
                        附图说明
本发明的上述目的和优点通过结合附图对其优选实施例的详细说明将变得更加清晰，附图中：
图1到图5是说明制造用于半导体装置的圆柱型电容器的传统方法的截面图；
图6至图14是说明根据本发明第一实施例制造用于半导体装置的圆柱型电容器的方法的截面图；
图15是说明根据本发明第二实施例制造用于半导体装置的圆柱型电容器的方法的截面图；
图16至图18是说明根据本发明第三实施例制造用于半导体装置的圆柱型电容器的方法的截面图；
图19是说明根据本发明第四实施例制造用于半导体装置的圆柱型电容器的方法的截面图；以及
图20至图24是说明根据本发明第五实施例生产用于半导体装置的圆柱型电容器的方法的截面图。
                      具体实施方式
以下将结合显示本发明优选实施例的附图更充分地描述本发明。然而，本发明可以以多种不同的形式实施，且不应当被理解为此处提供的实施例所限制的那样。相反地，这些实施例被提供以使公开的内容彻底和全面，并且向本领域中的技术人员充分地传达了本发明的范围。在附图中，为了清楚而将层和区的厚度夸大了。可以理解，当诸如层的一个元件被称为在另一个元件或基板上时，它可以直接在另一元件或基板上，或者也可以出现中间元件。在全部附图中，相似的附图标记指代相似的元件。
实施例1
图6至图14是说明根据本发明第一实施例生产用于半导体装置的圆柱型电容器的方法的截面图。参照图6，栅绝缘层201间插在半导体基板200和栅电极205之间。覆盖层203形成在栅电极205顶部，栅极的隔离衬204形成在栅电极205的侧壁上。杂质离子注入到形成有栅电极205的半导体基板200上，活化区210和210′形成在半导体基板200的表面上。第一绝缘层220、第一刻蚀终止层230、第二绝缘层240和第二刻蚀终止层250顺序形成在形成有活化区210和210′的组合结构上。
第一绝缘层220和第二绝缘层240可以由相同的层形成，但是，在此种情况下，第二绝缘层240由具有比第一绝缘层220更高的刻蚀选择性的材料制造，使之在存储结的分隔过程中能容易地去除。例如，第一绝缘层220可以由氧化硅层通过HDP-CVD方法形成，第二绝缘层240可以由TEOS层通过PE-CVD方法形成。
第一绝缘层220的厚度通过考虑将要形成的装置的布置而确定，例如可以在8000和12000之间。第二绝缘层240的厚度，例如，考虑到存储结要形成的高度时，可以等于或大于存储结的高度，或在5000和20000之间。
优选地，第一刻蚀终止层230和第二刻蚀终止层250分别由氮化硅层通过LP-CVD方法形成。第一刻蚀终止层230和第二刻蚀终止层250的每个厚度可以是能防止第二绝缘层240和第一绝缘层220的刻蚀的厚度。例如，第一刻蚀终止层230和第二刻蚀终止层250的厚度可以分别在300和500之间。
参照图7，在第二刻蚀终止层250上形成光致抗蚀剂构图252，光致抗蚀剂构图252在与活化区210的其中一个对应位置处具有宽度W21的开口。通过将光致抗蚀剂构图252用作掩膜，刻蚀第二刻蚀终止层250、第二绝缘层240和第一刻蚀终止层230，因而形成第二刻蚀终止层构图250a、第二绝缘层构图240a和第一刻蚀终止层构图230a，使得形成了显露第一绝缘层220一部分的表面的存储结孔255。
参照图8，在除去光致抗蚀剂构图252后，第三绝缘层260形成一厚度，使得存储结孔255不被完全填充。此处，第三绝缘层260由氮化硅层或硅氧氮化物层通过PE-CVD方法制造。通过考虑将在第一绝缘层220内形成的结接触孔的宽度来确定第三绝缘层260的厚度。
参照图9，通过回蚀刻第三绝缘层260，在存储结孔255的内壁上形成隔离衬260a。此处，显露第一绝缘层220顶部的表面至宽度W22(W22＜W21)。
参照图10，通过将第二刻蚀终止层构图250a和隔离衬260a用作掩膜而刻蚀被显露的第一绝缘层220，并形成第一绝缘层构图220a，它具有在其中显露活化区210一部分的表面的结接触孔265。
参照图11，除去第二刻蚀终止层构图250a和隔离衬260a。第二刻蚀终止层构图250a可以在参照图9和图10描述的工艺过程中除去。如果余下了第二刻蚀终止层构图250a的一部分或全部，甚至在后面的如图9和图10所描述的工艺的情况下，也将第二刻蚀终止层构图250a同隔离衬260a一起除去。即，施行额外的去除步骤，用以除去第二刻蚀终止层构图250a和隔离衬260a。该去除步骤通过在去除第二刻蚀终止层构图250a之后去除隔离衬260a，或同时去除第二刻蚀终止层构图250a和隔离衬260a而进行。对隔离衬260a具有比第一绝缘层构图220a、第二绝缘层构图240a和半导体基板200高的刻蚀选择性的刻蚀溶液或刻蚀气体，优选地用在去除第二刻蚀终止层构图250a和隔离衬260a的步骤中。例如，可以通过使用含有过氧化氢、水和氢氟酸的刻蚀溶液的湿法刻蚀方法来进行去除第二刻蚀终止层构图250a和隔离衬260a的步骤。优选的是，刻蚀溶液或刻蚀气体的刻蚀选择性具有强烈程度，以避免第二绝缘层构图240的损耗，因而在存储结内保持充足的高度，并避免电容的减少。
参照图12，导电层270形成在图11所示的组合结构的整个表面上，该导电层270具有适当的厚度以避免完全填充存储结孔255和结接触孔265。优选地，导电层270由多晶硅层通过扩散制造。填充存储结孔255和结接触孔265的氧化物层280形成在导电层270上。此处，氧化物层280优选地由USG层、BPSG层、氧化硅层和USG层的双重层、或氧化硅层和BPSG层的双重层制成。如果具有高刻蚀抵抗力的氧化硅层在形成USG层或BPSG层之前形成，且氧化层280由氧化硅层和USG层的双重层或氧化硅层和BPSG层的双重层制成，那么可以防止活化区210被刻蚀。
参照图13，通过回刻蚀或化学机械抛光(CMP)图12所示组合结构的上表面而去除氧化物层280的一部分和导电层270的顶部，使得第二绝缘层构图240a可以被显露。分离的存储结270a通过以湿法刻蚀去除填充存储结孔255和结接触孔265的氧化物层280并且去除第二绝缘层构图240a而形成。存储结270a形成圆柱型电容器的底电极。
参照图14，在存储结270a上形成介电层280和上电极290。例如，介电层280由Al2O3层、Ta2O5层、STO层、BST层、PbTiO3层、PZT层、SBT层、(Pb，La)(Zr，Ti)O3层、或BTO层制成。另一种方案是，介电层280可以由氧化硅层、氮化硅层和氧化硅层的三重层，或氮化硅层和氧化硅层的双重层制成。上电极290优选地由多晶硅层通过扩散制成。
根据上述实施例，光刻工艺和形成导电层的工艺分别进行一次，于是简化了工艺。将图14的组合结构与图5的传统结构相比，在图14中，电容器电极的有效表面积增加。于是，可以制造具有增加的电容的电容器。
实施例2
图15是说明根据本发明第二实施例制造半导体装置的圆柱型电容器的方法的截面图。参照图15，栅绝缘层301设置在半导体基板300和栅电极305之间。覆盖层303形成在栅电极305的顶部，而栅极的隔离衬304形成在栅电极305的侧壁上。活化区310和310′形成在其上形成有栅电极305的半导体基板300的表面上。第一绝缘层构图320a和第一刻蚀终止层构图330a形成在形成有活化区310和310′的组合结构上。形成了与第一刻蚀终止层构图330a、第一绝缘层构图320a和活化区310交界的存储结。为了增加电容，HSG形成在存储结表面，于是完成了底电极370b。介电层380和上电极390形成在底电极370b上。除用于形成HSG的工艺外的其它工艺与第一实施例中的相同，所以省略其描述。
实施例3
图16至图18是说明根据本发明第三实施例生产半导体装置的圆柱型电容器的方法的截面图。参照图16，在半导体基板400上形成多个栅电极405。栅绝缘层401设置在栅电极405之下。覆盖层403形成在栅电极405的顶部，栅的隔离衬404形成在栅电极405的侧壁上。栅电极405可以由多化合物结构形成，其中顺序形成多晶硅层405a和硅化物层405b，例如硅化钨层。形成了填充多个栅电极405间空间的中间介电层407。中间介电层407可以由用HDP-CVD方法形成的BPSG层、SOG层、USG层、氧化硅层、或用PE-CVD方法形成的TEOS层制成。
参照图17，在中间介电层407上形成光致抗蚀剂构图(未示出)，通过将光致抗蚀剂构图用作掩膜来构图中间介电层407。结果，形成了具有显露两个邻近栅电极405之间的半导体基板400的表面的接触孔H的中间介电层构图407a。接触焊点410通过在接触孔H中填充导电材料而形成。
参照图18，在形成了接焊点410的组合结构上形成第一绝缘层构图420a和第一刻蚀终止层构图430a。形成与第一刻蚀终止层构图430a、第一绝缘层构图420a和接触焊点410交界的存储结470a。介电层480和上电极490形成在存储结470a上。其它工艺与第一实施例中的相同，所以省略其描述。
实施例4
图19是说明根据本发明第四实施例制造半导体装置的圆柱型电容器的方法的截面图。参照图19，栅绝缘层501设置在半导体基板500和栅电极505之间。覆盖层503形成在栅电极505的顶部，而栅极的隔离衬504形成在栅电极505的侧壁上。栅电极505可以由多晶硅层505a和硅化物层505b顺序形成，例如由形成有硅化钨层的多化合物结构形成。中间介电层构图507a和接触焊点510形成在形成有栅电极505的组合结构上。第一绝缘层构图520a和第一刻蚀终止层构图530a形成在形成有接触焊点510的组合结构上。形成了与第一刻蚀终止层构图530a、第一绝缘层构图520a和接触焊点510交界的存储结。为了增加电容，HSG形成在存储结表面，于是完成了底电极570b。介电层580和上电极590形成在底电极570b上。除HSG的形成外的工艺与第三实施例中的相同，所以省略其描述。
实施例5
图20至图24是说明根据本发明第五实施例生产半导体装置的圆柱型电容器的方法的截面图。参照图20，在半导体基板600和栅电极605间设置栅绝缘层601。覆盖层603形成在栅电极605顶部，栅极的隔离衬604形成在栅电极605的侧壁上。活化区610和610′形成在形成有栅电极605半导体基板600的表面上。第一绝缘层620、第一刻蚀终止层630、第二绝缘层640和第二刻蚀终止层650顺序形成在形成有活化区610和610′的组合结构上。氧化硅层651形成在第二刻蚀终止层650上。此处，氧化硅层651可以包括通过使用PE-CVD方法形成的氧化硅层，或高温氧化物层。
参照图21，在与氧化硅层651上的活化区610对应的位置处形成具有宽度W31的开口的光致抗蚀剂构图652。通过将光致抗蚀剂构图652用作掩膜，来刻蚀氧化硅层651、第二刻蚀终止层650、第二绝缘层640和第一刻蚀终止层630，因而形成具有用于显露第一绝缘层620一部分的表面的存储结孔655的氧化硅层构图651a、第二刻蚀终止层构图650a、第二绝缘层构图640a和第一刻蚀终止层构图630a。
参考图22，在除去光致抗蚀剂构图652后，形成第三绝缘层660，该层具有合适的厚度，使得存储结孔655不被完全填充。此处，第三绝缘层660优选地由氮化硅层或硅氧氮化物层通过PE-CVD方法制成。
参照图23，通过回刻蚀第三绝缘层660而在存储结孔655的内壁上形成隔离衬650a。此处，在W32的宽度上显露第一绝缘层620。在需要去除在第一绝缘层620的被显露表面上的氮化硅层或硅氧氮化物层的情况下，执行用于处理具非选择性的残余物的工艺。此处，氧化硅层构图651a保护了第二刻蚀终止层构图650a。如果除去了第二刻蚀终止层构图650a，那么在用于形成结接触孔的后续工艺中刻蚀第二绝缘层构图640a，且存储结的高度降低。这导致最终电容器的电容降低。氧化硅层构图651a防止了这个问题。氧化硅层构图651a能在用于处理残余物的工艺过程中选择性地除去，或另一种方案是保留在该结构上。
参照图24，通过将第二刻蚀终止层构图650a和隔离衬660a用作掩膜而刻蚀被显露的第一绝缘层620，形成具有结接触孔665的第一绝缘层构图620a，在该结接触孔中显露活化区610的一部分的表面。在用于处理残余物的工艺后保留下的氧化硅层构图651a和第一绝缘层620是相同材料层，使得氧化硅层构图651a在此步骤中完全去除。此后，施行参照图11至图14描述的工艺，或用于得到图15的组合物的工艺。
根据本发明，在单一光刻工艺中形成存储结孔，并且单个用于形成导电层的工艺在使用隔离衬的结接触孔形成后施行。这与以上说明的传统方法形成对照，传统方法要求两个光刻工艺和两个形成导电层的工艺。于是，整个制造工艺简化了，于是提高了产率并降低了生产成本。因为根据现有技术的圆柱型电容器的接触插头可用作电容器的底电极，所以电容器电极的有效面积增加，因而增加了电容器的电容。
虽然本发明已经结合其优选实施例进行了具体显示和描述，但是本领域的技术人员将理解，在不脱离所附权利要求书所定义的本发明的精髓和范围的情况下，可以作出形式和细节上的各种改变。

Claims (33)

1.一种制造圆柱型半导体装置电容器的方法，包括：
在包含导电区的半导体基板上顺序形成第一绝缘层、第一刻蚀终止层、第二绝缘层、和第二刻蚀终止层；
通过刻蚀第二刻蚀终止层、第二绝缘层和第一刻蚀终止层的一部分而形成第二刻蚀终止层构图、第二绝缘层构图和第一刻蚀终止层构图，以形成用于显露第一绝缘层一部分的表面的存储结孔；
在存储结孔的内壁上形成隔离衬；
通过将第二刻蚀终止层构图和隔离衬用作掩膜来刻蚀第一绝缘层的暴露部分而形成第一绝缘层构图，以形成用于显露导电区的结接触孔；
除去第二刻蚀终止层构图和隔离衬；
在存储结孔和结接触孔的被显露表面上形成底电极；以及
在底电极上形成介电层和上电极。
2.根据权利要求1所述的方法，其特征在于，导电区是半导体基板表面上的活化区，或半导体基板顶部的接触焊点。
3.根据权利要求1所述的方法，其特征在于，该方法还包括通过形成在半导体基板上的两个相邻栅电极而形成自对齐的接触焊点，且其中，导电区为接触焊点。
4.根据权利要求3所述的方法，其特征在于，形成接触焊点的步骤包括：
形成填充两个栅电极间空间的中间介电层；
通过构图中间介电层而形成用于显露两个相邻栅电极间半导体基板的表面的接触孔；以及
在接触孔中填充导电材料。
5.根据权利要求4所述的方法，其特征在于，栅电极由多化合物结构制成，在该多化合物结构中在多晶硅层上形成硅化物层。
6.根据权利要求4所述的方法，其特征在于，中间介电层由硼磷硅酸盐玻璃(BPSG)层、纺丝玻璃(SOG)层、非掺杂硅酸盐玻璃(USG)层、用高密度等离子体化学气相沉积(HDP-CVD)方法形成的氧化硅层、或用等离子体强化-CVD(PE-CVD)方法形成的原硅酸四乙酯(TEOS)层制成。
7.根据权利要求1所述的方法，其特征在于，第一绝缘层是氧化硅层。
8.根据权利要求7所述的方法，其特征在于，第一绝缘层通过HDP-CVD方法形成。
9.根据权利要求1所述的方法，其特征在于，第二绝缘层是TEOS层。
10.根据权利要求9所述的方法，其特征在于，第二绝缘层通过PE-CVD方法形成。
11.根据权利要求1所述的方法，其特征在于，第一刻蚀终止层和第二刻蚀终止层分别是氮化硅层。
12.根据权利要求11所述的方法，其特征在于，第一刻蚀终止层和第二刻蚀终止层通过低压-CVD(LP-CVD)方法形成。
13.根据权利要求1所述的方法，其特征在于，第一绝缘层的厚度在8000和12000之间。
14.根据权利要求1所述的方法，其特征在于，第二绝缘层的厚度在5000和20000之间。
15.根据权利要求1所述的方法，其特征在于，第一刻蚀终止层和第二刻蚀终止层的厚度分别在300和500之间。
16.根据权利要求1所述的方法，其特征在于，还包括步骤：
在第二刻蚀终止层上形成氧化硅层；
通过刻蚀氧化硅层的一部分而形成氧化硅层构图，使得可以形成存储结孔；以及
在结接触孔的形成过程中去除氧化硅层构图。
17.根据权利要求16所述的方法，其特征在于，氧化硅层是通过使用PE-CVD方法形成的氧化硅层，或高温氧化物层。
18.根据权利要求1所述的方法，其特征在于，形成隔离衬的步骤包括：
以一厚度形成第三绝缘层，以此厚度存储结孔被覆盖但未被完全填充；以及
回刻蚀第三绝缘层。
19.根据权利要求18所述的方法，其特征在于，第三绝缘层是氮化硅层或硅氧氮化物层。
20.根据权利要求19所述的方法，其特征在于，第三绝缘层用PE-CVD方法形成。
21.根据权利要求1所述的方法，其特征在于，去除第二刻蚀终止层构图和隔离衬的步骤通过在除去第二刻蚀终止层构图之后去除隔离衬而进行。
22.根据权利要求1所述的方法，其特征在于，去除第二刻蚀终止层构图和隔离衬的步骤通过同时去除第二刻蚀终止层构图和隔离衬而进行。
23.根据权利要求1所述的方法，其特征在于，去除第二刻蚀终止层构图和隔离衬的步骤通过使用过氧化氢、水(H20)和氢氟酸(HF)的混合溶液的湿法刻蚀方法进行。
24.根据权利要求1所述的方法，其特征在于，形成底电极的步骤包括：
在形成有结接触孔的组合结构的整个表面上以一厚度形成导电层，以此厚度存储结孔和结接触孔被覆盖但未被完全填充；以及
通过去除导电层的顶部和第二绝缘层构图而形成多个分离的存储结。
25.根据权利要求24所述的方法，其特征在于，导电层通过使用多晶硅层而形成。
26.根据权利要求25所述的方法，其特征在于，多晶硅层通过扩散形成。
27.根据权利要求24所述的方法，其特征在于，形成多个分离的存储结的步骤包括：
在导电层上形成填充存储结孔和结接触孔的氧化物层；
除去氧化物层和导电层顶部的一部分，以显露第二绝缘层构图；以及
通过湿法刻蚀去除填充存储结孔和结接触孔的氧化物层和第二绝缘层构图。
28.根据权利要求27所述的方法，其特征在于，氧化物层由USG层、BPSG层、氧化硅层和USG层的双重层、或氧化硅层和BPSG层的双重层制成。
29.根据权利要求24所述的方法，其特征在于，形成底电极的步骤还包括在存储结的表面上形成半球形颗粒(HSG)的步骤。
30.根据权利要求1所述的方法，其特征在于，介电层由Al2O3层、Ta2O5层、SrTiO3(STO)层、(Ba，Sr)TiO3(BST)层、PbTiO3层、Pb(Zr，Ti)O3(PZT)层、SrBi2Ta2O9(SBT)层、(Pb，La)(Zr，Ti)O3层、或BaTiO3(BTO)层制造。
31.根据权利要求1所述的方法，其特征在于，介电层由氧化硅层、氮化硅层和氧化硅层的三重层，或氮化硅层和氧化硅层的双重层制造。
32.根据权利要求1所述的方法，其特征在于，上电极使用多晶硅层形成。
33.根据权利要求32所述的方法，其特征在于，多晶硅层通过扩散形成。
CNB011409894A 2001-01-10 2001-09-28 制造用于半导体装置的圆柱型电容器的方法 Expired - Lifetime CN1222029C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1353/01 2001-01-10
KR1353/2001 2001-01-10
KR10-2001-0001353A KR100382732B1 (ko) 2001-01-10 2001-01-10 반도체 소자의 실린더형 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
CN1365142A true CN1365142A (zh) 2002-08-21
CN1222029C CN1222029C (zh) 2005-10-05

Family

ID=19704463

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011409894A Expired - Lifetime CN1222029C (zh) 2001-01-10 2001-09-28 制造用于半导体装置的圆柱型电容器的方法

Country Status (5)

Country Link
US (2) US6548349B2 (zh)
JP (1) JP3977633B2 (zh)
KR (1) KR100382732B1 (zh)
CN (1) CN1222029C (zh)
TW (1) TW523913B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394585C (zh) * 2004-12-28 2008-06-11 海力士半导体有限公司 使用无定形碳制造半导体存储器件的电容器的方法
CN100394584C (zh) * 2002-12-10 2008-06-11 三星电子株式会社 用于制造具有在位线方向延伸的接触体的半导体器件的方法
US7582525B2 (en) 2004-12-28 2009-09-01 Hynix Semiconductor Inc. Method for fabricating capacitor of semiconductor memory device using amorphous carbon
CN102456738A (zh) * 2010-10-29 2012-05-16 上海宏力半导体制造有限公司 一种vdmos晶体管
CN101673619B (zh) * 2009-08-21 2012-10-03 上海宏力半导体制造有限公司 柱状电容器、堆叠型同轴柱状电容器及其制造方法
CN103151244B (zh) * 2011-12-07 2017-04-26 华邦电子股份有限公司 堆叠式电容器及其制造方法
CN109728088A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538274B2 (en) * 2000-12-20 2003-03-25 Micron Technology, Inc. Reduction of damage in semiconductor container capacitors
KR100382732B1 (ko) * 2001-01-10 2003-05-09 삼성전자주식회사 반도체 소자의 실린더형 커패시터 제조 방법
KR100405134B1 (ko) * 2001-06-25 2003-11-12 대한민국 전계발광소자의 제조방법
KR100406581B1 (ko) * 2001-12-15 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6806208B2 (en) * 2003-03-11 2004-10-19 Oki Electric Industry Co., Ltd. Semiconductor device structured to prevent oxide damage during HDP CVD
KR100670396B1 (ko) * 2004-12-30 2007-01-16 동부일렉트로닉스 주식회사 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법
KR100665852B1 (ko) * 2005-08-03 2007-01-09 삼성전자주식회사 반도체 소자의 제조방법
KR100925031B1 (ko) * 2007-06-11 2009-11-03 주식회사 하이닉스반도체 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법
KR100972555B1 (ko) * 2008-11-04 2010-07-28 주식회사 하이닉스반도체 데이터 출력회로 및 데이터 출력방법
US8865497B2 (en) 2010-06-25 2014-10-21 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
KR102661837B1 (ko) 2018-07-23 2024-05-02 삼성전자주식회사 반도체 장치
CN113402161A (zh) * 2021-07-16 2021-09-17 上海大学 一种超宽带荧光量子点掺杂石英放大光纤及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920018987A (ko) * 1991-03-23 1992-10-22 김광호 캐패시터의 제조방법
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
KR970011759A (ko) * 1995-08-31 1997-03-27 배순훈 냉장고의 선반 위치조절장치
KR100195329B1 (ko) * 1996-05-02 1999-06-15 구본준 반도체 소자의 캐패시터 제조 방법
KR19990004603A (ko) * 1997-06-28 1999-01-15 김영환 반도체 소자의 캐패시터 형성방법
US6043119A (en) * 1997-08-04 2000-03-28 Micron Technology, Inc. Method of making a capacitor
KR100256059B1 (ko) * 1997-10-14 2000-05-01 윤종용 디램 셀 커패시터의 형성 방법
US5807777A (en) * 1997-11-03 1998-09-15 Texas Instruments - Acer Incorporated Method of making a double stair-like capacitor for a high density DRAM cell
TW427014B (en) * 1997-12-24 2001-03-21 United Microelectronics Corp The manufacturing method of the capacitors of DRAM
KR100301369B1 (ko) * 1998-06-24 2001-10-27 윤종용 반도체메모리장치의커패시터제조방법
US6303430B1 (en) * 1998-11-04 2001-10-16 United Microelectronics Corp. Method of manufacturing DRAM capacitor
US6162680A (en) * 1999-05-24 2000-12-19 Worldwide Semiconductor Manufacturing Corp. Method for forming a DRAM capacitor
KR100308187B1 (ko) * 1999-11-05 2001-11-02 윤종용 디램 셀 제조방법 및 그에 의해 제조된 디램 셀
US6190962B1 (en) * 1999-12-20 2001-02-20 United Microelectronics Corp. Method of fabricating capacitor
KR100382732B1 (ko) * 2001-01-10 2003-05-09 삼성전자주식회사 반도체 소자의 실린더형 커패시터 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394584C (zh) * 2002-12-10 2008-06-11 三星电子株式会社 用于制造具有在位线方向延伸的接触体的半导体器件的方法
CN100394585C (zh) * 2004-12-28 2008-06-11 海力士半导体有限公司 使用无定形碳制造半导体存储器件的电容器的方法
US7582525B2 (en) 2004-12-28 2009-09-01 Hynix Semiconductor Inc. Method for fabricating capacitor of semiconductor memory device using amorphous carbon
CN101673619B (zh) * 2009-08-21 2012-10-03 上海宏力半导体制造有限公司 柱状电容器、堆叠型同轴柱状电容器及其制造方法
CN102456738A (zh) * 2010-10-29 2012-05-16 上海宏力半导体制造有限公司 一种vdmos晶体管
CN103151244B (zh) * 2011-12-07 2017-04-26 华邦电子股份有限公司 堆叠式电容器及其制造方法
CN109728088A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20030147199A1 (en) 2003-08-07
JP2002222872A (ja) 2002-08-09
KR100382732B1 (ko) 2003-05-09
JP3977633B2 (ja) 2007-09-19
US20020090778A1 (en) 2002-07-11
CN1222029C (zh) 2005-10-05
TW523913B (en) 2003-03-11
US6548349B2 (en) 2003-04-15
KR20020060333A (ko) 2002-07-18

Similar Documents

Publication Publication Date Title
CN1222029C (zh) 制造用于半导体装置的圆柱型电容器的方法
US7736970B2 (en) Method of fabricating semiconductor device having capacitor
US6991980B2 (en) Methods of manufacturing multi-layer integrated circuit capacitor electrodes
US7094660B2 (en) Method of manufacturing trench capacitor utilizing stabilizing member to support adjacent storage electrodes
US5907782A (en) Method of forming a multiple fin-pillar capacitor for a high density dram cell
CN101937837B (zh) 具有大纵横比圆柱形电容器的半导体器件及其制造方法
US20100240179A1 (en) Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
JP2001189438A (ja) 半導体記憶装置及びその製造方法
US7732296B2 (en) Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method
CN100336170C (zh) 形成半导体器件的电容器的方法
KR100456577B1 (ko) 반도체 장치의 커패시터 및 그 제조 방법
JPH1098155A (ja) 半導体素子のキャパシタ形成方法
KR20030059712A (ko) 반도체 장치의 커패시터 및 그 제조 방법
US5885866A (en) Self-registered cylindrical capacitor of high density DRAMs
CN1581493A (zh) 半导体电容器结构及其制造方法
US7244649B2 (en) Method of manufacturing a capacitor having improved capacitance and method of manufacturing a semiconductor device including the capacitor
US6943081B2 (en) Method of forming storage nodes comprising a base in a contact hole and related structures
CN101064283A (zh) 半导体器件的制造方法
US7727850B2 (en) Method for forming capacitor of semiconductor device
KR100526885B1 (ko) 반도체 소자에서의 캐패시터 형성방법
CN1282238C (zh) 半导体工序
KR20070096255A (ko) 커패시터의 제조 방법
CN1242483C (zh) 含有复合式接触栓塞的存储元件与制造方法
CN1542942A (zh) 形成瓶型沟槽的方法及瓶型沟槽电容的制造方法
KR20010110528A (ko) 2단계 화학기계적 연마를 통한 하부전극층 분리방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20051005

CX01 Expiry of patent term