CN103151244B - 堆叠式电容器及其制造方法 - Google Patents
堆叠式电容器及其制造方法 Download PDFInfo
- Publication number
- CN103151244B CN103151244B CN201110411486.4A CN201110411486A CN103151244B CN 103151244 B CN103151244 B CN 103151244B CN 201110411486 A CN201110411486 A CN 201110411486A CN 103151244 B CN103151244 B CN 103151244B
- Authority
- CN
- China
- Prior art keywords
- opening
- supporting layer
- layer
- insulating barrier
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种堆叠式电容器及其制造方法。该制造方法包括:在基底上依次形成第一支撑层、第一绝缘层、第二支撑层、第二绝缘层、第三支撑层及硬掩模层;在第二支撑层、第二绝缘层、第三支撑层及硬掩模层中形成至少一第一开口;在第一开口的侧壁上形成间隙壁;以间隙壁为掩模,在第一支撑层及第一绝缘层中形成第二开口;进行一回吃工艺,以加大第二开口在第一绝缘层中的宽度;移除间隙壁;在第二开口及第一开口中依次形成下电极、介电层及上电极。
Description
技术领域
本发明是有关于一种半导体结构及其制造方法,且特别是有关于一种具有强化结构的堆叠式电容器及其制造方法。
背景技术
DRAM的记忆单元是由彼此电连接的MOS晶体管及电容器构成。电容器主要用以存储代表数据的电荷,必须具备高电容量才可确保数据不易漏失。
增加电容器的电荷存储能力的方法除了增加介电材料的介电常数以及减少介电材料的厚度外,还可以利用增加电容器的表面积来达成。然而,随着半导体技术持续朝向次微米及深次微米推进时,传统的电容器工艺已经不敷使用,因此研究人员开发具有高介电常数的介电材料以及增加电容器的表面积,以增加电容器的电容值。
一般而言,增加表面积最直接的方式就是增加电容高度,而此一方式将直接牵涉到电容器本身的机械强度不足的问题。当电容器的机械强度不足时,容易发现电容结构变形甚至倾倒的现象。有鉴于此,如何形成具有强化结构的堆叠式电容器,已得到业界的高度注意。
发明内容
本发明的目的在于提供一种堆叠式电容器及其制造方法,该堆叠式电容器可以较现有的堆叠式电容器具有更高的高度以及更大的电容器表面积,且其强化结构可以避免电容结构变形甚至倾倒的现象。
本发明提供一种堆叠式电容器的制造方法。于基底上依次形成第一支撑层、第一绝缘层、第二支撑层、第二绝缘层、第三支撑层及硬掩模层。于第二支撑层、第二绝缘层、第三支撑层及硬掩模层中形成至少一第一开口。于第一开口的侧壁上形成间隙壁。以间隙壁为掩模,于第一支撑层及第一绝缘层中形成第二开口。进行一回吃(pull back)工艺,以加大第二开口于第一绝缘层中的宽度。移除间隙壁。于第二开口及第一开口中依次形成下电极、介电层及上电极。
本发明另提供一种堆叠式电容器,包括基底、第一支撑层、第一绝缘层、第二支撑层、第二绝缘层、第三支撑层、下电极、介电层及上电极。第一支撑层、第一绝缘层、第二支撑层、第二绝缘层及第三支撑层依次配置在基底上。第二支撑层、第二绝缘层及第三支撑层中具有第一开口,且第一支撑层及第一绝缘层中具有第二开口,且第二开口于第一绝缘层中的宽度大于第一开口的宽度。下电极、介电层及上电极依次配置在第二开口及第一开口中。
本发明又提供一种堆叠式电容器,包括基底、第一支撑层、第一绝缘层、第二支撑层、第三支撑层、下电极、介电层及上电极。第一支撑层、第二支撑层及第三支撑层依次配置在基底上,第一支撑层、第二支撑层及第三支撑层彼此分开,其中第二支撑层及第三支撑层中具有第一开口,第一支撑层中具有第二开口,且第一开口与第二开口相通。下电极配置在第二开口的内侧及底部上及第一开口的内侧上。介电层配置在第二开口中的下电极的内侧及底部上以及配置在第一开口中的下电极的内侧与外侧上。上电极配置在第二开口中的下电极的内侧及底部的介电层上以及配置在第一开口中的下电极的内侧与外侧的介电层上。
基于上述,本发明利用第一支撑层(底支撑层)、第二支撑层(中支撑层)及第三支撑层(上支撑层)组成的强化结构来增加堆叠式电容器的机械强度,以避免电容结构变形甚至倾倒的现象。此外,通过第二支撑层(中支撑层)的设置,本发明的堆叠式电容器可以较现有的堆叠式电容器具有更高的高度(亦即,更大的电容值),且可通过第一绝缘层及第二绝缘层的高度来控制所要的电容值。另外,通过本发明的回吃工艺及脱模步骤可以大幅增加电容器的表面积,进而增加电容量。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A至1F为依据本发明一实施例的堆叠式电容器的制造方法的剖面示意图。
图2为依据本发明一实施例的进行脱模步骤的上视示意图。
其中,附图标记说明如下:
100:基底
102:第一支撑层
104:第一绝缘层
106:第二支撑层
108:第二绝缘层
110:第三支撑层
112:硬掩模层
112a:氮化硅掩模层
112b:碳掩模层
114:第一开口
116:间隙壁
118:第二开口
120:下电极
122:第三开口
124:介电层
126:上电极
W1、W2、W3:宽度
H1、H2:高度
具体实施方式
图1A至1F为依据本发明一实施例的堆叠式电容器的制造方法的剖面示意图。
请参照图1A,于基底100上依次形成第一支撑层102、第一绝缘层104、第二支撑层106、第二绝缘层108、第三支撑层110及硬掩模层112。基底100例如是硅基底。第一支撑层102、第二支撑层106及第三支撑层110的材料分别包括氮化硅。第一绝缘层104及第二绝缘层108的材料分别包括氧化硅。硬掩模层112包括氮化硅掩模层112a以及配置于氮化硅掩模层112a上的碳掩模层112b。形成上述叠层的方法包括进行化学气相沉积(CVD)工艺。
然后,于第二支撑层106、第二绝缘层108、第三支撑层110及硬掩模层112中形成至少一第一开口114。第一开口114具有宽度W1。形成第一开口114的方法例如是先于碳掩模层112b上形成图案化光阻层(未绘示),然后,以形成图案化光阻层为掩模,进行一干蚀刻工艺。此外,于形成第一开口114的步骤中,同时移除硬掩模层112中的部分碳掩模层112b并残留部分第二支撑层106于第一开口114底部。而剩余的碳掩模层112b及图案化光阻层会于后续的灰化步骤中同时完全被移除。
接着,于第一开口114的侧壁上形成间隙壁116。形成间隙壁116的方法例如是先于氮化硅掩模层112a上及第一开口114的侧壁与底部上保形地(conformally)形成间隙壁材料层(未绘示)。间隙壁材料层例如是氮化钛(TiN)层,且其形成方法例如是进行化学气相沉积工艺或原子层沉积(ALD)工艺。然后,移除氮化硅掩模层112a上及第一开口114底部上的间隙壁材料层。上述移除步骤例如是以第一开口114底部残留的第二支撑层106为蚀刻中止层,进行一非等向性蚀刻工艺。
之后,请参照图1B,以间隙壁116为掩模,于第一支撑层102及第一绝缘层104中形成第二开口118。形成第二开口118的方法例如是以氮化硅掩模层112a及间隙壁116为掩模,进行一干蚀刻工艺。此外,于形成第二开口118的步骤中,同时移除部分硬掩模层112中的氮化硅掩模层112a以及残留于第一开口114底部的第二支撑层106。当然,位于氮化硅掩模层112a侧壁的部分间隙壁116也会同时被移除掉。
特别要注意的是,于形成第一开口114及第二开口118的步骤中,可以分别移除碳掩模层112b及氮化硅掩模层112a,而不需进行额外的步骤来移除硬掩模层112。因此,可节省工艺成本。
进一步的,请参照图1C,进行一回吃工艺,以加大第二开口118于第一绝缘层104中的宽度。回吃工艺包括湿蚀刻工艺,例如是使用蚀刻缓冲液(buffer oxide etchant,BOE)、稀释的氢氟酸(diluted hydrogen fluoride,DHF)或缓冲氢氟酸(BHF)等。具体言之,第二开口118包括第一支撑层102中的下部开口118a与第一绝缘层104中的上部开口118b。下部开口118a的宽度W3小于上部开口118b的宽度W2。上部开口118b的宽度W2实质上大于或等于第一开口114的宽度W1。此外,下部开口118a的宽度W3小于第一开口114的宽度W1。特别要注意的是,图1C的回吃工艺可以增加后续形成的下电极120的表面积,进而增加电容量。另外,回吃工艺使得上部开口118b的宽度加大至W2,亦可增加工艺裕度(process window)。
接着,请参照图1D,移除间隙壁116。移除间隙壁116的方法例如是进行湿蚀刻工艺,可以使用双氧水及硫酸的混合液。然后,于第二开口118及第一开口114中保形地形成下电极120。下电极120配置于第二开口118的内侧及底面上以及第一开口114的内侧上。亦即,下电极120为类似中空的圆柱形状。下电极120的材料例如是氮化钛。形成下电极120的方法例如是进行化学气相沉积工艺。
之后,请参照图1E,进行一脱模(mold strip)步骤,以移除第二绝缘层108并暴露出部分下电极120。脱模步骤将参照图2的上视图与图1E的剖面图详细说明。图2堆叠为多个堆叠式电容器的示意图,其中(例如但不限于)配置有多个第一开口114以及一个第三开口122。首先,于第二绝缘层108与第三支撑层110中形成至少一第三开口122(如图2所示)。以图2的上视图来看,第三开口122与部分第一开口114重叠。形成第三开口122的方法例如是先于基底100上形成图案化光阻层(未绘示),然后,以图案化光阻层为掩模以及第二支撑层106为蚀刻中止层,进行一干蚀刻工艺。接着,进行湿蚀刻工艺,从第三开口122注入蚀刻液,以移除第二绝缘层108并暴露出部分下电极120(即曝露出第一开口114中的下电极120的外侧)。此时,于完全移除第二绝缘层108之后,形成一个上部镂空的中间结构,以第三支撑层110、第二支撑层106、第一绝缘层104与下电极120支托整个架构。
进一步的,请参照图1F,于下电极120上保形地形成介电层124及上电极126。介电层124及上电极126覆盖第三支撑层110的顶部。介电层124为高介电常数层,其材料例如为氧化铪(HfO)、氧化锆(ZrO)、氧化铝(AlO)、氮化铝(AlN)、氧化钛(TiO)、氧化镧(LaO)、氧化钇(YO)、氧化钆(GdO)、氧化钽(TaO)或其组合。上电极126的材料例如是氮化钛。形成介电层124及上电极126的方法包括进行原子层沉积(ALD)工艺。
特别要说明的是,在不进行脱模步骤的情况下,由于第二绝缘层108的存在,因此介电层124仅可以形成于第二开口118中的下电极120的内侧及底部上以及形成于第一开口114中的下电极120的内侧上。而在进行脱模步骤的情况下,由于已移除第二绝缘层108,因此介电层124可以形成于第一开口114中的下电极120的外侧上。
类似地,在不进行脱模步骤的情况下,上电极126仅可以形成于第二开口118中的下电极120的内侧及底部的介电层124上以及形成于第一开口114中的下电极120的内侧的介电层124上。而在进行脱模步骤的情况下,上电极126可以形成于第一开口114中的下电极120的外侧的介电层124上。
换言之,在进行图1E的脱模步骤的后,介电层124及上电极126可以形成于脱模步骤中所曝露的下电极120上,以增加电容器的表面积,进而增加电容量。至此,完成本发明的堆叠式电容器的制作。
接下来,可以于上电极126上形成钨层(未绘示),以将多个堆叠式电容器的顶部密封。然后,于钨层上形成保护层(未绘示)。保护层的材料例如是氮氧化硅,且其形成方法例如是进行化学气相沉积工艺。
以下,将说明本发明的堆叠式电容器的结构。在不进行图1E的脱模步骤的情况下,堆叠式电容器包括基底100、第一支撑层102、第一绝缘层104、第二支撑层106、第二绝缘层108、第三支撑层110、下电极120、介电层124及上电极126。第一支撑层102、第一绝缘层104、第二支撑层106、第二绝缘层108及第三支撑层110依次配置在基底100上。第二支撑层106、第二绝缘层108及第三支撑层110中具有第一开口114,且第一支撑层102及第一绝缘层104中具有第二开口118,且第二开口118于第一绝缘层104中的宽度W2大于第一开口的宽度W1(如图1C所示)。下电极120、介电层124及上电极126依次配置在第二开口118及第一开口114中。第一开口114具有第一高度H1,第二开口118具有第二高度H2,且第一高度H1可大于、等于或小于第二高度H2。
另一方面,在进行图1E的脱模步骤的情况下,如图1F所示,堆叠式电容器包括基底100、第一支撑层102、第一绝缘层104、第二支撑层106、第三支撑层110、下电极120、介电层124及上电极126。第一支撑层102、第二支撑层106及第三支撑层110依次配置在基底100上,第一支撑层102、第二支撑层106及第三支撑层110彼此分开,其中第二支撑层106及第三支撑层110中具有第一开口114,第一支撑层102中具有第二开口118,且第一开口114与第二开口118相通。下电极120配置在第二开口118的内侧及底部上及第一开口114的内侧上。介电层124配置在第二开口118中的下电极120的内侧及底部上以及配置在第一开口118中的下电极120的内侧与外侧上。上电极126配置在第二开口118中的下电极120的内侧及底部的介电层124上以及配置在第一开口114中的下电极120的内侧与外侧的介电层124上。此外,第一绝缘层104配置于第一支撑层102与第二支撑层106之间。第二开口118于第一绝缘层104中的宽度W2大于第一开口114的宽度W1(如图1C所示)。第一开口114具有第一高度H1,第二开口118具有第二高度H2,且第一高度H1可大于、等于或小于第二高度H2。
综上所述,本发明利用第一支撑层(底支撑层)、第二支撑层(中支撑层)及第三支撑层(上支撑层)组成的强化结构来增加堆叠式电容器的机械强度,以避免电容结构变形甚至倾倒的现象。此外,通过第二支撑层(中支撑层)的设置,本发明的堆叠式电容器可以较现有的堆叠式电容器具有更高的高度(亦即,更大的电容值),且可通过第一绝缘层及第二绝缘层的高度来控制所要的电容值。另外,通过本发明的回吃工艺(图1C)及脱模步骤(图1E)可以大幅增加电容器的表面积,进而增加电容量。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利权利要求所界定者为准。
Claims (14)
1.一种堆叠式电容器的制造方法,包括:
于一基底上依次形成一第一支撑层、一第一绝缘层、一第二支撑层、一第二绝缘层、一第三支撑层及一硬掩模层;
于该第二支撑层、该第二绝缘层、该第三支撑层及该硬掩模层中形成至少一第一开口,且残留部分该第二支撑层于该第一开口底部;
于该第一开口的侧壁上形成一间隙壁;
以该间隙壁为掩模,于该第一支撑层及该第一绝缘层中形成一第二开口;
进行一回吃工艺,以加大该第二开口于该第一绝缘层中的宽度;
移除该间隙壁;以及
于该第二开口及该第一开口中依次形成一下电极、一介电层及一上电极。
2.如权利要求1所述的堆叠式电容器的制造方法,其中于形成该第二开口的步骤中,同时移除残留于该第一开口底部的该第二支撑层。
3.如权利要求1所述的堆叠式电容器的制造方法,于形成该下电极之后以及形成该介电层之前,还包括进行一脱模步骤,以移除该第二绝缘层并暴露出部分该下电极。
4.如权利要求3所述的堆叠式电容器的制造方法,其中该脱模步骤包括:
于该第二绝缘层与该第三支撑层中形成至少一第三开口,其中以上视的角度来看,该第三开口与部分该第一开口重叠;以及
从该第三开口注入蚀刻液,以移除该第二绝缘层并暴露出部分该下电极。
5.如权利要求1所述的堆叠式电容器的制造方法,其中该第一支撑层、该第二支撑层及该第三支撑层的材料分别包括氮化硅。
6.如权利要求1所述的堆叠式电容器的制造方法,其中该第一绝缘层及该第二绝缘层的材料分别包括氧化硅。
7.如权利要求1所述的堆叠式电容器的制造方法,其中该硬掩模层包括一氮化硅掩模层以及配置于该氮化硅掩模层上的一碳掩模层。
8.如权利要求1所述的堆叠式电容器的制造方法,其中该间隙壁的材料包括氮化钛。
9.一种堆叠式电容器,包括:
一第一支撑层、一第一绝缘层、一第二支撑层、一第二绝缘层及一第三支撑层依次配置在一基底上,其中该第二支撑层、该第二绝缘层及该第三支撑层中具有一第一开口,且该第一支撑层及该第一绝缘层中具有一第二开口,该第一开口及该第二开口依次形成,且该第二开口通过一回吃工艺而于该第一绝缘层中的宽度大于该第一开口的宽度,其中该第二开口包括该第一支撑层中的一下部开口与该第一绝缘层中的一上部开口,该下部开口的宽度小于该上部开口的宽度且该下部开口暴露出该基底的顶面,该下部开口的底面与该基底的顶面共平面;以及
一下电极、一介电层及一上电极,依次配置在该第二开口及该第一开口中。
10.如权利要求9所述的堆叠式电容器,其中该第一支撑层、该第二支撑层及该第三支撑层的材料分别包括氮化硅。
11.如权利要求9所述的堆叠式电容器,其中该第一绝缘层及该第二绝缘层的材料分别包括氧化硅。
12.如权利要求9所述的堆叠式电容器,其中该第一开口具有一第一高度,该第二开口具有一第二高度,且该第一高度大于、等于或小于该第二高度。
13.一种堆叠式电容器,包括:
一第一支撑层、一第二支撑层及一第三支撑层依次配置在一基底上,该第一支撑层、该第二支撑层及该第三支撑层彼此分开,其中该第二支撑层及该第三支撑层中具有一第一开口,该第一支撑层中具有一第二开口,且该第一开口与该第二开口依次形成并相通;
一下电极,配置在该第二开口的内侧及底部上及该第一开口的内侧上;
一介电层,配置在该第二开口中的该下电极的内侧及底部上以及配置在该第一开口中的该下电极的内侧与外侧上,且该介电层延伸至该第一开口的两侧的该第三支撑层的上表面与下表面以及该第二支撑层的上表面,并与该第三支撑层的上表面与下表面以及该第二支撑层的上表面直接接触;以及
一上电极,配置在该第二开口中的该下电极的内侧及底部的该介电层上以及配置在该第一开口中的该下电极的内侧与外侧的该介电层上,且该上电极延伸至该第一开口的两侧的该第三支撑层的上表面与下表面以及该第二支撑层的上表面,
其中该堆叠式电容器还包括配置于该第一支撑层与该第二支撑层之间的一第一绝缘层,且该第二开口通过一回吃工艺而于该第一绝缘层中的宽度大于该第一开口的宽度。
14.如权利要求13所述的堆叠式电容器,其中该第一支撑层、该第二支撑层及该第三支撑层的材料分别包括氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110411486.4A CN103151244B (zh) | 2011-12-07 | 2011-12-07 | 堆叠式电容器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110411486.4A CN103151244B (zh) | 2011-12-07 | 2011-12-07 | 堆叠式电容器及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103151244A CN103151244A (zh) | 2013-06-12 |
CN103151244B true CN103151244B (zh) | 2017-04-26 |
Family
ID=48549235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110411486.4A Active CN103151244B (zh) | 2011-12-07 | 2011-12-07 | 堆叠式电容器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103151244B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102071528B1 (ko) * | 2013-08-12 | 2020-03-02 | 삼성전자주식회사 | 일체형의 지지대를 구비한 반도체 소자 |
CN108447864B (zh) * | 2018-03-14 | 2023-09-29 | 长鑫存储技术有限公司 | 半导体存储器件结构及其制作方法 |
CN108550568B (zh) * | 2018-04-26 | 2020-04-10 | 长鑫存储技术有限公司 | 电容器阵列及其形成方法、半导体器件 |
CN108550569B (zh) * | 2018-06-07 | 2023-05-30 | 长鑫存储技术有限公司 | 半导体集成电路的电容装置及其制作方法 |
CN112185939B (zh) * | 2019-07-03 | 2022-03-22 | 长鑫存储技术有限公司 | 电容组件及其制作方法、存储器 |
US11264389B2 (en) * | 2020-06-03 | 2022-03-01 | Nanya Technology Corporation | Stack capacitor structure and method for forming the same |
CN113823630B (zh) | 2020-06-19 | 2024-02-13 | 长鑫存储技术有限公司 | 半导体器件、电容装置及电容装置的制造方法 |
CN111900165A (zh) * | 2020-06-22 | 2020-11-06 | 中国科学院微电子研究所 | 半导体结构、其制作方法、半导体存储器及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1365142A (zh) * | 2001-01-10 | 2002-08-21 | 三星电子株式会社 | 制造用于半导体装置的圆柱型电容器的方法 |
CN1667796A (zh) * | 2004-03-10 | 2005-09-14 | 海力士半导体有限公司 | 形成半导体器件的电容器的方法 |
CN102117776A (zh) * | 2010-01-05 | 2011-07-06 | 华邦电子股份有限公司 | 埋入式栅极字元线装置的堆迭式电容结构及电容制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1305129C (zh) * | 2002-10-08 | 2007-03-14 | 南亚科技股份有限公司 | 瓶型沟槽的形成方法 |
KR100507858B1 (ko) * | 2002-12-30 | 2005-08-18 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
CN102201371A (zh) * | 2010-03-26 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的制造方法 |
-
2011
- 2011-12-07 CN CN201110411486.4A patent/CN103151244B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1365142A (zh) * | 2001-01-10 | 2002-08-21 | 三星电子株式会社 | 制造用于半导体装置的圆柱型电容器的方法 |
CN1667796A (zh) * | 2004-03-10 | 2005-09-14 | 海力士半导体有限公司 | 形成半导体器件的电容器的方法 |
CN102117776A (zh) * | 2010-01-05 | 2011-07-06 | 华邦电子股份有限公司 | 埋入式栅极字元线装置的堆迭式电容结构及电容制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103151244A (zh) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103151244B (zh) | 堆叠式电容器及其制造方法 | |
US8815697B2 (en) | Method of fabricating semiconductor device | |
CN101937837B (zh) | 具有大纵横比圆柱形电容器的半导体器件及其制造方法 | |
CN102473709B (zh) | 形成具有带内陷电极的电容器的存储器设备的方法 | |
CN107611129B (zh) | 三维非易失性存储器及其制造方法 | |
TWI654767B (zh) | 電容器結構及其製造方法 | |
CN109560194A (zh) | 半导体装置及其制造方法 | |
US10566415B2 (en) | Capacitor structure and method of manufacturing the same | |
CN105826166A (zh) | 金属-绝缘体-金属(mim)电容器和形成方法 | |
CN108962824B (zh) | 半导体元件及其制作方法 | |
CN103594336A (zh) | 一种双重图形化方法 | |
CN109473437A (zh) | 非易失性存储器件及其制造方法 | |
US20140126105A1 (en) | Capacitor structure and process for fabricating the same | |
TWI543340B (zh) | 半導體裝置及其製造方法 | |
WO2022188322A1 (zh) | 半导体结构及其制造方法 | |
US8790986B2 (en) | Methods of manufacturing semiconductor devices | |
TWI495045B (zh) | 堆疊式電容器及其製造方法 | |
CN107039266B (zh) | 半导体器件的制造方法 | |
WO2024060434A1 (zh) | 半导体器件及其制造方法、电子设备 | |
CN106128996A (zh) | 一种无缝多晶硅插塞的形成方法 | |
US8084323B2 (en) | Stack capacitor of memory device and fabrication method thereof | |
KR20170069347A (ko) | 반도체 장치의 제조 방법 | |
TW521382B (en) | A method for fabrication of a high capacitance interpoly dielectric | |
KR20070045661A (ko) | 캐패시터 제조 방법 | |
KR100677769B1 (ko) | 캐패시터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |