CN105826166A - 金属-绝缘体-金属（mim）电容器和形成方法 - Google Patents

金属-绝缘体-金属（mim）电容器和形成方法 Download PDF

Info

Publication number
CN105826166A
CN105826166A CN201510367048.0A CN201510367048A CN105826166A CN 105826166 A CN105826166 A CN 105826166A CN 201510367048 A CN201510367048 A CN 201510367048A CN 105826166 A CN105826166 A CN 105826166A
Authority
CN
China
Prior art keywords
electrode
ctm
cbm
dielectric layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510367048.0A
Other languages
English (en)
Other versions
CN105826166B (zh
Inventor
谢静佩
徐晨祐
刘世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105826166A publication Critical patent/CN105826166A/zh
Application granted granted Critical
Publication of CN105826166B publication Critical patent/CN105826166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本发明涉及金属-绝缘体-金属(MIM)电容器和形成方法。在一些实施例中，MIM电容器具有布置在半导体衬底上方的电容器底部金属(CBM)电极。MIM电容器具有设置在CBM电极上方的高k电介质和布置在高k介电层上方的电容器顶部金属(CTM)电极。MIM电容器具有垂直地设置在高k介电层上方并且与CTM电极横向分隔开的伪结构。伪结构包括具有与CTM电极相同的材料的导电体。

Description

金属-绝缘体-金属（MIM）电容器和形成方法
技术领域
本发明涉及金属-绝缘体-金属(MIM)电容器和形成方法。
背景技术
电容器是一种用于在电场内储存能量的无源双端子电器件。电容器包含通过介电层分隔开的至少两个电极。电容器的电容与两个电极之间的面积成正比，并且与两个电极之间的距离(例如，介电层的厚度)成反比。因此，可以通过增加电极的面积，和/或通过减小它们之间的距离来增加电容器的电容。
金属-绝缘体-金属(MIM)电容器是一种常用于集成电路(IC)中的电容器。MIM电容器通常包括布置在电极之间的介电材料，电极包括设置在后段制程(BEOL)金属堆叠件内的金属结构。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种金属-绝缘体-金属(MIM)电容器，包括：电容器底部金属(CBM)电极，设置在半导体衬底上方；高k介电层，设置在所述CBM电极上方；电容器顶部金属(CTM)电极，设置在所述高k介电层上方；以及伪结构，垂直地设置在所述高k介电层上方并且与所述CTM电极横向分隔开，其中，所述伪结构包括具有与所述CTM电极相同的材料的导电体。
在上述MIM电容器中，还包括：一个或多个侧壁间隔件，沿着所述伪结构和所述CTM电极的侧壁延伸，其中，所述高k介电层和所述CBM电极的侧壁与所述侧壁间隔件的侧壁垂直对准。
在上述MIM电容器中，所述一个或多个侧壁间隔件包括氮化硅(SiN)。
在上述MIM电容器中，还包括：CBM接触通孔，以处于所述CTM电极和所述伪结构之间的位置设置在所述CBM电极的上表面上；以及CTM接触通孔，设置在所述CTM电极的上表面上。
在上述MIM电容器中，所述CBM电极包括沿着位于设置在所述半导体衬底上方的介电层内的多个沟槽的底部和侧面设置并且沿着所述介电层的上表面延伸的导电衬垫；其中，所述高k介电层包括沿着所述CBM电极的上表面设置的导电衬垫；以及其中，所述CTM电极以横向布置在所述沟槽的所述侧面之间并且沿着所述介电层的上表面横向延伸的位置设置在所述沟槽中。
在上述MIM电容器中，还包括：CTM掩模，设置在所述CTM电极上；其中，所述伪结构还包括以与所述CTM掩模横向对准的位置设置在所述导电体上的伪掩模，并且所述伪掩模包括与所述CTM掩模相同的材料。
在上述MIM电容器中，所述CTM掩模包括氮化硅(SiN)、氮氧化硅(SiON)或碳化硅(SiC)。
在上述MIM电容器中，还包括：蚀刻停止层，设置在所述半导体衬底的上表面和所述CBM电极之间。
在上述MIM电容器中，所述蚀刻停止层包括氮化硅(SiN)或碳化硅(SiC)。
在上述MIM电容器中，所述CTM电极和所述CBM电极包括铝(Al)、钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)或它们的组合。
在上述MIM电容器中，所述高k介电层包括钛(Ti)、铂(Pt)、钌(Ru)、氧化铪(HfOx))、氧化铝(AlOx)、氧化钽(TaOx)或它们的组合。
根据本发明的另一方面，还提供了一种金属-绝缘体-金属(MIM)电容器，包括：多个沟槽，设置在半导体衬底上面的介电材料内；电容器底部金属(CBM)电极，沿着所述多个沟槽的底部和侧面设置并且沿着所述介电材料的上表面横向延伸；高k介电层，沿着所述CBM电极的上表面设置；以及电容器顶部金属(CTM)电极，包括设置在未被所述CBM电极和所述高k介电层填充的所述多个沟槽中的空间内的导电体，并且从所述CBM电极的边缘向回横向设置。
在上述MIM电容器中，还包括：CTM掩模，垂直地设置在所述CTM电极的上面；以及一个或多个侧壁间隔件，沿着所述CTM电极和所述CTM掩模的侧壁延伸。
在上述MIM电容器中，还包括：CBM接触通孔，垂直地延伸穿过所述一个或多个侧壁间隔件并且设置在未被所述CTM电极覆盖的所述CBM电极的上表面上；以及CTM接触通孔，设置在所述CTM电极的上表面上。
在上述MIM电容器中，还包括：伪结构，通过所述CBM接触通孔与所述CTM电极横向间隔开，并且包括由与所述CTM电极相同的材料制成的导电体以及上面的伪掩模；其中，所述伪结构的侧壁横向邻接所述侧壁间隔件。
根据本发明的又一方面，还提供了一种形成金属-绝缘体-金属(MIM)电容器的方法，包括：在半导体衬底上方制备堆叠件，所述堆叠件包括由高k介电层分隔开的第一导电层和第二导电层；图案化所述第一导电层以形成电容器顶部金属(CTM)电极和与所述CTM电极间隔开的伪导电体；沿着所述第一导电层的一个或多个侧壁形成一个或多个侧壁间隔件；利用处于合适位置处的所述侧壁间隔件蚀刻所述高k介电层和所述第二导电层以形成自对准的高k电介质和电容器底部金属(CBM)电极；以及在所述CTM电极上形成CTM接触通孔和形成CBM接触通孔，所述CBM接触通孔延伸穿过所述CTM电极和所述伪导电体之间的所述侧壁间隔件。
在上述方法中，形成一个或多个所述侧壁间隔件包括：形成从所述高k介电层的顶面沿着图案化的所述第一导电层的侧壁连续地延伸的共形介电层以覆盖所述第一导电层的顶面；以及对所述共形介电层实施垂直蚀刻以去除位于所述高k介电层的顶面上方的部分和位于所述第一导电层的顶面上方的部分。
在上述方法中，在所述半导体衬底上面的介电材料内的多个沟槽的底部和侧面上并且在所述介电材料的上表面上形成所述第一导电层。
在上述方法中，在形成所述第一导电层和所述高k介电层之后，通过沉积薄第二导电层和随后电镀较厚第二导电层而在所述多个沟槽的剩余空间内形成所述第二导电层。
在上述方法中，在形成所述第一导电层和所述高k介电层之后，通过物理汽相沉积(PVD)、化学汽相沉积(CVD)或化学镀在所述多个沟槽的剩余空间内形成所述第二导电层。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。
图1A示出了金属-绝缘体-金属(MIM)电容器的一些实施例的截面图。
图1B示出了包括金属-绝缘体-金属(MIM)电容器的集成芯片的一些实施例的截面图。
图2示出了形成MIM电容器的方法的一些实施例的流程图。
图3至图10示出了形成MIM电容器的方法的一些实施例的截面图。
具体实施方式
应当理解，以下公开内容提供了许多用于实现本发明的不同特征的许多不同实施例或实例。下面描述了部件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在第二部件上方或者之上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所论述的实施例和/或结构之间的关系。
另外，为便于描述，本文中可以使用诸如“在…之下”、“在…下方”、“下”、“在…之上”、“上”等的空间相对位置术语，以描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。例如，如果翻转附图中的器件，则描述为位于其他元件“下方”或“之下”的元件可以定向为在其他元件或部件“之上”。因此，示例性术语“在…下方”可以包括“在…之上”和“在…下方”的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且因此可以对本文中使用的空间相对位置描述符同样作相应的解释。
半导体产业已经不断降低集成芯片部件的尺寸来提高集成芯片的性能和降低集成芯片的功率。在MIM(金属-绝缘体-金属)电容器的情况下，集成芯片部件的尺寸的减小也减小了MIM电容器能够储存的电容或能量。这是因为随着集成芯片部件的尺寸的缩小，电容器电极的尺寸也缩小。由于MIM电容器的电容与电极的面积成正比，电极尺寸的减小也导致MIM电容器的电容的减小。电容的减小使得它很难满足当今的集成芯片中所使用的器件规格。
因此，本发明涉及一种改进的MIM(金属-绝缘体-金属)电容器结构，以及相关的处理方法，MIM电容器结构提供相对较大的电容值，同时消耗相对较小的芯片面积。在一些实施例中，MIM电容器包括设置在半导体衬底上方的电容器底部金属(CBM)电极。高k介电层设置在CBM电极上方，并且电容器顶部金属(CTM)电极设置在高k介电层上方。在一些实施例中，CBM和CTM电极包括增大CBM和CTM电极之间的面积的“锯齿”形状。MIM电容器可以进一步包括垂直设置在高k介电层上方并且与CTM电极横向间隔开的伪结构。伪结构可以包括具有与顶电极相同的材料的导电体，其用作自对准掩模以从制造工艺中消除在图案化CBM电极中通常使用的光掩模并且以改进CBM电极的临界尺寸(CD)控制。
图1A示出了根据一些实施例的金属-绝缘体-金属(MIM)电容器100的截面图。
MIM电容器100包括设置在半导体衬底101上面的介电材料102上方的电容器底部金属(CBM)电极106。CBM电极106通过高k介电层108与电容器顶部金属(CTM)电极110垂直分离。
在一些实施例中，CBM电极106包括设置在介电材料102中的一个或多个沟槽111内的导电材料。一个或多个沟槽111从介电材料102的上表面102s垂直延伸至介电材料102内的位置。将CBM电极106的导电材料布置在一个或多个沟槽111内使得CBM电极106具有在不同的垂直位置之间变化的形状，从而使得CBM电极106具有根据横向位置而改变高度的“锯齿”或弯曲形状。高k介电层108共形地设置在CBM电极106的上表面上并且沿着CBM电极106的侧壁，从而也具有“锯齿”形状。CTM电极110以横向布置在一个或多个沟槽111的侧表面之间以及在高k介电层108的上表面上方横向延伸的位置设置在一个或多个沟槽111内。CTM电极110具有根据横向位置而改变的厚度。CTM接触通孔122可以垂直地延伸穿过CTM掩模112至CTM电极110的上表面。
CBM电极106的“锯齿”形状在不增加MIM电容器100使用的半导体衬底101的表面面积的情况下(即，不增加其上方布置有MIM电容器100的半导体衬底101的面积)，增大了CBM电极106和CTM电极110之间的表面面积。这是因为CBM电极106和CTM电极110之间的面积具有垂直分量(沿着沟槽111的侧壁)和横向分量(沿着介电材料102的顶面)。通过增大CBM电极106和CTM电极110之间的表面面积，在不增加MIM电容器100使用的半导体衬底101的面积的情况下，增大了MIM电容器100a的电容。
在一些实施例中，伪结构116设置在高k介电层108和CBM电极106上方。伪结构116与CTM电极110横向分隔开。伪结构116可以包括伪导电体118和位于伪导电体118上面的伪掩模120。伪导电体118可以具有与CTM电极110相同的材料。在一些实施例中，沿着CTM电极110和伪结构116的侧壁设置一个或多个侧壁间隔件114。侧壁间隔件114可以具有与CBM电极106和高k介电层108的侧壁垂直对准的外侧壁。在一些实施例中，CBM接触通孔124以处于CTM电极110和伪结构116之间的位置而设置在CBM电极的上表面上。
伪结构116和侧壁间隔件114用作用于在形成MIM电容器100期间图案化CBM电极106的自对准掩模。通过使用伪结构116和侧壁间隔件114作为自对准掩模，可以从制造工艺中消除在图案化CBM电极106中通常使用的光掩模并且可以改进CBM电极106的临界尺寸(CD)控制。
图1B示出了根据一些实施例的包括金属-绝缘体-金属(MIM)电容器100的集成芯片126的截面图。
集成芯片126包括设置在半导体衬底101上方的多个介电层102a-102d。多个介电层102a-102d可以包括一种或多种介电材料，诸如低k介电层、超低k介电层、极低k介电层和/或二氧化硅层。诸如金属通孔层103和/或金属引线层105的一个或多个金属结构分别设置在多个介电层102a-102d内。多个介电层102a-102d通过多个蚀刻停止层(ESL)104a、104b和128垂直分离。在一些实施例中，例如，多个蚀刻停止层104a、104b和128可以包括氮化硅(SiN)或碳化硅(SiC)。
MIM电容器100设置在位于半导体衬底101上面的多个介电层102a-102d中的一个或多个内。例如，MIM电容器100设置在介电层102b和102c内。MIM电容器100b包括通过高k介电层108与电容器顶部金属(CTM)电极110分隔开的电容器底部金属(CBM)电极106。
在一些实施例中，CBM电极106包括沿着位于介电层102b内的多个沟槽111的底部和侧面设置的共形的导电衬垫。在这样的实施例中，CBM电极106从蚀刻停止层104b上方延伸穿过蚀刻停止层104b并且到达位于蚀刻停止层104b下面的介电层102b内的位置处。在一些实施例中，CBM电极106邻接蚀刻停止层104b的顶面。高k介电层108可以包括沿着CBM电极106的上表面设置的共形的介电衬垫。CTM电极110可以设置在未被CBM电极106和高k介电层108填充的多个沟槽111中的空间内，并且从CBM电极106的边缘向回横向设置。在一些实施例中，CTM掩模112可以垂直地设置在CTM电极110上方。
在各个实施例中，CBM电极106和/或CTM电极110可以包括铝(Al)、钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)或它们的组合。在一些实施例中，例如，CBM电极106和/或CTM电极110可以具有介于约100埃和约范围内的厚度。在各个实施例中，高k介电层108可以包括金属氧化物组分，诸如钛(Ti)、铂(Pt)、钌(Ru)、氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)或它们的组合。在一些实施例中，例如，高k介电层108可以具有介于约和约的范围内的厚度。在一些实施例中，CTM掩模112可以包括氮化硅(SiN)、保护性氮氧化硅(PE-SiON)或碳化硅(SiC)。
在一些实施例中，伪结构116设置在高k介电层108和CBM电极106上方。伪结构116与CTM电极110横向分隔开。伪结构116可以包括伪导电体118和位于伪导电体118上面的伪掩模120。伪导电体118可以具有与CTM电极110相同的材料。然而，伪导电体118具有基本上平坦的底面(与CTM电极110相反，CTM电极110具有非平坦底面)。在一些实施例中，伪掩模120可以包括氮化硅(SiN)、保护性氮氧化硅(PE-SiON)或碳化硅(SiC)。
在一些实施例中，非平坦蚀刻停止层128设置在围绕伪结构116的介电层102c上方。在围绕MIM电容器100b的区域中，非平坦蚀刻停止层128布置在蚀刻停止层104b上方的第一高度h1处并且在位于CTM电极110和伪结构116上面的区域中，非平坦蚀刻停止层128布置在蚀刻停止层104b上方的第二高度h2处。在一些实施例中，第二高度h2大于第一高度h1。在一些实施例中，例如，非平坦蚀刻停止层128可以包括氮化硅(SiN)或碳化硅(SiC)。
侧壁间隔件114沿着CTM掩模112和伪掩模120的侧壁向上延伸。例如，侧壁间隔件114可以包括基于氮化物的材料，诸如氮化硅(SiN)。在一些实施例中，侧壁间隔件114可以横向设置在CTM掩模112和伪掩模120之间。在一些实施例中，CBM接触通孔124的相对两侧邻接横向设置在CTM掩模112和伪掩模120之间的侧壁间隔件114。
在一些实施例中，MIM电容器100相对于多个沟槽111可以是非对称的。例如，MIM电容器100b的CBM电极106可以从多个沟槽111向外横向延伸作为在第一方向上的第一延伸和作为在第二相反方向上延伸至更大距离的第二延伸。在一些实施例中，伪结构116设置在第二延伸(即，从沟槽向外延伸至更大距离处的CBM电极106的区域上方)上方。在其他实施例中(未示出)，MIM电容器100相对于多个沟槽111可以是对称的。
图2示出了根据一些实施例的形成MIM电容器的方法200的流程图。
虽然所公开的方法200在本文中被示出和描述为一系列的行为或事件，但是应当理解，所示出的这些行为或事件的顺序不应解释为限制意义。例如，一些行为可以以不同的顺序发生和/或与除了本文中示出和/或描述的行为或事件之外的其他行为或事件同时发生。此外，并非所有示出的行为都是实施本发明的一个或多个方面或本发明的实施例所必须的。此外，可以以一个或多个单独的行为和/或阶段来执行本文中示出的一个或多个行为。
在步骤202中，在半导体衬底上方制备第一导电层、高k介电层和第二导电层的堆叠件。在一些实施例中，步骤202可以进一步包括步骤201和203。在步骤201中，在介电材料内形成多个沟槽。在步骤203中，在沟槽的底部和侧面上以及在介电材料的上表面上形成共形(第二)导电层，在第二导电层上形成高k介电层，以及在沟槽的剩余空间内填充第一导电层。
在步骤204中，图案化第一导电层以形成电容器顶部金属(CTM)电极以及与CTM电极间隔开的伪导电体。
在步骤206中，沿着图案化的第一导电层的一个或多个侧壁形成一个或多个侧壁间隔件。在一些实施例中，步骤206可以进一步包括步骤205和207。在步骤205中，形成从高k介电层的顶面沿着图案化的第一导电层的侧壁连续地延伸的共形介电层以覆盖图案化的第一导电层的顶面。在步骤207中，对共形介电层实施垂直蚀刻以去除位于高k介电层和图案化的第一导电层上方的部分以形成一个或多个侧壁间隔件。
在步骤208中，利用处于合适位置的侧壁间隔件蚀刻高k介电层和第二导电层以形成自对准的高k介电层和电容器底部金属(CBM)电极。
在步骤210中，形成CBM接触通孔和CTM接触通孔。在一些实施例中，穿过侧壁间隔件在CTM电极和伪导电层之间形成CBM接触通孔。
图3至图10示出了形成MIM电容器的方法的截面图的一些实施例。虽然结合方法200描述了图3至图10，但是应当理解，在图3至图10中公开的结构不限制于该方法，相反，可以代表独立于该方法的单独的结构。
图3示出了对应于步骤201的截面图300的一些实施例。
如截面图300中所示，在介电材料102和任选的蚀刻停止层104内形成诸如111a、111b、111c的多个沟槽111。在一些实施例中，介电材料102是围绕设置在半导体衬底(未示出)上方的多个金属互连层中的一个(诸如金属通孔层103和金属引线层105)的ILD层。介电材料102可以包括低k介电层、超低k介电层、极低k介电层、和/或二氧化硅层。在各个实施例中，介电材料102可以是固体或多孔低k材料。
在一些实施例中，通过选择性地将未被掩蔽层302覆盖的区域中的介电材料102暴露于蚀刻剂304来形成沟槽111。掩蔽层302可以是在蚀刻停止层104上形成的诸如氮化硅的氮化物，但是其他材料也是合适的，蚀刻停止层104可以是碳化硅。在一些实施例中，蚀刻剂304可以包括干蚀刻剂。在一些实施例中，干蚀刻剂可以具有包括含氟物质(例如，CF4、CHF3、C4F8等)的蚀刻化学物质。在一些实施例中，例如，蚀刻化学物质可以进一步包括氧或氢。在其他实施例中，蚀刻剂304可以包括包含氢氟酸(HF)的湿蚀刻剂。在一些实施例中，通过在介电材料102内实施各向异性蚀刻，蚀刻剂304可以形成多个沟槽。
图4示出了对应于步骤203的截面图400的一些实施例。
如截面图400中所示，在沟槽111的底部和侧面上以及在介电材料102的上表面102s上方共形地形成第二导电层402。在各个实施例中，第二导电层402可以邻接介电材料102的上表面102s或蚀刻停止层104的上表面104s。在第二导电层402上形成高k介电层404。在高k介电层404上形成第一导电层406以填充沟槽111的剩余空间
在一些实施例中，可以通过使用沉积技术(例如，CVD、PE-CVD、PVD等)形成第一导电层406、第二导电层402和高k介电层404。在一些实施例中，在形成第二导电层402之前，可以在多个沟槽111中形成扩散阻挡衬垫(未示出)。在一些实施例中，可以通过蒸发或沉积薄层或晶种层，以及通过电镀填充剩余的空间来形成第一导电层406。在一些其他实施例中，可以通过物理汽相沉积(PVD)、化学汽相沉积(CVD)或无电镀来形成第一导电层406。可以随后实施平坦化工艺(例如，化学机械平坦化工艺)以实现第一导电层406的平坦顶面。
图5至图6示出了对应于步骤204的截面图500和600的一些实施例。
如截面图500所示，在第一导电层406上方可以形成第二掩蔽层502。在一些实施例中，第二掩蔽层502可以是氧化物，诸如二氧化硅、氮化硅(SiN)、保护性氮氧化硅(PE-SiON)、或碳化硅(SiC)。
如截面图600所示，根据第三掩蔽层602图案化第一导电层(例如，图5的元件406)以形成CTM电极110以及与CTM电极110间隔开的伪导电体118。在一些实施例中，通过将未被第三掩蔽层602(例如，包括间隔开的第一部分602a和第二部分602b的光刻胶层)覆盖的区域中的工件暴露于蚀刻剂604可以图案化第一导电层。在图案化之后，图案化的第二掩蔽层可以包括分别位于CTM电极110和伪导电体118上面的CTM掩模112和伪掩模120。在各个实施例中，蚀刻剂604可以包括湿蚀刻剂(例如，氢氟酸、磷酸等)或干蚀刻剂。在图案化CTM电极110和伪导电体118之后，随后去除第三掩蔽层602。
图7示出了对应于步骤205的截面图700的一些实施例。
如截面图700所示，在衬底上形成共形介电层702。共形介电层702沿着CTM电极110的侧壁表面110s从高k介电层404的上表面404s连续地延伸以覆盖CTM电极110的顶面110t。在一些实施例中，共形介电层702还可以连续地延伸到CTM掩模112和伪掩模120的侧壁和顶面上(如果适用)。
图8示出了对应于步骤207的截面图800的一些实施例。
如截面图800所示，将工件暴露于蚀刻剂802，蚀刻剂802配置为用于去除位于高k介电层404的上表面404s和CTM电极110的顶面110t上方的区域中的共形介电层702。使用蚀刻剂802去除共形介电层702形成沿着侧壁表面110s的侧壁间隔件114。
图9示出了对应于步骤208的截面图900的一些实施例。
如截面图900所示，利用位于合适位置的侧壁间隔件114，通过蚀刻剂902蚀刻高k介电层404和第二导电层402以形成自对准的高k介电层108和电容器底部金属(CBM)电极106。位于CTM电极110和伪结构116之间的高k介电层404和第二导电层402受到侧壁间隔件114的保护，从而使得高k介电层和第二导电层的部分不被侧壁间隔件114覆盖，去除CTM掩模112和伪掩模120。CBM电极106、高k介电层108和侧壁间隔件114的侧壁906s、908s和914s垂直对准。在一些实施例中，使用干蚀刻工艺去除高k介电层404和第二导电层402的部分。
图10示出了对应于步骤210的截面图1000的一些实施例。
如截面图1000所示，在上部层间介电(ILD)层1002内形成CTM接触通孔122和CBM接触通孔124。CTM接触通孔122形成为穿过CTM掩模112。CBM接触通孔124形成为穿过CTM电极110和伪导电体118之间的侧壁间隔件114和高k介电层108。在一些实施例中，也可以在CTM接触通孔122和CBM接触通孔124上方形成金属引线层105b。
在一些实施例中，可以通过蚀刻上部ILD层1002以形成延伸穿过上部ILD层1002和CTM掩模112以及延伸穿过上部ILD层1002和侧壁间隔件114的开口来形成CTM接触通孔122和CBM接触通孔124。然后用金属填充开口以形成CTM接触通孔122和CBM接触通孔124，CTM接触通孔122和CBM接触通孔124分别从CTM电极110和CBM电极106延伸至金属引线层105b。
应当理解，虽然在论述本文中描述的方法的各方面中，在整个文件中参考示例性结构，但是那些方法不受呈现的相应结构的限制。相反，方法(和结构)都被认为是互相独立的并且在不考虑图中示出的任何特定方面的情况下能够单独地表示和实践。此外，可以以任何合适的方式，诸如利用旋转、溅射、生长和/或沉积技术等形成本文所描述的层。
此外，本领域普通技术人员基本对说明书和附图的阅读和/或理解可以容易地想到等效变化和/或修改。本文中的公开包括这种修改和变化，并且通常不旨在限制于此。例如，虽然本文中提供的图被示出和描述为具有特定的掺杂类型，但是，应当理解，本领域普通技术人员能够意识到可以利用可选的掺杂类型。
因此，本发明涉及一种改进的MIM(金属-绝缘体-金属)电容器结构，以及相关的处理方法，该MIM电容器结构提供相对较大的电容值，同时消耗相对较小的芯片面积。
在一些实施例中，本发明涉及一种金属-绝缘体-金属(MIM)电容器。MIM电容器包括设置在半导体衬底上方的电容器底部金属(CBM)电极。MIM电容器还包括设置在CBM电极上方的高k电介质。MIM电容器还包括设置在高k介电层上方的电容器顶部金属(CTM)电极。MIM电容器还包括垂直地设置在高k介电层上方并且与CTM电极横向分隔开的伪结构。伪结构包括具有与CTM电极相同的材料的导电体。
在另一个实施例中，本发明涉及一种金属-绝缘体-金属(MIM)电容器。MIM电容器包括设置在半导体衬底上面的介电材料内的多个沟槽。MIM电容器还包括沿着多个沟槽的底部和侧面设置并且沿着介电材料的上表面横向延伸的电容器底部金属(CBM)电极。MIM电容器还包括沿着CBM电极的上表面设置的高k介电层。MIM电容器还包括包含设置在未被CBM电极和高k介电层填充的多个沟槽中的空间内的导电体的电容器顶部金属(CTM)电极，CTM电极从CBM电极的边缘向回横向设置。
在又另一个实施例中，本发明涉及一种形成金属-绝缘体-金属(MIM)电容器的方法。该方法包括在半导体衬底上方制备包括由高k介电层分隔开的第一导电层和第二导电层的堆叠件。该方法还包括图案化第一导电层以形成电容器顶部金属(CTM)电极和与CTM电极间隔开的伪导电体。该方法还包括沿着第一导电层的一个或多个侧壁形成一个或多个侧壁间隔件。该方法还包括利用处于合适位置处的侧壁间隔件蚀刻高k介电层和第二导电层以形成自对准的高k电介质和电容器底部金属(CBM)电极。该方法还包括在CTM电极上形成CTM接触通孔和形成CBM接触通孔，CBM接触通孔延伸穿过CTM电极和伪导电体之间的侧壁间隔件。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种金属-绝缘体-金属(MIM)电容器，包括：
电容器底部金属(CBM)电极，设置在半导体衬底上方；
高k介电层，设置在所述CBM电极上方；
电容器顶部金属(CTM)电极，设置在所述高k介电层上方；以及
伪结构，垂直地设置在所述高k介电层上方并且与所述CTM电极横向分隔开，其中，所述伪结构包括具有与所述CTM电极相同的材料的导电体。
2.根据权利要求1所述的MIM电容器，还包括：
一个或多个侧壁间隔件，沿着所述伪结构和所述CTM电极的侧壁延伸，其中，所述高k介电层和所述CBM电极的侧壁与所述侧壁间隔件的侧壁垂直对准。
3.根据权利要求2所述的MIM电容器，其中，所述一个或多个侧壁间隔件包括氮化硅(SiN)。
4.根据权利要求1所述的MIM电容器，还包括：
CBM接触通孔，以处于所述CTM电极和所述伪结构之间的位置设置在所述CBM电极的上表面上；以及
CTM接触通孔，设置在所述CTM电极的上表面上。
5.根据权利要求1所述的MIM电容器，
其中，所述CBM电极包括沿着位于设置在所述半导体衬底上方的介电层内的多个沟槽的底部和侧面设置并且沿着所述介电层的上表面延伸的导电衬垫；
其中，所述高k介电层包括沿着所述CBM电极的上表面设置的导电衬垫；以及
其中，所述CTM电极以横向布置在所述沟槽的所述侧面之间并且沿着所述介电层的上表面横向延伸的位置设置在所述沟槽中。
6.根据权利要求1所述的MIM电容器，还包括：
CTM掩模，设置在所述CTM电极上；
其中，所述伪结构还包括以与所述CTM掩模横向对准的位置设置在所述导电体上的伪掩模，并且所述伪掩模包括与所述CTM掩模相同的材料。
7.根据权利要求6所述的MIM电容器，其中，所述CTM掩模包括氮化硅(SiN)、氮氧化硅(SiON)或碳化硅(SiC)。
8.根据权利要求1所述的MIM电容器，还包括：
蚀刻停止层，设置在所述半导体衬底的上表面和所述CBM电极之间。
9.一种金属-绝缘体-金属(MIM)电容器，包括：
多个沟槽，设置在半导体衬底上面的介电材料内；
电容器底部金属(CBM)电极，沿着所述多个沟槽的底部和侧面设置并且沿着所述介电材料的上表面横向延伸；
高k介电层，沿着所述CBM电极的上表面设置；以及
电容器顶部金属(CTM)电极，包括设置在未被所述CBM电极和所述高k介电层填充的所述多个沟槽中的空间内的导电体，并且从所述CBM电极的边缘向回横向设置。
10.一种形成金属-绝缘体-金属(MIM)电容器的方法，包括：
在半导体衬底上方制备堆叠件，所述堆叠件包括由高k介电层分隔开的第一导电层和第二导电层；
图案化所述第一导电层以形成电容器顶部金属(CTM)电极和与所述CTM电极间隔开的伪导电体；
沿着所述第一导电层的一个或多个侧壁形成一个或多个侧壁间隔件；
利用处于合适位置处的所述侧壁间隔件蚀刻所述高k介电层和所述第二导电层以形成自对准的高k电介质和电容器底部金属(CBM)电极；以及
在所述CTM电极上形成CTM接触通孔和形成CBM接触通孔，所述CBM接触通孔延伸穿过所述CTM电极和所述伪导电体之间的所述侧壁间隔件。
CN201510367048.0A 2015-01-27 2015-06-29 金属-绝缘体-金属(mim)电容器和形成方法 Active CN105826166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/606,265 2015-01-27
US14/606,265 US9620582B2 (en) 2015-01-27 2015-01-27 Metal-insulator-metal (MIM) capacitors and forming methods

Publications (2)

Publication Number Publication Date
CN105826166A true CN105826166A (zh) 2016-08-03
CN105826166B CN105826166B (zh) 2018-10-23

Family

ID=56433455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510367048.0A Active CN105826166B (zh) 2015-01-27 2015-06-29 金属-绝缘体-金属(mim)电容器和形成方法

Country Status (3)

Country Link
US (1) US9620582B2 (zh)
KR (1) KR101760999B1 (zh)
CN (1) CN105826166B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204330A (zh) * 2016-03-17 2017-09-26 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN109755181A (zh) * 2019-01-22 2019-05-14 苏州华太电子技术有限公司 基于Dummy结构的MIM电容
CN110050316A (zh) * 2017-02-09 2019-07-23 密克罗奇普技术公司 具有延伸电介质层的电容器结构和形成电容器结构的方法
CN110047817A (zh) * 2018-01-15 2019-07-23 意法半导体股份有限公司 具有埋置电容器的半导体裸片以及制造半导体裸片的方法
CN110223970A (zh) * 2019-05-05 2019-09-10 福建省福联集成电路有限公司 一种孔槽式的电容结构及制作方法
CN110462823A (zh) * 2017-03-30 2019-11-15 超威半导体公司 氧化物中的正弦形状电容器架构
CN110462822A (zh) * 2017-03-22 2019-11-15 超威半导体公司 多晶硅中用于改进电容的振荡电容器架构
CN111540603A (zh) * 2019-02-07 2020-08-14 株式会社东芝 电容器及电容器模块

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328992B2 (en) * 2017-09-27 2022-05-10 Intel Corporation Integrated circuit components with dummy structures
US11503711B2 (en) * 2019-09-27 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inserting dummy capacitor structures
US20210242127A1 (en) * 2020-01-31 2021-08-05 Qualcomm Incorporated Back-end-of-line (beol) sidewall metal-insulator-metal (mim) capacitor
US11715755B2 (en) * 2020-06-15 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming integrated high density MIM capacitor
US11769791B2 (en) 2021-01-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. High capacitance MIM device with self aligned spacer
KR102460449B1 (ko) * 2021-03-31 2022-10-31 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459840A (zh) * 2002-05-20 2003-12-03 台湾积体电路制造股份有限公司 电容器的制造方法
CN1581469A (zh) * 2003-08-15 2005-02-16 台湾积体电路制造股份有限公司 避免1t sram加工中上电极层因应力导致缝隙产生的方法
CN1925154A (zh) * 2005-08-31 2007-03-07 台湾积体电路制造股份有限公司 金属－绝缘－金属结构的电容器、半导体装置及制造方法
US8815679B1 (en) * 2013-03-12 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of metal gate MIM

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112507B2 (en) 2003-11-24 2006-09-26 Infineon Technologies Ag MIM capacitor structure and method of fabrication
US7223654B2 (en) 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
US7880268B2 (en) 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
KR100834238B1 (ko) 2006-12-26 2008-05-30 동부일렉트로닉스 주식회사 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 제조 방법
US9257497B2 (en) * 2013-12-31 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor techniques

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459840A (zh) * 2002-05-20 2003-12-03 台湾积体电路制造股份有限公司 电容器的制造方法
CN1581469A (zh) * 2003-08-15 2005-02-16 台湾积体电路制造股份有限公司 避免1t sram加工中上电极层因应力导致缝隙产生的方法
CN1925154A (zh) * 2005-08-31 2007-03-07 台湾积体电路制造股份有限公司 金属－绝缘－金属结构的电容器、半导体装置及制造方法
US8815679B1 (en) * 2013-03-12 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of metal gate MIM

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204330A (zh) * 2016-03-17 2017-09-26 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107204330B (zh) * 2016-03-17 2020-04-28 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN110050316B (zh) * 2017-02-09 2021-12-31 密克罗奇普技术公司 具有延伸电介质层的电容器结构和形成电容器结构的方法
CN110050316A (zh) * 2017-02-09 2019-07-23 密克罗奇普技术公司 具有延伸电介质层的电容器结构和形成电容器结构的方法
CN110462822A (zh) * 2017-03-22 2019-11-15 超威半导体公司 多晶硅中用于改进电容的振荡电容器架构
CN110462823A (zh) * 2017-03-30 2019-11-15 超威半导体公司 氧化物中的正弦形状电容器架构
CN110047817A (zh) * 2018-01-15 2019-07-23 意法半导体股份有限公司 具有埋置电容器的半导体裸片以及制造半导体裸片的方法
CN110047817B (zh) * 2018-01-15 2024-03-19 意法半导体股份有限公司 具有埋置电容器的半导体裸片以及制造半导体裸片的方法
CN109755181A (zh) * 2019-01-22 2019-05-14 苏州华太电子技术有限公司 基于Dummy结构的MIM电容
CN111540603A (zh) * 2019-02-07 2020-08-14 株式会社东芝 电容器及电容器模块
US11551864B2 (en) 2019-02-07 2023-01-10 Kabushiki Kaisha Toshiba Capacitor and capacitor module
CN110223970A (zh) * 2019-05-05 2019-09-10 福建省福联集成电路有限公司 一种孔槽式的电容结构及制作方法
CN110223970B (zh) * 2019-05-05 2021-04-30 福建省福联集成电路有限公司 一种孔槽式的电容结构及制作方法

Also Published As

Publication number Publication date
US9620582B2 (en) 2017-04-11
KR20160092463A (ko) 2016-08-04
US20160218172A1 (en) 2016-07-28
KR101760999B1 (ko) 2017-08-04
CN105826166B (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN105826166A (zh) 金属-绝缘体-金属（mim）电容器和形成方法
KR102549996B1 (ko) 3차원 메모리 소자를 위한 트렌치 구조
US8970039B2 (en) Integrated circuit devices including electrode support structures and methods of fabricating the same
CN101207019B (zh) 金属-绝缘层-金属电容器及其制造方法
KR20200135869A (ko) 3차원 메모리 소자에서의 계단 형성
US9853091B2 (en) Side bottom contact RRAM structure
US10468415B2 (en) Semiconductor device and semiconductor package including the same
US11094699B1 (en) Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems
US8723244B2 (en) Semiconductor device having storage electrode and manufacturing method thereof
US20140098459A1 (en) Capacitor and contact structures, and formation processes thereof
US11152368B2 (en) Semiconductor device including storage node electrode having filler and method for manufacturing the same
JP2020010031A (ja) 半導体メモリ素子
US20230147923A1 (en) Three-Dimensional Memory Device and Method
US9589964B1 (en) Methods of fabricating semiconductor devices
US10056448B2 (en) Coplanar metal-insulator-metal capacitive structure
US11398392B2 (en) Integrated circuit device and method of manufacturing the same
US20100155802A1 (en) Semiconductor device and method of forming semiconductor device
KR20170069347A (ko) 반도체 장치의 제조 방법
CN101005074A (zh) 空心柱型电容器及其制造方法
US11769791B2 (en) High capacitance MIM device with self aligned spacer
WO2023029396A1 (zh) 半导体结构及其制造方法
US20230363135A1 (en) Method of forming capacitor and method of manufacturing dram element by using the same
US20230101155A1 (en) Three dimensional memory device and method of fabrication
JP4023163B2 (ja) キャパシタとその製造方法および半導体装置とその製造方法
TW201703042A (zh) 記憶元件及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant