CN111540603A - 电容器及电容器模块 - Google Patents

电容器及电容器模块 Download PDF

Info

Publication number
CN111540603A
CN111540603A CN202010082333.9A CN202010082333A CN111540603A CN 111540603 A CN111540603 A CN 111540603A CN 202010082333 A CN202010082333 A CN 202010082333A CN 111540603 A CN111540603 A CN 111540603A
Authority
CN
China
Prior art keywords
main surface
capacitor
conductive layer
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010082333.9A
Other languages
English (en)
Other versions
CN111540603B (zh
Inventor
松尾圭一郎
小幡进
佐野光雄
樋口和人
下川一生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN111540603A publication Critical patent/CN111540603A/zh
Application granted granted Critical
Publication of CN111540603B publication Critical patent/CN111540603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供能够容易地增大平均设置面积的电容的技术。实施方式的电容器(1)具备：导电基板，具有第1主面、第2主面及从上述第1主面的边缘一直延伸到上述第2主面的边缘为止的端面，在上述第1主面上设置有1个以上的凹部；导电层，将上述第1主面和上述1个以上的凹部的侧壁及底面覆盖；电介质层，夹在上述导电基板与上述导电层之间；第1外部电极(70c)，包括与上述端面对置的第1电极部(70c3)，与上述导电层电连接；及第2外部电极(70d)，包括与上述端面对置的第2电极部(70d3)，与上述导电基板电连接。

Description

电容器及电容器模块
技术领域
本发明的实施方式涉及电容器。
背景技术
伴随着通信设备的小型化及高性能化，它们中搭载的电容器被要求小型化及薄型化。作为维持电容密度并且实现小型化及薄型化的构造，有在基板上形成沟槽而使表面积增大的沟槽电容器。
发明内容
本发明要解决的课题在于，提供能够容易地增大平均设置面积的电容的技术。
根据第1方式，提供一种电容器，具备：导电基板，具有第1主面、第2主面及从上述第1主面的边缘一直延伸到上述第2主面的边缘为止的端面，在上述第1主面上设置有1个以上的凹部；导电层，将上述第1主面和上述1个以上的凹部的侧壁及底面覆盖；电介质层，夹在上述导电基板与上述导电层之间；第1外部电极，包括与上述端面对置的第1电极部，与上述导电层电连接；以及第2外部电极，包括与上述端面对置的第2电极部，与上述导电基板电连接。
根据第2方式，提供一种电容器，具备导电基板，具有第1主面和第2主面，在上述第1主面上设置有1个以上的凹部；导电层，将上述第1主面和上述1个以上的凹部的侧壁及底面覆盖；电介质层，夹在上述导电基板与上述导电层之间；第1外部电极，包括与上述第1主面及上述第2主面分别对置的第1焊盘及第2焊盘，与上述导电层电连接；以及第2外部电极，包括与上述第1主面及上述第2主面分别对置的第3焊盘及第4焊盘，与上述导电基板电连接。
根据第3方式，提供一种电容器模块，具备：层叠体，包括互相层叠的多个电容器，上述多个电容器分别是第1方式或第2方式涉及的电容器，上述多个电容器中的相邻的2个电容器，上述第1外部电极互相电连接，并且上述第2外部电极互相电连接；以及电路基板，支承上述层叠体。
根据第4方式，提供一种电容器模块，具备：层叠体，包括互相层叠的多个电容器，上述多个电容器分别是第1方式涉及的电容器；电路基板，支承上述层叠体；以与上述多个电容器的上述第1电极部接触的方式设置并将它们电连接的接合部件；以及以与上述多个电容器的上述第2电极部接触的方式设置并将它们电连接的接合部件。
附图说明
图1是表示从斜上方向观察第1实施方式涉及的电容器的样子的立体图。
图2是表示从斜下方向观察图1所示的电容器的样子的立体图。
图3是图1及图2所示的电容器的俯视图。
图4是沿着图3所示的电容器的IV－IV线的剖视图。
图5是沿着图3所示的电容器的V－V线的剖视图。
图6是沿着图3所示的电容器的VI－VI线的剖视图。
图7是沿着图3所示的电容器的VII－VII线的剖视图。
图8是沿着图3所示的电容器的VIII－VIII线的剖视图。
图9是沿着图1及图2所示的电容器的IX－IX线的剖视图。
图10是沿着图1及图2所示的电容器的X－X线的剖视图。
图11是表示图1至图10所示的电容器的制造中的一工序的剖视图。
图12是表示图1至图10所示的电容器的制造中的其他的工序的剖视图。
图13是表示图1至图10所示的电容器的制造中的再其他的工序的剖视图。
图14是表示图1至图10所示的电容器的制造中的再其他的工序的剖视图。
图15是表示通过图13及图14的工序所获得的构造的一剖视图。
图16是表示通过图13及图14的工序所获得的构造的其他的剖视图。
图17是表示图1至图10所示的电容器的制造中的再其他的工序的剖视图。
图18是表示包含图1至图10所示的电容器的电容器模块的一例的剖视图。
图19是表示第2实施方式涉及的电容器的一部分的立体图。
图20是表示第2实施方式涉及的电容器的制造中的一工序的立体图。
具体实施方式
以下，关于实施方式，参照附图的同时详细地进行说明。另外，对于发挥同样或类似的功能的构成要素，贯穿全部附图而附以同一参照符号，重复的说明省略。
＜第1实施方式＞
图1至图10中示出了第1实施方式涉及的电容器。
图1至图10所示的电容器1如图4至图10所示，包括导电基板CS、导电层20b及电介质层50。
另外，在各图中，X方向是与导电基板CS的主面平行的方向，Y方向是与导电基板CS的主面平行且与X方向垂直的方向。另外，Z方向是导电基板CS的厚度方向，即与X方向及Y方向垂直的方向。
导电基板CS是至少表面具有导电性的基板。导电基板CS具有第1主面S1、第2主面S2、从第1主面S1的边缘一直延伸到第2主面S2的边缘为止的端面S3。这里，导电基板CS具有扁平的大致长方体形状。导电基板CS也可以具有其他的形状。
在第1主面S1上设置有图3、图4及图6至图8所示的第1凹部R1。这里，这些第1凹部R1是具有分别在第1方向即X方向上延伸的形状的第1沟槽。第1凹部R1如图3、图4及图6所示那样，在第2方向即Y方向上排列。在第1主面S1上，可以设置多个第1凹部R1，也可以仅设置1个第1凹部R1。
在2主面S2上设置有图3、图5、及图6至图8所示的第2凹部R2。这里，这些第2凹部R2是具有分别在第2方向即Y方向上延伸的形状的第2沟槽。第2凹部R2如图3、图5及图7所示那样，在第1方向即X方向上排列。在第2主面S2上，可以设置多个第2凹部R2，也可以仅设置1个第2凹部R2。
第1凹部R1的长度方向与第2凹部R2的长度方向，互相交叉。这里，第1凹部R1的长度方向与第2凹部R2的长度方向正交。第1凹部R1的长度方向与第2凹部R2的长度方向，也可以斜着交叉。
另外，第1凹部或第2凹部的“长度方向”，是第1凹部或第2凹部的正射影的长度方向。因此，第1凹部R1的长度方向与第2凹部R2向与导电基板CS的厚度方向垂直的平面的的长度方向交叉意味着，第1凹部的向与导电基板CS的厚度方向垂直的平面的正射影的长度方向与第2凹部的向该平面的正射影的长度方向交叉。
第1凹部R1的深度D1与第2凹部R2的深度D2之和D1+D2为导电基板CS的厚度T以上。若采用该构成，则第1凹部R1与第2凹部R2，在它们交叉的位置彼此相连，形成图8所示的贯通孔TH。
和D1+D2与厚度T之比(D1+D2)/T，优选在1至1.4的范围内，更优选在1.1至1.3的范围内。基于增大电容的观点，比(D1+D2)/T较大是优选的。另外，基于使导电层20b中的、位于第1凹部R1的侧壁及底面上的部分与位于第2凹部R2的侧壁及底面上的部分之间的电连接良好的观点也是，比(D1+D2)/T较大是优选的。但是，若增大深度D1及D2，则电容器1的机械强度降低。
另外，比(D1+D2)/T可以小于1。在此情况下，第1凹部R1与第2凹部R2，在它们交叉的位置不形成图8所示的贯通孔TH。因此，在此情况下，除了设置第1凹部R1及第2凹部R2以外，还在基板10的任意的位置设置贯通孔。在此情况下，第1凹部R1及第2凹部R2中的一方或双方能够省略。
第1凹部R1的深度D1及第2凹部R2的深度D2也基于导电基板CS的厚度T，但根据一例，在0.1μm至500μm的范围内，根据另一例在1μm至400μm的范围内。
第1凹部R1及第2凹部R2的开口部的尺寸为0.3μm以上是优选的。另外，第1凹部R1及第2凹部R2的开口部的尺寸，是第1凹部R1及第2凹部R2的开口部的直径或宽度。这里，第1凹部R1及第2凹部R2的开口部的尺寸，是与它们的长度方向垂直的方向上的尺寸。如果使这些尺寸减小，则能够达成更大的电容。但是，如果使这些尺寸减小，则在第1凹部R1及第2凹部R2内形成包含电介质层50和导电层20b的层叠构造的处理变得困难。
相邻的第1凹部R1间的距离及相邻的第2凹部R2间的距离，为0.1μm以上是优选的。如果减小这些距离，则能够达成更大的电容。但是，如果减小这些距离，则导电基板CS中的、第1凹部R1间所夹着的部分及第2凹部R2间所夹着的部分的破损容易发生。
第1凹部R1及第2凹部R2能够具有各种各样的形状。例如，第1凹部R1及第2凹部R2，如果向与Z方向垂直的平面的正射影互相交叉，则可以具有弯曲或折曲的形状，也可以圆形是或正方形。
另外，这里，第1凹部R1及第2凹部R2的与深度方向平行截面是矩形状。这些截面可以不是矩形状。例如，这些截面可以具有前端细的形状。
贯通孔TH，对应于第1凹部R1与第2凹部R2的交叉部而排列。贯通孔TH分别用第1凹部R1的一部分和第2凹部R2的一部分构成。贯通孔TH分别从第1主面S1一直延伸到第2主面S2为止。即，贯通孔TH分别在导电基板CS的厚度方向即Y方向上延伸。
在导电基板CS的端面S3上设置有图1至图3所示的第1槽G1及第2槽G2。第1槽G1及第2槽G2分别从第1主面S1的边缘一直延伸到第2主面S2的边缘为止。
导电基板CS如图4至图10所示那样，包括基板10及导电层20a。
基板10具有与导电基板CS同样的形状。基板10例如是绝缘性基板、半导体基板或导电性基板。基板10为半导体基板是优选的。另外，基板10为硅基板等的包含硅的基板是优选的。这样的基板能够进行利用了半导体工艺的加工。
导电层20a设置于基板10上。例如，导电层20a为了提高导电性而由被掺杂了杂质的多晶硅、或钼、铝、金、钨、白金、镍及铜等的金属或合金构成。导电层20a既可以具有单层构造，也可以具有多层构造。
导电层20a的厚度在0.05μm至1μm的范围内是优选的，在0.1μm至0.3μm的范围内是更优选的。若导电层20a较薄，则导电层20a可能产生不连续部、或导电层20a的表面电阻可能过度地变大。若使导电层20a加厚，则制造成本增加。
导电层20a包括图4至图6及图8所示的第1部分P1、图4、图5、图7及图8所示的第2部分P2、图4及图6至图8所示的第3部分P3、图5至图8所示的第4部分P4。第1部分P1是导电层20a中的、与第1主面S1对应的部分。第2部分P2是导电层20a中的、与第2主面S2对应的部分。第3部分P3是导电层20a中的、与第1凹部R1相邻的部分。第4部分P4是导电层20a中的、与第2凹部R2相邻的部分。
根据图4、图6及图8可知，第1部分P1及第3部分P3互相电连接。另外，根据图5、图7及图8可知，第2部分P2及第4部分P4也互相电连接。并且，第3部分P3及第4部分P4在图8所示的贯通孔TH的位置互相电连接。
另外，在基板10为硅基板等的半导体基板的情况下，导电层20a可以是在半导体基板的表面区域中高浓度地掺杂了杂质的高浓度掺杂层。
另外，在基板10的导电率较高的情况下，也可以将导电层20a省略，并将基板10作为导电基板CS使用。例如，在基板10是由掺杂了P型或N型的杂质的半导体构成的半导体基板或金属基板的情况下，导电层20a能够省略。在此情况下，基板10的至少表面区域例如基板10的整体发挥导电层20a的作用。
导电层20b将第1主面S1、第2主面S2、端面S3、第1凹部R1的侧壁及底面、以及第2凹部R2的侧壁及底面覆盖。导电层20b中的、将端面S3覆盖的部分也可以省略。
导电层20b例如为了提高导电性而由掺杂了杂质的多晶硅、或、钼、铝、金、钨、白金、镍及铜等的金属或合金构成。导电层20b既可以具有单层构造，也可以具有多层构造。
导电层20b的厚度在0.05μm至1μm的范围内是优选的，在0.1μm至0.3μm的范围内是更优选的。若导电层20b较薄，则导电层20b可能产生不连续部、或导电层20b的表面电阻可能过度地变大。若导电层20b较厚，则有时难以将导电层20a及电介质层50形成为充分的厚度。
导电层20b包含图4至图6及图8所示的第5部分P5、图4、图5、图7及图8所示的第6部分P6、图4及图6至图8所示的第7部分P7、图5至图8所示的第8部分P8。第5部分P5是导电层20b中的、与第1部分P1对置的部分。第6部分P6是导电层20b中的、与第2部分P2对置的部分。第7部分P7是导电层20b中的、与第3部分P3对置的部分。第8部分P8是导电层20b中的、与第4部分P4对置的部分。
根据图4、图6及图8可知，第5部分P5及第7部分P7互相电连接。根据图5、图7及图8可知，第6部分P6及第8部分P8也互相电连接。并且，第7部分P7及第8部分P8在图8所示的贯通孔TH的位置互相电连接。
另外，在图4至图10中，导电层20b以第1凹部R1及第2凹部R2被导电层20b和电介质层50完全埋入的方式设置。导电层20b可以是相对于导电基板CS的表面保形的层。即，导电层20b可以是具有大致均匀的厚度的层。在此情况下，第1凹部R1及第2凹部R2未被导电层20b和电介质层50完全埋入。
导电层20b中设置有多个贯通孔。这里，这些贯通孔设置为，在导电层20b中的、中间夹着电介质层50地与第1主面S1对置的部分、而且是和第1凹部R1间的区域与第2凹部R2的交叉部对应的位置沿Y方向一个一个地排列。在导电层20b中，也可以在其他的位置设置贯通孔。另外，在导电层20b中，可以仅设置1个贯通孔。
电介质层50夹在导电基板CS与导电层20b之间。电介质层50是相对于导电基板CS的表面保形的层。电介质层50将导电基板CS与导电层20b互相电绝缘。
电介质层50例如由有机电介质或无机电介质构成。作为有机电介质，例如能够使用聚酰亚胺。作为无机电介质，也能够使用铁磁电介质，但例如优选为硅氮化物、硅氧化物、硅氮氧化物、钛氧化物及钽氧化物等的普通电介质。这些普通电介质，基于温度的介电常数的变化小。因此，若将普通电介质使用于电介质层50，则能够提高电容器1的耐热性。
电介质层50的厚度在0.005μm至0.5μm的范围内是优选的，在0.01μm至0.1μm的范围内是更优选的。若电介质层50较薄，则电介质层50可能产生不连续部，导电基板CS与导电层20b可能短路。另外，若使电介质层50较薄，则即使不短路，耐压也低，在施加了电压时短路的可能性高。若将电介质层50加厚，则耐压变高但电容变小。
电介质层50中设置有多个贯通孔。电介质层50的贯通孔与导电层20b的贯通孔相连。
该电容器1还包括图4至图10所示的绝缘层60a、图3至图6及图8至图10所示的第1梳形电极70a及第2梳形电极70b、图4至图10所示的绝缘层60b、图1至图3、图9及图10所示的第1外部电极70c及第2外部电极70d。
绝缘层60a中间夹着导电层20b的一部分和电介质层50的一部分地与第1主面S1对置。具体而言，绝缘层60a将导电层20b的第5部分P5及第7部分P7覆盖。
绝缘层60a包含第1绝缘层60a1和第2绝缘层60a2。
第1绝缘层60a1将导电层20b的第5部分P5及第7部分P7覆盖。第1绝缘层60a1还将在导电层20b设置的贯通孔的侧壁和在电介质层50设置的贯通孔的侧壁覆盖。第1绝缘层60a1例如由硅氮化物及硅氧化物等的无机绝缘体构成。
第2绝缘层60a2覆盖第1绝缘层60a1。第2绝缘层60a2例如由聚酰亚胺及酚醛树脂等的有机绝缘体构成。
绝缘层60a既可以具有多层构造，也可以具有单层构造。
绝缘层60a中设置有多个贯通孔。这些贯通孔的一部分经由在导电层20b设置的贯通孔而与在电介质层50设置的贯通孔相连，与它们一起形成第2接触孔。在绝缘层60a中设置的贯通孔的剩余，设置于在Y方向上相邻的第2接触孔的中间位置，并形成第1接触孔.
第1梳形电极70a设置于绝缘层60a上。第1梳形电极70a是内部电极。第1梳形电极70a具有分别在X方向上延伸、且在Y方向上排列的梳齿部。第1梳形电极70a埋入第1接触孔。第1梳形电极70a与导电层20b电连接。
第2梳形电极70b设置于绝缘层60a上。第2梳形电极70b是内部电极。第2梳形电极70b具有分别在X方向上延伸、且在Y方向上排列的梳齿部。第2梳形电极70b的梳齿部与第1梳形电极70a的梳齿部，沿Y方向交替地排列。第2梳形电极70b埋入第2接触孔。第2梳形电极70b与导电层20a电连接。
第1梳形电极70a及第2梳形电极70b既可以具有单层构造，也可以具有多层构造。构成第1梳形电极70a及第2梳形电极70b的各层，由例如铜、钛、镍及镍合金等的金属构成。
绝缘层60b，中间夹着导电层20b的一部分、电介质层50的一部分、第1梳形电极70a及第2梳形电极70b地、与第1主面S1对置。并且，绝缘层60b中间夹着导电层20b的其他的一部分和电介质层50的其他的一部分地、与第2主面S2及端面S3对置。
绝缘层60b既可以具有单层构造，也可以具有多层构造。构成绝缘层60b的层例如由硅氮化物等的无机绝缘体、或聚酰亚胺等的有机绝缘体构成。
在绝缘层60b中，在第1梳形电极70a及第2梳形电极70b的位置设置有多个贯通孔。这些贯通孔中的、在第1梳形电极70a的位置中设置的贯通孔是第3接触孔。另一方面，这些贯通孔中的、在第2梳形电极70b的位置中设置的贯通孔是第4接触孔。
第1外部电极70c设置于绝缘层60b上。第1外部电极70c经由第1梳形电极70a而与导电层20b电连接。
第1外部电极70c包含第1焊盘70c1、第2焊盘70c2及第1电极部70c3。
第1焊盘70c1中间夹着电介质层50的一部分、导电层20b的一部分、绝缘层60a的一部分、第1梳形电极70a的一部分、绝缘层60b的一部分地、与第1主面S1对置。第1焊盘70c1与第1槽G1的一端相邻。
第1焊盘70c1埋入第3接触孔。第1焊盘70c1与第1梳形电极70a电连接。另外，第1焊盘70c1与第1电极部70c3的一端连接。
第2焊盘70c2中间夹着电介质层50的其他的一部分、导电层20b的其他的一部分、绝缘层60a的其他的一部分、绝缘层60b的其他的一部分地、与第2主面S2对置。第2焊盘70c2与第1槽G1的另一端相邻。第2焊盘70c2与第1电极部70c3的另一端连接。
第1电极部70c3中间夹着电介质层50的再其他的一部分、导电层20b的再其他的一部分、绝缘层60b的再其他的一部分地、与端面S3对置。第1电极部70c3具有沿着第1槽G1的壁面的形状。
第2外部电极70d设置于绝缘层60b上。第2外部电极70d经由第2梳形电极70b而与导电基板CS电连接。
第2外部电极70d包含第3焊盘70d1、第4焊盘70d2及第2电极部70d3。
第3焊盘70d1中间夹着电介质层50的一部分、导电层20b的一部分、绝缘层60a的一部分、第2梳形电极70b的一部分、绝缘层60b的一部分、与第1主面S1对置。第3焊盘70d1与第2槽G2的一端相邻。
第3焊盘70d1埋入第4接触孔。第3焊盘70d1与第2梳形电极70b电连接。另外，第3焊盘70d1与第2电极部70d3的一端连接。
第4焊盘70d2中间夹着电介质层50的其他的一部分、导电层20b的其他的一部分、绝缘层60a的其他的一部分、绝缘层60b的其他的一部分地，与第2主面S2对置。第4焊盘70d2与第2槽G2的另一端相邻。第4焊盘70d2与第2电极部70d3的另一端连接。
第2电极部70d3中间夹着电介质层50的再其他的一部分、导电层20b的再其他的一部分、绝缘层60b的再其他的一部分地、与端面S3对置。第2电极部70d3具有沿着第2槽G2的壁面的形状。
第3焊盘70d1相对于第1焊盘70c1的相对的位置，与第4焊盘70d2相对于第2焊盘70c2的相对的位置相等。这里，作为一例，向与Z方向垂直的平面的第2焊盘70c2的正射影，与向该平面的第1焊盘70c1的正射影重合，向在先的平面的第4焊盘70d2的正射影，与向该平面的第3焊盘70d1的正射影重合。
第1外部电极70c及第2外部电极70d既可以具有单层构造，也可以具有多层构造。构成第1外部电极70c及第2外部电极70d的各层，例如由钼、铝、金、钨、白金、铜、镍及包含它们中的1个以上的合金等的金属构成。
第1外部电极70c及第2外部电极70d的厚度，在0.1μm至1000μm的范围内是优选的，在1μm至500μm的范围内是更优选的。
该电容器1例如通过以下的方法制造。以下，参照图11至图17，对电容器1的制造方法的一例进行说明。
在该方法中，首先，准备图11所示的基板10。这里，作为一例，设为基板10是单晶硅晶片。单晶硅晶片的面方位未特别作为问题，但在本例中，使用一主面为(100)面的硅晶片。作为基板10，也能够使用一主面为(110)面的硅晶片。
接下来，通过MacEtch(Metal-Assisted Chemical Etching；金属辅助化学蚀刻)，在基板10上形成贯通孔。
即，首先，如图11及图12所示，在基板10上，形成分别包含第1贵金属的第1触媒层80a及第2触媒层80b。第1触媒层80a及第2触媒层80b分别形成为将基板10的一方的主面(以下，称为第1面)及另一方的主面(以下，称为第2面)部分地覆盖。
具体而言，首先，在基板10的第1面上，形成第1掩模层90a。
第1掩模层90a在与第1凹部R1对应的位置开口。第1掩模层90a防止第1面中的被第1掩模层90a所覆盖的部分与后述的贵金属接触。
作为第1掩模层90a的材料，举出例如聚酰亚胺、氟树脂、苯酚树脂、丙烯酸树脂及酚醛树脂等的有机材料、氧化硅及氮化硅等的无机材料。
第1掩模层90a例如能够通过现存的半导体工艺形成。由有机材料构成的第1掩模层90a，例如能够通过光刻法形成。由无机材料构成的第1掩模层90a能够通过例如基于气相沉积法的无机材料层的成膜、基于光刻法的掩模的形成、基于蚀刻的无机材料层的图案形成而成形。或者，由无机材料构成的第1掩模层90a，能够通过基板10的表面区域的氧化或氮化、基于光刻法的掩模形成及基于蚀刻的氧化物或氮化物层的图案形成而形成。第1掩模层90a能够省略。
接下来，在第1面中的未被第1掩模层90a覆盖的区域上形成第1触媒层80a。第1触媒层80a例如是包含贵金属的不连续层。这里，作为一例，设为第1触媒层80a是由包含贵金属的第1触媒粒子81a构成的粒状层。
贵金属例如是金、银子、白金、铑、钯及钌中的1个以上。第1触媒层80a及第1触媒粒子81a还可以包含钛等的贵金属以外的金属。
第1触媒层80a能够通过例如电解镀、还原镀或置换镀来形成。第1触媒层80a可以使用包含贵金属粒子的分散液的涂布、或蒸镀及溅射等的气相沉积法来形成。在这些方法中，置换镀由于能够在第1面中的未被第1掩模层90a覆盖的区域中使贵金属直接且均匀地析出，因此是特别优选的。
接下来，如图12所示那样，在第2面上形成第2掩模层90b。
第2掩模层90b在与第2凹部R2对应的位置开口。第2掩模层90b防止第2面中的未被第2掩模层90b覆盖的部分与贵金属接触。
作为第2掩模层90b的材料，例如能够使用对于第1掩模层90a进行例示的材料。第2掩模层90b例如能够通过与对于第1掩模层90a而上述过的同样的方法来形成。
接下来，在第2面中的未被第2掩模层90b覆盖的区域上，形成第2触媒层80b。第2触媒层80b例如是包含贵金属的不连续层。这里，作为一例，设为，第2触媒层80b是由包含贵金属的第2触媒粒子81b构成的粒状层。
第2触媒层80b及第2触媒粒子81b的材料，例如能够使用对于第1触媒层80a及第1触媒粒子81a进行例示的材料。第2触媒层80b例如能够通过对于第1触媒层80a而上述过的同样的方法来形成。
另外，也可以是，在第1面上形成了第1掩模层90a后，在第2面上形成第2掩模层90b，接下来，形成第1触媒层80a，之后，形成第2触媒层80b。或者，也可以是，在第1面上形成了第1掩模层90a后，在第2面上形成第2掩模层90b，之后，将基板浸渍于镀液中，同时形成第1触媒层80a和第2触媒层80b。
接下来，在作为贵金属的触媒的作用下对基板10进行蚀刻，在基板10上形成与图8所示的贯通孔相当的孔。
具体而言，如图13及图14所示，用蚀刻剂100蚀刻基板10。例如，将基板10浸渍于液状的蚀刻剂100中，使蚀刻剂100与基板10接触。
蚀刻剂100包含氧化剂和氟化氢。
蚀刻剂100中的氟化氢的浓度在1mol/L至20mol/L的范围内是优选的，在5mol/L至10mol/L的范围内是更优选的，在3mol/L至7mol/L的范围内是更为优选的。在氟化氢浓度低的情况下，难以达成较高的蚀刻速率。在氟化氢浓度较高的情况下，可能发生过量的尺寸蚀刻。
氧化剂能够从例如过氧化氢、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4及K2Cr2O7中选择。因为不产生有害的副生成物，也不产生半导体元件的污染，所以作为氧化剂，过氧化氢是优选的。
蚀刻剂100中的氧化剂的浓度，在0.2mol/L至8mol/L的范围内是优选的，在2mol/L至4mol/L的范围内是更优选的，在3mol/L至4mol/L的范围内是更为优选的。
蚀刻剂100可以还包含缓冲剂。缓冲剂例如包含氟化铵及氨的至少一方。通过一例，缓冲剂是氟化铵。根据另一例，缓冲剂是氟化铵与氨的混合物。
蚀刻剂100可以还包含水等的其他的成分。
在使用了这样的蚀刻剂100的情况下，仅在基板10中的与第1触媒粒子81a或第2触媒粒子81b接近的区域，基板10的材料这里为硅被氧化。并且，由此产生的氧化物，通过氢氟酸被溶解去除。因此，仅仅与第1触媒粒子81a或第2触媒粒子81b接近的部分选择性地被蚀刻。
第1触媒粒子81a伴随蚀刻的进行而朝向第2面移动，因此进行与上述同样的蚀刻。其结果，如图13所示那样，在第1触媒层80a的位置，从第1面朝向第2面地、在与第1面垂直的方向上推进蚀刻。
另一方面，第2触媒粒子81b伴随着蚀刻的进行而朝向第1面移动，因此进行与上述同样的蚀刻。其结果，如图14所示那样，在第2触媒层80b的位置，从第2面朝向第1面地、在与第2面垂直的方向上推进蚀刻。
这样，如图15及图16所示那样，在第1面形成与第1凹部R1相当的凹部，并且在第2面形成与第2凹部R2相当的凹部。若这些凹部的深度的和为基板10的厚度以上，则这些凹部在它们交叉的位置彼此相连。这样，在上述的交叉部形成贯通孔。
另外，在形成这些凹部的同时，在与第1槽G1及第2槽G2对应的位置也是，在第1面及第2面形成凹部。由此，在基板10的与第1槽G1及第2槽G2对应的位置，形成贯通孔。
这里，这些贯通孔分别是，与其长度方向垂直的截面的形状为圆形。该截面形状可以是矩形等的其他的形状。
之后，将第1掩模层90a及第2掩模层90b以及第1触媒层80a及第2触媒层80b从基板10去除。第1掩模层90a及第2掩模层90b以及第1触媒层80a及第2触媒层80b中的1个以上也可以不从基板10去除。
接下来，在基板10上形成图3至图10所示的导电层20a，获得导电基板CS。由多晶硅构成的导电层20a例如能够通过LPCVD(low pressure chemical vapor deposition，低压化学气相沉积)形成。由金属构成的导电层20a例如能够通过电解电镀、还原镀或置换镀来形成。
镀液是包含被镀金属的盐的液体。作为镀液，能够使用包括五水合硫酸铜和硫酸的硫酸铜镀液、包含焦磷酸铜和焦磷酸镓的焦磷酸铜镀液及包含氨基磺酸镍和硼的氨基磺酸镍镀液等的一般的镀液。
导电层20a优选通过使用了包含被镀金属的盐、表面活性剂、超临界或亚临界状态的二氧化碳的镀液的镀法来形成。通过该镀法，表面活性剂被夹在由超临界二氧化碳构成的粒子与由包含被镀金属的盐在内的溶液构成的连续相之间。即，在镀液中，使表面活性剂形成胶束，使这些胶束取入超临界二氧化碳。
若是通常的镀法，往往对凹部的底部附近的被镀金属的供给不充分。这在凹部的深度D与宽度或直径W之比D/W大的情况下，尤为显著。
取入了超临界二氧化碳的胶束，连狭窄的间隙也能够容易地进入。并且，伴随这些胶束的移动，包含被镀金属在内的盐的溶液也移动。因此，通过使用了包含被镀金属的盐、表面活性剂及超临界或亚临界状态的二氧化碳的镀液的镀法，能够容易地形成厚度均匀的导电层20a。
接下来，在导电层20a上形成电介质层50。电介质层50例如能够通过CVD(chemicalvapor deposition)形成。或者，电介质层50能够通过将导电层20a的表面氧化、氮化或氮氧化来形成。
接下来，在电介质层50上形成导电层20b。导电层20b能够通过例如对于导电层20a而上述过的同样的方法来形成。导电层20b优选也能够通过使用了包含被镀金属的盐、表面活性剂及超临界或亚临界状态的二氧化碳的镀液的镀法来形成。
接下来，在由导电层20b和电介质层50构成的层叠体上形成多个贯通孔。这里，这些贯通孔在上述层叠体中的、第1主面S1上的部分、且为与第1凹部R1间的区域和第2凹部R2的交叉部对应的位置，以沿Y方向一个一个地排列的方式形成。这些贯通孔例如能够通过基于光刻法的掩模的形成及基于蚀刻的图案形成来成形。
接下来，在导电层20b的第5部分P5及第7部分P7上形成第1绝缘层60a1。第1绝缘层60a1能够通过例如CVD形成。
之后，在第1绝缘层60a1上形成第2绝缘层60a2。在第2绝缘层60a2上，在上述层叠体上设置的贯通孔的位置设置贯通孔。作为第2绝缘层60a2的材料而使用了感光性树脂的情况下，利用光刻法，能够获得具有贯通孔的第2绝缘层60a2。
接下来，使用第2绝缘层60a2作为蚀刻掩模，对第1绝缘层60a1进行蚀刻。由此，将第1绝缘层60a1中的、覆盖导电层20a的部分去除。
接下来，将第1金属层71及第2金属层72以该顺序层叠，并对它们进行图案形成，而获得第1梳形电极70a及第2梳形电极70b。第1梳形电极70a及第2梳形电极70b例如能够通过基于溅射或镀的成膜及与光刻法的组合而形成。
之后，在导电层20b、绝缘层60a及第2金属层72上形成绝缘层60b。在绝缘层60b上，在与第1梳形电极70a及第2梳形电极70b对应的位置设置贯通孔。绝缘层60b例如能够通过对于绝缘层60a而上述过的方法来形成。
接下来，在绝缘层上形成第1外部电极70c及第2外部电极70d。第1外部电极70c及第2外部电极70d例如能够通过对于第1梳形电极70a及第2梳形电极70b而上述过的方法来形成。如以上那样，获得图17所示的构造。
之后，将该构造沿着A－A线切割。即，以切割线沿着与第1槽G1及第2槽G2对应而设的贯通孔的X方向的排列及Y方向的排列的方式进行切割。
在进行该切割前的构造中，优选第1外部电极70c及第2外部电极70d在A－A线的位置不相连，或者虽然在A－A线的位置相连但该位置比其他的位置薄。这样，能够防止伴随着切割，而在第1外部电极70c及第2外部电极70d产生不希望的破损。
如以上那样，获得图1至图10所示的电容器1。
在该电容器1中，包含电介质层50和导电层20b的层叠构造，不仅在第1主面S1上，也被设置在第2主面S2上及贯通孔TH内。因此，该电容器1能够达到大的电容。
另外，在该电容器1中，第1凹部R1及第2凹部R2是沟槽。上述的层叠构造也被设置于沟槽的侧壁及底面上。因此，该电容器1能够达到特别大的电容。
另外，在该电容器1中，第1凹部R1及第2凹部R2互相交叉，且它们的深度的和为导电基板CS的厚度以上。因此，若形成第1凹部R1及第2凹部R2，则在它们交叉的位置产生贯通孔TH。因此，在形成第1凹部R1及第2凹部R2的工序以外，不需要进行另外形成贯通孔TH的工序。
并且，在该电容器1中，利用贯通孔TH进行上述层叠构造中的、位于第1主面S1上的部分与位于第2主面S2上的部分之间的电连接。因此，能够在电容器1的单侧配置第1梳形电极70a及第2梳形电极70b这双方。采用了这样的构成的电容器1，能够用比较少的工序数制造。
并且，该电容器1能够如以下说明那样、能够容易地增大平均设置面积的电容。
图18是表示包k括上述的电容器1的电容器模块的一例的剖视图。
图18所示的电容器模块150包括电路基板110及多个电容器1。
电路基板110包括绝缘基板111和导体图案112。这里，电路基板110仅在其最表面具有导体图案112。电路基板110可以是多层基板。
多个电容器1分别具有参照图1至图10的同时进行说明的构造。这些电容器1互相层叠，它们中的相邻的2个电容器1，第1外部电极70c互相电连接，并且第2外部电极70d互相电连接。这里，2个电容器1，以一方的第1焊盘70c1及第3焊盘70d1分别与另一方的第2焊盘70c2及第4焊盘70d2对置的方式层叠。另外，在该层叠体中，电容器1以第1槽G1在它们的长度方向上排列地形成1个槽，且第2槽G2在它们的长度方向上排列地形成1个槽的方式层叠。这些电容器1通过夹在它们之间的粘接剂层130b而相对于彼此固定。
该层叠体以一方的电容器1的第2焊盘70c2及第4焊盘70d2分别与2个导体图案112对置的方式载置于电路基板110上。该层叠体通过电路基板110来支承。这里，该层叠体通过夹在其与绝缘基板111之间的粘接剂层130a，而被固定于电路基板110。
该电容器模块150还包括多个接合部件120。这些接合部件120例如由焊料等的导电材料构成。
接合部件120中的一个，以与2个电容器1的第1电极部70c3及导体图案112接触的方式设置。该接合部件120遍及将多个电容器1的第1槽G1相连而成的1个槽的大致全长地延伸。另外，该接合部件120包含夹在相邻的电容器1的第1焊盘70c1及第2焊盘70c2间的间隙、导体图案112与第2焊盘70c2之间的间隙的部分。根据一例，该接合部件120形成焊脚(fillet)。该接合部件120使被层叠的电容器1的第1外部电极70c间的电连接及这些第1外部电极70c与导体图案112之间的电连接可靠。
接合部件120中的其他的一个，以与2个电容器1的第2电极部70d3及其他的导体图案112接触的方式设置。该接合部件120遍及将多个电容器1的第2槽G2相连而成的1个槽的大致全长地延伸。另外，该接合部件120包含夹在相邻的电容器1的第3焊盘70d1及第4焊盘70d2间的间隙、导体图案112与第4焊盘70d2之间的间隙的部分。根据一例，该接合部件120形成焊脚。该接合部件120使被层叠的电容器1的第2外部电极70d间的电连接及这些第2外部电极70d与其他的导体图案112之间的电连接可靠。
在该电容器模块150中，电容器1在它们的厚度方向上层叠。因此，在采用了该构造的情况下，增大平均设置面积的电容是容易的。
另外，在包括该电容器模块150的电容器1中，第1外部电极70c及第2外部电极70d分别包括与端面S3对置的第1电极部70c3及第2电极部70d3。因此，例如，能够通过形成接合部件120，由此同时实现第1外部电极70c彼此的电连接、第2外部电极70d彼此的电连接、第1外部电极70c与导体图案112的电连接及第2外部电极70d与导体图案112的电连接。因此，在该点上也是，若采用上述的构造，则增大平均设置面积的电容是容易的。
进而，在该电容器模块150中，电容器1以第1槽G1在它们的长度方向上排列的形成1个槽、且第2槽G2在它们的长度方向上排列的形成1个槽的方式层叠。因此，在使用了焊料作为接合部件120的材料的情况下，能够通过毛细作用使通过加热而熔融的焊料扩展到上述槽的大致全长。因此，在该点上也是，若采用上述的构造，则增大平均设置面积的电容是容易的。
＜第2实施方式＞
图19中示出了第2实施方式涉及的电容器的一部分。
第2实施方式涉及的电容器除了采用以下的构成以外，与第1实施方式涉及的电容器1是同样的。另外，第2实施方式涉及的电容器模块，除了电容器中采用了以下的构成以外，与第1实施方式涉及的电容器模块150是同样的。
即，在第2实施方式涉及的电容器中，在第1凹部R1的侧壁设置有1个以上的第1孔H1，在第2凹部R2的侧壁设置有1个以上的第2孔H2。
第1孔H1分别可以是从2个以上的第1凹部R1中的相邻的2个中的一个起延伸、且不到达另一个为止的盲孔。或者，第1孔H1分别可以是将2个以上的第1凹部R1中的相邻的2个中的一个与另一个相连的贯通孔。或者，第1孔H1中的1个以上是盲孔，第1孔H1中的剩余的是贯通孔。
第2孔H2可以分别是从2个以上的第2凹部R2中的相邻的2个中的一个起延伸、且不到达另一个为止的盲孔。或者，第2孔H2分别可以是将2个以上的第2凹部R2中的相邻的2个中的一个与另一个相连的贯通孔。或者，第2孔H2中的1个以上是盲孔，第2孔H2中的剩余的是贯通孔。
另外，在该电容器中，包括电介质层50和导电层20b的层叠构造，不仅仅在第1主面S1及第2主面S2以及第1凹部R1及第2凹部R2的侧壁及底面上，还在第1孔H1的侧壁及第2孔H2的侧壁上设置。即，导电层20b除了中间夹着电介质层50地、与第1主面S1及第2主面S2以及第1凹部R1及第2凹部R2的侧壁及底面对置以外，还与第1孔H1的侧壁及第2孔H2的侧壁对置。
第2实施方式涉及的电容器例如能够通过在第1实施方式涉及的电容器1的制造中进行用于形成第1孔H1及第2孔H2的工序而获得。第1孔H1及第2孔H2例如能够通过以下的方法形成。
即，首先，准备参照图15及图16的同时进行说明的构造。接下来，如图20所示那样，在基板10上，以将第1凹部R1的侧壁和第2凹部R2的侧壁部分地覆盖的方式形成将包含第2贵金属的第2触媒层。
另外，在图20中，参照符号82a及82b表示触媒粒子。作为触媒粒子82a及82b的材料，例如能够使用对于第1触媒粒子81a及第2触媒粒子81b进行了例示的材料。
接下来，通过MacEtch，形成与第1孔H1及第2孔H2相当的孔。即，在作为贵金属的触媒的作用之下对基板10进行蚀刻，形成与第1孔H1及第2孔H2相当的孔。
之后，通过与在第1实施方式中说明的同样的方法，形成导电层20a、电介质层50及导电层20b等。这样，获得第2实施方式涉及的电容器。
在该电容器中，在第1凹部R1的侧壁设置有第1孔H1，在第2凹部R2的侧壁设置有第2孔H2。因此，该电容器的导电基板CS，具有比在第1凹部R1及第2凹部R2的侧壁未设置有孔的基板更大的表面积。
并且，在该电容器中，电介质层50与导电层20b的层叠构造，不仅在第1主面S1及第2主面S2以及第1凹部R1及第2凹部R2的侧壁及底面上，还在第1孔H1及第2孔H2的侧壁上设置。因此，该电容器与在第1凹部R1及第2凹部R2的侧壁未设置有孔的电容器1相比能够达到大的电容。
第2实施方式涉及的电容器及电容器模块分别发挥与第1实施方式涉及的电容器1及电容器模块150同样的效果。并且，第2实施方式涉及的电容器及电容器模块，与第1实施方式涉及的电容器1及电容器模块150相比较，能够达到更大的电容。
第1孔H1的平均直径，为0.3μm以上是优选的。若减小第1孔H1的直径，则能够配置更多的第1孔H1，因此，能够达成更大的电容。但是，若使第1孔H1的直径过小，则可能难以在第1孔H1内形成电介质层50与导电层20b的层叠构造。
第1孔H1的开口部的合计面积在第1凹部R1的侧壁的面积中所占的比例(以下，称为开口率)，在30％至90％的范围内是优选的，在50％至90％的范围内是优选的。另外，第1凹部R1的侧壁中设置的第1孔H1的个数与其侧壁的面积之比(以下，称为孔密度)，在0.4个/μm2至20个/μm2的范围内是优选的，在2个/μm2至8个/μm2的范围内是更优选的。
若增大开口率及孔密度，则能够达成更大的电容。但是，若使开口率及孔密度过大，则可能难以在第1孔H1内形成电介质层50与导电层20b的层叠构造。
相邻的第1凹部R1间的距离，为0.1μm以上是优选的，为2μm以上是更优选的。若增大该距离，则能够达成更大的电容。但是，电容相对于该距离的增加率，伴随着距离的增大而逐渐变小，因此过度增大上述的距离并不是有效的。另外，在增大了该距离的情况下，可能难以在第1孔H1内形成电介质层50与导电层20b的层叠构造。
第2孔H2的平均直径，为0.3μm以上是优选的。若减小第2孔H2的直径，则能够配置更多的第2孔H2，因此，能够达到更大的电容。但是，若使第2孔H2的直径过小，则可能难以在第2孔H2内形成电介质层50与导电层20b的层叠构造。
第2孔H2的开口部的合计面积在第2凹部R2的侧壁的面积中所占的比例(以下，称为开口率)，在30％至90％的范围内是优选的，在50％至90％的范围内是优选的。另外，第2凹部R2的侧壁中设置的第2孔H2的个数与其侧壁的面积之比(以下，称为孔密度)，在0.4个/μm2至20个/μm2的范围内是优选的，在2个/μm2至8个/μm2的范围内是更优选的。
若增大开口率及孔密度，则能够达成更大的电容。但是，若使开口率及孔密度过大，则可能难以在第2孔H2内形成电介质层50与导电层20b的层叠构造。
相邻的第2凹部R2间的距离，为0.1μm以上是优选的，为2μm以上是更优选的。若增大该距离，则能够达成更大的电容。但是，电容相对于该距离的增加率，随着距离的增大而逐渐减小，因此过度增大上述的距离不是有效的。另外，在增大了该距离的情况下，可能难以在第2孔H2内形成电介质层50与导电层20b的层叠构造。
另外，本发明并不原样限定于上述实施方式，在实施阶段在不脱离其主旨的范围内能够将构成要素变形并具体化。另外，通过在上述实施方式中公开的多个构成要素的适当的组合，能够形成各种发明。例如，可以从实施方式所示全部构成要素中删除几个构成要素。并且，可以将不同的实施方式的构成要素适当组合。
例如，在上述的实施方式中，将第1梳形电极70a及第2梳形电极70b，以与导电基板CS的一方的面对置的方式配置，但第1梳形电极70a及第2梳形电极70b也可以以中间夹着导电基板CS对置的方式配置。
在上述的实施方式中，作为内部电极而设置了第1梳形电极70a及第2梳形电极70b，但内部电极可以具有其他的形状。另外，可以将第1梳形电极70a及第2梳形电极70b省略，将第1外部电极70c及第2外部电极70d分别连接于导电层20b及导电基板CS。
第1焊盘70c1、第2焊盘70c2、第3焊盘70d1及第4焊盘70d2，可以省略。或者，第1电极部70c3及第2电极部70d3可以省略。
第1凹部R1及第2凹部R2可以形成为未形成贯通孔TH的深度。另外，可以将第1凹部R1及第2凹部R2中的一方省略。
另外，在上述的实施方式中，利用MacEtch而形成第1凹部R1及第2凹部R2，但第1凹部R1及第2凹部R2可以利用反应性离子蚀刻(RIE)来形成。

Claims (20)

1.一种电容器，具备：
导电基板，具有第1主面、第2主面及从上述第1主面的边缘一直延伸到上述第2主面的边缘为止的端面，在上述第1主面上设置有1个以上的凹部；
导电层，将上述第1主面和上述1个以上的凹部的侧壁及底面覆盖；
电介质层，夹在上述导电基板与上述导电层之间；
第1外部电极，包括与上述端面对置的第1电极部，与上述导电层电连接；以及
第2外部电极，包括与上述端面对置的第2电极部，与上述导电基板电连接。
2.如权利要求1所述的电容器，其中，
在上述端面，设置有分别从上述第1主面的边缘一直延伸到上述第2主面的边缘为止的第1槽及第2槽，上述第1电极部及上述第2电极部分别配置于上述第1槽及上述第2槽内。
3.如权利要求2所述的电容器，其中，
上述第1电极部及上述第2电极部分别具有沿着上述第1槽及上述第2槽的壁面的形状。
4.如权利要求1所述的电容器，其中，
上述第1外部电极还包括与上述第1主面及上述第2主面分别对置的第1焊盘及第2焊盘，上述第2外部电极还包括与上述第1主面及上述第2主面分别对置的第3焊盘及第4焊盘。
5.如权利要求4所述的电容器，其中，
上述第1焊盘与上述第1电极部的一端连接，上述第2焊盘与上述第1电极部的另一端连接，上述第3焊盘与上述第2电极部的一端连接，上述第4焊盘与上述第2电极部的另一端连接。
6.一种电容器，具备：
导电基板，具有第1主面和第2主面，在上述第1主面上设置有1个以上的凹部；
导电层，将上述第1主面和上述1个以上的凹部的侧壁及底面覆盖；
电介质层，夹在上述导电基板与上述导电层之间；
第1外部电极，包括与上述第1主面及上述第2主面分别对置的第1焊盘及第2焊盘，与上述导电层电连接；以及
第2外部电极，包括与上述第1主面及上述第2主面分别对置的第3焊盘及第4焊盘，与上述导电基板电连接。
7.如权利要求4或6所述的电容器，其中，
上述第3焊盘相对于上述第1焊盘的相对的位置，与上述第4焊盘相对于上述第2焊盘的相对的位置相等。
8.如权利要求1或6所述的电容器，其中，
上述1个以上的凹部是1个以上的第1沟槽。
9.如权利要求8所述的电容器，其中，
在上述1个以上的第1沟槽的侧壁设置有1个以上的第1孔，上述导电层还将上述第1沟槽的上述侧壁及底面与上述1个以上的第1孔的侧壁覆盖。
10.如权利要求9所述的电容器，其中，
上述1个以上的第1孔中的至少一个是贯通孔。
11.如权利要求8所述的电容器，其中，
在上述第2主面上设置有1个以上的第2沟槽，上述导电层还将上述第2主面与上述1个以上的第2沟槽的侧壁及底面覆盖。
12.如权利要求11所述的电容器，其中，
在上述1个以上的第2沟槽的上述侧壁上设置有1个以上的第2孔，上述导电层还将上述1个以上的第2沟槽的上述侧壁及底面与上述1个以上的第2孔的侧壁覆盖。
13.如权利要求12所述的电容器，其中，
上述1个以上的第2孔中的至少一个是贯通孔。
14.如权利要求11所述的电容器，其中，
上述1个以上的第1沟槽的长度方向与上述1个以上的第2沟槽的长度方向互相交叉，上述1个以上的第1沟槽与上述1个以上的第2沟槽通过它们的交叉部彼此相连。
15.如权利要求14所述的电容器，其中，还具备：
第1梳形电极，与上述第1主面对置，将上述导电层与上述第1外部电极电连接；以及
第2梳形电极，与上述第1主面对置，将上述导电基板与上述第2外部电极电连接，
上述第1梳形电极及上述第2梳形电极的各梳齿部在与上述1个以上的第1沟槽的上述长度方向交叉的方向上延伸。
16.如权利要求1或6所述的电容器，其中，
上述导电基板包括基板及设置于上述基板上的导电层。
17.如权利要求16所述的电容器，其中，
上述基板包含硅。
18.一种电容器模块，具备：
层叠体，包括互相层叠的多个电容器，上述多个电容器分别是权利要求1至17中任一项涉及的电容器，上述多个电容器中的相邻的2个电容器，上述第1外部电极互相电连接，并且上述第2外部电极互相电连接；以及
电路基板，支承上述层叠体。
19.一种电容器模块，具备：
层叠体，包括互相层叠的多个电容器，上述多个电容器分别是权利要求1至5中任一项涉及的电容器；
电路基板，支承上述层叠体；
以与上述多个电容器的上述第1电极部接触的方式设置并将它们电连接的接合部件；以及
以与上述多个电容器的上述第2电极部接触的方式设置并将它们电连接的接合部件。
20.如权利要求19所述的电容器模块，其中，
上述接合部件分别是由焊料构成的。
CN202010082333.9A 2019-02-07 2020-02-07 电容器及电容器模块 Active CN111540603B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019020614A JP7179634B2 (ja) 2019-02-07 2019-02-07 コンデンサ及びコンデンサモジュール
JP2019-020614 2019-02-07

Publications (2)

Publication Number Publication Date
CN111540603A true CN111540603A (zh) 2020-08-14
CN111540603B CN111540603B (zh) 2022-01-28

Family

ID=71946180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010082333.9A Active CN111540603B (zh) 2019-02-07 2020-02-07 电容器及电容器模块

Country Status (6)

Country Link
US (2) US10964474B2 (zh)
JP (1) JP7179634B2 (zh)
KR (1) KR102341132B1 (zh)
CN (1) CN111540603B (zh)
FR (1) FR3092697B1 (zh)
TW (1) TWI715351B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
JP2022147628A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489632A (zh) * 2012-06-12 2014-01-01 株式会社村田制作所 安装结构及安装方法
CN104143437A (zh) * 2013-05-10 2014-11-12 株式会社村田制作所 电容器元件的安装结构体及电容器元件的安装方法
CN104332310A (zh) * 2013-07-22 2015-02-04 三星电机株式会社 多层陶瓷电容器、板及多层陶瓷电容器的制造方法
CN105826166A (zh) * 2015-01-27 2016-08-03 台湾积体电路制造股份有限公司 金属-绝缘体-金属（mim）电容器和形成方法
CN107622873A (zh) * 2016-07-14 2018-01-23 三星电机株式会社 多层电容器、其制造方法及具有该多层电容器的板

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106732A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd コンデンサの実装構造
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
JPH11121251A (ja) * 1997-10-21 1999-04-30 Ngk Spark Plug Co Ltd 積層形セラミック部品及びその製造方法
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000323076A (ja) 1999-03-05 2000-11-24 Canon Inc 画像形成装置
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP2002198463A (ja) 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
US6620701B2 (en) * 2001-10-12 2003-09-16 Infineon Technologies Ag Method of fabricating a metal-insulator-metal (MIM) capacitor
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6638830B1 (en) * 2002-09-18 2003-10-28 United Microelectronics Corp. Method for fabricating a high-density capacitor
JP2004111624A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
US6720232B1 (en) * 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
US6999298B2 (en) * 2003-09-18 2006-02-14 American Semiconductor, Inc. MIM multilayer capacitor
US6853024B1 (en) * 2003-10-03 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned MIM capacitor process for embedded DRAM
US7282757B2 (en) * 2003-10-20 2007-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor structure and method of manufacture
KR100604845B1 (ko) * 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
KR100642633B1 (ko) * 2004-06-11 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법
US7115467B2 (en) * 2004-07-30 2006-10-03 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall barrier removal aspect
US7250334B2 (en) * 2004-07-31 2007-07-31 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
KR20060027747A (ko) * 2004-09-23 2006-03-28 삼성전자주식회사 금속전극들을 갖는 커패시터 제조방법
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
US7388244B2 (en) * 2005-09-22 2008-06-17 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors and method of fabricating same
JP4835082B2 (ja) 2005-09-28 2011-12-14 株式会社デンソー 半導体装置及びその製造方法
US7880268B2 (en) * 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
KR100778865B1 (ko) * 2006-05-25 2007-11-22 동부일렉트로닉스 주식회사 엠아이엠 구조의 커패시터의 제조 방법
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
US20080122032A1 (en) * 2006-08-16 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with MIM-type decoupling capacitors and fabrication method thereof
US8424177B2 (en) * 2006-10-04 2013-04-23 Stmicroelectronics (Crolles 2) Sas MIM capacitor with enhanced capacitance
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
JP4552946B2 (ja) * 2007-01-31 2010-09-29 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN101246910B (zh) * 2007-02-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属-绝缘-金属型电容器及其制作方法
FR2914498A1 (fr) * 2007-04-02 2008-10-03 St Microelectronics Sa Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre
JP2008300676A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置およびその製造方法
KR100881488B1 (ko) * 2007-09-06 2009-02-05 주식회사 동부하이텍 Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US7659602B2 (en) * 2008-06-02 2010-02-09 Qimonda Ag Semiconductor component with MIM capacitor
US8143699B2 (en) * 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
US8242551B2 (en) * 2009-03-04 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure for system-on-chip technology
US8604586B2 (en) * 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
TW201225122A (en) 2010-12-01 2012-06-16 Holy Stone Entpr Co Ltd Ceramic capacitor structure
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012221990A (ja) 2011-04-04 2012-11-12 Renesas Electronics Corp 半導体装置及びその製造方法
US8384191B2 (en) 2011-05-25 2013-02-26 Nanya Technology Corp. Stack capacitor structure and forming method
US8748284B2 (en) * 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers
US8716100B2 (en) * 2011-08-18 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US8853810B2 (en) * 2011-08-25 2014-10-07 GlobalFoundries, Inc. Integrated circuits that include deep trench capacitors and methods for their fabrication
US8664076B2 (en) * 2011-09-21 2014-03-04 Texas Instruments Incorporated Method of forming a robust, modular MIS (metal-insulator-semiconductor) capacitor with improved capacitance density
JP2014017461A (ja) * 2012-06-15 2014-01-30 Ps4 Luxco S A R L 半導体装置の製造方法
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
JP6461603B2 (ja) 2012-11-02 2019-01-30 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
DE102014200869B4 (de) 2013-11-22 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
US9368392B2 (en) * 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9209305B1 (en) * 2014-06-06 2015-12-08 Stmicroelectronics, Inc. Backside source-drain contact for integrated circuit transistor devices and method of making same
US9653534B2 (en) * 2014-12-17 2017-05-16 International Business Machines Corporation Trench metal-insulator-metal capacitor with oxygen gettering layer
KR101702398B1 (ko) * 2015-02-16 2017-02-06 삼화콘덴서공업주식회사 방열 구조를 갖는 dc-링크 커패시터 모듈
KR102149786B1 (ko) * 2015-03-05 2020-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6477234B2 (ja) 2015-05-20 2019-03-06 Tdk株式会社 電子部品
JP6688489B2 (ja) 2016-06-17 2020-04-28 株式会社村田製作所 電子装置及びその製造方法
JP6708963B2 (ja) 2016-08-04 2020-06-10 日産自動車株式会社 半導体コンデンサの製造方法
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
US10290701B1 (en) * 2018-03-28 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489632A (zh) * 2012-06-12 2014-01-01 株式会社村田制作所 安装结构及安装方法
CN104143437A (zh) * 2013-05-10 2014-11-12 株式会社村田制作所 电容器元件的安装结构体及电容器元件的安装方法
CN104332310A (zh) * 2013-07-22 2015-02-04 三星电机株式会社 多层陶瓷电容器、板及多层陶瓷电容器的制造方法
CN105826166A (zh) * 2015-01-27 2016-08-03 台湾积体电路制造股份有限公司 金属-绝缘体-金属（mim）电容器和形成方法
CN107622873A (zh) * 2016-07-14 2018-01-23 三星电机株式会社 多层电容器、其制造方法及具有该多层电容器的板

Also Published As

Publication number Publication date
TW202030753A (zh) 2020-08-16
KR20200097207A (ko) 2020-08-18
KR102341132B1 (ko) 2021-12-21
US20200258682A1 (en) 2020-08-13
FR3092697A1 (fr) 2020-08-14
FR3092697B1 (fr) 2021-11-19
US11551864B2 (en) 2023-01-10
TWI715351B (zh) 2021-01-01
CN111540603B (zh) 2022-01-28
US10964474B2 (en) 2021-03-30
US20210175011A1 (en) 2021-06-10
JP2020129577A (ja) 2020-08-27
JP7179634B2 (ja) 2022-11-29

Similar Documents

Publication Publication Date Title
CN110637359B (zh) 电容器及其制造方法
US20230307184A1 (en) Capacitor and etching method
CN111540603B (zh) 电容器及电容器模块
US20210296513A1 (en) Structural body and method of manufacturing the same
TWI692788B (zh) 電容器及其製造方法
CN112542313B (zh) 电容器以及蚀刻方法
CN112542314B (zh) 电容器
JP2020119936A (ja) コンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant