KR20200097207A - 콘덴서 및 콘덴서 모듈 - Google Patents

콘덴서 및 콘덴서 모듈 Download PDF

Info

Publication number
KR20200097207A
KR20200097207A KR1020200012914A KR20200012914A KR20200097207A KR 20200097207 A KR20200097207 A KR 20200097207A KR 1020200012914 A KR1020200012914 A KR 1020200012914A KR 20200012914 A KR20200012914 A KR 20200012914A KR 20200097207 A KR20200097207 A KR 20200097207A
Authority
KR
South Korea
Prior art keywords
main surface
conductive layer
electrode
capacitor
layer
Prior art date
Application number
KR1020200012914A
Other languages
English (en)
Other versions
KR102341132B1 (ko
Inventor
게이이치로 마츠오
스스무 오바타
미츠오 사노
가즈히토 히구치
가즈오 시모카와
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20200097207A publication Critical patent/KR20200097207A/ko
Application granted granted Critical
Publication of KR102341132B1 publication Critical patent/KR102341132B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components

Abstract

설치 면적당 전기 용량을 용이하게 크게 할 수 있는 기술을 제공한다. 실시 형태의 콘덴서(1)는, 제1 주면과, 제2 주면과, 상기 제1 주면의 에지로부터 상기 제2 주면의 에지까지 연장된 단부면을 갖고, 상기 제1 주면에 1 이상의 오목부가 마련된 도전 기판과, 상기 제1 주면과 상기 1 이상의 오목부의 측벽 및 저면을 덮은 도전층과, 상기 도전 기판과 상기 도전층 사이에 개재된 유전체층과, 상기 단부면과 마주한 제1 전극부(70c3)를 포함하고, 상기 도전층에 전기적으로 접속된 제1 외부 전극(70c)과, 상기 단부면과 마주한 제2 전극부(70d3)를 포함하고, 상기 도전 기판에 전기적으로 접속된 제2 외부 전극(70d)을 구비하고 있다.

Description

콘덴서 및 콘덴서 모듈{CONDENSOR AND CONDENSOR MODULE}
본 발명의 실시 형태는 콘덴서에 관한 것이다.
통신 기기의 소형화 및 고기능화에 수반하여, 그것들에 탑재되는 콘덴서에는 소형화 및 박형화가 요구되고 있다. 용량 밀도를 유지하면서 소형화 및 박형화를 실현하는 구조로서, 기판에 트렌치를 형성하여 표면적을 증대시킨 트렌치 콘덴서가 있다.
본 발명이 해결하고자 하는 과제는, 설치 면적당 전기 용량을 용이하게 크게 할 수 있는 기술을 제공하는 것이다.
제1 측면에 따르면, 제1 주면과, 제2 주면과, 상기 제1 주면의 에지로부터 상기 제2 주면의 에지까지 연장된 단부면을 갖고, 상기 제1 주면에 1 이상의 오목부가 마련된 도전 기판과, 상기 제1 주면과 상기 1 이상의 오목부의 측벽 및 저면을 덮은 도전층과, 상기 도전 기판과 상기 도전층 사이에 개재된 유전체층과, 상기 단부면과 마주한 제1 전극부를 포함하고, 상기 도전층에 전기적으로 접속된 제1 외부 전극과, 상기 단부면과 마주한 제2 전극부를 포함하고, 상기 도전 기판에 전기적으로 접속된 제2 외부 전극을 구비한 콘덴서가 제공된다.
제2 측면에 따르면, 제1 주면과 제2 주면을 갖고, 상기 제1 주면에 1 이상의 오목부가 마련된 도전 기판과, 상기 제1 주면과 상기 1 이상의 오목부의 측벽 및 저면을 덮은 도전층과, 상기 도전 기판과 상기 도전층 사이에 개재된 유전체층과, 상기 제1 및 제2 주면과 각각 마주한 제1 및 제2 본딩 패드를 포함하고, 상기 도전층에 전기적으로 접속된 제1 외부 전극과, 상기 제1 및 제2 주면과 각각 마주한 제3 및 제4 본딩 패드를 포함하고, 상기 도전 기판에 전기적으로 접속된 제2 외부 전극을 구비한 콘덴서가 제공된다.
제3 측면에 따르면, 서로 적층된 복수의 콘덴서를 포함하고, 상기 복수의 콘덴서의 각각은, 제1 또는 제2 측면에 관한 콘덴서이고, 상기 복수의 콘덴서 중 서로 인접한 2개는, 상기 제1 외부 전극이 서로 전기적으로 접속됨과 함께 상기 제2 외부 전극이 서로 전기적으로 접속된 적층체와, 상기 적층체를 지지한 회로 기판을 구비한 콘덴서 모듈이 제공된다.
제4 측면에 따르면, 서로 적층된 복수의 콘덴서를 포함하고, 상기 복수의 콘덴서의 각각은, 제1 측면에 관한 콘덴서인 적층체와, 상기 적층체를 지지한 회로 기판과, 상기 복수의 콘덴서의 상기 제1 전극부와 접하도록 마련되어, 그것들을 전기적으로 접속한 접합재와, 상기 복수의 콘덴서의 상기 제2 전극부와 접하도록 마련되어, 그것들을 전기적으로 접속한 접합재를 구비한 콘덴서 모듈이 제공된다.
도 1은 제1 실시 형태에 따른 콘덴서를 비스듬히 상 방향에서 본 모습을 도시하는 사시도.
도 2는 도 1에 도시하는 콘덴서를 비스듬히 하 방향에서 본 모습을 도시하는 사시도.
도 3은 도 1 및 도 2에 도시하는 콘덴서의 상면도.
도 4는 도 3에 도시하는 콘덴서의 Ⅳ-Ⅳ선을 따른 단면도.
도 5는 도 3에 도시하는 콘덴서의 Ⅴ-Ⅴ선을 따른 단면도.
도 6은 도 3에 도시하는 콘덴서의 VI-VI선을 따른 단면도.
도 7은 도 3에 도시하는 콘덴서의 Ⅶ-Ⅶ선을 따른 단면도.
도 8은 도 3에 도시하는 콘덴서의 Ⅷ-Ⅷ선을 따른 단면도.
도 9는 도 1 및 도 2에 도시하는 콘덴서의 Ⅸ-Ⅸ선을 따른 단면도.
도 10은 도 1 및 도 2에 도시하는 콘덴서의 Ⅹ-Ⅹ선을 따른 단면도.
도 11은 도 1 내지 도 10에 도시하는 콘덴서의 제조에 있어서의 일 공정을 도시하는 단면도.
도 12는 도 1 내지 도 10에 도시하는 콘덴서의 제조에 있어서의 다른 공정을 도시하는 단면도.
도 13은 도 1 내지 도 10에 도시하는 콘덴서의 제조에 있어서의 또 다른 공정을 도시하는 단면도.
도 14는 도 1 내지 도 10에 도시하는 콘덴서의 제조에 있어서의 또 다른 공정을 도시하는 단면도.
도 15는 도 13 및 도 14의 공정에 의하여 얻어지는 구조를 도시하는 일 단면도.
도 16은 도 13 및 도 14의 공정에 의하여 얻어지는 구조를 도시하는 다른 단면도.
도 17은 도 1 내지 도 10에 도시하는 콘덴서의 제조에 있어서의 또 다른 공정을 도시하는 단면도.
도 18은 도 1 내지 도 10에 도시하는 콘덴서를 포함한 콘덴서 모듈의 일례를 도시하는 단면도.
도 19는 제2 실시 형태에 따른 콘덴서의 일부를 도시하는 사시도.
도 20은 제2 실시 형태에 따른 콘덴서의 제조에 있어서의 일 공정을 도시하는 사시도.
이하, 실시 형태에 대하여 도면을 참조하면서 상세히 설명한다. 또한 동등 또는 유사한 기능을 발휘하는 구성 요소에는 모든 도면을 통하여 동일한 참조 번호를 붙이고, 중복되는 설명은 생략한다.
<제1 실시 형태>
도 1 내지 도 10에, 제1 실시 형태에 따른 콘덴서를 나타낸다.
도 1 내지 도 10에 도시하는 콘덴서(1)는, 도 4 내지 도 10에 도시한 바와 같이 도전 기판 CS와 도전층(20b)과 유전체층(50)을 포함하고 있다.
또한 각 도면에 있어서, X 방향은, 도전 기판 CS의 주면에 평행인 방향이고, Y 방향은, 도전 기판 CS의 주면에 평행이면서 X 방향에 수직인 방향이다. 또한 Z 방향은, 도전 기판 CS의 두께 방향, 즉, X 방향 및 Y 방향에 수직인 방향이다.
도전 기판 CS는, 적어도 표면이 도전성을 갖고 있는 기판이다. 도전 기판 CS는, 제1 주면 S1과, 제2 주면 S2와, 제1 주면 S1의 에지로부터 제2 주면 S2의 에지까지 연장된 단부면 S3을 갖고 있다. 여기서는, 도전 기판 CS는 편평한 대략 직육면체 형상을 갖고 있다. 도전 기판 CS는 다른 형상을 갖고 있어도 된다.
제1 주면 S1에는, 도 3, 도 4 및 도 6 내지 도 8에 도시하는 제1 오목부 R1이 마련되어 있다. 여기서는, 이들 제1 오목부 R1은, 제1 방향인 X 방향으로 각각이 연장된 형상을 갖고 있는 제1 트렌치이다. 제1 오목부 R1은, 도 3, 도 4 및 도 6에 도시한 바와 같이 제2 방향인 Y 방향으로 배열되어 있다. 제1 주면 S1에는 복수의 제1 오목부 R1을 마련해도 되고, 제1 오목부 R1을 하나만 마련해도 된다.
제2 주면 S2에는, 도 3, 도 5 및 도 6 내지 도 8에 도시하는 제2 오목부 R2가 마련되어 있다. 여기서는, 이들 제2 오목부 R2는, 제2 방향인 Y 방향으로 각각이 연장된 형상을 갖고 있는 제2 트렌치이다. 제2 오목부 R2는, 도 3, 도 5 및 도 7에 도시한 바와 같이 제1 방향인 X 방향으로 배열되어 있다. 제2 주면 S2에는 복수의 제2 오목부 R2를 마련해도 되고, 제2 오목부 R2를 하나만 마련해도 된다.
제1 오목부 R1의 길이 방향과 제2 오목부 R2의 길이 방향은 서로 교차하고 있다. 여기서는, 제1 오목부 R1의 길이 방향과 제2 오목부 R2의 길이 방향은 직교하고 있다. 제1 오목부 R1의 길이 방향과 제2 오목부 R2의 길이 방향은 비스듬히 교차하고 있어도 된다.
또한 제1 또는 제2 오목부의 「길이 방향」은, 도전 기판 CS의 두께 방향에 수직인 평면에 대한 제1 또는 제2 오목부의 정사영의 길이 방향이다. 따라서 제1 오목부 R1의 길이 방향과 제2 오목부 R2의 길이 방향이 교차하고 있다는 것은, 도전 기판 CS의 두께 방향에 수직인 평면에 대한 제1 오목부의 정사영의 길이 방향과, 이 평면에 대한 제2 오목부의 정사영의 길이 방향이 교차하고 있다는 것을 의미하고 있다.
제1 오목부 R1의 깊이 D1과 제2 오목부 R2의 깊이 D2의 합 D1+D2는 도전 기판 CS의 두께 T 이상이다. 이 구성을 채용하면, 제1 오목부 R1과 제2 오목부 R2는, 그것들이 교차한 위치에서 서로 이어져, 도 8에 도시하는 관통 구멍 TH를 형성한다.
합 D1+D2와 두께 T의 비 (D1+D2)/T는 1 내지 1.4의 범위 내에 있는 것이 바람직하고, 1.1 내지 1.3의 범위 내에 있는 것이 보다 바람직하다. 전기 용량을 크게 하는 관점에서는, 비 (D1+D2)/T는 큰 것이 바람직하다. 또한 도전층(20b) 중, 제1 오목부 R1의 측벽 및 저면 상에 위치한 부분과 제2 오목부 R2의 측벽 및 저면 상에 위치한 부분의 전기적 접속을 양호하게 하는 관점에서도, 비 (D1+D2)/T는 큰 것이 바람직하다. 단, 깊이 D1 및 D2를 크게 하면 콘덴서(1)의 기계적 강도가 저하된다.
또한 비 (D1+D2)/T는 1 미만이어도 된다. 이 경우, 제1 오목부 R1과 제2 오목부 R2는, 그것들이 교차한 위치에서, 도 8에 도시하는 관통 구멍 TH를 형성하는 일은 없다. 따라서 이 경우, 제1 오목부 R1 및 제2 오목부 R2를 마련하는 것에 더해 기판(10)의 어느 위치에 관통 구멍을 마련한다. 이 경우, 제1 오목부 R1 및 제2 오목부 R2 중 한쪽 또는 양쪽은 생략할 수 있다.
제1 오목부 R1의 깊이 D1 및 제2 오목부 R2의 깊이 D2는 도전 기판 CS의 두께 T에 따라 다르기도 하지만, 일례에 따르면 0.1㎛ 내지 500㎛의 범위 내에 있으며, 다른 예에 따르면 1㎛ 내지 400㎛의 범위 내에 있다.
제1 오목부 R1 및 제2 오목부 R2의 개구부의 치수는 0.3㎛ 이상인 것이 바람직하다. 또한 제1 오목부 R1 및 제2 오목부 R2의 개구부의 치수는 제1 오목부 R1 및 제2 오목부 R2의 개구부의 직경 또는 폭이다. 여기서는, 제1 오목부 R1 및 제2 오목부 R2의 개구부의 치수는, 그것들의 길이 방향에 대하여 수직인 방향에 있어서의 치수이다. 이들 치수를 작게 하면 보다 큰 전기 용량을 달성할 수 있다. 단, 이들 치수를 작게 하면, 제1 오목부 R1 및 제2 오목부 R2 내에, 유전체층(50)과 도전층(20b)을 포함한 적층 구조를 형성하는 것이 어려워진다.
서로 인접한 제1 오목부 R1 사이의 거리 및 서로 인접한 제2 오목부 R2 사이의 거리는 0.1㎛ 이상인 것이 바람직하다. 이들 거리를 작게 하면 보다 큰 전기 용량을 달성할 수 있다. 단, 이들 거리를 작게 하면, 도전 기판 CS 중, 제1 오목부 R1 사이에 놓인 부분 및 제2 오목부 R2 사이에 끼인 부분의 파손이 일어나기 쉬워진다.
제1 오목부 R1 및 제2 오목부 R2는 다양한 형상을 가질 수 있다. 예를 들어 제1 오목부 R1 및 제2 오목부 R2는, Z 방향에 수직인 평면에 대한 정사영이 서로 교차하고 있으면, 만곡 또는 굴곡된 형상을 갖고 있어도 되고 원형 또는 정사각형이어도 된다.
또한 여기서는, 제1 오목부 R1 및 제2 오목부 R2의 깊이 방향에 평행인 단면은 직사각 형상이다. 이들 단면은 직사각 형상이 아니어도 된다. 예를 들어 이들 단면은, 끝이 가는 형상을 갖고 있어도 된다.
관통 구멍 TH는 제1 오목부 R1과 제2 오목부 R2의 교차부에 대응하여 배열되어 있다. 관통 구멍 TH의 각각은 제1 오목부 R1의 일부와 제2 오목부 R2의 일부로 구성되어 있다. 관통 구멍 TH의 각각은 제1 주면 S1로부터 제2 주면 S2까지 연장되어 있다. 즉, 관통 구멍 TH의 각각은, 도전 기판 CS의 두께 방향인 Y 방향으로 연장되어 있다.
도전 기판 CS의 단부면 S3에는, 도 1 내지 도 3에 도시하는 제1 홈 G1 및 제2 홈 G2가 마련되어 있다. 제1 홈 G1 및 제2 홈 G2의 각각은 제1 주면 S1의 에지로부터 제2 주면 S2의 에지까지 연장되어 있다.
도전 기판 CS는, 도 4 내지 도 10에 도시한 바와 같이 기판(10)과 도전층(20a)을 포함하고 있다.
기판(10)은 도전 기판 CS와 마찬가지의 형상을 갖고 있다. 기판(10)은, 예를 들어 절연성 기판, 반도체 기판, 또는 도전성 기판이다. 기판(10)은 반도체 기판인 것이 바람직하다. 또한 기판(10)은, 실리콘 기판 등의 실리콘을 포함한 기판인 것이 바람직하다. 그와 같은 기판은, 반도체 프로세스를 이용한 가공이 가능하다.
도전층(20a)은 기판(10) 상에 마련되어 있다. 예를 들어 도전층(20a)은, 도전성을 높이기 위하여 불순물이 도핑된 폴리실리콘, 또는 몰리브덴, 알루미늄, 금, 텅스텐, 백금, 니켈 및 구리 등의 금속 혹은 합금을 포함한다. 도전층(20a)은 단층 구조를 갖고 있어도 되고 다층 구조를 갖고 있어도 된다.
도전층(20a)의 두께는 0.05㎛ 내지 1㎛의 범위 내에 있는 것이 바람직하고, 0.1㎛ 내지 0.3㎛의 범위 내에 있는 것이 보다 바람직하다. 도전층(20a)이 얇으면, 도전층(20a)에 불연속부를 생기게 하거나, 또는 도전층(20a)의 시트 저항이 과잉되게 커질 가능성이 있다. 도전층(20a)을 두껍게 하면 제조 비용이 증가한다.
도전층(20a)은, 도 4 내지 도 6 및 도 8에 도시하는 제1 부분 P1과, 도 4, 도 5, 도 7 및 도 8에 도시하는 제2 부분 P2와, 도 4 및 도 6 내지 도 8에 도시하는 제3 부분 P3과, 도 5 내지 도 8에 도시하는 제4 부분 P4를 포함하고 있다. 제1 부분 P1은 도전층(20a) 중, 제1 주면 S1에 대응한 부분이다. 제2 부분 P2는 도전층(20a) 중, 제2 주면 S2에 대응한 부분이다. 제3 부분 P3은 도전층(20a) 중, 제1 오목부 R1에 인접한 부분이다. 제4 부분 P4는 도전층(20a) 중, 제2 오목부 R2에 인접한 부분이다.
제1 부분 P1 및 제3 부분 P3은, 도 4, 도 6 및 도 8로부터 알 수 있는 바와 같이 서로 전기적으로 접속되어 있다. 또한 제2 부분 P2 및 제4 부분 P4도, 도 5, 도 7 및 도 8로부터 알 수 있는 바와 같이 서로 전기적으로 접속되어 있다. 그리고 제3 부분 P3 및 제4 부분 P4는, 도 8에 도시하는 관통 구멍 TH의 위치에서 서로 전기적으로 접속되어 있다.
또한 기판(10)이 실리콘 기판 등의 반도체 기판인 경우, 도전층(20a)은, 반도체 기판의 표면 영역에 불순물을 고농도로 도핑한 고농도 도핑층이어도 된다.
또한 기판(10)의 도전율이 높은 경우에는, 도전층(20a)을 생략하고 기판(10)을 도전 기판 CS로서 이용해도 된다. 예를 들어 기판(10)이, P형 또는 N형의 불순물이 도프된 반도체를 포함하는 반도체 기판 또는 금속 기판인 경우, 도전층(20a)은 생략할 수 있다. 이 경우, 기판(10)의 적어도 표면 영역, 예를 들어 기판(10)의 전체가 도전층(20a)의 역할을 한다.
도전층(20b)은 제1 주면 S1과, 제2 주면 S2와, 단부면 S3과, 제1 오목부 R1의 측벽 및 저면과, 제2 오목부 R2의 측벽 및 저면을 덮고 있다. 도전층(20b) 중, 단부면 S3을 덮고 있는 부분은 생략해도 된다.
도전층(20b)은, 예를 들어 도전성을 높이기 위하여 불순물이 도핑된 폴리실리콘, 또는 몰리브덴, 알루미늄, 금, 텅스텐, 백금, 니켈 및 구리 등의 금속 혹은 합금을 포함한다. 도전층(20b)은 단층 구조를 갖고 있어도 되고 다층 구조를 갖고 있어도 된다.
도전층(20b)의 두께는 0.05㎛ 내지 1㎛의 범위 내에 있는 것이 바람직하고, 0.1㎛ 내지 0.3㎛의 범위 내에 있는 것이 보다 바람직하다. 도전층(20b)이 얇으면, 도전층(20b)에 불연속부를 생기게 하거나, 또는 도전층(20b)의 시트 저항이 과잉되게 커질 가능성이 있다. 도전층(20b)이 두꺼우면, 도전층(20a) 및 유전체층(50)을 충분한 두께로 형성하는 것이 어려운 경우가 있다.
도전층(20b)은, 도 4 내지 도 6 및 도 8에 도시하는 제5 부분 P5와, 도 4, 도 5, 도 7 및 도 8에 도시하는 제6 부분 P6과, 도 4 및 도 6 내지 도 8에 도시하는 제7 부분 P7과, 도 5 내지 도 8에 도시하는 제8 부분 P8을 포함하고 있다. 제5 부분 P5는 도전층(20b) 중, 제1 부분 P1과 마주한 부분이다. 제6 부분 P6은 도전층(20b) 중, 제2 부분 P2와 마주한 부분이다. 제7 부분 P7은 도전층(20b) 중, 제3 부분 P3과 마주한 부분이다. 제8 부분 P8은 도전층(20b) 중, 제4 부분 P4와 마주한 부분이다.
제5 부분 P5 및 제7 부분 P7은, 도 4, 도 6 및 도 8로부터 알 수 있는 바와 같이 서로 전기적으로 접속되어 있다. 제6 부분 P6 및 제8 부분 P8도, 도 5, 도 7 및 도 8로부터 알 수 있는 바와 같이 서로 전기적으로 접속되어 있다. 그리고 제7 부분 P7 및 제8 부분 P8은, 도 8에 도시하는 관통 구멍 TH의 위치에서 서로 전기적으로 접속되어 있다.
또한 도 4 내지 도 10에서는, 도전층(20b)은, 제1 오목부 R1 및 제2 오목부 R2가 도전층(20b)과 유전체층(50)에 의하여 완전히 묻히도록 마련되어 있다. 도전층(20b)은, 도전 기판 CS의 표면에 대하여 컨포멀한 층이어도 된다. 즉, 도전층(20b)은 대략 균일한 두께를 갖는 층이어도 된다. 이 경우, 제1 오목부 R1 및 제2 오목부 R2는 도전층(20b)과 유전체층(50)에 의하여 완전히 묻히지는 않는다.
도전층(20b)에는 복수의 관통 구멍이 마련되어 있다. 여기서는, 이들 관통 구멍은 도전층(20b) 중, 유전체층(50)을 사이에 두고 제1 주면 S1과 마주한 부분이며, 제1 오목부 R1 사이의 영역과 제2 오목부 R2의 교차부에 대응한 위치에 Y 방향으로 하나 걸러 배열되도록 마련되어 있다. 도전층(20b)에는 다른 위치에 관통 구멍을 마련해도 된다. 또한 도전층(20b)에는 관통 구멍을 하나만 마련해도 된다.
유전체층(50)은 도전 기판 CS와 도전층(20b) 사이에 개재되어 있다. 유전체층(50)은 도전 기판 CS의 표면에 대하여 컨포멀한 층이다. 유전체층(50)은 도전 기판 CS와 도전층(20b)을 서로로부터 전기적으로 절연되어 있다.
유전체층(50)은, 예를 들어 유기 유전체 또는 무기 유전체를 포함한다. 유기 유전체로서는, 예를 들어 폴리이미드를 사용할 수 있다. 무기 유전체로서는 강유전체도 이용할 수 있지만, 예를 들어 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 티타늄 산화물 및 탄탈 산화물 등의 상유전체(常誘電體)가 바람직하다. 이들 상유전체는, 온도에 따른 유전율의 변화가 작다. 그 때문에, 상유전체를 유전체층(50)에 사용하면 콘덴서(1)의 내열성을 높일 수 있다.
유전체층(50)의 두께는 0.005㎛ 내지 0.5㎛의 범위 내에 있는 것이 바람직하고, 0.01㎛ 내지 0.1㎛의 범위 내에 있는 것이 보다 바람직하다. 유전체층(50)이 얇으면, 유전체층(50)에 불연속부를 생기게 하여 도전 기판 CS와 도전층(20b)이 단락될 가능성이 있다. 또한 유전체층(50)을 얇게 하면, 설령 단락되어 있지 않더라도 내압이 낮아져, 전압을 인가하였을 때 단락될 가능성이 높아진다. 유전체층(50)을 두껍게 하면, 내압은 높아지지만 전기 용량이 작아진다.
유전체층(50)에는 복수의 관통 구멍이 마련되어 있다. 유전체층(50)의 관통 구멍은 도전층(20b)의 관통 구멍과 이어져 있다.
이 콘덴서(1)는, 도 4 내지 도 10에 도시하는 절연층(60a)과, 도 3 내지 도 6 및 도 8 내지 도 10에 도시하는 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)과, 도 4 내지 도 10에 도시하는 절연층(60b)과, 도 1 내지 도 3, 도 9 및 도 10에 도시하는 제1 외부 전극(70c) 및 제2 외부 전극(70d)을 추가로 포함하고 있다.
절연층(60a)은 도전층(20b)의 일부와 유전체층(50)의 일부를 사이에 두고 제1 주면 S1과 마주하고 있다. 구체적으로는, 절연층(60a)은 도전층(20b)의 제5 부분 P5 및 제7 부분 P7을 덮고 있다.
절연층(60a)은 제1 절연층(60a1)과 제2 절연층(60a2)을 포함하고 있다.
제1 절연층(60a1)은 도전층(20b)의 제5 부분 P5 및 제7 부분 P7을 덮고 있다. 제1 절연층(60a1)은, 도전층(20b)에 마련된 관통 구멍의 측벽과, 유전체층(50)에 마련된 관통 구멍의 측벽도 추가로 덮고 있다. 제1 절연층(60a1)은, 예를 들어 실리콘 질화물 및 실리콘 산화물 등의 무기 절연체를 포함한다
제2 절연층(60a2)은 제1 절연층(60a1)을 덮고 있다. 제2 절연층(60a2)은, 예를 들어 폴리이미드 및 노볼락 수지 등의 유기 절연체를 포함한다.
절연층(60a)은 다층 구조를 갖고 있어도 되고 단층 구조를 갖고 있어도 된다.
절연층(60a)에는 복수의 관통 구멍이 마련되어 있다. 이들 관통 구멍의 일부는, 도전층(20b)에 마련된 관통 구멍을 통하여 유전체층(50)에 마련된 관통 구멍과 이어져 있으며, 그것들과 함께 제2 콘택트 홀을 형성하고 있다. 절연층(60a)에 마련된 관통 구멍 중 나머지는, Y 방향으로 인접한 제2 콘택트 홀의 중간 위치에 마련되어 있으며, 제1 콘택트 홀을 형성하고 있다.
제1 빗형 전극(70a)은 절연층(60a) 상에 마련되어 있다. 제1 빗형 전극(70a)은 내부 전극이다. 제1 빗형 전극(70a)은, X 방향으로 각각이 연장되고 Y 방향으로 배열된 빗살부를 갖고 있다. 제1 빗형 전극(70a)은 제1 콘택트 홀을 메우고 있다. 제1 빗형 전극(70a)은 도전층(20b)에 전기적으로 접속되어 있다.
제2 빗형 전극(70b)은 절연층(60a) 상에 마련되어 있다. 제2 빗형 전극(70b)은 내부 전극이다. 제2 빗형 전극(70b)은, X 방향으로 각각이 연장되고 Y 방향으로 배열된 빗살부를 갖고 있다. 제2 빗형 전극(70b)의 빗살부와 제1 빗형 전극(70a)의 빗살부는 Y 방향으로 교대로 배열되어 있다. 제2 빗형 전극(70b)은 제2 콘택트 홀을 메우고 있다. 제2 빗형 전극(70b)은 도전층(20a)에 전기적으로 접속되어 있다.
제1 빗형 전극(70a) 및 제2 빗형 전극(70b)은 단층 구조를 갖고 있어도 되고 다층 구조를 갖고 있어도 된다. 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)을 구성하고 있는 각 층은, 예를 들어 구리, 티타늄, 니켈 및 니켈 합금 등의 금속을 포함한다.
절연층(60b)은 도전층(20b)의 일부와 유전체층(50)의 일부와 제1 빗형 전극(70a)과 제2 빗형 전극(70b)을 사이에 두고 제1 주면 S1과 마주하고 있다. 또한 절연층(60b)은 도전층(20b)의 다른 일부와 유전체층(50)의 다른 일부를 사이에 두고 제2 주면 S2 및 단부면 S3과 마주하고 있다.
절연층(60b)은 단층 구조를 갖고 있어도 되고 다층 구조를 갖고 있어도 된다. 절연층(60b)을 구성하는 층은, 예를 들어 실리콘 질화물 등의 무기 절연체, 또는 폴리이미드 등의 유기 절연체를 포함한다.
절연층(60b)에는, 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)의 위치에 복수의 관통 구멍이 마련되어 있다. 이들 관통 구멍 중, 제1 빗형 전극(70a)의 위치에 마련된 것은 제3 콘택트 홀이다. 한편, 이들 관통 구멍 중, 제2 빗형 전극(70b)의 위치에 마련된 것은 제4 콘택트 홀이다.
제1 외부 전극(70c)은 절연층(60b) 상에 마련되어 있다. 제1 외부 전극(70c)은 제1 빗형 전극(70a)을 통하여 도전층(20b)에 전기적으로 접속되어 있다.
제1 외부 전극(70c)은 제1 본딩 패드(70c1)와 제2 본딩 패드(70c2)와 제1 전극부(70c3)를 포함하고 있다.
제1 본딩 패드(70c1)는 유전체층(50)의 일부와 도전층(20b)의 일부와 절연층(60a)의 일부와 제1 빗형 전극(70a)의 일부와 절연층(60b)의 일부를 사이에 두고 제1 주면 S1과 마주하고 있다. 제1 본딩 패드(70c1)는 제1 홈 G1의 일 단부와 인접해 있다.
제1 본딩 패드(70c1)는 제3 콘택트 홀을 메우고 있다. 제1 본딩 패드(70c1)는 제1 빗형 전극(70a)에 전기적으로 접속되어 있다. 또한 제1 본딩 패드(70c1)는 제1 전극부(70c3)의 일 단부에 접속되어 있다.
제2 본딩 패드(70c2)는 유전체층(50)의 다른 일부와 도전층(20b)의 다른 일부와 절연층(60a)의 다른 일부와 절연층(60b)의 다른 일부를 사이에 두고 제2 주면 S2와 마주하고 있다. 제2 본딩 패드(70c2)는 제1 홈 G1의 타 단부와 인접해 있다. 제2 본딩 패드(70c2)는 제1 전극부(70c3)의 타 단부에 접속되어 있다.
제1 전극부(70c3)는 유전체층(50)의 또 다른 일부와 도전층(20b)의 또 다른 일부와 절연층(60b)의 또 다른 일부를 사이에 두고 단부면 S3과 마주하고 있다. 제1 전극부(70c3)는, 제1 홈 G1의 벽면을 따른 형상을 갖고 있다.
제2 외부 전극(70d)은 절연층(60b) 상에 마련되어 있다. 제2 외부 전극(70d)은 제2 빗형 전극(70b)을 통하여 도전 기판 CS에 전기적으로 접속되어 있다.
제2 외부 전극(70d)은 제3 본딩 패드(70d1)와 제4 본딩 패드(70d2)와 제2 전극부(70d3)를 포함하고 있다.
제3 본딩 패드(70d1)는 유전체층(50)의 일부와 도전층(20b)의 일부와 절연층(60a)의 일부와 제2 빗형 전극(70b)의 일부와 절연층(60b)의 일부를 사이에 두고 제1 주면 S1과 마주하고 있다. 제3 본딩 패드(70d1)는 제2 홈 G2의 일 단부와 인접해 있다.
제3 본딩 패드(70d1)는 제4 콘택트 홀을 메우고 있다. 제3 본딩 패드(70d1)는 제2 빗형 전극(70b)에 전기적으로 접속되어 있다. 또한 제3 본딩 패드(70d1)는 제2 전극부(70d3)의 일 단부에 접속되어 있다.
제4 본딩 패드(70d2)는 유전체층(50)의 다른 일부와 도전층(20b)의 다른 일부와 절연층(60a)의 다른 일부와 절연층(60b)의 다른 일부를 사이에 두고 제2 주면 S2와 마주하고 있다. 제4 본딩 패드(70d2)는 제2 홈 G2의 타 단부와 인접해 있다. 제4 본딩 패드(70d2)는 제2 전극부(70d3)의 타 단부에 접속되어 있다.
제2 전극부(70d3)는 유전체층(50)의 또 다른 일부와 도전층(20b)의 또 다른 일부와 절연층(60b)의 또 다른 일부를 사이에 두고 단부면 S3과 마주하고 있다. 제2 전극부(70d3)는, 제2 홈 G2의 벽면을 따른 형상을 갖고 있다.
제1 본딩 패드(70c1)에 대한 제3 본딩 패드(70d1)의 상대적인 위치는, 제2 본딩 패드(70c2)에 대한 제4 본딩 패드(70d2)의 상대적인 위치와 동등하다. 여기서는 일례로서, Z 방향에 수직인 평면에 대한 제2 본딩 패드(70c2)의 정사영은, 이 평면에 대한 제1 본딩 패드(70c1)의 정사영과 중첩되어 있고, 상술한 평면에 대한 제4 본딩 패드(70d2)의 정사영은, 이 평면에 대한 제3 본딩 패드(70d1)의 정사영과 중첩되어 있는 것으로 한다.
제1 외부 전극(70c) 및 제2 외부 전극(70d)은 단층 구조를 갖고 있어도 되고 다층 구조를 갖고 있어도 된다. 제1 외부 전극(70c) 및 제2 외부 전극(70d)을 구성하고 있는 각 층은, 예를 들어 몰리브덴, 알루미늄, 금, 텅스텐, 백금, 구리, 니켈, 및 그것들 중 1 이상을 포함한 합금 등의 금속을 포함한다.
제1 외부 전극(70c) 및 제2 외부 전극(70d)의 두께는 0.1㎛ 내지 1000㎛의 범위 내에 있는 것이 바람직하고, 1㎛ 내지 500㎛의 범위 내에 있는 것이 보다 바람직하다.
이 콘덴서(1)는, 예를 들어 이하의 방법에 의하여 제조한다. 이하, 도 11 내지 도 17을 참조하면서 콘덴서(1)의 제조 방법의 일례를 설명한다.
이 방법에서는 우선, 도 11에 도시하는 기판(10)을 준비한다. 여기서는 일례로서, 기판(10)은 단결정 실리콘 웨이퍼인 것으로 한다. 단결정 실리콘 웨이퍼의 면 방위는 딱히 불문이지만, 본 예에서는 일 주면이 (100)면인 실리콘 웨이퍼를 이용한다. 기판(10)으로서는 일 주면이 (110)면인 실리콘 웨이퍼를 이용할 수도 있다.
다음으로, MacEtch(Metal-Assisted Chemical Etching)에 의하여 기판(10)에 관통 구멍을 형성한다.
즉, 우선, 도 11 및 도 12에 도시한 바와 같이 기판(10) 상에, 제1 귀금속을 각각이 포함한 제1 촉매층(80a) 및 제2 촉매층(80b)을 형성한다. 제1 촉매층(80a) 및 제2 촉매층(80b)은 각각, 기판(10)의 한쪽 주면(이하, 제1 면이라 함) 및 다른 쪽 주면(이하, 제2 면이라 함)을 부분적으로 덮도록 형성한다.
구체적으로는 우선, 기판(10)의 제1 면 상에 제1 마스크층(90a)을 형성한다.
제1 마스크층(90a)은, 제1 오목부 R1에 대응한 위치에서 개구되어 있다. 제1 마스크층(90a)은, 제1 면 중 제1 마스크층(90a)에 의하여 덮인 부분이 후술하는 귀금속과 접촉하는 것을 방지한다.
제1 마스크층(90a)의 재료로서는, 예를 들어 폴리이미드, 불소 수지, 페놀 수지, 아크릴 수지 및 노볼락 수지 등의 유기 재료나, 산화실리콘 및 질화실리콘 등의 무기 재료를 들 수 있다.
제1 마스크층(90a)은, 예를 들어 기존의 반도체 프로세스에 의하여 형성할 수 있다. 유기 재료를 포함하는 제1 마스크층(90a)은, 예를 들어 포토리소그래피에 의하여 형성할 수 있다. 무기 재료를 포함하는 제1 마스크층(90a)은, 예를 들어 기상 퇴적법에 의한 무기 재료층의 성막과, 포토리소그래피에 의한 마스크의 형성과, 에칭에 의한 무기 재료층의 패터닝에 의하여 성형할 수 있다. 혹은 무기 재료를 포함하는 제1 마스크층(90a)은, 기판(10)의 표면 영역의 산화 또는 질화와, 포토리소그래피에 의한 마스크 형성과, 에칭에 의한 산화물 또는 질화물층의 패터닝에 의하여 형성할 수 있다. 제1 마스크층(90a)은 생략 가능하다.
다음으로, 제1 면 중 제1 마스크층(90a)에 의하여 덮이지 않은 영역 상에 제1 촉매층(80a)을 형성한다. 제1 촉매층(80a)은, 예를 들어 귀금속을 포함한 불연속층이다. 여기서는 일례로서, 제1 촉매층(80a)은, 귀금속을 포함한 제1 촉매 입자(81a)를 포함하는 입상층인 것으로 한다.
귀금속은, 예를 들어 금, 은, 백금, 로듐, 팔라듐 및 루테늄 중 1 이상이다. 제1 촉매층(80a) 및 제1 촉매 입자(81a)는 티타늄 등의, 귀금속 이외의 금속을 추가로 포함하고 있어도 된다.
제1 촉매층(80a)은, 예를 들어 전해 도금, 환원 도금, 또는 치환 도금에 의하여 형성할 수 있다. 제1 촉매층(80a)은, 귀금속 입자를 포함하는 분산액의 도포, 또는 증착 및 스퍼터링 등의 기상 퇴적법을 이용하여 형성해도 된다. 이들 수법 중에서도 치환 도금은, 제1 면 중 제1 마스크층(90a)에 의하여 덮이지 않은 영역에 귀금속을 직접적이고도 균일하게 석출시킬 수 있기 때문에 특히 바람직하다.
다음으로, 도 12에 도시한 바와 같이 제2 면 상에 제2 마스크층(90b)을 형성한다.
제2 마스크층(90b)은 제2 오목부 R2에 대응한 위치에서 개구되어 있다. 제2 마스크층(90b)은, 제2 면 중 제2 마스크층(90b)에 의하여 덮인 부분이 귀금속과 접촉하는 것을 방지한다.
제2 마스크층(90b)의 재료로서는, 예를 들어 제1 마스크층(90a)에 대하여 예시한 것을 사용할 수 있다. 제2 마스크층(90b)은, 예를 들어 제1 마스크층(90a)에 대하여 상술한 것과 마찬가지의 방법에 의하여 형성할 수 있다.
다음으로, 제2 면 중 제2 마스크층(90b)에 의하여 덮이지 않은 영역 상에 제2 촉매층(80b)을 형성한다. 제2 촉매층(80b)은, 예를 들어 귀금속을 포함한 불연속층이다. 여기서는 일례로서, 제2 촉매층(80b)은, 귀금속을 포함한 제2 촉매 입자(81b)를 포함하는 입상층인 것으로 한다.
제2 촉매층(80b) 및 제2 촉매 입자(81b)의 재료로는, 예를 들어 제1 촉매층(80a) 및 제1 촉매 입자(81a)에 대하여 예시한 것을 사용할 수 있다. 제2 촉매층(80b)은, 예를 들어 제1 촉매층(80a)에 대하여 상술한 것과 마찬가지의 방법에 의하여 형성할 수 있다.
또한 제1 면 상에 제1 마스크층(90a)을 형성한 후, 제2 면 상에 제2 마스크층(90b)을 형성하고, 계속해서 제1 촉매층(80a)을 형성하고, 그 후 제2 촉매층(80b)을 형성해도 된다. 혹은 제1 면 상에 제1 마스크층(90a)을 형성한 후, 제2 면 상에 제2 마스크층(90b)을 형성하고, 그 후 기판을 도금액에 침지시켜 제1 촉매층(80a)과 제2 촉매층(80b)을 동시에 형성해도 된다.
다음으로, 귀금속의 촉매로서의 작용에 기초하여 기판(10)을 에칭하여, 도 8에 도시하는 관통 구멍에 상당하는 구멍을 기판(10)에 형성한다.
구체적으로는, 도 13 및 도 14에 도시한 바와 같이 기판(10)을 에칭제(100)로 에칭한다. 예를 들어 기판(10)을 액상의 에칭제(100)에 침지시켜 에칭제(100)를 기판(10)과 접촉시킨다.
에칭제(100)는 산화제와 불화수소를 포함하고 있다.
에칭제(100)에 있어서의 불화수소의 농도는 1㏖/L 내지 20㏖/L의 범위 내에 있는 것이 바람직하고, 5㏖/L 내지 10㏖/L의 범위 내에 있는 것이 보다 바람직하고, 3㏖/L 내지 7㏖/L의 범위 내에 있는 것이 더욱 바람직하다. 불화수소 농도가 낮은 경우, 높은 에칭 레이트를 달성하는 것이 어렵다. 불화수소 농도가 높은 경우, 과잉된 사이드 에칭을 생기게 할 가능성이 있다.
산화제는, 예를 들어 과산화수소, 질산, AgNO3, KAuCl4, HAuCl4, K2PtCl6, H2PtCl6, Fe(NO3)3, Ni(NO3)2, Mg(NO3)2, Na2S2O8, K2S2O8, KMnO4 및 K2Cr2O7로부터 선택할 수 있다. 유해한 부생성물이 발생하지 않고 반도체 소자의 오염도 생기지 않는 점에서 산화제로서는 과산화수소가 바람직하다.
에칭제(100)에 있어서의 산화제의 농도는 0.2㏖/L 내지 8㏖/L의 범위 내에 있는 것이 바람직하고, 2㏖/L 내지 4㏖/L의 범위 내에 있는 것이 보다 바람직하고, 3㏖/L 내지 4㏖/L의 범위 내에 있는 것이 더욱 바람직하다.
에칭제(100)는 완충제를 추가로 포함하고 있어도 된다. 완충제는, 예를 들어 불화암모늄 및 암모니아 중 적어도 한쪽을 포함하고 있다. 일례에 따르면, 완충제는 불화암모늄이다. 다른 예에 따르면, 완충제는 불화암모늄과 암모니아의 혼합물이다.
에칭제(100)는 물 등의 다른 성분을 추가로 포함하고 있어도 된다.
이와 같은 에칭제(100)를 사용한 경우, 기판(10) 중 제1 촉매 입자(81a) 또는 제2 촉매 입자(81b)와 근접해 있는 영역에 있어서만 기판(10)의 재료, 여기서는 실리콘이 산화된다. 그리고 이것에 의하여 생긴 산화물은 불화수소산에 의하여 용해 제거된다. 그 때문에, 제1 촉매 입자(81a) 또는 제2 촉매 입자(81b)와 근접해 있는 부분만이 선택적으로 에칭된다.
제1 촉매 입자(81a)는 에칭의 진행과 함께 제2 면을 향하여 이동하여, 그곳에서 상기와 마찬가지의 에칭이 행해진다. 그 결과, 도 13에 도시한 바와 같이 제1 촉매층(80a)의 위치에서는, 제1 면으로부터 제2 면을 향하여, 제1 면에 대하여 수직인 방향으로 에칭이 진행된다.
한편, 제2 촉매 입자(81b)는 에칭의 진행과 함께 제1 면을 향하여 이동하여, 그곳에서 상기와 마찬가지의 에칭이 행해진다. 그 결과, 도 14에 도시한 바와 같이 제2 촉매층(80b)의 위치에서는, 제2 면으로부터 제1 면을 향하여, 제2 면에 대하여 수직인 방향으로 에칭이 진행된다.
이와 같이 하여, 도 15 및 도 16에 도시한 바와 같이 제1 오목부 R1에 상당하는 오목부를 제1 면에 형성함과 함께 제2 오목부 R2에 상당하는 오목부를 제2 면에 형성한다. 이들 오목부의 깊이의 합이 기판(10)의 두께 이상이면 이들 오목부는, 그것들이 교차한 위치에서 서로 이어진다. 이와 같이 하여 상기 교차부에 관통 구멍을 형성한다.
또한 이들 오목부를 형성하는 것과 동시에, 제1 홈 G1 및 제2 홈 G2에 대응한 위치에도 제1 면 및 제2 면에 오목부를 형성한다. 이것에 의하여, 기판(10)의 제1 홈 G1 및 제2 홈 G2에 대응한 위치에 관통 구멍을 형성한다.
여기서는, 이들 관통 구멍의 각각은, 그 길이 방향에 수직인 단면의 형상이 원형이다. 이 단면 형상은 직사각형 등의 다른 형상이어도 된다.
그 후, 제1 마스크층(90a) 및 제2 마스크층(90b), 그리고 제1 촉매층(80a) 및 제2 촉매층(80b)을 기판(10)으로부터 제거한다. 제1 마스크층(90a) 및 제2 마스크층(90b), 그리고 제1 촉매층(80a) 및 제2 촉매층(80b)의 1 이상은 기판(10)으로부터 제거하지 않아도 된다.
다음으로, 기판(10) 상에, 도 3 내지 도 10에 도시하는 도전층(20a)을 형성하여, 도전 기판 CS를 얻는다. 폴리실리콘을 포함하는 도전층(20a)은, 예를 들어LPCVD(low pressure chemical vapor deposition)에 의하여 형성할 수 있다. 금속을 포함하는 도전층(20a)은, 예를 들어 전해 도금, 환원 도금, 또는 치환 도금에 의하여 형성할 수 있다.
도금액은, 피도금 금속의 염을 포함한 액체이다. 도금액으로서는, 황산구리5수화물과 황산을 포함한 황산구리 도금액, 피로인산구리와 피로인산칼륨을 포함한 피로인산구리 도금액, 및 술팜산니켈과 붕소를 포함한 술팜산니켈 도금액 등의 일반적인 도금액을 사용할 수 있다.
도전층(20a)은, 피도금 금속의 염과 계면 활성제와 초임계 또는 아임계 상태의 이산화탄소를 포함한 도금액을 이용한 도금법에 의하여 형성하는 것이 바람직하다. 이 도금법에서는, 계면 활성제는, 초임계 이산화탄소를 포함하는 입자와, 피도금 금속의 염을 포함한 용액을 포함하는 연속상 사이에 개재시킨다. 즉, 도금액 속에서 계면 활성제에 미셀을 형성시키고, 초임계 이산화탄소는 이들 미셀에 도입시킨다.
통상의 도금법에서는, 오목부의 저부 근방에 대한 피도금 금속의 공급이 불충분해지는 경우가 있다. 이는, 오목부의 깊이 D와 폭 또는 직경 W의 비 D/W가 큰 경우에 특히 현저하다.
초임계 이산화탄소를 도입한 미셀은 좁은 간극에도 용이하게 들어갈 수 있다. 그리고 이들 미셀의 이동에 수반하여, 피도금 금속의 염을 포함한 용액도 이동한다. 그 때문에, 피도금 금속의 염과 계면 활성제와 초임계 또는 아임계 상태의 이산화탄소를 포함한 도금액을 이용한 도금법에 의하면, 두께가 균일한 도전층(20a)을 용이하게 형성할 수 있다.
다음으로, 도전층(20a) 상에 유전체층(50)을 형성한다. 유전체층(50)은, 예를 들어 CVD(chemical vapor deposition)에 의하여 형성할 수 있다. 혹은 유전체층(50)은, 도전층(20a)의 표면을 산화, 질화, 또는 산질화함으로써 형성할 수 있다.
이어서, 유전체층(50) 상에 도전층(20b)을 형성한다. 도전층(20b)은, 예를 들어 도전층(20a)에 대하여 상술한 것과 마찬가지의 방법에 의하여 형성할 수 있다. 도전층(20b)도, 피도금 금속의 염과 계면 활성제와 초임계 또는 아임계 상태의 이산화탄소를 포함한 도금액을 이용한 도금법에 의하여 형성하는 것이 바람직하다.
다음으로, 도전층(20b)과 유전체층(50)을 포함하는 적층체에 복수의 관통 구멍을 형성한다. 여기서는, 이들 관통 구멍은 상기 적층체 중, 제1 주면 S1 상의 부분이며, 제1 오목부 R1 사이의 영역과 제2 오목부 R2의 교차부에 대응한 위치에 Y 방향으로 하나 걸러 배열되도록 형성한다. 이들 관통 구멍은, 예를 들어 포토리소그래피에 의한 마스크의 형성과, 에칭에 의한 패터닝에 의하여 성형할 수 있다.
이어서, 도전층(20b)의 제5 부분 P5 및 제7 부분 P7 상에 제1 절연층(60a1)을 형성한다. 제1 절연층(60a1)은, 예를 들어 CVD에 의하여 형성할 수 있다.
그 후, 제1 절연층(60a1) 상에 제2 절연층(60a2)을 형성한다. 제2 절연층(60a2)에는, 상기 적층체에 마련한 관통 구멍의 위치에 관통 구멍을 마련한다. 제2 절연층(60a2)의 재료로서 감광성 수지를 사용한 경우, 포토리소그래피를 이용하여, 관통 구멍을 갖는 제2 절연층(60a2)을 얻을 수 있다.
다음으로, 제2 절연층(60a2)을 에칭 마스크로서 이용하여 제1 절연층(60a1)을 에칭한다. 이것에 의하여 제1 절연층(60a1) 중, 도전층(20a)을 피복하고 있는 부분을 제거한다.
이어서, 제1 금속층(71) 및 제2 금속층(72)을 이 순으로 적층하고, 이들을 패터닝하여 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)을 얻는다. 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)은, 예를 들어 스퍼터링이나 도금에 의한 성막과, 포토리소그래피의 조합에 의하여 형성할 수 있다.
그 후, 도전층(20b), 절연층(60a) 및 제2 금속층(72) 상에 절연층(60b)을 형성한다. 절연층(60b)에는, 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)에 대응한 위치에 관통 구멍을 마련한다. 절연층(60b)은, 예를 들어 절연층(60a)에 대하여 상술한 방법에 의하여 형성할 수 있다.
다음으로, 절연층 상에 제1 외부 전극(70c) 및 제2 외부 전극(70d)을 형성한다. 제1 외부 전극(70c) 및 제2 외부 전극(70d)은, 예를 들어 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)에 대하여 상술한 방법에 의하여 형성할 수 있다. 이상과 같이 하여 도 17에 도시하는 구조를 얻는다.
그 후, 이 구조를 A-A선을 따라 다이싱한다. 즉, 다이싱 라인이, 제1 홈 G1 및 제2 홈 G2에 대응하여 마련된 관통 구멍의 X 방향의 배열 및 Y 방향의 배열을 따르도록 다이싱을 행한다.
이 다이싱을 행하기 전의 구조에서는, 제1 외부 전극(70c) 및 제2 외부 전극(70d)은 A-A선의 위치에서 이어져 있지 않거나, A-A선의 위치에서 이어져 있기는 하지만 그 위치에서는 다른 위치보다도 얇은 것이 바람직하다. 이와 같이 하면, 다이싱에 수반하여 제1 외부 전극(70c) 및 제2 외부 전극(70d)에 원하지 않는 파손이 일어나는 것을 방지할 수 있다.
이상과 같이 하여, 도 1 내지 도 10에 도시하는 콘덴서(1)를 얻는다.
이 콘덴서(1)에서는, 유전체층(50)과 도전층(20b)을 포함한 적층 구조는 제1 주면 S1 상뿐 아니라 제2 주면 S2 상 및 관통 구멍 TH 내에도 마련되어 있다. 그 때문에 이 콘덴서(1)는 큰 전기 용량을 달성할 수 있다.
또한 이 콘덴서(1)에서는, 제1 오목부 R1 및 제2 오목부 R2는 트렌치이다. 상기 적층 구조는 트렌치의 측벽 및 저면 상에도 마련되어 있다. 그 때문에 이 콘덴서(1)는 특히 큰 전기 용량을 달성할 수 있다.
또한 이 콘덴서(1)에서는, 제1 오목부 R1 및 제2 오목부 R2는 서로 교차하고 있으며, 그것들의 깊이의 합은 도전 기판 CS의 두께 이상이다. 그 때문에, 제1 오목부 R1 및 제2 오목부 R2를 형성하면, 그것들이 교차하고 있는 위치에 관통 구멍 TH가 생긴다. 따라서 제1 오목부 R1 및 제2 오목부 R2를 형성하는 공정 외에 관통 구멍 TH를 별도 형성하는 공정을 행할 필요가 없다.
그리고 이 콘덴서(1)에서는, 상기 적층 구조 중, 제1 주면 S1 상에 위치한 부분과 제2 주면 S2 상에 위치한 부분의 전기적 접속을, 관통 구멍 TH를 이용하여 행하고 있다. 그 때문에 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)의 양쪽을 콘덴서(1)의 편측에 배치할 수 있다. 그와 같은 구성을 채용한 콘덴서(1)는 비교적 적은 공정 수로 제조하는 것이 가능하다.
또한 이 콘덴서(1)는, 이하에 설명한 바와 같이 설치 면적당 전기 용량을 용이하게 크게 하는 것을 가능하게 한다.
도 18은, 상기 콘덴서(1)를 포함한 콘덴서 모듈의 일례를 도시하는 단면도이다.
도 18에 도시하는 콘덴서 모듈(150)은 회로 기판(110)과 복수의 콘덴서(1)를 포함하고 있다.
회로 기판(110)은 절연 기판(111)과 도체 패턴(112)을 포함하고 있다. 회로 기판(110)은, 여기서는 도체 패턴(112)을 그 최표면에만 갖고 있다. 회로 기판(110)은 다층 기판이어도 된다.
복수의 콘덴서(1)의 각각은, 도 1 내지 도 10을 참조하면서 설명한 구조를 갖고 있다. 그것들 콘덴서(1)는 서로 적층되어 있으며, 그것들 중 서로 인접한 2개는, 제1 외부 전극(70c)이 서로 전기적으로 접속됨과 함께 제2 외부 전극(70d)이 서로 전기적으로 접속되어 있다. 여기서는 두 콘덴서(1)가, 한쪽 제1 본딩 패드(70c1) 및 제3 본딩 패드(70d1)가 각각 다른 쪽 제2 본딩 패드(70c2) 및 제4 본딩 패드(70d2)와 마주하도록 적층되어 있다. 또한 이 적층체에서는, 콘덴서(1)는, 제1 홈 G1이 그것들의 길이 방향으로 나열되어 하나의 홈을 형성하고, 제2 홈 G2가 그것들의 길이 방향으로 나열되어 하나의 홈을 형성하도록 적층되어 있다. 이들 콘덴서(1)는, 그것들 사이에 개재된 접착제층(130b)에 의하여 서로에 대하여 고정되어 있다.
이 적층체는, 한쪽 콘덴서(1)의 제2 본딩 패드(70c2) 및 제4 본딩 패드(70d2)가 각각 두 도체 패턴(112)과 마주하도록 회로 기판(110) 상에 적재되어 있다. 이 적층체는 회로 기판(110)에 의하여 지지되어 있다. 여기서는, 이 적층체는, 이것과 절연 기판(111) 사이에 개재된 접착제층(130a)에 의하여 회로 기판(110)에 고정되어 있다.
이 콘덴서 모듈(150)은 복수의 접합재(120)를 추가로 포함하고 있다. 이들 접합재(120)는, 예를 들어 땜납 등의 도전 재료를 포함한다.
접합재(120) 중 하나는 두 콘덴서(1)의 제1 전극부(70c3) 및 도체 패턴(112)과 접하도록 마련되어 있다. 이 접합재(120)는, 복수의 콘덴서(1)의 제1 홈 G1을 늘어세워 이루어지는 하나의 홈의 대략 전체 길이에 걸쳐 연장되어 있다. 또한 이 접합재(120)는, 서로 인접한 콘덴서(1)의 제1 본딩 패드(70c1) 및 제2 본딩 패드(70c2) 사이의 간극이나, 도체 패턴(112)과 제2 본딩 패드(70c2) 사이의 간극에 개재된 부분을 포함하고 있다. 일례에 따르면, 이 접합재(120)는 필렛을 형성하고 있다. 이 접합재(120)는, 적층된 콘덴서(1)의 제1 외부 전극(70c) 사이에서의 전기적 접속, 및 이들 제1 외부 전극(70c)과 도체 패턴(112)의 전기적 접속을 확실히 한다.
접합재(120) 중 다른 하나는 두 콘덴서(1)의 제2 전극부(70d3) 및 다른 도체 패턴(112)과 접하도록 마련되어 있다. 이 접합재(120)는, 복수의 콘덴서(1)의 제2 홈 G2를 늘어세워 이루어지는 하나의 홈의 대략 전체 길이에 걸쳐 연장되어 있다. 또한 이 접합재(120)는, 서로 인접한 콘덴서(1)의 제3 본딩 패드(70d1) 및 제4 본딩 패드(70d2) 사이의 간극이나, 도체 패턴(112)과 제4 본딩 패드(70d2) 사이의 간극에 개재된 부분을 포함하고 있다. 일례에 따르면, 이 접합재(120)는 필렛을 형성하고 있다. 이 접합재(120)는, 적층된 콘덴서(1)의 제2 외부 전극(70d) 사이에서의 전기적 접속, 및 이들 제2 외부 전극(70d)과 다른 도체 패턴(112)의 전기적 접속을 확실히 한다.
이 콘덴서 모듈(150)에서는, 콘덴서(1)는 그것들의 두께 방향으로 적층되어 있다. 따라서 이 구조를 채용한 경우, 설치 면적당 전기 용량을 크게 하는 것이 용이하다.
또한 이 콘덴서 모듈(150)이 포함하고 있는 콘덴서(1)에서는, 제1 외부 전극(70c) 및 제2 외부 전극(70d)은 각각, 단부면 S3과 마주한 제1 전극부(70c3) 및 제2 전극부(70d3)를 포함하고 있다. 그 때문에, 예를 들어 제1 외부 전극(70c)끼리의 전기적 접속, 제2 외부 전극(70d)끼리의 전기적 접속, 제1 외부 전극(70c)과 도체 패턴(112)의 전기적 접속, 및 제2 외부 전극(70d)과 도체 패턴(112)의 전기적 접속을, 접합재(120)를 형성함으로써 동시에 실현 가능하다. 따라서 이 관점에서도, 상기 구조를 채용하면 설치 면적당 전기 용량을 크게 하는 것이 용이하다.
또한 이 콘덴서 모듈(150)에서는, 콘덴서(1)는, 제1 홈 G1이 그것들의 길이 방향으로 나열되어 하나의 홈을 형성하고, 제2 홈 G2가 그것들의 길이 방향으로 나열되어 하나의 홈을 형성하도록 적층되어 있다. 그 때문에, 접합재(120)의 재료로서 땜납을 사용한 경우에는, 가열에 의하여 용융시킨 땜납을 모관 현상에 의하여 상기 홈의 거의 전체 길이로 퍼뜨릴 수 있다. 따라서 이 관점에서도, 상기 구조를 채용하면 설치 면적당 전기 용량을 크게 하는 것이 용이하다.
<제2 실시 형태>
도 19에, 제2 실시 형태에 따른 콘덴서의 일부를 도시한다.
제2 실시 형태에 따른 콘덴서는, 이하의 구성을 채용한 것 이외에는 제1 실시 형태에 따른 콘덴서(1)와 마찬가지이다. 또한 제2 실시 형태에 따른 콘덴서 모듈은, 콘덴서에 이하의 구성을 채용한 것 이외에는 제1 실시 형태에 따른 콘덴서 모듈(150)과 마찬가지이다.
즉, 제2 실시 형태에 따른 콘덴서에서는, 제1 오목부 R1의 측벽에 1 이상의 제1 구멍 H1이 마련되고 제2 오목부 R2의 측벽에 1 이상의 제2 구멍 H2가 마련되어 있다.
제1 구멍 H1의 각각은, 2 이상의 제1 오목부 R1 중, 서로 인접한 두 개 중 한쪽으로부터 연장되어 다른 쪽까지 도달하지 않는 막힌 구멍이어도 된다. 혹은 제1 구멍 H1의 각각은, 2 이상의 제1 오목부 R1 중, 서로 인접한 두 개 중 한쪽과 다른 쪽을 이은 관통 구멍이어도 된다. 혹은 제1 구멍 H1 중 1 이상은 막힌 구멍이고 제1 구멍 H1 중 나머지는 관통 구멍이어도 된다.
제2 구멍 H2의 각각은, 2 이상의 제2 오목부 R2 중, 서로 인접한 두 개 중 한쪽으로부터 연장되어 다른 쪽까지 도달하지 않는 막힌 구멍이어도 된다. 혹은 제2 구멍 H2의 각각은, 2 이상의 제2 오목부 R2 중, 서로 인접한 두 개 중 한쪽과 다른 쪽을 이은 관통 구멍이어도 된다. 혹은 제2 구멍 H2 중 1 이상은 막힌 구멍이고 제2 구멍 H2 중 나머지는 관통 구멍이어도 된다.
또한 이 콘덴서에서는, 유전체층(50)과 도전층(20b)을 포함한 적층 구조는, 제1 주면 S1 및 제2 주면 S2, 그리고 제1 오목부 R1 및 제2 오목부 R2의 측벽 및 저면 상뿐 아니라 제1 구멍 H1의 측벽 및 제2 구멍 H2의 측벽 상에도 마련되어 있다. 즉, 도전층(20b)은, 유전체층(50)을 사이에 두고 제1 주면 S1 및 제2 주면 S2, 그리고 제1 오목부 R1 및 제2 오목부 R2의 측벽 및 저면을 마주하고 있는 것에 더해 제1 구멍 H1의 측벽 및 제2 구멍 H2의 측벽과도 마주하고 있다.
제2 실시 형태에 따른 콘덴서는, 예를 들어 제1 실시 형태에 관한 콘덴서(1)의 제조에 있어서, 제1 구멍 H1 및 제2 구멍 H2를 형성하기 위한 공정을 행함으로써 얻을 수 있다. 제1 구멍 H1 및 제2 구멍 H2는, 예를 들어 이하의 방법에 의하여 형성할 수 있다.
즉, 우선, 도 15 및 도 16을 참조하면서 설명한 구조를 준비한다. 다음으로, 도 20에 도시한 바와 같이 기판(10) 상에, 제2 귀금속을 포함한 제2 촉매층을, 제1 오목부 R1의 측벽과 제2 오목부 R2의 측벽을 부분적으로 덮도록 형성한다.
또한 도 20에 있어서, 참조 부호 82a 및 82b는 촉매 입자를 나타내고 있다. 촉매 입자(82a 및 82b)의 재료로서는, 예를 들어 제1 촉매 입자(81a) 및 제2 촉매 입자(81b)에 대하여 예시한 것을 사용할 수 있다.
이어서, MacEtch에 의하여, 제1 구멍 H1 및 제2 구멍 H2에 상당하는 구멍을 형성한다. 즉, 귀금속의 촉매로서의 작용에 기초하여 기판(10)을 에칭하여, 제1 구멍 H1 및 제2 구멍 H2에 상당하는 구멍을 형성한다.
그 후, 제1 실시 형태에 있어서 설명한 것과 마찬가지의 방법에 의하여 도전층(20a), 유전체층(50), 도전층(20b) 등을 형성한다. 이와 같이 하여 제2 실시 형태에 따른 콘덴서를 얻는다.
이 콘덴서에서는, 제1 오목부 R1의 측벽에 제1 구멍 H1이 마련되고 제2 오목부 R2의 측벽에 제2 구멍 H2가 마련되어 있다. 따라서 이 콘덴서의 도전 기판 CS는, 제1 오목부 R1 및 제2 오목부 R2의 측벽에 구멍이 마련되어 있지 않은 기판보다도 큰 표면적을 갖고 있다.
그리고 이 콘덴서에서는, 유전체층(50)과 도전층(20b)의 적층 구조는, 제1 주면 S1 및 제2 주면 S2, 그리고 제1 오목부 R1 및 제2 오목부 R2의 측벽 및 저면 상뿐 아니라 제1 구멍 H1 및 제2 구멍 H2의 측벽 상에도 마련되어 있다. 따라서 이 콘덴서는, 제1 오목부 R1 및 제2 오목부 R2의 측벽에 구멍이 마련되어 있지 않은 콘덴서(1)보다도 큰 전기 용량을 달성할 수 있다.
제2 실시 형태에 따른 콘덴서 및 콘덴서 모듈은 각각, 제1 실시 형태에 따른 콘덴서(1) 및 콘덴서 모듈(150)과 마찬가지의 효과를 발휘한다. 그리고 제2 실시 형태에 따른 콘덴서 및 콘덴서 모듈은, 제1 실시 형태에 따른 콘덴서(1) 및 콘덴서 모듈(150)과 비교하여 보다 큰 전기 용량을 달성할 수 있다.
제1 구멍 H1의 평균 직경은 0.3㎛ 이상인 것이 바람직하다. 제1 구멍 H1의 직경을 작게 하면 보다 많은 제1 구멍 H1을 배치할 수 있으며, 그 때문에 보다 큰 전기 용량을 달성할 수 있다. 단, 제1 구멍 H1의 직경을 지나치게 작게 하면, 제1 구멍 H1 내에 유전체층(50)과 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
제1 오목부 R1의 측벽의 면적에 차지하는 제1 구멍 H1의 개구부의 합계 면적의 비율(이하, 개구율이라 함)은 30% 내지 90%의 범위 내에 있는 것이 바람직하고, 50% 내지 90%의 범위 내에 있는 것이 바람직하다. 또한 제1 오목부 R1의 측벽에 마련된 제1 구멍 H1의 수와, 그 측벽의 면적의 비(이하, 구멍 밀도라 함)는, 0.4개/㎛2 내지 20개/㎛2의 범위 내에 있는 것이 바람직하고, 2개/㎛2 내지 8개/㎛2의 범위 내에 있는 것이 보다 바람직하다.
개구율 및 구멍 밀도를 크게 하면 보다 큰 전기 용량을 달성할 수 있다. 단, 개구율 및 구멍 밀도를 과잉되게 크게 하면, 제1 구멍 H1 내에 유전체층(50)과 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
인접한 제1 오목부 R1 사이의 거리는 0.1㎛ 이상인 것이 바람직하고, 2㎛ 이상인 것이 보다 바람직하다. 이 거리를 크게 하면 보다 큰 전기 용량을 달성할 수 있다. 단, 이 거리에 대한 전기 용량의 증가율은 거리의 증대에 수반하여 점차 작아지기 때문에, 상기 거리를 과도하게 크게 하는 것은 효과적이지 않다. 또한 이 거리를 크게 한 경우, 제1 구멍 H1 내에 유전체층(50)과 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
제2 구멍 H2의 평균 직경은 0.3㎛ 이상인 것이 바람직하다. 제2 구멍 H2의 직경을 작게 하면 보다 많은 제2 구멍 H2를 배치할 수 있으며, 그 때문에 보다 큰 전기 용량을 달성할 수 있다. 단, 제2 구멍 H2의 직경을 지나치게 작게 하면, 제2 구멍 H2 내에 유전체층(50)과 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
제2 오목부 R2의 측벽의 면적에 차지하는 제2 구멍 H2의 개구부의 합계 면적의 비율(이하, 개구율이라 함)은 30% 내지 90%의 범위 내에 있는 것이 바람직하고, 50% 내지 90%의 범위 내에 있는 것이 바람직하다. 또한 제2 오목부 R2의 측벽에 마련된 제2 구멍 H2의 수와, 그 측벽의 면적의 비(이하, 구멍 밀도라 함)는, 0.4개/㎛2 내지 20개/㎛2의 범위 내에 있는 것이 바람직하고, 2개/㎛2 내지 8개/㎛2의 범위 내에 있는 것이 보다 바람직하다.
개구율 및 구멍 밀도를 크게 하면, 보다 큰 전기 용량을 달성할 수 있다. 단, 개구율 및 구멍 밀도를 과잉되게 크게 하면, 제2 구멍 H2 내에 유전체층(50)과 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
서로 인접한 제2 오목부 R2 사이의 거리는 0.1㎛ 이상인 것이 바람직하고, 2㎛ 이상인 것이 보다 바람직하다. 이 거리를 크게 하면 보다 큰 전기 용량을 달성할 수 있다. 단, 이 거리에 대한 전기 용량의 증가율은 거리의 증대에 수반하여 점차 작아지기 때문에, 상기 거리를 과도하게 크게 하는 것은 효과적이지 않다. 또한 이 거리를 크게 한 경우, 제2 구멍 H2 내에 유전체층(50)과 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
또한 본 발명은 상기 실시 형태 그대로에 한정되는 것은 아니며, 실시 단계에서는 그 요지를 일탈하지 않는 범위에서 구성 요소를 변형하여 구현화할 수 있다. 또한 상기 실시 형태에 개시되어 있는 복수의 구성 요소의 적절한 조합에 의하여 다양한 발명을 형성할 수 있다. 예를 들어 실시 형태에 나타나는 전체 구성 요소로부터 몇몇 구성 요소를 삭제해도 된다. 또한, 상이한 실시 형태에 걸치는 구성 요소를 적절히 조합해도 된다.
예를 들어 상기 실시 형태에서는 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)을 도전 기판 CS의 한쪽 면과 마주하도록 배치하였지만, 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)은 도전 기판 CS를 사이에 두고 마주하도록 배치해도 된다.
상기 실시 형태에서는 내부 전극으로서 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)을 마련하였지만, 내부 전극은 다른 형상을 갖고 있어도 된다. 또한 제1 빗형 전극(70a) 및 제2 빗형 전극(70b)을 생략하고 제1 외부 전극(70c) 및 제2 외부 전극(70d)을 각각 도전층(20b) 및 도전 기판 CS에 접속해도 된다.
제1 본딩 패드(70c1), 제2 본딩 패드(70c2), 제3 본딩 패드(70d1) 및 제4 본딩 패드(70d2)는 생략해도 된다. 혹은 제1 전극부(70c3) 및 제2 전극부(70d3)는 생략해도 된다.
제1 오목부 R1 및 제2 오목부 R2는, 관통 구멍 TH가 형성되지 않는 깊이로 형성해도 된다. 또한 제1 오목부 R1 및 제2 오목부 R2 중 한쪽을 생략해도 된다.
또한 상기 실시 형태에서는 MacEtch를 이용하여 제1 오목부 R1 및 제2 오목부 R2를 형성하였지만, 제1 오목부 R1 및 제2 오목부 R2는 반응성 이온에칭(RIE)을 이용하여 형성해도 된다.

Claims (20)

  1. 제1 주면과, 제2 주면과, 상기 제1 주면의 에지로부터 상기 제2 주면의 에지까지 연장된 단부면을 갖고, 상기 제1 주면에 1 이상의 오목부가 마련된 도전 기판과,
    상기 제1 주면과 상기 1 이상의 오목부의 측벽 및 저면을 덮은 도전층과,
    상기 도전 기판과 상기 도전층 사이에 개재된 유전체층과,
    상기 단부면과 마주한 제1 전극부를 포함하고, 상기 도전층에 전기적으로 접속된 제1 외부 전극과,
    상기 단부면과 마주한 제2 전극부를 포함하고, 상기 도전 기판에 전기적으로 접속된 제2 외부 전극
    을 구비한 콘덴서.
  2. 제1항에 있어서,
    상기 단부면에는, 상기 제1 주면의 에지로부터 상기 제2 주면의 에지까지 각각이 연장된 제1 및 제2 홈이 마련되고, 상기 제1 및 제2 전극부는 각각 상기 제1 및 제2 홈 내에 배치된 콘덴서.
  3. 제2항에 있어서,
    상기 제1 및 제2 전극부는 각각, 상기 제1 및 제2 홈의 벽면을 따른 형상을 갖고 있는 콘덴서.
  4. 제1항에 있어서,
    상기 제1 외부 전극은, 상기 제1 및 제2 주면과 각각 마주한 제1 및 제2 본딩 패드를 추가로 포함하고, 상기 제2 외부 전극은, 상기 제1 및 제2 주면과 각각 마주한 제3 및 제4 본딩 패드를 추가로 포함한 콘덴서.
  5. 제4항에 있어서,
    상기 제1 본딩 패드는 상기 제1 전극부의 일 단부에 접속되고, 상기 제2 본딩 패드는 상기 제1 전극부의 타 단부에 접속되고, 상기 제3 본딩 패드는 상기 제2 전극부의 일 단부에 접속되고, 상기 제4 본딩 패드는 상기 제2 전극부의 타 단부에 접속된 콘덴서.
  6. 제1 주면과 제2 주면을 갖고, 상기 제1 주면에 1 이상의 오목부가 마련된 도전 기판과,
    상기 제1 주면과 상기 1 이상의 오목부의 측벽 및 저면을 덮은 도전층과,
    상기 도전 기판과 상기 도전층 사이에 개재된 유전체층과,
    상기 제1 및 제2 주면과 각각 마주한 제1 및 제2 본딩 패드를 포함하고, 상기 도전층에 전기적으로 접속된 제1 외부 전극과,
    상기 제1 및 제2 주면과 각각 마주한 제3 및 제4 본딩 패드를 포함하고, 상기 도전 기판에 전기적으로 접속된 제2 외부 전극
    을 구비한 콘덴서.
  7. 제4항 또는 제6항에 있어서,
    상기 제1 본딩 패드에 대한 상기 제3 본딩 패드의 상대적인 위치는, 상기 제2 본딩 패드에 대한 상기 제4 본딩 패드의 상대적인 위치와 동등한 콘덴서.
  8. 제1항 또는 제6항에 있어서,
    상기 1 이상의 오목부는 1 이상의 제1 트렌치인 콘덴서.
  9. 제8항에 있어서,
    상기 1 이상의 제1 트렌치의 측벽에 1 이상의 제1 구멍이 마련되고, 상기 도전층은 상기 제1 트렌치의 상기 측벽 및 저면과 상기 1 이상의 제1 구멍의 측벽도 추가로 덮은 콘덴서.
  10. 제9항에 있어서,
    상기 1 이상의 제1 구멍 중 적어도 하나는 관통 구멍인 콘덴서.
  11. 제8항에 있어서,
    상기 제2 주면에 1 이상의 제2 트렌치가 마련되고, 상기 도전층은 상기 제2 주면과 상기 1 이상의 제2 트렌치의 측벽 및 저면도 추가로 덮은 콘덴서.
  12. 제11항에 있어서,
    상기 1 이상의 제2 트렌치의 상기 측벽에 1 이상의 제2 구멍이 마련되고, 상기 도전층은 상기 1 이상의 제2 트렌치의 상기 측벽 및 저면과 상기 1 이상의 제2 구멍의 측벽도 추가로 덮은 콘덴서.
  13. 제12항에 있어서,
    상기 1 이상의 제2 구멍 중 적어도 하나는 관통 구멍인 콘덴서.
  14. 제11항에 있어서,
    상기 1 이상의 제1 트렌치의 길이 방향과 상기 1 이상의 제2 트렌치의 길이 방향은 서로 교차하고, 상기 1 이상의 제1 트렌치와 상기 1 이상의 제2 트렌치는 그것들의 교차부에서 서로 이어져 있는 콘덴서.
  15. 제14항에 있어서,
    상기 제1 주면과 마주하고, 상기 도전층을 상기 제1 외부 전극에 전기적으로 접속한 제1 빗형 전극과,
    상기 제1 주면과 마주하고, 상기 도전 기판을 상기 제2 외부 전극에 전기적으로 접속한 제2 빗형 전극을 추가로 구비하고,
    상기 제1 및 제2 빗형 전극의 각 빗살부는, 상기 1 이상의 제1 트렌치의 상기 길이 방향과 교차하는 방향으로 연장된 콘덴서.
  16. 제1항 또는 제6항에 있어서,
    상기 도전 기판은, 기판과, 상기 기판 상에 마련된 도전층을 포함한 콘덴서.
  17. 제16항에 있어서,
    상기 기판은 실리콘을 포함한 콘덴서.
  18. 서로 적층된 복수의 콘덴서를 포함하고, 상기 복수의 콘덴서의 각각은, 제1항 내지 제6항 중 어느 한 항에 관한 콘덴서이고, 상기 복수의 콘덴서 중 서로 인접한 2개는, 상기 제1 외부 전극이 서로 전기적으로 접속됨과 함께 상기 제2 외부 전극이 서로 전기적으로 접속된 적층체와,
    상기 적층체를 지지한 회로 기판
    을 구비한 콘덴서 모듈.
  19. 서로 적층된 복수의 콘덴서를 포함하고, 상기 복수의 콘덴서의 각각은, 제1항 내지 제5항 중 어느 한 항에 관한 콘덴서인 적층체와,
    상기 적층체를 지지한 회로 기판과,
    상기 복수의 콘덴서의 상기 제1 전극부와 접하도록 마련되어, 그것들을 전기적으로 접속한 접합재와,
    상기 복수의 콘덴서의 상기 제2 전극부와 접하도록 마련되어, 그것들을 전기적으로 접속한 접합재
    를 구비한 콘덴서 모듈.
  20. 제19항에 있어서,
    상기 접합재의 각각은 땜납을 포함하는 콘덴서 모듈.
KR1020200012914A 2019-02-07 2020-02-04 콘덴서 및 콘덴서 모듈 KR102341132B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-020614 2019-02-07
JP2019020614A JP7179634B2 (ja) 2019-02-07 2019-02-07 コンデンサ及びコンデンサモジュール

Publications (2)

Publication Number Publication Date
KR20200097207A true KR20200097207A (ko) 2020-08-18
KR102341132B1 KR102341132B1 (ko) 2021-12-21

Family

ID=71946180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200012914A KR102341132B1 (ko) 2019-02-07 2020-02-04 콘덴서 및 콘덴서 모듈

Country Status (6)

Country Link
US (2) US10964474B2 (ko)
JP (1) JP7179634B2 (ko)
KR (1) KR102341132B1 (ko)
CN (1) CN111540603B (ko)
FR (1) FR3092697B1 (ko)
TW (1) TWI715351B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
JP2022147628A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150022945A1 (en) * 2013-07-22 2015-01-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor, board having the same mounted thereon, and method of manufacturing the same
US20160218172A1 (en) * 2015-01-27 2016-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (mim) capacitors and forming methods
KR20160101289A (ko) * 2015-02-16 2016-08-25 삼화콘덴서공업주식회사 방열 구조를 갖는 dc-링크 커패시터 모듈
US20180019064A1 (en) * 2016-07-14 2018-01-18 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106732A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd コンデンサの実装構造
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
JPH11121251A (ja) * 1997-10-21 1999-04-30 Ngk Spark Plug Co Ltd 積層形セラミック部品及びその製造方法
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000323076A (ja) 1999-03-05 2000-11-24 Canon Inc 画像形成装置
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP2002198463A (ja) 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
US6620701B2 (en) * 2001-10-12 2003-09-16 Infineon Technologies Ag Method of fabricating a metal-insulator-metal (MIM) capacitor
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6638830B1 (en) * 2002-09-18 2003-10-28 United Microelectronics Corp. Method for fabricating a high-density capacitor
JP2004111624A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
US6720232B1 (en) * 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
US6999298B2 (en) * 2003-09-18 2006-02-14 American Semiconductor, Inc. MIM multilayer capacitor
US6853024B1 (en) * 2003-10-03 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned MIM capacitor process for embedded DRAM
US7282757B2 (en) * 2003-10-20 2007-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor structure and method of manufacture
KR100604845B1 (ko) * 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
KR100642633B1 (ko) * 2004-06-11 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법
US7115467B2 (en) * 2004-07-30 2006-10-03 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall barrier removal aspect
US7250334B2 (en) * 2004-07-31 2007-07-31 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
KR20060027747A (ko) * 2004-09-23 2006-03-28 삼성전자주식회사 금속전극들을 갖는 커패시터 제조방법
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
US7388244B2 (en) * 2005-09-22 2008-06-17 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors and method of fabricating same
JP4835082B2 (ja) 2005-09-28 2011-12-14 株式会社デンソー 半導体装置及びその製造方法
US7880268B2 (en) * 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
KR100778865B1 (ko) * 2006-05-25 2007-11-22 동부일렉트로닉스 주식회사 엠아이엠 구조의 커패시터의 제조 방법
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
US20080122032A1 (en) * 2006-08-16 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with MIM-type decoupling capacitors and fabrication method thereof
US8424177B2 (en) * 2006-10-04 2013-04-23 Stmicroelectronics (Crolles 2) Sas MIM capacitor with enhanced capacitance
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
JP4552946B2 (ja) * 2007-01-31 2010-09-29 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN101246910B (zh) * 2007-02-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属-绝缘-金属型电容器及其制作方法
FR2914498A1 (fr) * 2007-04-02 2008-10-03 St Microelectronics Sa Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre
JP2008300676A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置およびその製造方法
KR100881488B1 (ko) * 2007-09-06 2009-02-05 주식회사 동부하이텍 Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US7659602B2 (en) * 2008-06-02 2010-02-09 Qimonda Ag Semiconductor component with MIM capacitor
US8143699B2 (en) * 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
US8242551B2 (en) * 2009-03-04 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure for system-on-chip technology
US8604586B2 (en) * 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
TW201225122A (en) 2010-12-01 2012-06-16 Holy Stone Entpr Co Ltd Ceramic capacitor structure
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012221990A (ja) 2011-04-04 2012-11-12 Renesas Electronics Corp 半導体装置及びその製造方法
US8384191B2 (en) 2011-05-25 2013-02-26 Nanya Technology Corp. Stack capacitor structure and forming method
US8748284B2 (en) * 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers
US8716100B2 (en) * 2011-08-18 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US8853810B2 (en) * 2011-08-25 2014-10-07 GlobalFoundries, Inc. Integrated circuits that include deep trench capacitors and methods for their fabrication
US8664076B2 (en) * 2011-09-21 2014-03-04 Texas Instruments Incorporated Method of forming a robust, modular MIS (metal-insulator-semiconductor) capacitor with improved capacitance density
JP5664597B2 (ja) * 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
JP2014017461A (ja) * 2012-06-15 2014-01-30 Ps4 Luxco S A R L 半導体装置の製造方法
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
JP6461603B2 (ja) 2012-11-02 2019-01-30 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
JP2014239207A (ja) * 2013-05-10 2014-12-18 株式会社村田製作所 コンデンサ素子の実装構造体およびコンデンサ素子の実装方法
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
DE102014200869B4 (de) 2013-11-22 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
US9368392B2 (en) * 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9209305B1 (en) * 2014-06-06 2015-12-08 Stmicroelectronics, Inc. Backside source-drain contact for integrated circuit transistor devices and method of making same
US9653534B2 (en) * 2014-12-17 2017-05-16 International Business Machines Corporation Trench metal-insulator-metal capacitor with oxygen gettering layer
KR102149786B1 (ko) * 2015-03-05 2020-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6477234B2 (ja) 2015-05-20 2019-03-06 Tdk株式会社 電子部品
JP6688489B2 (ja) 2016-06-17 2020-04-28 株式会社村田製作所 電子装置及びその製造方法
JP6708963B2 (ja) 2016-08-04 2020-06-10 日産自動車株式会社 半導体コンデンサの製造方法
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
US10290701B1 (en) * 2018-03-28 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150022945A1 (en) * 2013-07-22 2015-01-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor, board having the same mounted thereon, and method of manufacturing the same
US20160218172A1 (en) * 2015-01-27 2016-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (mim) capacitors and forming methods
KR20160101289A (ko) * 2015-02-16 2016-08-25 삼화콘덴서공업주식회사 방열 구조를 갖는 dc-링크 커패시터 모듈
US20180019064A1 (en) * 2016-07-14 2018-01-18 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same

Also Published As

Publication number Publication date
TW202030753A (zh) 2020-08-16
KR102341132B1 (ko) 2021-12-21
US20200258682A1 (en) 2020-08-13
FR3092697A1 (fr) 2020-08-14
FR3092697B1 (fr) 2021-11-19
US11551864B2 (en) 2023-01-10
TWI715351B (zh) 2021-01-01
CN111540603B (zh) 2022-01-28
CN111540603A (zh) 2020-08-14
US10964474B2 (en) 2021-03-30
US20210175011A1 (en) 2021-06-10
JP2020129577A (ja) 2020-08-27
JP7179634B2 (ja) 2022-11-29

Similar Documents

Publication Publication Date Title
US11508525B2 (en) Capacitor having trenches on both surfaces
US11551864B2 (en) Capacitor and capacitor module
US20230307184A1 (en) Capacitor and etching method
JP7391741B2 (ja) 構造体
US11862667B2 (en) Capacitor
JP7317649B2 (ja) コンデンサ
TWI692788B (zh) 電容器及其製造方法
CN112542313B (zh) 电容器以及蚀刻方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant