JP2014239207A - コンデンサ素子の実装構造体およびコンデンサ素子の実装方法 - Google Patents

Abstract

【課題】電子機器の大型化を防止しつつ騒音が低減できるコンデンサ素子の実装構造体としての回路基板を提供する。【解決手段】回路基板１Ａは、略直方体形状の第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが配線基板２に実装されてなるものであり、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂは、配線基板２の主表面と平行な方向に沿って近傍に並んで配置され、配線基板２に設けられた導電パターンを介して電気的に直列または並列に接続される。第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂは、第１積層セラミックコンデンサ１０Ａの一方の幅方向側面１７と第２積層セラミックコンデンサ１０Ｂの一方の長さ方向端面１５とが略直交して対向するように、配線基板２に実装される。【選択図】図６

Description

本発明は、直方体形状の複数のコンデンサ素子が配線基板に実装されてなるコンデンサ素子の実装構造体および直方体形状の複数のコンデンサ素子を配線基板に実装する場合におけるコンデンサ素子の実装方法に関する。

近年、電子機器の高性能化に伴い、電子部品としての積層セラミックコンデンサの大容量化が進んでいる。大容量の積層セラミックコンデンサにおいては、誘電体材料としてチタン酸バリウム（ＢａＴｉＯ_３）等の高誘電率のセラミックス材料が使用されている。

これら高誘電率のセラミックス材料は、圧電性および電歪性を有しているため、高誘電率のセラミックス材料からなる誘電体を含む積層セラミックコンデンサにおいては、電圧が印加された際に機械的な歪みが生じることになる。

そのため、配線基板に実装された大容量の積層セラミックコンデンサに交流電圧、または、交流成分が重畳された直流電圧が印加されると、セラミックス材料に生じる機械的な歪みに起因して振動が発生することになり、当該振動が配線基板に伝播することで回路基板が振動することとなってしまう。

ここで、伝播した振動により、回路基板が可聴周波数域である２０［Ｈｚ］〜２０［ｋＨｚ］の周波数で振動した場合には、いわゆる「鳴き（acoustic noise）」と呼ばれる騒音が発生することになる。

たとえば、電子機器に搭載されるＤＣ／ＤＣコンバータは、直流電圧を各電子デバイスに適した所定の直流電圧に変換してこれを電力として供給するものであるが、当該ＤＣ／ＤＣコンバータの入出力回路には、スイッチング動作に基づいて発生するノイズを軽減するために、ディカップリング用の積層セラミックコンデンサが接続される。当該積層セラミックコンデンサには、上記スイッチング動作により直流電圧に重畳されたリップル電圧が印加されることになるが、当該リップル電圧により積層セラミックコンデンサに可聴周波数域の周波数を有する機械的な歪みが発生し、これが配線基板に伝播することで回路基板にて騒音が発生することになる。

この騒音の低減を図る技術としては、種々のものが提案されているが、その一つに特開２０００−２３２０３０号公報（特許文献１）に開示のものがある。当該特許文献１に開示された技術は、配線基板の表裏面の対応した位置に、同等の仕様の一対の積層セラミックコンデンサを面対称に実装し、一方の積層セラミックコンデンサから配線基板に伝播された振動と、他方の積層セラミックコンデンサから配線基板に伝播された振動とを、相互に打ち消し合うように作用させることにより、騒音の低減を図るものである。

また、上記騒音の低減を図る技術の他の一つとして、特開２００２−２３２１１０号公報（特許文献２）に開示のものがある。当該特許文献２に開示された技術は、配線基板の同一主表面上にその長軸が平行に並ぶように互いに接近して一対の積層セラミックコンデンサを実装し、配線基板に伝達される振動波の振動がほぼ逆相の振幅関係となるようにこれら一対の積層セラミックコンデンサにリップル電圧が印加されるように構成することにより、騒音の低減を図るものである。

特開２０００−２３２０３０号公報 特開２００２−２３２１１０号公報

しかしながら、上記特許文献１に開示された技術は、積層セラミックコンデンサが配線基板の表裏面に実装可能である場合に限って適用できるものであり、電子回路の回路設計上あるいは電子機器の構造設計上、配線基板の片面のみにしか積層セラミックコンデンサが実装できない場合には、そもそもその適用ができないものである。そのため、電子回路の回路設計および／または電子機器の構造設計の自由度が損なわれてしまうという問題があった。

また、上記特許文献１に開示された技術を適用した場合には、結果として配線基板の表裏面に積層セラミックコンデンサが実装されることになるため、回路基板の厚みが必然的に増すことになり、電子機器の大型化につながってしまう問題もある。

一方、上記特許文献２に開示された技術は、配線基板に伝達される振動波の振動がほぼ逆相の振幅関係となるように一対の積層セラミックコンデンサにリップル電圧を印加する構成を必要とするものであるため、実際には電子部品の実装レイアウトや回路構成に非常に大きな制約が生じてしまうものである。そのため、場合によっては当該構成を実現するために回路基板に冗長なスペースが必要になってしまうケースもあり、電子機器の大型化に繋がり易いという問題があった。

したがって、本発明は、上述した問題点に鑑みてなされたものであり、電子機器の大型化を防止しつつ騒音が低減できるコンデンサ素子の実装構造体を提供することを目的とし、また、電子機器の大型化を防止することができるとともに騒音が低減できるコンデンサ素子の実装方法を提供することを目的とする。

本発明の第１の局面に基づくコンデンサ素子の実装構造体は、所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する直方体形状の複数のコンデンサ素子が配線基板に実装されてなるものである。上記複数のコンデンサ素子は、第１コンデンサ素子および第２コンデンサ素子を含んでおり、これら第１コンデンサ素子および第２コンデンサ素子は、上記配線基板の主表面と平行な方向に沿って近傍に並んで配置されているとともに、上記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されている。上記第１コンデンサ素子および上記第２コンデンサ素子の上記配線基板に対向する主面は、いずれも一対の短辺および一対の長辺を有する長方形状である。上記第１コンデンサ素子および上記第２コンデンサ素子の各々は、上記一対の長辺が延在する方向において相対して位置する一対の端面と、上記一対の短辺が延在する方向において相対して位置する一対の側面と、上記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有している。ここで、上記本発明の第１の局面に基づくコンデンサ素子の実装構造体においては、上記第１コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第２コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交するとともに、上記第１コンデンサ素子の上記一対の側面のうちの一方に上記第２コンデンサ素子の上記一対の端面のうちの一方が対向するように、上記第１コンデンサ素子および上記第２コンデンサ素子が、上記配線基板に実装されている。

上記本発明の第１の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子および上記第２コンデンサ素子の各々が、上記一対の端面のうちの一方に上記一対の外部電極のうちの一方を、上記一対の端面のうちの他方に上記一対の外部電極のうちの他方をそれぞれ有していてもよく、その場合には、上記外部電極の各々が、当該外部電極の各々に対応して上記配線基板に設けられたランドに導電性の接合部材を介してそれぞれ電気的に接続されていることが好ましい。

上記本発明の第１の局面に基づくコンデンサ素子の実装構造体にあっては、上記ランドの各々が、対応する上記外部電極に対して、上記配線基板の上記主表面の法線方向に沿って対向する部分を含んでいることが好ましい。

上記本発明の第１の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子の上記一対の外部電極に上記接合部材を介して電気的に接続された一対のランドの各々が、上記第１コンデンサ素子の上記主面の上記一対の長辺が延在する方向において、上記第１コンデンサ素子の上記一対の端面のうちの対応する端面の外側にまで達するように延設されているとともに、上記第２コンデンサ素子の上記一対の外部電極に上記接合部材を介して電気的に接続された一対のランドの各々が、上記第２コンデンサ素子の上記主面の上記一対の長辺が延在する方向において、上記第２コンデンサ素子の上記一対の端面のうちの対応する端面の外側にまで達するように延設されていることが好ましい。

上記本発明の第１の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子の上記一対の外部電極に上記接合部材を介して電気的に接続された一対のランドの一方を第１ランドとし、他方を第２ランドとし、上記第１ランドの上記第２ランドとは反対側に位置する端部と上記第２ランドの上記第１ランドとは反対側に位置する端部との間の距離をＤ１とし、上記第１コンデンサ素子の当該第１コンデンサ素子の上記主面の上記一対の長辺が延在する方向に沿った長さをＬ１とした場合に、上記距離Ｄ１が、上記長さＬ１の１．１倍以上１．３倍以下であるとともに、上記第２コンデンサ素子の上記一対の外部電極に上記接合部材を介して電気的に接続された一対のランドの一方を第３ランドとし、他方を第４ランドとし、上記第３ランドの上記第４ランドとは反対側に位置する端部と上記第４ランドの上記第３ランドとは反対側に位置する端部との間の距離をＤ２とし、上記第２コンデンサ素子の当該第２コンデンサ素子の上記主面の上記一対の長辺が延在する方向に沿った長さをＬ２とした場合に、上記距離Ｄ２が、上記長さＬ２の１．１倍以上１．３倍以下であることが好ましい。

上記本発明の第１の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子および上記第２コンデンサ素子の各々が、上記積層体における上記誘電体層と上記内部電極層との積層方向が上記配線基板の上記主表面の法線方向と平行となるように、上記配線基板に実装されていることが好ましい。

上記本発明の第１の局面に基づくコンデンサ素子の実装構造体は、さらに、上記配線基板に実装された集積回路素子を備えていてもよい。その場合には、上記第１コンデンサ素子および上記第２コンデンサ素子からなるコンデンサ素子群と、上記集積回路素子とが、上記配線基板の上記主表面と平行な方向に沿って近傍に並んで配置されていることが好ましい。

本発明の第２の局面に基づくコンデンサ素子の実装構造体は、所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する直方体形状の複数のコンデンサ素子が配線基板に実装されてなるものである。上記複数のコンデンサ素子は、第１コンデンサ素子、第２コンデンサ素子、第３コンデンサ素子および第４コンデンサ素子を含んでおり、これら第１コンデンサ素子、第２コンデンサ素子、第３コンデンサ素子および第４コンデンサ素子は、上記配線基板の主表面と平行な方向に沿って近傍に並んで配置されているとともに、上記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されている。上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子の上記配線基板に対向する主面は、いずれも一対の短辺および一対の長辺を有する長方形状である。上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子の各々は、上記一対の長辺が延在する方向において相対して位置する一対の端面と、上記一対の短辺が延在する方向において相対して位置する一対の側面と、上記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有している。ここで、上記本発明の第２の局面に基づくコンデンサ素子の実装構造体においては、上記第１コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第２コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交し、上記第２コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第３コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交し、上記第３コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第４コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交し、かつ、上記第４コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第１コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交するとともに、上記第１コンデンサ素子の上記一対の側面のうちの一方に上記第２コンデンサ素子の上記一対の端面のうちの一方が対向し、上記第２コンデンサ素子の上記一対の側面のうちの一方に上記第３コンデンサ素子の上記一対の端面のうちの一方が対向し、上記第３コンデンサ素子の上記一対の側面のうちの一方に上記第４コンデンサ素子の上記一対の端面のうちの一方が対向し、かつ、上記第４コンデンサ素子の上記一対の側面のうちの一方に上記第１コンデンサ素子の上記一対の端面のうちの一方が対向するように、上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子が、上記配線基板に実装されている。

上記本発明の第２の局面に基づくコンデンサ素子の実装構造体は、さらに、上記配線基板に実装された集積回路素子を備えていてもよい。その場合には、上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子からなるコンデンサ素子群と、上記集積回路素子とが、上記配線基板の上記主表面と平行な方向に沿って近傍に並んで配置されていることが好ましい。

本発明の第１の局面に基づくコンデンサ素子の実装方法は、所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する直方体形状の複数のコンデンサ素子を配線基板に実装するための方法である。上記複数のコンデンサ素子は、第１コンデンサ素子および第２コンデンサ素子を含んでおり、これら第１コンデンサ素子および第２コンデンサ素子は、上記配線基板の主表面と平行な方向に沿って近傍に並んで配置されるとともに、上記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されることとなるものである。上記第１コンデンサ素子および上記第２コンデンサ素子の上記配線基板に対向することとなる主面は、いずれも一対の短辺および一対の長辺を有する長方形状に形成されている。上記第１コンデンサ素子および上記第２コンデンサ素子の各々は、上記一対の長辺が延在する方向において相対して位置する一対の端面と、上記一対の短辺が延在する方向において相対して位置する一対の側面と、上記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有している。上記本発明の第１の局面に基づくコンデンサ素子の実装方法は、上記第１コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第２コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交するとともに、上記第１コンデンサ素子の上記一対の側面のうちの一方に上記第２コンデンサ素子の上記一対の端面のうちの一方が対向するように、上記第１コンデンサ素子および上記第２コンデンサ素子を上記配線基板に実装することを特徴としている。

本発明の第２の局面に基づくコンデンサ素子の実装方法は、所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する直方体形状の複数のコンデンサ素子を配線基板に実装するための方法である。上記複数のコンデンサ素子は、第１コンデンサ素子、第２コンデンサ素子、第３コンデンサ素子および第４コンデンサ素子を含んでおり、これら第１コンデンサ素子、第２コンデンサ素子、第３コンデンサ素子および第４コンデンサ素子は、上記配線基板の主表面と平行な方向に沿って近傍に並んで配置されるとともに、上記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されることとなるものである。上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子の上記配線基板に対向することとなる主面は、いずれも一対の短辺および一対の長辺を有する長方形状に形成されている。上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子の各々は、上記一対の長辺が延在する方向において相対して位置する一対の端面と、上記一対の短辺が延在する方向において相対して位置する一対の側面と、上記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有している。上記本発明の第２の局面に基づくコンデンサ素子の実装方法は、上記第１コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第２コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交し、上記第２コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第３コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交し、上記第３コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第４コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交し、かつ、上記第４コンデンサ素子の上記主面の上記一対の長辺が延在する方向と上記第１コンデンサ素子の上記主面の上記一対の長辺が延在する方向とが直交するとともに、上記第１コンデンサ素子の上記一対の側面のうちの一方に上記第２コンデンサ素子の上記一対の端面のうちの一方が対向し、上記第２コンデンサ素子の上記一対の側面のうちの一方に上記第３コンデンサ素子の上記一対の端面のうちの一方が対向し、上記第３コンデンサ素子の上記一対の側面のうちの一方に上記第４コンデンサ素子の上記一対の端面のうちの一方が対向し、かつ、上記第４コンデンサ素子の上記一対の側面のうちの一方に上記第１コンデンサ素子の上記一対の端面のうちの一方が対向するように、上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子を上記配線基板に実装することを特徴としている。

ここで、上記において記載した「直方体形状のコンデンサ素子」という用語には、そのコーナー部および稜部に丸みが付けられたものや、その表面に全体的に見て無視できる程度の段差や凹凸が設けられたものが含まれるものとする。

また、上記において記載した「長方形状の主面」という用語には、その輪郭線の角部に丸みが付けられたものや、その輪郭線の辺に全体的に見て無視できる程度の折れや曲がりが設けられたものが含まれるものとする。

また、上記において記載した「方向と方向とが直交する」という用語には、これら２つの方向の成す角度が９０°である場合のみならず、これら２つの方向が実装時に生じ得るコンデンサ素子の姿勢ばらつき等に起因して９０°からずれている場合が含まれるものとし、具体的には、上記２つの方向が成す角度が８０°以上１００°以下である場合を含むものとする。

さらに、上記において記載した「方向と方向とが平行になる」という用語には、これら２つの方向が完全な意味において平行である場合のみならず、これら２つの方向が実装時に生じ得るコンデンサ素子の姿勢ばらつき等に起因して完全に平行な状態からずれている場合が含まれるものとし、具体的には、上記２つの方向が成す角度のうちの小さい方の角度が０°より大きく１０°以下である場合も含むものとする。

本発明によれば、電子機器の大型化を防止しつつ騒音が低減できるコンデンサ素子の実装構造体とすることができ、また、電子機器の大型化を防止することができるとともに騒音が低減できるコンデンサ素子の実装方法とすることができる。

本発明の実施の形態における回路基板に具備される積層セラミックコンデンサの斜視図である。 図１に示す積層セラミックコンデンサの図１中に示すＩＩ−ＩＩ線に沿った断面図である。 図１に示す積層セラミックコンデンサの図１中に示すＩＩＩ−ＩＩＩ線に沿った断面図である。 図１に示す積層セラミックコンデンサの積層体に電圧印加時において生じる歪みをシミュレーションした結果を示す図である。 第１構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す概略斜視図である。 第１構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。 図５および図６に示す回路基板の図６中に示すＶＩＩ−ＶＩＩ線に沿った断面図である。 図５および図６に示す積層セラミックコンデンサを含む回路の回路構成例を示す図である。 図５および図６に示す積層セラミックコンデンサの配線基板への好適な実装構造を示す断面図である。 第２構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。 第３構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。 第４構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。 第５構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。 第６構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。 第７構成例に係る回路基板に具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。 第８構成例に係る回路基板に具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。 第１検証試験において検証を行なった比較例１ないし３および実施例１ないし３に係る積層セラミックコンデンサの実装レイアウトを示す図である。 第１検証試験における騒音の音圧レベルの測定方法を示す概略図である。 第１検証試験の結果を示すグラフである。 第２検証試験の結果を示すグラフである。 第３検証試験において検証を行なった比較例４ないし６および実施例４，５に係る積層セラミックコンデンサの実装レイアウトを示す図である。 第３検証試験の結果を示すグラフである。 第４検証試験において検証を行なった比較例７，８および実施例６に係る積層セラミックコンデンサの実装レイアウトを示す図である。 第４検証試験の結果を示すグラフである。

以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。

以下に示す実施の形態においては、コンデンサ素子の実装構造体として、コンデンサ素子が配線基板に実装されてなる回路基板を例示して説明を行なう。また、本発明が適用されて配線基板に実装されるコンデンサ素子としては、誘電体材料としてセラミックス材料を使用した積層セラミックコンデンサや、誘電体材料として樹脂フィルムを使用した積層型金属化フィルムコンデンサ等が挙げられるが、以下に示す実施の形態においては、このうちの積層セラミックコンデンサを例示して説明を行なう。

図１は、本発明の実施の形態における回路基板に具備される積層セラミックコンデンサの斜視図である。図２は、図１に示す積層セラミックコンデンサの図１中に示すＩＩ−ＩＩ線に沿った断面図であり、図３は、図１に示す積層セラミックコンデンサの図１中に示すＩＩＩ−ＩＩＩ線に沿った断面図である。まず、これら図１ないし図３を参照して、本実施の形態における回路基板に具備される積層セラミックコンデンサについて説明する。

図１ないし図３に示すように、積層セラミックコンデンサ１０は、全体として直方体形状を有する電子部品であり、積層体１１と一対の外部電極１４とを有している。

図２および図３に示すように、積層体１１は、所定の方向に沿って交互に積層された誘電体層１２および内部電極層１３にて構成されている。誘電体層１２は、たとえばチタン酸バリウムを主成分とするセラミックス材料にて形成されている。また、誘電体層１２は、後述するセラミックスシートの原料となるセラミックス粉末の副成分としてのＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含んでいてもよい。一方、内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料にて形成されている。

積層体１１は、誘電体層１２となるセラミックスシート（いわゆるグリーンシート）の表面に内部電極層１３となる導電性ペーストが印刷された素材シートを複数準備し、これら複数の素材シートを積層して圧着および焼成することによって製作される。

なお、誘電体層１２の材質は、上述したチタン酸バリウムを主成分とするセラミックス材料に限られず、他の高誘電率のセラミックス材料（たとえば、ＣａＴｉＯ_３、ＳｒＴｉＯ_３等を主成分とするもの）を誘電体層１２の材質として選択してもよい。また、内部電極層１３の材質も、上述した金属材料に限られず、他の導電材料を内部電極層１３の材質として選択してもよい。

図１および図２に示すように、一対の外部電極１４は、積層体１１の所定方向の両端部の外表面を覆うように互いに離間して設けられている。一対の外部電極１４は、それぞれ導電膜にて構成されている。

一対の外部電極１４は、たとえば焼結金属層とめっき層の積層膜にて構成される。焼結金属層は、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、たとえばＮｉめっき層とこれを覆うＳｎめっき層とによって構成される。めっき層は、これに代えてＣｕめっき層やＡｕめっき層であってもよい。また、一対の外部電極１４は、めっき層のみによって構成されていてもよい。

さらには、一対の外部電極１４として、導電性樹脂ペーストを利用することも可能である。一対の外部電極１４として導電性樹脂ペーストを利用した場合には、導電性樹脂ペーストに含まれる樹脂成分が積層体１１において発生した振動を吸収する効果を発揮するため、積層体１１から外部に伝播する振動を効果的に減衰させることが可能になり、騒音の低減に有利である。

図２に示すように、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの一方は、積層セラミックコンデンサ１０の内部において一対の外部電極１４のうちの一方に電気的に接続されており、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの他方は、積層セラミックコンデンサ１０の内部において一対の外部電極１４のうちの他方に電気的に接続されている。これにより、一対の外部電極１４間は、複数のコンデンサ要素が電気的に並列に接続された状態となっている。

ここで、図１ないし図３に示すように、一対の外部電極１４が並ぶ方向を積層セラミックコンデンサ１０の長さ方向Ｌとして定義し、積層体１１における誘電体層１２と内部電極層１３との積層方向を厚み方向Ｔとして定義し、これら長さ方向Ｌおよび厚み方向Ｔのいずれにも直交する方向を幅方向Ｗとして定義すると、本実施の形態における積層セラミックコンデンサ１０は、長さ方向Ｌに沿った外形寸法が最も長くなるように構成された細長の直方体形状を有している。

なお、積層セラミックコンデンサ１０の長さ方向Ｌの外形寸法および幅方向Ｗの外形寸法（通常、厚み方向Ｔの外形寸法は、幅方向Ｗの外形寸法と同じとされる）の代表値としては、たとえば３．２［ｍｍ］×１．６［ｍｍ］、２．０［ｍｍ］×１．２５［ｍｍ］、１．６［ｍｍ］×０．８［ｍｍ］、１．０［ｍｍ］×０．５［ｍｍ］、０．８［ｍｍ］×０．４［ｍｍ］、０．６［ｍｍ］×０．３［ｍｍ］、０．４［ｍｍ］×０．２［ｍｍ］等が挙げられる。

また、直方体形状の積層セラミックコンデンサ１０の６つの主面のうち、長さ方向Ｌにおいて相対して位置する一対の主面を長さ方向端面１５と定義し、厚み方向Ｔにおいて相対して位置する一対の主面を厚み方向側面１６と定義し、幅方向Ｗにおいて相対して位置する一対の主面を幅方向側面１７として定義し、以降の説明においては、当該用語を使用する。

図４は、図１に示す積層セラミックコンデンサの積層体に電圧印加時において生じる歪みをシミュレーションした結果を示す図である。次に、この図４を参照して、本実施の形態における回路基板に具備される積層セラミックコンデンサに生じ得る歪みについて説明する。

上述した積層セラミックコンデンサ１０の一対の外部電極１４に、交流電圧、または、交流成分が重畳した直流電圧が印加されると、積層体１１に図４に示す如くの機械的な歪みが発生し、これが積層セラミックコンデンサ１０の歪みとなる。

図４に示すように、電圧印加時においては、厚み方向Ｔに沿って積層体１１が図中において矢印ＡＲ_Ｔにて示すように外側に向けて大きく歪む。これに伴い、長さ方向Ｌに沿って積層体１１が図中において矢印ＡＲ_Ｌにて示すように内側に向けて大きく歪み、また幅方向Ｗに沿って積層体１１が図中において矢印ＡＲ_Ｗにて示すように内側に向けて歪む。これに対し、細長の直方体形状を有する積層体１１の角部１８においては、歪みは殆ど発生しない。

そのため、積層セラミックコンデンサ１０においても、電圧印加時において、同様の歪みが発生することになり、積層セラミックコンデンサ１０に印加される電圧の周期に合わせて上述した如くの歪みが繰り返し発生することになる。その結果、積層セラミックコンデンサ１０を具備した回路基板においては、当該積層セラミックコンデンサ１０が振動源となり、当該振動が配線基板に伝播することによって回路基板が振動し、結果として騒音が発生することになる。

本実施の形態における回路基板および積層セラミックコンデンサの実装方法は、複数の積層セラミックコンデンサが配線基板に実装される場合において、当該複数の積層セラミックコンデンサに含まれる複数の特定の積層セラミックコンデンサからなる積層セラミックコンデンサ群に着目し、当該積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサの実装位置に特徴的なレイアウトを適用することにより、回路基板の大型化を防止しつつ騒音の低減を図るものである。

（第１構成例）
図５および図６は、本実施の形態に基づいた第１構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す概略斜視図および模式平面図である。また、図７は、図５および図６に示す回路基板の図６中に示すＶＩＩ−ＶＩＩ線に沿った断面図であり、図８は、図５および図６に示す積層セラミックコンデンサを含む回路の回路構成例を示す図である。

本第１構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の一対の積層セラミックコンデンサに着目したものである。

図５ないし図７に示すように、回路基板１Ａは、配線基板２と、上記一対の積層セラミックコンデンサとしての第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂとを備えている。第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂは、いずれも図１ないし図３において示した構造を有するものである。

配線基板２は、その一対の主表面のうちの少なくとも一方に導電パターンが形成された絶縁性の基板からなる。配線基板２の材質としては、エポキシ樹脂等の樹脂材料やアルミナ等のセラミックス材料からなるもの、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等を用いることができる。一般的には、配線基板２としては、エポキシ樹脂からなる基材にガラス製の織布が添加されたガラスエポキシ基板が好適に利用される。

配線基板２の主表面には、第１積層セラミックコンデンサ１０Ａに対応して一対のランド３Ａ１，３Ａ２が設けられているとともに、第２積層セラミックコンデンサ１０Ｂに対応して一対のランド３Ｂ１，３Ｂ２が設けられている。これらランド３Ａ１，３Ａ２，３Ｂ１，３Ｂ２は、いずれも上述した導電パターンの一部に該当し、互いに離間して位置するように配設されている。

また、これらランド３Ａ１，３Ａ２，３Ｂ１，３Ｂ２の各々は、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々が有する一対の外部電極１４に対応した大きさに形成されており、いずれも対応する外部電極１４に対して、配線基板２の主表面の法線方向（図中に示すＺ軸方向）に沿って対向する部分を含んでいる。なお、ランド３Ａ１，３Ａ２，３Ｂ１，３Ｂ２の材質としては、各種の導電材料が利用できるが、一般的には銅箔等の金属材料が好適に利用される。

第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々が有する一対の外部電極１４と、配線基板２に設けられたランド３Ａ１，３Ａ２，３Ｂ１，３Ｂ２とは、それぞれ導電性の接合部材６Ａ１，６Ａ２，６Ｂ１，６Ｂ２によって接合されている。接合部材６Ａ１，６Ａ２，６Ｂ１，６Ｂ２としては、たとえば導電性接着剤や半田が利用できる。ここで、接合部材６Ａ１，６Ａ２，６Ｂ１，６Ｂ２として、導電性接着剤を利用した場合には、導電性接着剤に含まれる樹脂成分が第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂにおいて発生した振動を吸収する効果を発揮するため、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂから外部に伝播する振動を効果的に減衰させることが可能になり、騒音の低減に有利である。

第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの配線基板２への実装に際しては、予め配線基板２に設けられたランド３Ａ１，３Ａ２，３Ｂ１，３Ｂ２上にスクリーン印刷等によって導電性接着剤または半田ペーストが塗布され、その上にそれぞれ第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが載置された状態で、これがリフロー炉に投入されることによって行なわれる。これにより、接合部材６Ａ１，６Ａ２，６Ｂ１，６Ｂ２にフィレットが形成され、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが配線基板２に実装されることになる。

上述したように、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂは、配線基板２に設けられた導電パターンを介して電気的に直列または並列に接続されたものである。より詳細には、図８に示すように、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂは、配線基板２に設けられた導電パターンであるランド３Ａ１，３Ａ２，３Ｂ１，３Ｂ２および配線４Ａ〜４Ｃ等を介して互いに電気的に直列または並列に接続されるとともに同一の電源５に電気的に接続され、それぞれ接地端子ＧＮＤに電気的に接続されている。すなわち、同一の電源ラインに対して、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが並列または直列に繋がっている。

図８（Ａ）に示す回路構成は、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが電気的に直列に接続された場合を示すものである。この場合には、第１積層セラミックコンデンサ１０Ａの一対の外部電極１４のうちの一方と第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４のうちの一方とが、ランド３Ａ２，３Ｂ１および配線４Ｃを介して電気的に接続され、第１積層セラミックコンデンサ１０Ａの一対の外部電極１４のうちの他方と電源５とが、ランド３Ａ１および配線４Ａを介して電気的に接続され、第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４のうちの他方と接地端子ＧＮＤとが、ランド３Ｂ２および配線４Ｂを介して電気的に接続される。

図８（Ｂ）に示す回路構成は、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが電気的に並列に接続された場合を示すものである。この場合には、第１積層セラミックコンデンサ１０Ａの一対の外部電極１４のうちの一方と、第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４のうちの一方と、電源５とが、ランド３Ａ１，３Ｂ１および配線４Ａを介して電気的に接続され、第１積層セラミックコンデンサ１０Ａの一対の外部電極１４のうちの他方と、第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４のうちの他方と、接地端子ＧＮＤとが、ランド３Ａ２，３Ｂ２および配線４Ｂを介して電気的に接続される。すなわち、同一の電源ラインに対して、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが並列に繋がっている。換言すれば、等価回路で見た場合に、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが同一のノードに繋がっている。

図５および図６に示すように、本第１構成例に係る回路基板１Ａにおいては、当該回路基板１Ａの領域Ｒ内において、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、配線基板２の主表面と平行な方向に沿って近傍に並んで配置されている。ここで、上述した「近傍」とは、第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０Ｂとの間の距離が１．０［ｍｍ］以下になる範囲を意味する（以下、同じ）。また、より好ましくは、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、他の素子（当該他の素子には、他の積層セラミックコンデンサはもとより、積層セラミックコンデンサ以外の他の電子部品も含む）が間に介在することなく並んで配置される。

図７に示すように、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂは、それぞれの厚み方向Ｔが配線基板２の主表面の法線方向（図中に示すＺ軸方向）と平行となるとともに、それぞれの長さ方向Ｌおよび幅方向Ｗが配線基板２の主表面と平行となるように、配線基板２に実装されている。これにより、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々が有する一対の厚み方向側面１６のうちの一方が、それぞれ配線基板２の主表面と対面して位置する対向主面１６ａとなっている。

第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々の対向主面１６ａは、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂがいずれも直方体形状を有し、さらにそれらの長さ方向Ｌが配線基板２の主表面と平行となるように配線基板２に実装されているため、いずれも一対の短辺および一対の長辺を有する長方形状を有している。

ここで、図５ないし図７に示すように、第１構成例に係る回路基板１Ａにあっては、第１積層セラミックコンデンサ１０Ａの対向主面１６ａの長辺が延在する方向と第２積層セラミックコンデンサ１０Ｂの対向主面１６ａの長辺が延在する方向とが直交するとともに、第１積層セラミックコンデンサ１０Ａの一対の幅方向側面１７のうちの一方に第２積層セラミックコンデンサ１０Ｂの一対の長さ方向端面１５のうちの一方が対向するように、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、配線基板２に実装されている。

好ましくは、配線基板２の主表面から見た場合に、第１積層セラミックコンデンサ１０Ａの中心を通る幅方向Ｗに平行な軸が第２積層セラミックコンデンサ１０Ｂを貫通するように構成する。また、好ましくは、配線基板２の主表面から見た場合に、第２積層セラミックコンデンサ１０Ｂの中心を通る長さ方向Ｌに平行な軸が第１積層セラミックコンデンサ１０Ａを貫通するように構成する。このように構成することにより、後述する振動の相殺の面において特に高い効果が得られる。さらに、より好ましくは、第１積層セラミックコンデンサ１０Ａの中心を通る幅方向Ｗに平行な軸と、第２積層セラミックコンデンサ１０Ｂの中心を通る長さ方向Ｌに平行な軸とが、一致するように構成する。

これにより、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと平行な方向をＸ軸方向と定義し、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの幅方向Ｗと平行な方向をＹ軸方向と定義すると、第２積層セラミックコンデンサ１０Ｂの長さ方向ＬがＹ軸方向に平行に位置する（すなわち、第１積層セラミックコンデンサ１０Ａの幅方向Ｗと平行に位置する）ことになるとともに、第２積層セラミックコンデンサ１０Ｂの幅方向ＷがＸ軸方向に平行に位置する（すなわち、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと平行に位置する）ことになる。

このように構成することにより、電圧印加時において第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂに発生する歪みに起因して生じる配線基板２の振動が一部相殺されることになり、結果として騒音の発生が抑制されることになる。これは、以下の理由によると考えられる。

すなわち、第１積層セラミックコンデンサ１０Ａの歪みに起因して生じる配線基板２の振動は、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った歪みに起因して生じる振動モードと、第１積層セラミックコンデンサ１０Ａの幅方向Ｗに沿った歪みに起因して生じる振動モードとに主として分解され、同様に、第２積層セラミックコンデンサ１０Ｂの歪みに起因して生じる配線基板２の振動は、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿った歪みに起因して生じる振動モードと、第２積層セラミックコンデンサ１０Ｂの幅方向Ｗに沿った歪みに起因して生じる振動モードとに主として分解される。

ここで、上記のように、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと第２積層セラミックコンデンサ１０Ｂの幅方向Ｗとが同じ方向を向き、かつ、第１積層セラミックコンデンサ１０Ａの幅方向Ｗと第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌとが同じ方向を向くように、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂを配置した場合には、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った歪みに起因した振動モード（図６中に示す矢印ＶＭＡ_Ｌ参照）と、第２積層セラミックコンデンサ１０Ｂの幅方向Ｗに沿った歪みに起因した振動モード（図６中に示す矢印ＶＭＢ_Ｗ参照）とが、配線基板２のＸ軸方向に沿って互いに打ち消し合う関係になるとともに、第１積層セラミックコンデンサ１０Ａの幅方向Ｗに沿った歪みに起因した振動モード（図６中に示す矢印ＶＭＡ_Ｗ参照）と、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿った歪みに起因した振動モード（図６中に示す矢印ＶＭＢ_Ｌ参照）とが、配線基板２のＹ軸方向に沿って互いに打ち消し合う関係になる。

すなわち、第１積層セラミックコンデンサ１０Ａの歪みに起因して配線基板２がＸ軸方向に沿って収縮される場合には、第２積層セラミックコンデンサ１０Ｂの歪みに起因して配線基板２がＸ軸方向に沿って伸長されることになる一方、第１積層セラミックコンデンサ１０Ａの歪みに起因して配線基板２がＸ軸方向に沿って伸長される場合には、第２積層セラミックコンデンサ１０Ｂの歪みに起因して配線基板２がＸ軸方向に沿って収縮されることになり、上記領域Ｒ内においてＸ軸方向に沿って配線基板２に発生する振動が一部相殺されてその増大が抑制される。

また、第１積層セラミックコンデンサ１０Ａの歪みに起因して配線基板２がＹ軸方向に沿って収縮される場合には、第２積層セラミックコンデンサ１０Ｂの歪みに起因して配線基板２がＹ軸方向に沿って伸長されることになる一方、第１積層セラミックコンデンサ１０Ａの歪みに起因して配線基板２がＹ軸方向に沿って伸長される場合には、第２積層セラミックコンデンサ１０Ｂの歪みに起因して配線基板２がＹ軸方向に沿って収縮されることになり、上記領域Ｒ内においてＹ軸方向に沿って配線基板２に発生する振動が一部相殺されてその増大が抑制される。

以上により、配線基板２に生じる振動の増大が大幅に抑制されることになり、全体として騒音の発生が抑制されるものと推測される。特に、上記のように構成した場合には、第１積層セラミックコンデンサ１０Ａの一方の幅方向側面１７と、第２積層セラミックコンデンサ１０Ｂの一方の長さ方向端面１５とが対向配置されることになるため、第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０ＢとがＹ軸方向において重なるように配置されることになり、その結果、当該Ｙ軸方向に沿って配線基板２に発生する振動モードの伝播方向が互いに向かい合うことになり、より効率的に振動の相殺作用が得られることになる。

なお、第１積層セラミックコンデンサ１０Ａの第２積層セラミックコンデンサ１０Ｂに対向する幅方向側面１７と、第２積層セラミックコンデンサ１０Ｂの第１積層セラミックコンデンサ１０Ａに対向する長さ方向端面１５との間の距離は、配線基板２に生じる振動波が互いに相殺される位相関係となるように、好ましくは１．０［ｍｍ］以下に設定され、より好ましくは０．５［ｍｍ］以下に設定される。

ここで、本第１構成例に係る回路基板１Ａは、配線基板２の表裏面に第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが実装されるものでもなければ、配線基板２に伝達される振動波の振動がほぼ逆相の振幅関係となるように第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂにリップル電圧を印加する構成を必要とするものでもないため、概して小型に構成することができる。

したがって、上述した本第１構成例の如くの構成を採用することにより、電子機器の大型化を防止しつつ騒音が低減できる回路基板１Ａとすることができる。

さらには、上述したように、本第１構成例に係る回路基板１Ａは、配線基板２の表裏面に第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが実装されるものでもなければ、配線基板２に伝達される振動波の振動がほぼ逆相の振幅関係となるように第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂにリップル電圧を印加する構成を必要とするものでもないため、当該構成を採用することにより、配線基板２の片面のみにしか電子部品を実装できない場合等においてもその適用が可能であり、また回路基板１Ａに冗長なスペースが必要になるものでもないため、電子部品の実装レイアウトや回路構成に大きな制約が生じず、設計自由度を高く確保しつつ騒音の低減を図ることができる。

なお、図８（Ａ）において示したように、第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０Ｂとが電気的に直列に接続される場合においては、第１積層セラミックコンデンサ１０Ａに対応して設けられた一対のランド３Ａ１，３Ａ２の一方と、第２積層セラミックコンデンサ１０Ｂに対応して設けられた一対のランド３Ｂ１，３Ｂ２のうちの上記一対のランド３Ａ１，３Ａ２に近い方のランド３Ｂ１とが、可能な限り迂回することなく配線基板２に設けられた配線４Ｃ（図８（Ａ）参照）によって接続されるように、導電パターンが構成されていることが好ましい。このように構成することにより、回路基板１Ａの大型化が防止できるばかりでなく、配線基板２に形成された回路のループインダクタンスを小さくすることもできる。

図９は、図５および図６に示す積層セラミックコンデンサの配線基板への好適な実装構造を示す断面図である。以下、この図９を参照して、上述した第１構成例とした場合のより好適な積層セラミックコンデンサの配線基板への実装構造について説明する。

なお、図９は、上述した第１積層セラミックコンデンサ１０Ａに当該好適な実装構造を適用した場合を例示して図示するものであるが、第２積層セラミックコンデンサ１０Ｂについても同様の実装構造が適用されていることが好ましい。そのため、当該実装構造が第２積層セラミックコンデンサ１０Ｂに適用された場合についても、これが図９から理解されることとなるように、当該図９においては、第２積層セラミックコンデンサ１０Ｂに対応した参照符号についてもこれを括弧書きにて表記している。

図９において示す第１積層セラミックコンデンサ１０Ａの実装構造は、当該第１積層セラミックコンデンサ１０Ａの一対の外部電極１４に接合部材６Ａ１，６Ａ２を介して電気的に接続された一対のランド３Ａ１，３Ａ２の各々が、第１積層セラミックコンデンサ１０Ａの対向主面１６ａの長辺が延在する方向（すなわち、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌ）において、第１積層セラミックコンデンサ１０Ａの一対の端部のうちの対応する端部の外側（すなわち、第１積層セラミックコンデンサ１０Ａの長さ方向端面１５のうちの対応する長さ方向端面の外側）にまで達するように延設されたものである。

また、図９において括弧書きで示す第２積層セラミックコンデンサ１０Ｂの実装構造も、第１積層セラミックコンデンサ１０Ａの上述した実装構造と同様に、当該第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４に接合部材６Ｂ１，６Ｂ２を介して電気的に接続された一対のランド３Ｂ１，３Ｂ２の各々が、第２積層セラミックコンデンサ１０Ｂの対向主面１６ａの長辺が延在する方向（すなわち、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌ）において、第２積層セラミックコンデンサ１０Ｂの一対の端部のうちの対応する端部の外側（すなわち、第２積層セラミックコンデンサ１０Ｂの長さ方向端面１５のうちの対応する長さ方向端面の外側）にまで達するように延設されたものである。

このように構成することにより、接合部材６Ａ１，６Ａ２，６Ｂ１，６Ｂ２に適切な大きさのフィレットが形成されることになるため、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂと配線基板２との間の接合部における接合面積がいずれも適度に大きくなることになり、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの実装安定性が確保できることになる。

ここで、図９において示す第１積層セラミックコンデンサ１０Ａの実装構造においては、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った長さをＬ１とするとともに、第１ランドとしての一方のランド３Ａ１の第２ランドとしての他方のランド３Ａ２とは反対側に位置する端部を３ａ１とし、第２ランドとしての他方のランド３Ａ２の第１ランドとしてのランド３Ａ１とは反対側に位置する端部を３ｂ１とした場合における、これら端部３ａ１と端部３ｂ１との間の上記長さ方向Ｌに沿った距離をＤ１とした場合に、当該距離Ｄ１が、上記長さＬ１の１．１倍以上１．３倍以下に設定されていることが特に好適である。

また、図９において括弧書き示す第２積層セラミックコンデンサ１０Ｂの実装構造においても、第１積層セラミックコンデンサ１０Ａの上述した実装構造の場合と同様に、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿った長さをＬ２とするとともに、第３ランドとしての一方のランド３Ｂ１の第４ランドとしての他方のランド３Ｂ２とは反対側に位置する端部を３ａ２とし、第４ランドとしての他方のランド３Ｂ２の第３ランドとしてのランド３Ｂ１とは反対側に位置する端部を３ｂ２とした場合における、これら端部３ａ２と端部３ｂ２との間の上記長さ方向Ｌに沿った距離をＤ２とした場合に、当該距離Ｄ２が、上記長さＬ２の１．１倍以上１．３倍以下に設定されていることが特に好適である。

これは、当該距離Ｄ１，Ｄ２がそれぞれ上記長さＬ１，Ｌ２の１．１倍以上である場合に、上述した第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの実装安定性が向上することになるためであり、また、当該距離Ｄ１，Ｄ２がそれぞれ上記長さＬ１，Ｌ２の１．３倍以下である場合に、後述する第２検証試験の結果から騒音の低減効果が効果的に得られると判断できるためである（詳細は、後述する第２検証試験参照）。

一方で、図５ないし図７を参照して、ランド３Ａ１，３Ａ２の第１積層セラミックコンデンサ１０Ａの幅方向Ｗに沿った長さは、第１積層セラミックコンデンサ１０Ａの幅方向Ｗの外形寸法の０．８倍から１．０倍であることが好ましい。この場合、Ｙ軸方向に沿って配線基板２に発生する振動がより相殺されることになる。また、この場合、第１積層セラミックコンデンサ１０Ａの実装時の位置ずれが生じ難くなるので、実装安定性が向上するとともに、第１積層セラミックコンデンサ１０Ａの配線基板２に対する向きがずれることによる振動の相殺作用の低下を防止することができる。

同様に、図５および図６を参照して、ランド３Ｂ１，３Ｂ２の第２積層セラミックコンデンサ１０Ｂの幅方向Ｗに沿った長さは、第２積層セラミックコンデンサ１０Ｂの幅方向Ｗの外形寸法の０．８倍から１．０倍であることが好ましい。この場合、Ｘ軸方向に沿って配線基板２に発生する振動がより相殺されることになる。また、この場合、第２積層セラミックコンデンサ１０Ｂの実装時の位置ずれが生じ難くなるので、実装安定性が向上するとともに、第２積層セラミックコンデンサ１０Ｂの配線基板２に対する向きがずれることによる振動の相殺作用の低下を防止することができる。

なお、図６においては、視覚的に理解し易くなるように、便宜上、第１積層セラミックコンデンサ１０Ａの幅方向Ｗに沿ったランド３Ａ１，３Ａ２の外形寸法を当該第１積層セラミックコンデンサ１０Ａの幅方向Ｗの外形寸法よりも大きく描くとともに、第２積層セラミックコンデンサ１０Ｂの幅方向Ｗに沿ったランド３Ｂ１，３Ｂ２の外形寸法を当該第２積層セラミックコンデンサ１０Ｂの幅方向Ｗの外形寸法よりも大きく描いたが、本第１構成例では、これらはいずれも同じ大きさである。

（第２構成例）
図１０は、第２構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。

本第２構成例は、上記第１構成例の場合と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の一対の積層セラミックコンデンサに着目するとともに、この積層セラミックコンデンサ群を複数組備えさせたものである。

図１０に示すように、本第２構成例に係る回路基板１Ｂは、上述した第１構成例において示した第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂのレイアウトを単位レイアウトパターンとし、当該単位レイアウトパターンをＸ軸方向およびＹ軸方向に沿って並べて配置したものである。

より詳細には、本第２構成例に係る回路基板１Ｂにおいては、個々の積層セラミックコンデンサ１０が配線基板２にマトリックス状（行列状）に配置されており、Ｘ軸方向に延在する直線１００に沿って各行に含まれる積層セラミックコンデンサ１０が直線状に並んで配置されているとともに、Ｙ軸方向に延在する直線１０１に沿って各列に含まれる積層セラミックコンデンサ１０が直線状に並んで配置されている。

そして、本第２構成例に係る回路基板１Ｂにおいては、特定の行に含まれる複数の積層セラミックコンデンサ１０の向きがいずれも同じ方向を向くこととなるように、それらの長さ方向Ｌおよび幅方向Ｗのいずれか一方がＸ軸方向に沿って位置するようにこれら特定の行における積層セラミックコンデンサ１０の配置が調整されているとともに、隣り合う行毎に積層セラミックコンデンサ１０の向きが異なる方向を向くこととなるように、各行の配列が調整されている。

このように構成した場合には、その詳細な説明は繰り返しになるため省略するが、Ｙ軸方向において隣り合う積層セラミックコンデンサ１０同士が、上述した第１構成例における第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０Ｂとの関係を有することになる。

したがって、本第２構成例に係る回路基板１Ｂとすることにより、マトリックス状に配置された積層セラミックコンデンサ１０が位置する部分の配線基板２の全体において振動の増大が抑制されることになるため、結果として回路基板１Ｂの大型化を防止しつつ騒音を低減させることができる。

なお、図１０においては、視覚的に理解し易くなるように、便宜上、積層セラミックコンデンサ１０の幅方向Ｗに沿ったランド３の外形寸法を当該積層セラミックコンデンサ１０の幅方向Ｗの外形寸法よりも大きく描いたが、本第２構成例では、これらは同じ大きさである。

（第３構成例）
図１１は、第３構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。

本第３構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の４つの積層セラミックコンデンサに着目したものである。

図１１に示すように、本第３構成例に係る回路基板１Ｃにおいては、当該回路基板１Ｃの領域Ｒ内において、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄが、配線基板２の主表面と平行な方向に沿って近傍に並んで配置されている。

ここで、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄは、第１構成例の場合と同様に、それぞれの厚み方向Ｔが配線基板２の主表面の法線方向（図中に示すＺ軸方向）と平行となるとともに、それぞれの長さ方向Ｌおよび幅方向Ｗが配線基板２の主表面と平行となるよう配線基板２に実装されている。これにより、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄの各々が有する一対の厚み方向側面１６のうちの一方が、第１構成例の場合と同様に、それぞれ配線基板２の主表面と対面して位置する対向主面１６ａ（図７等参照）となっている。

第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄの各々の対向主面１６ａは、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄがいずれも直方体形状を有し、さらにそれらの長さ方向Ｌが配線基板２の主表面と平行となるように配線基板２に実装されているため、いずれも一対の短辺および一対の長辺を有する長方形状を有している。

ここで、第３構成例に係る回路基板１Ｃにあっては、第１積層セラミックコンデンサ１０Ａの対向主面１６ａの長辺が延在する方向と第２積層セラミックコンデンサ１０Ｂの対向主面１６ａの長辺が延在する方向とが直交し、第２積層セラミックコンデンサ１０Ｂの対向主面１６ａの長辺が延在する方向と第３積層セラミックコンデンサ１０Ｃの対向主面１６ａの長辺が延在する方向とが直交し、第３積層セラミックコンデンサ１０Ｃの対向主面１６ａの長辺が延在する方向と第４積層セラミックコンデンサ１０Ｄの対向主面１６ａの長辺が延在する方向とが直交し、かつ、第４積層セラミックコンデンサ１０Ｄの対向主面１６ａの長辺が延在する方向と第１積層セラミックコンデンサ１０Ａの対向主面１６ａの長辺が延在する方向とが直交するとともに、第１積層セラミックコンデンサ１０Ａの一対の幅方向側面１７のうちの一方に第２積層セラミックコンデンサ１０Ｂの一対の長さ方向端面１５のうちの一方が対向し、第２積層セラミックコンデンサ１０Ｂの一対の幅方向側面１７のうちの一方に第３積層セラミックコンデンサ１０Ｃの一対の長さ方向端面１５のうちの一方が対向し、第３積層セラミックコンデンサ１０Ｃの一対の幅方向側面１７のうちの一方に第４積層セラミックコンデンサ１０Ｄの一対の長さ方向端面１５のうちの一方が対向し、かつ、第４積層セラミックコンデンサ１０Ｄの一対の幅方向側面１７のうちの一方に第１積層セラミックコンデンサ１０Ａの一対の長さ方向端面１５のうちの一方が対向するように、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄが、配線基板２に実装されている。

このように構成した場合には、その詳細な説明は繰り返しになるため省略するが、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄのうちの隣り合う積層セラミックコンデンサ同士が、上述した第１構成例における第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０Ｂとの関係を有することになる。

したがって、本第３構成例に係る回路基板１Ｃとすることにより、４つの積層セラミックコンデンサを配置する場合にも、電圧印加時においてこれら４つの積層セラミックコンデンサに発生する歪みに起因して生じる配線基板２の振動が互いに一部相殺されることになり、結果として騒音の発生が抑制されることとなり、回路基板１Ｃの大型化を防止しつつ騒音を低減させることができる。

特に、上記のように構成した場合には、第１積層セラミックコンデンサ１０Ａの一方の幅方向側面１７と、第２積層セラミックコンデンサ１０Ｂの一方の長さ方向端面１５とが対向配置されることになるため、第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０ＢとがＹ軸方向において重なるように配置されることになり、第２積層セラミックコンデンサ１０Ｂの一方の幅方向側面１７と、第３積層セラミックコンデンサ１０Ｃの一方の長さ方向端面１５とが対向配置されることになるため、第２積層セラミックコンデンサ１０Ｂと第３積層セラミックコンデンサ１０ＣとがＸ軸方向において重なるように配置されることになり、第３積層セラミックコンデンサ１０Ｃの一方の幅方向側面１７と、第４積層セラミックコンデンサ１０Ｄの一方の長さ方向端面１５とが対向配置されることになるため、第３積層セラミックコンデンサ１０Ｃと第４積層セラミックコンデンサ１０ＤとがＹ軸方向において重なるように配置されることになり、第４積層セラミックコンデンサ１０Ｄの一方の幅方向側面１７と、第１積層セラミックコンデンサ１０Ａの一方の長さ方向端面１５とが対向配置されることになるため、第４積層セラミックコンデンサ１０Ｄと第１積層セラミックコンデンサ１０ＡとがＸ軸方向において重なるように配置されることになり、その結果、当該Ｘ軸方向およびＹ軸方向に沿って配線基板２に発生する振動モードの伝播方向が互いに向かい合うことになり、より効率的に振動の相殺作用が得られることになるとともに、より小さい実装エリア内に４つの積層セラミックコンデンサを配置することができるため、回路基板１Ｃの大型化をさらに確実に防止することができる。

なお、図１１においては、視覚的に理解し易くなるように、便宜上、第１積層セラミックコンデンサ１０Ａの幅方向Ｗに沿ったランド３Ａ１，３Ａ２の外形寸法を当該第１積層セラミックコンデンサ１０Ａの幅方向Ｗの外形寸法よりも大きく描き、第２積層セラミックコンデンサ１０Ｂの幅方向Ｗに沿ったランド３Ｂ１，３Ｂ２の外形寸法を当該第２積層セラミックコンデンサ１０Ｂの幅方向Ｗの外形寸法よりも大きく描き、第３積層セラミックコンデンサ１０Ｃの幅方向Ｗに沿ったランド３Ｃ１，３Ｃ２の外形寸法を当該第３積層セラミックコンデンサ１０Ｃの幅方向Ｗの外形寸法よりも大きく描き、第４積層セラミックコンデンサ１０Ｄの幅方向Ｗに沿ったランド３Ｄ１，３Ｄ２の外形寸法を当該第４積層セラミックコンデンサ１０Ｄの幅方向Ｗの外形寸法よりも大きく描いたが、本第３構成例では、これらはいずれも同じ大きさである。

また、図１１中においては、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄの長さ方向Ｌに沿った歪みに起因する振動モードを模式的にそれぞれ矢印ＶＭＡ_Ｌ，ＶＭＢ_Ｌ，ＶＭＣ_Ｌ，ＶＭＤ_Ｌで表わしており、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄの幅方向Ｗに沿った歪みに起因する振動モードを模式的にそれぞれ矢印ＶＭＡ_Ｗ，ＶＭＢ_Ｗ，ＶＭＣ_Ｗ，ＶＭＤ_Ｗで表わしている。

（第４構成例）
図１２は、第４構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。

本第４構成例は、上記第３構成例の場合と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の４つの積層セラミックコンデンサに着目するとともに、この積層セラミックコンデンサ群を複数組備えさせたものである。

図１２に示すように、本第４構成例に係る回路基板１Ｄは、上述した第３構成例において示した第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄのレイアウトを単位レイアウトパターンとし、当該単位レイアウトパターンをＸ軸方向およびＹ軸方向に沿って並べて配置したものである。

より詳細には、本第４構成例に係る回路基板１Ｄにおいては、個々の積層セラミックコンデンサ１０が配線基板２にマトリックス状（行列状）に配置されており、Ｘ軸方向に延在する直線１００に沿って各行に含まれる積層セラミックコンデンサ１０が直線状に並んで配置されているとともに、Ｙ軸方向に延在する直線１０１に沿って各列に含まれる積層セラミックコンデンサ１０が直線状に並んで配置されている。

そして、本第２構成例に係る回路基板１Ｂにおいては、各行に含まれる複数の積層セラミックコンデンサ１０の向きが隣り合うもの同士で異なる方向を向くこととなるように、それらの長さ方向Ｌおよび幅方向Ｗが交互にＸ軸方向に沿って位置するようにこれら特定の行における積層セラミックコンデンサ１０の配置が調整されているとともに、各列に含まれる複数の積層セラミックコンデンサ１０の向きが隣り合うもの同士で異なる方向を向くこととなるように、それらの長さ方向Ｌおよび幅方向Ｗが交互にＹ軸方向に沿って位置するようにこれら特定の列における積層セラミックコンデンサ１０の配置が調整されている。

このように構成した場合には、その詳細な説明は繰り返しになるため省略するが、Ｘ軸方向およびＹ軸方向において隣り合う積層セラミックコンデンサ１０同士が、上述した第１構成例における第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０Ｂとの関係を有することになる。

したがって、本第４構成例に係る回路基板１Ｄとすることにより、マトリックス状に配置された積層セラミックコンデンサ１０が位置する部分の配線基板２の全体において振動の増大が抑制されることになるため、結果として回路基板１Ｄの大型化を防止しつつ騒音を低減させることができる。

なお、図１２においては、視覚的に理解し易くなるように、便宜上、積層セラミックコンデンサ１０の幅方向Ｗに沿ったランド３の外形寸法を当該積層セラミックコンデンサ１０の幅方向Ｗの外形寸法よりも大きく描いたが、本第４構成例では、これらは同じ大きさである。

（第５構成例）
図１３は、第５構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。

本第５構成例は、上記第１構成例の場合と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の一対の積層セラミックコンデンサに着目したものである。

図１３に示すように、本第５構成例に係る回路基板１Ｅは、第１構成例に係る回路基板１Ａと比較した場合に、配線基板２に実装された第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々の積層体１１の外表面に設けられた一対の外部電極１４の位置において相違している。

具体的には、上述した第１構成例においては、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂとして、長さ方向Ｌにおける積層体１１の両端部の外表面を覆うように一対の外部電極１４が形成されたものを配線基板２に実装した場合を例示したが、本第５構成例においては、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂとして、幅方向Ｗにおける積層体１１の両端部の外表面を覆うように一対の外部電極１４が形成されたものを配線基板２に実装したものである。

この場合にも、配線基板２の主表面には、当該第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々が有する一対の外部電極１４のそれぞれに対応した位置にランド３Ａ１，３Ａ２，３Ｂ１，３Ｂ２が設けられ、これら外部電極１４のそれぞれとランド３Ａ１，３Ａ２，３Ｂ１，３Ｂ２とが、接合部材６Ａ１，６Ａ２，６Ｂ１，６Ｂ２によって接合される。

このように構成した場合にも、その詳細な説明は繰り返しになるため省略するが、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、上述した第１構成例における関係と同様の関係を有することになるため、電圧印加時においてこれら第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂに発生する歪みに起因して生じる配線基板２の振動が互いに一部相殺されることになり、結果として騒音の発生が抑制されることとなり、回路基板１Ｅの大型化を防止しつつ騒音を低減させることができる。

なお、図１３においては、視覚的に理解し易くなるように、便宜上、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿ったランド３Ａ１，３Ａ２の外形寸法を当該第１積層セラミックコンデンサ１０Ａの長さ方向Ｌの外形寸法よりも大きく描くとともに、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿ったランド３Ｂ１，３Ｂ２の外形寸法を当該第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌの外形寸法よりも大きく描いたが、本第５構成例では、これらはいずれも同じ大きさである。

（第６構成例）
図１４は、第６構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。

本第６構成例は、上記第１構成例の場合と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の一対の積層セラミックコンデンサに着目したものである。

図１４に示すように、本第６構成例に係る回路基板１Ｆは、第１構成例に係る回路基板１Ａと比較した場合に、配線基板２に実装された第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々の積層体１１の外表面に設けられた外部電極１４の構成および位置において相違している。

具体的には、上述した第１構成例においては、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂとして、長さ方向Ｌにおける積層体１１の両端部の外表面を覆うように一対の外部電極１４が形成されたものを配線基板２に実装した場合を例示したが、本第６構成例においては、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂとして、長さ方向Ｌにおける積層体１１の両端部の外表面を覆うように分離して設けられた電気的に等価な２つの外部電極１４と、幅方向Ｗにおける積層体１１の両端部の外表面の一部を覆うように設けられた１つの外部電極１４とを備えたものを配線基板２に実装したものである。

この場合にも、配線基板２の主表面には、当該第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々が有する３つの外部電極１４のそれぞれに対応した位置にランド３Ａ１１，３Ａ１２，３Ａ２，３Ｂ１１，３Ｂ１２，３Ｂ２が設けられ、これら外部電極１４のそれぞれとランド３Ａ１１，３Ａ１２，３Ａ２，３Ｂ１１，３Ｂ１２，３Ｂ２とが、接合部材６Ａ１１，６Ａ１２，６Ａ２，６Ｂ１１，６Ｂ１２，６Ｂ２によって接合される。

このように構成した場合にも、その詳細な説明は繰り返しになるため省略するが、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、上述した第１構成例における関係と同様の関係を有することになるため、電圧印加時においてこれら第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂに発生する歪みに起因して生じる配線基板２の振動が互いに一部相殺されることになり、結果として騒音の発生が抑制されることとなり、回路基板１Ｆの大型化を防止しつつ騒音を低減させることができる。

（第７構成例）
図１５は、第７構成例に係る回路基板に具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。

図１５に示すように、本第７構成例に係る回路基板１Ｇは、配線基板２と、配線基板２に実装された集積回路素子としてのＩＣ（Integrated Circuit）２０と、配線基板２に実装されることで当該ＩＣに接続された２つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群とを含むものであり、当該２つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに、上述した第１構成例に係る回路基板１Ａにおいて示した第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂのレイアウトを適用したものである。ここで、当該２つのディカップリング用の積層セラミックコンデンサ１０は、互いに容量が異なるものである。

より詳細には、ＩＣ２０は、外部の回路との入出力を行なうための複数の端子を有しており、当該複数の端子には、電源端子２１とグランド端子２２とが含まれている。上述した２つのディカップリング用の積層セラミックコンデンサ１０は、ＩＣ２０が実装された配線基板２の主表面上において、当該主表面と平行な方向に沿ってＩＣ２０の近傍に並んで配置されている。ここで、より好ましくは、図示するように、２つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群とＩＣ２０とが、他の素子（電子部品等）が間に介在することなく並んで配置される。

２つのディカップリング用の積層セラミックコンデンサ１０の各々が有する外部電極に接合部材６を介して接続されたランド３のそれぞれは、配線を介してＩＣ２０の電源端子２１およびグランド端子２２に対応付けて接続されている。これにより、２つのディカップリング用の積層セラミックコンデンサ１０は、電源端子２１とグランド端子２２との間において電気的に並列に接続されている。

ここで、ディカップリング用の積層セラミックコンデンサは、電源電圧の変動や回路間の干渉を抑えるために電源ラインとグランドとの間に接続されるものである。当該ディカップリング用の積層セラミックコンデンサによって構成されるディカップリング回路は、広い周波数域において高いノイズ吸収効果が発揮されることとなるように、電源ラインとグランドとの間において、容量の異なる複数の積層セラミックコンデンサを電気的に並列に接続することで構成されることが一般的である。なお、当該ディカップリング回路が付設されるＩＣとしては、各種のものが想定され、たとえばＣＰＵ（Central Processing Unit）や、ＧＰＵ（Graphics Processing Unit）、ＡＰＵ（Accelerated Processing Unit）等が挙げられる。

上述したように、本第７構成例に係る回路基板１Ｇにおいては、上記第１構成例に係る回路基板１Ａにおいて示した第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂのレイアウトが、２つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに適用されている。このように構成することにより、その詳細な説明は繰り返しになるため省略するが、これら２つのディカップリング用の積層セラミックコンデンサ１０が配置された領域Ｒにおいて発生する振動が抑制できることになり、結果として騒音の発生が低減できることになる。

また、上述したように、ＩＣ２０の近傍にこれら２つのディカップリング用の積層セラミックコンデンサ１０が配置されることにより、回路基板１Ｇの大型化が防止できるばかりでなく、配線基板２に形成された回路のループインダクタンスを小さくすることもできる。

したがって、本第７構成例に係る回路基板１Ｇの如くの構成を採用してディカップリング回路を構成することにより、電子機器の大型化を防止しつつ騒音の発生を抑制することができる。ここで、本第７構成例においては、２つのディカップリング用の積層セラミックコンデンサ１０とＩＣ２０とが同一直線上に並ぶように配置した場合を例示したが、２つのディカップリング用コンデンサ１０が並ぶ方向と、当該２つのディカップリング用コンデンサ１０からなるコンデンサ素子群とＩＣ２０とが並ぶ方向とが交差するように配置されていてもよい。

なお、図１５においては、視覚的に理解し易くなるように、便宜上、ディカップリング用の積層セラミックコンデンサ１０の幅方向Ｗに沿ったランド３の外形寸法を当該積層セラミックコンデンサ１０の幅方向Ｗの外形寸法よりも大きく描いたが、本第７構成例では、これらは同じ大きさである。

（第８構成例）
図１６は、第８構成例に係る回路基板に具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。

図１６に示すように、本第８構成例に係る回路基板１Ｈは、配線基板２と、配線基板２に実装されたＩＣ２０と、配線基板２に実装されることで当該ＩＣに接続された４つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群とを含むものであり、当該４つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに、上述した第３構成例に係る回路基板１Ｃにおいて示した第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄのレイアウトを適用したものである。ここで、当該４つのディカップリング用の積層セラミックコンデンサ１０は、大容量、中容量、小容量のコンデンサの組み合わせからなり、大容量のコンデンサは、同じ容量の２つの積層セラミックコンデンサ１０にて対応させ、中容量および小容量のコンデンサは、それぞれ１つの積層セラミックコンデンサ１０にて対応させている。

より詳細には、上述した第７構成例の場合と同様に、ＩＣ２０は、外部の回路との入出力を行なうための複数の端子を有しており、当該複数の端子には、電源端子２１とグランド端子２２とが含まれている。上述した４つのディカップリング用の積層セラミックコンデンサ１０は、ＩＣ２０が実装された配線基板２の主表面上において、当該主表面と平行な方向に沿ってＩＣ２０の近傍に並んで配置されている。ここで、より好ましくは、図示するように、４つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群とＩＣ２０とが、他の素子（電子部品等）が間に介在することなく並んで配置される。

４つのディカップリング用の積層セラミックコンデンサ１０の各々が有する外部電極に接合部材６を介して接続されたランド３のそれぞれは、配線を介してＩＣ２０の電源端子２１およびグランド端子２２に対応付けて接続されている。これにより、４つのディカップリング用の積層セラミックコンデンサ１０は、電源端子２１とグランド端子２２との間において電気的に並列に接続されている。

上述したように、本第８構成例に係る回路基板１Ｈにおいては、上記第３構成例に係る回路基板１Ｃにおいて示した第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄのレイアウトが、４つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに適用されている。このように構成することにより、その詳細な説明は繰り返しになるため省略するが、これら４つのディカップリング用の積層セラミックコンデンサ１０が配置された領域Ｒにおいて発生する振動が抑制できることになり、結果として騒音の発生が低減できることになる。

また、上述したように、ＩＣ２０の近傍にこれら４つのディカップリング用の積層セラミックコンデンサ１０が配置されることにより、回路基板１Ｈの大型化が防止できるばかりでなく、配線基板２に形成された回路のループインダクタンスを小さくすることもできる。

したがって、本第８構成例に係る回路基板１Ｈの如くの構成を採用してディカップリング回路を構成することにより、電子機器の大型化を防止しつつ騒音の発生を抑制することができる。

なお、図１６においては、視覚的に理解し易くなるように、便宜上、ディカップリング用の積層セラミックコンデンサ１０の幅方向Ｗに沿ったランド３の外形寸法を当該積層セラミックコンデンサ１０の幅方向Ｗの外形寸法よりも大きく描いたが、本第８構成例では、これらは同じ大きさである。

（検証試験）
以下においては、本発明の効果を確認するために行なった検証試験について説明する。検証試験としては、配線基板に対する積層セラミックコンデンサの実装レイアウトを種々変更したり、配線基板に対する積層セラミックコンデンサの実装構造を種々変更したり、配線基板に実装する積層セラミックコンデンサの種類を変更したりすることで、電圧印加時に発生する騒音の音圧レベルにどのような変化が生じるかを検証した第１、第３および第４検証試験と、配線基板に設けられるランドの寸法（より詳細には、図９において示す距離Ｄ１，Ｄ２の寸法）を種々変更することで、電圧印加時に発生する騒音の音圧レベルにどのような変化が生じるかを検証した第２検証試験とを実施した。

（第１検証試験）
図１７は、第１検証試験において検証を行なった比較例１ないし３および実施例１ないし３に係る積層セラミックコンデンサの実装レイアウトを示す図である。第１検証試験においては、図１７（Ａ）〜（Ｆ）に示す積層セラミックコンデンサの実装レイアウトが適用された回路基板をサンプルとして準備し、これらサンプルのそれぞれに電圧を実際に印加してその際に発生する騒音の音圧レベルを実測した。

なお、第１検証試験において準備したサンプルにおける積層セラミックコンデンサ１０は、いずれも、その厚み方向Ｔが配線基板２の主表面の法線方向と平行となるとともに、その長さ方向Ｌおよび幅方向Ｗが配線基板２の主表面と平行となるように、配線基板２に実装したものである。すなわち、当該積層セラミックコンデンサ１０は、いずれもその内部電極層が実装後において配線基板２の主表面と平行な関係にある実装構造を有するものであり、図中においては、そのことを示す記号として、積層セラミックコンデンサを示す符号１０の後に括弧書きでＨの記号を付記している。

図１７（Ａ）に示すように、比較例１に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を１個実装したものである。実装した１個の積層セラミックコンデンサ１０の向きは、長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに幅方向Ｗが配線基板２のＹ軸方向に合致するようにした。

図１７（Ｂ）に示すように、比較例２に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を２個実装したものである。実装した２個の積層セラミックコンデンサ１０の向きは、いずれも長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに幅方向Ｗが配線基板２のＹ軸方向に合致するようにした。なお、これら２個の積層セラミックコンデンサ１０は、配線基板２の主表面上において近接配置した。

図１７（Ｃ）に示すように、比較例３に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を４個実装したものである。実装した４個の積層セラミックコンデンサ１０の向きは、いずれも長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに幅方向Ｗが配線基板２のＹ軸方向に合致するようにした。なお、これら４個の積層セラミックコンデンサ１０は、いずれも配線基板２の主表面上において近接配置した。

図１７（Ｄ）に示すように、実施例１に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を２個実装したものである。当該実施例１に係る実装レイアウトは、上述した実施の形態に基づいた第１構成例に従ったものである。

図１７（Ｅ）に示すように、実施例２に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を４個実装したものである。当該実施例２に係る実装レイアウトは、上述した実施の形態に基づいた第１構成例に従った実装レイアウトを単位レイアウトパターンとし、当該単位レイアウトパターンをＸ軸方向に沿って２組並べて配置したものである。なお、これら２つの単位レイアウトパターンは、配線基板２の主表面上において近接配置した。

図１７（Ｆ）に示すように、実施例３に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を４個実装したものである。当該実施例３に係る実装レイアウトは、上述した実施の形態に基づいた第３構成例に従ったものである。

これら比較例１ないし３および実施例１ないし３において使用した積層セラミックコンデンサ１０は、いずれも同一の設計仕様のものを使用した。より詳細には、積層セラミックコンデンサ１０の長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法および厚み方向Ｔの外形寸法は、０．６［ｍｍ］×０．３［ｍｍ］×０．３［ｍｍ］であり、静電容量は、２．２［μＦ］である。

また、比較例２，３および実施例１ないし３においては、複数の積層セラミックコンデンサをいずれも電気的に並列に接続した。さらに、配線基板２に設けたランドの寸法は、図９において示す距離Ｄ１（すなわち、１個の積層セラミックコンデンサ１０に対して設けられた一対のランドの、積層セラミックコンデンサ１０の長さ方向Ｌに沿った両端部間の距離）を０．７［ｍｍ］とし、その幅方向の外形寸法を０．３［ｍｍ］とした。また、隣り合う積層セラミックコンデンサ１０の間の距離は、いずれも０．３［ｍｍ］となるようにした。なお、図１７においては、視覚的に理解し易くなるように、便宜上、ランドの幅方向の外形寸法を積層セラミックコンデンサ１０の幅方向Ｗに沿った外形寸法よりも大きく描いている。

図１８は、第１検証試験における騒音の音圧レベルの測定方法を示す概略図である。図１８に示すように、騒音の音圧レベルを実測するに際しては、サンプルＳを無響箱２００内に設置し、この状態において、配線基板２に実装された積層セラミックコンデンサ１０に２［Ｖｐｐ］の交流電圧を４．５［ｋＨｚ］〜５．０［ｋＨｚ］の範囲の周波数で印加し、その際に発生する騒音の最大値を計測することで行なった。

なお、騒音の音圧レベルの計測は、無響箱２００内において集音マイク２１０をサンプルＳに向けて対向配置し、当該集音マイク２１０および集音計２２０よってサンプルＳから発せられる音を集音し、これに基づいてＦＦＴアナライザ２３０を用いて音圧レベルを解析することで行なった。

また、騒音の音圧レベルの計測に際しては、配線基板２のＸ軸方向に沿った振動による騒音の音圧レベルと、配線基板２のＹ軸方向に沿った振動による騒音の音圧レベルとを個別に計測することができるように、各サンプルにおける配線基板２として長辺および短辺を有する短冊状の形状を有するものを使用した。すなわち、比較例１ないし３および実施例１ないし３のそれぞれについて、Ｘ軸方向に沿った振動による騒音の音圧レベルを測定するためのものとして、短冊状の形状を有する配線基板２の長辺方向にＸ軸方向を合致させるとともに積層セラミックコンデンサ１０の実装エリアのＹ軸方向の大きさと短冊状の形状を有する配線基板２の短辺方向の長さとを合致させたものを準備し、Ｙ軸方向に沿った振動による騒音の音圧レベルを測定するためのものとして、短冊状の形状を有する配線基板２の長辺方向にＹ軸方向を合致させるとともに積層セラミックコンデンサ１０の実装エリアのＸ軸方向の大きさと短冊状の形状を有する配線基板２の短辺方向の長さとを合致させたものを準備し、これらのそれぞれについて騒音の音圧レベルを計測することとした。

図１９は、当該第１検証試験の結果を示すグラフである。図１９に示すグラフにおいては、横軸がＸ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしており、縦軸がＹ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしている。

図１９に示すように、比較例１ないし３の関係では、実装された積層セラミックコンデンサ１０の個数が増すにつれて騒音の音圧レベルが増加する傾向が見られた。

一方、実装された積層セラミックコンデンサ１０の個数が２個である比較例２および実施例１の関係では、本発明が適用された実施例１において、本発明が適用されていない比較例２よりも大幅に騒音の音圧レベルが低減されていることが確認され、実施例１において計測された騒音の音圧レベルは、比較例２において計測された騒音の音圧レベルよりも概ね２０［ｄＢ］程度小さくなった。

また、実装された積層セラミックコンデンサ１０の個数が２個である実施例１において計測された騒音の音圧レベルは、実装された積層セラミックコンデンサ１０の個数が１個である比較例１において計測された騒音の音圧レベルよりもさらに低くなることが確認され、実施例１において計測された騒音の音圧レベルは、比較例１において計測された騒音の音圧レベルよりも概ね１５［ｄＢ］程度小さくなった。

さらに、実装された積層セラミックコンデンサ１０の個数が４個である比較例３、実施例２および実施例３の関係では、本発明が適用された実施例２および３において、本発明が適用されていない比較例３よりも大幅に騒音の音圧レベルが低減されていることが確認され、実施例２および３において計測された騒音の音圧レベルは、比較例３において計測された騒音の音圧レベルよりも概ね１７［ｄＢ］〜２２［ｄＢ］程度小さくなった。

また、実施例２および３の関係では、Ｙ軸方向に沿った振動による騒音の音圧レベルに大きな差は見られないものの、Ｘ軸方向に沿った振動による騒音の音圧レベルには大きな差が見られ、Ｘ軸方向に沿った振動による騒音の音圧レベルの低減の観点からは、実施例２よりも実施例３が優位であることが確認された。これは、実施例３に係る実装レイアウトでは、４個の積層セラミックコンデンサ１０のうちの隣り合う積層セラミックコンデンサ同士が、すべて上述した第１構成例における第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０Ｂとの関係を有しているため、Ｘ軸方向およびＹ軸方向に沿って配線基板２に発生する振動モードの伝播方向が互いに向かい合うことになり、より効率的に振動の相殺作用が得られた結果と考えられる。

以上において説明した第１検証試験に基づけば、本発明を適用することにより、回路基板の大型化を防止しつつ騒音が低減できることが実験的にも確認されたと言える。

（第２検証試験）
第２検証試験においては、サンプルとして正方形状を有する配線基板に１個の積層セラミックコンデンサを実装したものを複数準備し、上述した第１検証試験において示した騒音の音圧レベルの測定方法と同様の測定方法を用いてこれらサンプルにおいて発生する騒音の音圧レベルを実測した。なお、配線基板に実装された積層セラミックコンデンサには、２［Ｖｐｐ］の交流電圧を４．５［ｋＨｚ］〜５．０［ｋＨｚ］の範囲の周波数で印加し、その際に発生する騒音の最大値を計測した。

サンプルとしては、２種類のものを準備した。サンプル１は、積層セラミックコンデンサとして、その長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法および厚み方向Ｔの外形寸法が０．６［ｍｍ］×０．３［ｍｍ］×０．３［ｍｍ］であり、その静電容量が２．２［μＦ］であるものを配線基板に実装したものであり、サンプル２は、積層セラミックコンデンサとして、その長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法および厚み方向Ｔの外形寸法が１．０［ｍｍ］×０．５［ｍｍ］×０．５［ｍｍ］であり、その静電容量が１０［μＦ］であるものを配線基板に実装したものである。

また、サンプル１については、配線基板２に設けたランドの寸法として、図９において示す距離Ｄ１（すなわち、積層セラミックコンデンサに対して設けられた一対のランドの、積層セラミックコンデンサ１０の長さ方向Ｌに沿った両端部間の距離）が０．７［ｍｍ］に設定されたものと、０．８［ｍｍ］に設定されたものと、０．９［ｍｍ］に設定されたものを準備した。なお、これらのいずれについても、ランドの幅方向の外形寸法は、０．３［ｍｍ］とし、そのサンプル数は、いずれも３個とした。

一方、サンプル２については、配線基板２に設けたランドの寸法として、図９において示す距離Ｄ１（すなわち、積層セラミックコンデンサに対して設けられた一対のランドの、積層セラミックコンデンサ１０の長さ方向Ｌに沿った両端部間の距離）が１．２［ｍｍ］に設定されたものと、１．３［ｍｍ］に設定されたものと、１．５［ｍｍ］に設定されたものを準備した。なお、これらのいずれについても、ランドの幅方向の外形寸法は、０．５［ｍｍ］とし、そのサンプル数は、いずれも３個とした。

図２０は、当該第２検証試験の結果を示すグラフであり、図２０（Ａ）は、サンプル１についての結果を纏めたものであり、図２０（Ｂ）は、サンプル２についての結果を纏めたものである。また、図２０に示すグラフにおいては、横軸がサンプル種別を表わしており、縦軸が騒音の音圧レベル［ｄＢ］を表わしている。なお、グラフに示した騒音の音圧レベルは、サンプル種別毎の平均値を表わしている。

図２０に示すように、サンプル１および２のいずれについても、距離Ｄ１が小さくなるにつれて騒音の音圧レベルが低下することが確認された。

ここで、図２０（Ａ）に示すように、サンプル１については、距離Ｄ１が０．８［ｍｍ］である場合に、距離Ｄ１が０．９［ｍｍ］である場合に比較して、騒音の音圧レベルが概ね２［ｄＢ］程度低減しており、距離Ｄ１が０．７［ｍｍ］である場合に、距離Ｄ１が０．９［ｍｍ］である場合に比較して、騒音の音圧レベルが概ね１９［ｄＢ］程度低減していることが理解される。

一方、図２０（Ｂ）に示すように、サンプル２については、距離Ｄ１が１．３［ｍｍ］である場合に、距離Ｄ１が１．５［ｍｍ］である場合に比較して、騒音の音圧レベルが概ね７［ｄＢ］程度低減しており、距離Ｄ１が１．２［ｍｍ］である場合に、距離Ｄ１が１．５［ｍｍ］である場合に比較して、騒音の音圧レベルが概ね１８［ｄＢ］程度低減していることが理解される。

以上において説明した第２検証試験に基づけば、本発明を適用するに当たり、概して、上記距離Ｄ１は、積層セラミックコンデンサの長さ方向Ｌに沿った長さＬ１（図７参照）の１．３倍以下に設定されていることが好ましく、特に１．２倍以下に設定されていることがより好ましいことが実験的にも確認されたと言える。

（第３検証試験）
上述した本発明の実施の形態においては、複数の積層セラミックコンデンサのそれぞれが、その厚み方向Ｔが配線基板の主表面の法線方向と平行となるとともに、その長さ方向Ｌおよび幅方向Ｗが配線基板の主表面と平行となるように、配線基板に実装された実装構造を有している場合を例示したが、本発明は、このような実装構造が採用されている場合に限定されるものではない。すなわち、複数の積層セラミックコンデンサのそれぞれが、その幅方向Ｗが配線基板の主表面の法線方向と平行となるとともに、その長さ方向Ｌおよび厚み方向Ｔが配線基板の主表面と平行となるように、配線基板に実装された実装構造を有していてもよいし、これら異なる実装構造が混在した状態とされていてもよい。本第３検証試験は、このように構成した場合の幾つかにおいて、電圧印加時に発生する騒音の音圧レベルにどのような変化が生じるかを検証したものである。

図２１は、第３検証試験において検証を行なった比較例４ないし６および実施例４，５に係る積層セラミックコンデンサの実装レイアウトを示す図である。第３検証試験においては、図２１（Ａ）〜（Ｅ）に示す積層セラミックコンデンサの実装レイアウトが適用された回路基板をサンプルとして準備し、これらサンプルのそれぞれに電圧を実際に印加してその際に発生する騒音の音圧レベルを実測した。

なお、第３検証試験において準備したサンプルにおける積層セラミックコンデンサ１０は、その幅方向Ｗが配線基板２の主表面の法線方向と平行となるとともに、その長さ方向Ｌおよび厚み方向Ｔが配線基板２の主表面と平行となるように、配線基板２に実装したものと、その厚み方向Ｔが配線基板２の主表面の法線方向と平行となるとともに、その長さ方向Ｌおよび幅方向Ｗが配線基板２の主表面と平行となるように、配線基板２に実装したものとを含んでいる。ここで、前者の積層セラミックコンデンサ１０は、いずれもその内部電極層が実装後において配線基板２の主表面と垂直な関係にある実装構造を有するものであり、図中においては、そのことを示す記号として、積層セラミックコンデンサを示す符号１０の後に括弧書きでＶの記号を付記している。一方、後者の積層セラミックコンデンサ１０は、いずれもその内部電極層が実装後において配線基板２の主表面と平行な関係にある実装構造を有するものであり、図中においては、そのことを示す記号として、積層セラミックコンデンサを示す符号１０の後に括弧書きでＨの記号を付記している。

図２１（Ａ）に示すように、比較例４に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を１個実装したものである。実装した１個の積層セラミックコンデンサ１０の向きは、長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに厚み方向Ｔが配線基板２のＹ軸方向に合致するようにした。

図２１（Ｂ）に示すように、比較例５に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を２個実装したものである。実装した２個の積層セラミックコンデンサ１０の向きは、いずれも長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに厚み方向Ｔが配線基板２のＹ軸方向に合致するようにした。なお、これら２個の積層セラミックコンデンサ１０は、配線基板２の主表面上において近接配置した。

図２１（Ｃ）に示すように、比較例６に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を２個実装したものである。実装した２個の積層セラミックコンデンサ１０のうちの１個の向きは、長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに厚み方向Ｔが配線基板２のＹ軸方向に合致するようにし、残る１個の向きは、長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに幅方向Ｗが配線基板２のＹ軸方向に合致するようにした。なお、これら２個の積層セラミックコンデンサ１０は、いずれも配線基板２の主表面上において近接配置した。

図２１（Ｄ）に示すように、実施例４に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を２個実装したものである。当該実施例４に係る実装レイアウトの平面的に見た場合のレイアウトパターンは、上述した実施の形態に基づいた第１構成例に従ったものであるが、実装した２個の積層セラミックコンデンサ１０のうちの１個の向きは、長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに厚み方向Ｔが配線基板２のＹ軸方向に合致するようにし、残る１個の向きは、長さ方向Ｌが配線基板２のＹ軸方向に合致するとともに厚み方向Ｔが配線基板２のＸ軸方向に合致するようにした。

図２１（Ｅ）に示すように、実施例５に係る実装レイアウトは、配線基板２の主表面に積層セラミックコンデンサ１０を２個実装したものである。当該実施例５に係る実装レイアウトの平面的に見た場合のレイアウトパターンは、上述した実施の形態に基づいた第１構成例に従ったものであるが、実装した２個の積層セラミックコンデンサ１０のうちの１個の向きは、長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに厚み方向Ｔが配線基板２のＹ軸方向に合致するようにし、残る１個の向きは、長さ方向Ｌが配線基板２のＹ軸方向に合致するとともに幅方向Ｗが配線基板２のＸ軸方向に合致するようにした。

これら比較例４ないし６および実施例４，５において使用した積層セラミックコンデンサ１０は、いずれも同一の設計仕様のものを使用した。より詳細には、積層セラミックコンデンサ１０の長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法および厚み方向Ｔの外形寸法は、０．６［ｍｍ］×０．３［ｍｍ］×０．３［ｍｍ］であり、静電容量は、１．０［μＦ］である。

また、比較例５，６および実施例４，５においては、複数の積層セラミックコンデンサをいずれも電気的に並列に接続した。さらに、配線基板２に設けたランドの寸法は、図９において示す距離Ｄ１（すなわち、１個の積層セラミックコンデンサ１０に対して設けられた一対のランドの、積層セラミックコンデンサ１０の長さ方向Ｌに沿った両端部間の距離）を０．７［ｍｍ］とし、その幅方向の外形寸法を０．３［ｍｍ］とした。また、隣り合う積層セラミックコンデンサ１０の間の距離は、いずれも０．３［ｍｍ］となるようにした。なお、図２１においては、視覚的に理解し易くなるように、便宜上、ランドの幅方向の外形寸法を積層セラミックコンデンサ１０の幅方向Ｗに沿った外形寸法よりも大きく描いている。

ここで、第３検証試験においては、上述した第１検証試験において示した騒音の音圧レベルの測定方法と同様の測定方法を用いてサンプルにおいて発生する騒音の音圧レベルを実測した。なお、配線基板２に実装された積層セラミックコンデンサ１０には、２［Ｖｐｐ］の交流電圧を４．５［ｋＨｚ］〜５．０［ｋＨｚ］の範囲の周波数で印加し、その際に発生する騒音の最大値を計測した。

図２２は、当該第３検証試験の結果を示すグラフである。図２２に示すグラフにおいては、横軸がＸ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしており、縦軸がＹ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしている。

図２２に示すように、比較例４ないし６の関係では、実装された積層セラミックコンデンサ１０が１個の場合よりも２個の場合において騒音が増大する傾向が見られ、そのいずれにおいてもＸ軸方向に沿った振動による騒音がＹ軸方向に沿った振動による騒音よりも支配的となった。

一方、実装された２個の積層セラミックコンデンサ１０のいずれもがその内部電極層が実装後において配線基板２の主表面と垂直な関係にある比較例５および実施例４の関係では、本発明が適用された実施例４において、本発明が適用されていない比較例５よりも騒音の音圧レベルが低減されていることが確認され、実施例４において計測された騒音の音圧レベルは、比較例５において計測された騒音の音圧レベルよりも概ね７［ｄＢ］程度小さくなった。

また、実装された２個の積層セラミックコンデンサ１０のうちの一方がその内部電極層が実装後において配線基板２の主表面と垂直な関係にあり、他方がその内部電極層が実装後において配線基板２の主表面と平行な関係にある比較例６および実施例５の関係では、本発明が適用された実施例５において、本発明が適用されていない比較例６よりも騒音の音圧レベルが低減されていることが確認され、実施例５において計測された騒音の音圧レベルは、比較例６において計測された騒音の音圧レベルよりも概ね２［ｄＢ］程度小さくなった。

さらには、本発明が適用された実施例４および５においては、２個の積層セラミックコンデンサ１０が実装されているにも拘わらず、１個の積層セラミックコンデンサ１０が実装されたのみである比較例４よりも、Ｘ軸方向に沿った振動による騒音の音圧レベルが僅かではあるが低減した。

以上において説明した第３検証試験に基づけば、複数の積層セラミックコンデンサのいずれもがその内部電極層が実装後において配線基板の主表面と垂直な関係となるような実装構造を有している場合、および、複数の積層セラミックコンデンサの一部がその内部電極層が実装後において配線基板の主表面と垂直な関係となるような実装構造を有し、残りがその内部電極層が実装後において配線基板の主表面と平行な関係となるような実装構造を有している場合のいずれにおいても、本発明を適用することにより、回路基板の大型化を防止しつつ騒音が低減できることが実験的にも確認されたと言える。

なお、第３検証試験に基づけば、配線基板に４つの積層セラミックコンデンサを接近して配置する場合であって、４つの積層セラミックコンデンサのいずれもがその内部電極層が実装後において配線基板の主表面と垂直な関係となるような実装構造を有している場合、および、４つの積層セラミックコンデンサの一部がその内部電極層が実装後において配線基板の主表面と垂直な関係となるような実装構造を有し、残りがその内部電極層が実装後において配線基板の主表面と平行な関係となるような実装構造を有している場合のいずれにおいても、上述した実施の形態に基づいた第３構成例のレイアウトにおける平面的に見た場合のレイアウトパターンを採用することにより、Ｘ軸方向のみならず、Ｙ軸方向においても騒音が低減できることが理解できる。

ここで、本第３検証試験の結果と上述した第１検証試験の結果とを合わせて考察すると、配線基板に実装する積層セラミックコンデンサ群に本発明を適用する場合においては、すべての積層セラミックコンデンサがその内部電極層が実装後において配線基板の主表面と平行な関係となるように実装されていることが、振動を低減する上でより好適であることが理解できる。

（第４検証試験）
上述した本発明の実施の形態においては、複数の積層セラミックコンデンサとして、同一の設計仕様（同一の容量かつ同一サイズ）の積層セラミックコンデンサが配線基板に実装された場合を例示したが、複数の積層セラミックコンデンサが異なる設計仕様のものであってもよい。たとえば、上記第１構成例に係る回路基板１Ａに実装された一対の積層セラミックコンデンサが互いに異なる容量のもので構成されていてもよい。また、たとえば、上記第２構成例において、設計仕様（同一の容量かつ同一サイズ）の一対の積層セラミックコンデンサを１つの積層セラミックコンデンサ群とし、積層セラミックコンデンサ群を複数組備えさせ、積層セラミックコンデンサ群間で異なる設計仕様のものとすることもできる。また、同様に、上記第３構成例に係る回路基板１Ｃに実装された４つの積層セラミックコンデンサが２種類以上の容量のもので構成されていてもよく、上記第４構成例において、設計仕様（同一の容量かつ同一サイズ）の４つの積層セラミックコンデンサを１つの積層セラミックコンデンサ群とし、積層セラミックコンデンサ群を複数組備えさせ、積層セラミックコンデンサ群間で異なる設計仕様のものとすることもできる。本第４検証試験は、このように構成した場合の幾つかにおいて、電圧印加時に発生する騒音の音圧レベルにどのような変化が生じるかを検証したものである。

図２３は、第４検証試験において検証を行なった比較例７，８および実施例６に係る積層セラミックコンデンサの実装レイアウトを示す図である。第４検証試験においては、図２３（Ａ）〜（Ｃ）に示す積層セラミックコンデンサの実装レイアウトが適用された回路基板をサンプルとして準備し、これらサンプルのそれぞれに電圧を実際に印加してその際に発生する騒音の音圧レベルを実測した。

なお、第４検証試験において準備したサンプルにおける積層セラミックコンデンサ１０は、いずれも、その厚み方向Ｔが配線基板２の主表面の法線方向と平行となるとともに、その長さ方向Ｌおよび幅方向Ｗが配線基板２の主表面と平行となるように、配線基板２に実装したものであるが、このうちの比較例８および実施例６に係るサンプルは、異なる設計仕様（容量およびサイズ）の積層セラミックコンデンサを含んでいる。具体的には、容量およびサイズの大きいものと、容量およびサイズの小さいものとを含んでおり、図中においては、そのことを示す記号として、前者のものについては積層セラミックコンデンサを示す符号１０の後に括弧書きでＬの記号を付記しており、後者のものについては積層セラミックコンデンサを示す符号１０の後に括弧書きでＳの記号を付記している。

図２３（Ａ）に示すように、比較例７に係る実装レイアウトは、配線基板２の主表面に容量が大きくかつサイズが大きい積層セラミックコンデンサ１０を１個実装したものである。実装した１個の積層セラミックコンデンサ１０の向きは、長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに幅方向Ｗが配線基板２のＹ軸方向に合致するようにした。

図２３（Ｂ）に示すように、比較例８に係る実装レイアウトは、配線基板２の主表面に、容量が大きくかつサイズが大きい積層セラミックコンデンサ１０と、容量が小さくかつサイズが小さい積層セラミックコンデンサ１０とをそれぞれ１個ずつ、合計２個実装したものである。実装した２個の積層セラミックコンデンサ１０の向きは、いずれも長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに幅方向Ｗが配線基板２のＹ軸方向に合致するようにした。なお、これら２個の積層セラミックコンデンサ１０は、配線基板２の主表面上において近接配置した。

図２３（Ｃ）に示すように、実施例６に係る実装レイアウトは、配線基板２の主表面に、容量が大きくかつサイズが大きい積層セラミックコンデンサ１０と、容量が小さくかつサイズが小さい積層セラミックコンデンサ１０とをそれぞれ１個ずつ、合計２個実装したものである。当該実施例６に係る実装レイアウトの平面的に見た場合のレイアウトパターンは、上述した実施の形態に基づいた第１構成例に従ったものであるが、実装した２個の積層セラミックコンデンサ１０のうちの大きい方のものの向きは、長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに厚み方向Ｔが配線基板２のＹ軸方向に合致するようにし、残る小さい方のものの向きは、長さ方向Ｌが配線基板２のＹ軸方向に合致するとともに幅方向Ｗが配線基板２のＸ軸方向に合致するようにした。

比較例７において使用した積層セラミックコンデンサ１０と、比較例８および実施例６において使用したもののうちの大きい方の積層セラミックコンデンサ１０は、長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法および厚み方向Ｔの外形寸法が、１．０［ｍｍ］×０．５［ｍｍ］×０．５［ｍｍ］であり、静電容量は、２．２［μＦ］である。一方、比較例８および実施例６において使用したもののうちの小さい方の積層セラミックコンデンサ１０は、長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法および厚み方向Ｔの外形寸法が、０．６［ｍｍ］×０．３［ｍｍ］×０．３［ｍｍ］であり、静電容量は、１．０［μＦ］である。

また、比較例８および実施例６においては、複数の積層セラミックコンデンサをいずれも電気的に並列に接続した。さらに、配線基板２に設けたランドの寸法は、図９において示す距離Ｄ１（すなわち、１個の積層セラミックコンデンサ１０に対して設けられた一対のランドの、積層セラミックコンデンサ１０の長さ方向Ｌに沿った両端部間の距離）を、大きい方の積層セラミックコンデンサに対応したランドにおいて１．２［ｍｍ］とし、小さい方の積層セラミックコンデンサに対応したランドにおいて０．７［ｍｍ］とし、その幅方向の外形寸法を、大きい方の積層セラミックコンデンサに対応したランドにおいて０．５［ｍｍ］とし、小さい方の積層セラミックコンデンサに対応したランドにおいて０．３［ｍｍ］とした。また、隣り合う積層セラミックコンデンサ１０の間の距離は、いずれも０．３［ｍｍ］となるようにした。なお、図２３においては、視覚的に理解し易くなるように、便宜上、ランドの幅方向の外形寸法を積層セラミックコンデンサ１０の幅方向Ｗに沿った外形寸法よりも大きく描いている。

ここで、第４検証試験においては、上述した第１検証試験において示した騒音の音圧レベルの測定方法と同様の測定方法を用いてサンプルにおいて発生する騒音の音圧レベルを実測した。なお、配線基板２に実装された積層セラミックコンデンサ１０には、２［Ｖｐｐ］の交流電圧を４．５［ｋＨｚ］〜５．０［ｋＨｚ］の範囲の周波数で印加し、その際に発生する騒音の最大値を計測した。

図２４は、当該第４検証試験の結果を示すグラフである。図２４に示すグラフにおいては、横軸がＸ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしており、縦軸がＹ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしている。

図２４に示すように、比較例７および８の関係では、積層セラミックコンデンサ１０が１個のみ実装された場合に比べ、容量およびサイズが異なる積層セラミックコンデンサがそれぞれ１個ずつ合計２個実装された場合において、騒音が増大する傾向が見られた。

一方、容量およびサイズが異なる積層セラミックコンデンサがそれぞれ１個ずつ合計２個実装された比較例８および実施例６の関係では、本発明が適用された実施例６において、本発明が適用されていない比較例８よりも騒音の音圧レベルが低減されていることが確認され、実施例６において計測された騒音の音圧レベルは、比較例８において計測された騒音の音圧レベルよりも概ね５［ｄＢ］程度小さくなった。

さらには、本発明が適用された実施例６においては、２個の積層セラミックコンデンサ１０が実装されているにも拘わらず、１個の積層セラミックコンデンサ１０が実装されたのみである比較例７よりも騒音の音圧レベルが低減されていることが確認され、実施例６において計測された騒音の音圧レベルは、比較例７において計測された騒音の音圧レベルよりも概ね３［ｄＢ］程度小さくなった。

以上において説明した第４検証試験に基づけば、容量およびサイズが異なる複数の積層セラミックコンデンサが混在している場合においても、本発明を適用することにより、回路基板の大型化を防止しつつ騒音が低減できることが実験的にも確認されたと言える。

なお、第４検証試験に基づけば、配線基板に４つの積層セラミックコンデンサを接近して配置する場合であって、４つの積層セラミックコンデンサが容量およびサイズが異なる積層セラミックコンデンサを含んでいる場合においても、上述した実施の形態に基づいた第３構成例のレイアウトにおける平面的に見た場合のレイアウトパターンを採用することにより、騒音が低減できることが理解できる。

ここで、本第４検証試験の結果と上述した第１検証試験の結果とを合わせて考察すると、配線基板に実装する積層セラミックコンデンサ群に本発明を適用する場合においては、すべての積層セラミックコンデンサが同一の設計仕様（同一の容量かつ同一サイズ）であることが、振動を低減する上でより好適であることが理解できる。

以上において説明した本発明の実施の形態に基づいた第１ないし第８構成例に係る回路基板において示した積層セラミックコンデンサのレイアウトは、配線基板に実装される積層セラミックコンデンサの容量やサイズに制限されることなく回路基板の大型化を防止しつつ騒音が低減できるレイアウトである。しかしながら、通常、積層セラミックコンデンサの容量が増加するにしたがって騒音の音圧レベルも増大する傾向にあるため、本発明は、配線基板に実装される積層セラミックコンデンサ群のうちの１つの容量が少なくとも１［μＦ］以上である場合に好適に適用でき、１０［μＦ］以上である場合に特に好適に適用できる。

また、上述した本発明の実施の形態に基づいた第１ないし第４構成例および第７，第８構成例においては、積層セラミックコンデンサの幅方向Ｗに沿ったランドの外形寸法を当該積層セラミックコンデンサの幅方向Ｗの外形寸法と同じとした場合を例示したが、概ね同等の大きさとすればよく、これら外形寸法が多少異なっていてもよい。同様に、上述した本発明の実施の形態に基づいた第５構成例においては、積層セラミックコンデンサの長さ方向Ｌに沿ったランドの外形寸法を当該積層セラミックコンデンサの長さ方向Ｌの外形寸法と同じとした場合を例示したが、概ね同等の大きさとすればよく、これら外形寸法が多少異なっていてもよい。

また、上述した本発明の実施の形態に基づいた第７および第８構成例においては、ディカップリング回路を構成する積層セラミックコンデンサ群に本発明を適用した場合を例示したが、本発明は、可聴周波数成分（２０［Ｈｚ］〜２０［ｋＨｚ］）を含んだ電圧変動が生じ得るラインに接続される他の用途の回路に含まれる積層セラミックコンデンサ群にもその適用が当然に可能である。

さらには、前述のように、本発明は、その適用対象が上述した本発明の実施の形態において例示した如くの積層セラミックコンデンサの実装構造体およびその製造方法に限られるものではなく、積層型金属化フィルムコンデンサに代表される他の種類のコンデンサ素子およびその製造方法にもその適用が可能なものである。

ここで、本発明が好適に適用できる事例としては、１つのコンデンサ素子を２つ以上のコンデンサ素子にて代替して構成するとともに、当該代替させた２つのコンデンサ素子を電気的に並列に接続した上で本発明を適用する事例が挙げられる。この場合、より容量が小さくかつサイズが小さいコンデンサ素子にて代替することで配線基板に発生する振動が低減できるばかりでなく、上述した本発明の効果である振動の相殺作用によっても配線基板の振動をさらに低減することができ、結果として大幅な騒音の低減が可能になる。たとえば、容量が１０［μＦ］であるコンデンサ素子を容量が４．７［μＦ］である２つのコンデンサ素子に代替することにより、実装面積を極端に増大させることなく大幅な騒音の低減が可能になる。

また、上記においては、本発明の実施の形態におけるコンデンサ素子の実装構造体としての回路基板について詳細にその説明を行なったが、本発明の実施の形態における積層セラミックコンデンサの実装方法は、上述した本発明の実施の形態に基づいた第１ないし第８構成例に係る積層セラミックコンデンサのレイアウト条件を満たすように複数の積層セラミックコンデンサを配線基板に実装するものであり、第１コンデンサ素子の対向主面の一対の長辺が延在する方向と第２コンデンサ素子の対向主面の一対の長辺が延在する方向とが直交するとともに、第１コンデンサ素子の一対の側面のうちの一方に第２コンデンサ素子の一対の端面のうちの一方が対向するように、第１コンデンサ素子および第２コンデンサ素子を配線基板に実装することを特徴とするものである。

このような積層セラミックコンデンサの実装方法を適用することにより、配線基板に発生する振動が低減されることになり、結果として電子機器を大型化させることなく騒音を低減させることができる。

また、上述した本発明の実施の形態に基づいた第１ないし第８構成例において示した特徴的な構成は、本発明の趣旨を逸脱しない範囲において当然に相互に組み合わせることができる。

このように、今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

１Ａ〜１Ｈ 回路基板、２ 配線基板、３，３Ａ１，３Ａ２，３Ａ１１，３Ａ１２，３Ｂ１，３Ｂ１１，３Ｂ１２，３Ｂ２，３Ｃ１，３Ｃ２，３Ｄ１，３Ｄ２ ランド、３ａ１，３ａ２，３ｂ１，３ｂ２ 端部、４Ａ〜４Ｃ 配線、５ 電源、６，６Ａ１，６Ａ２，６Ａ１１，６Ａ１２，６Ｂ１，６Ｂ２，６Ｃ１，６Ｃ２，６Ｄ１，６Ｄ２ 接合部材、１０，１０Ａ〜１０Ｆ 積層セラミックコンデンサ、１１ 積層体、１２ 誘電体層、１３ 内部電極層、１４ 外部電極、１５ 長さ方向端面、１６ 厚み方向側面、１６ａ 対向主面、１７ 幅方向側面、１８ 角部、２０ ＩＣ、２１ 電源端子、２２ グランド端子、２００ 無響箱、２１０ 集音マイク、２２０ 集音計、２３０ ＦＦＴアナライザ。

Claims (11)

1. 所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する直方体形状の複数のコンデンサ素子が配線基板に実装されてなるコンデンサ素子の実装構造体であって、
   前記複数のコンデンサ素子は、前記配線基板の主表面と平行な方向に沿って近傍に並んで配置され、前記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続された第１コンデンサ素子および第２コンデンサ素子を含み、
   前記第１コンデンサ素子および前記第２コンデンサ素子の前記配線基板に対向する主面は、いずれも一対の短辺および一対の長辺を有する長方形状であり、
   前記第１コンデンサ素子および前記第２コンデンサ素子の各々は、前記一対の長辺が延在する方向において相対して位置する一対の端面と、前記一対の短辺が延在する方向において相対して位置する一対の側面と、前記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有し、
   前記第１コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第２コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交するとともに、前記第１コンデンサ素子の前記一対の側面のうちの一方に前記第２コンデンサ素子の前記一対の端面のうちの一方が対向するように、前記第１コンデンサ素子および前記第２コンデンサ素子が、前記配線基板に実装されている、コンデンサ素子の実装構造体。
2. 前記第１コンデンサ素子および前記第２コンデンサ素子の各々は、前記一対の端面のうちの一方に前記一対の外部電極のうちの一方を、前記一対の端面のうちの他方に前記一対の外部電極のうちの他方をそれぞれ有し、
   前記外部電極の各々が、当該外部電極の各々に対応して前記配線基板に設けられたランドに導電性の接合部材を介してそれぞれ電気的に接続されている、請求項１に記載のコンデンサ素子の実装構造体。
3. 前記ランドの各々が、対応する前記外部電極に対して、前記配線基板の前記主表面の法線方向に沿って対向する部分を含んでいる、請求項２に記載のコンデンサ素子の実装構造体。
4. 前記第１コンデンサ素子の前記一対の外部電極に前記接合部材を介して電気的に接続された一対のランドの各々が、前記第１コンデンサ素子の前記主面の前記一対の長辺が延在する方向において、前記第１コンデンサ素子の前記一対の端面のうちの対応する端面の外側にまで達するように延設され、
   前記第２コンデンサ素子の前記一対の外部電極に前記接合部材を介して電気的に接続された一対のランドの各々が、前記第２コンデンサ素子の前記主面の前記一対の長辺が延在する方向において、前記第２コンデンサ素子の前記一対の端面のうちの対応する端面の外側にまで達するように延設されている、請求項３に記載のコンデンサ素子の実装構造体。
5. 前記第１コンデンサ素子の前記一対の外部電極に前記接合部材を介して電気的に接続された一対のランドの一方を第１ランドとし、他方を第２ランドとし、前記第１ランドの前記第２ランドとは反対側に位置する端部と前記第２ランドの前記第１ランドとは反対側に位置する端部との間の距離をＤ１とし、前記第１コンデンサ素子の当該第１コンデンサ素子の前記主面の前記一対の長辺が延在する方向に沿った長さをＬ１とした場合に、前記距離Ｄ１が、前記長さＬ１の１．１倍以上１．３倍以下であり、
   前記第２コンデンサ素子の前記一対の外部電極に前記接合部材を介して電気的に接続された一対のランドの一方を第３ランドとし、他方を第４ランドとし、前記第３ランドの前記第４ランドとは反対側に位置する端部と前記第４ランドの前記第３ランドとは反対側に位置する端部との間の距離をＤ２とし、前記第２コンデンサ素子の当該第２コンデンサ素子の前記主面の前記一対の長辺が延在する方向に沿った長さをＬ２とした場合に、前記距離Ｄ２が、前記長さＬ２の１．１倍以上１．３倍以下である、請求項４に記載のコンデンサ素子の実装構造体。
6. 前記積層体における前記誘電体層と前記内部電極層との積層方向が前記配線基板の前記主表面の法線方向と平行となるように、前記第１コンデンサ素子および前記第２コンデンサ素子の各々が、前記配線基板に実装されている、請求項１から５のいずれかに記載のコンデンサ素子の実装構造体。
7. 前記配線基板に実装された集積回路素子をさらに備え、
   前記第１コンデンサ素子および前記第２コンデンサ素子からなるコンデンサ素子群と、前記集積回路素子とが、前記配線基板の前記主表面と平行な方向に沿って近傍に並んで配置されている、請求項１から６のいずれかに記載のコンデンサ素子の実装構造体。
8. 所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する直方体形状の複数のコンデンサ素子が配線基板に実装されてなるコンデンサ素子の実装構造体であって、
   前記複数のコンデンサ素子は、前記配線基板の主表面と平行な方向に沿って近傍に並んで配置され、前記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続された第１コンデンサ素子、第２コンデンサ素子、第３コンデンサ素子および第４コンデンサ素子を含み、
   前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子の前記配線基板に対向する主面は、いずれも一対の短辺および一対の長辺を有する長方形状であり、
   前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子の各々は、前記一対の長辺が延在する方向において相対して位置する一対の端面と、前記一対の短辺が延在する方向において相対して位置する一対の側面と、前記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有し、
   前記第１コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第２コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交し、前記第２コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第３コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交し、前記第３コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第４コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交し、かつ、前記第４コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第１コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交するとともに、前記第１コンデンサ素子の前記一対の側面のうちの一方に前記第２コンデンサ素子の前記一対の端面のうちの一方が対向し、前記第２コンデンサ素子の前記一対の側面のうちの一方に前記第３コンデンサ素子の前記一対の端面のうちの一方が対向し、前記第３コンデンサ素子の前記一対の側面のうちの一方に前記第４コンデンサ素子の前記一対の端面のうちの一方が対向し、かつ、前記第４コンデンサ素子の前記一対の側面のうちの一方に前記第１コンデンサ素子の前記一対の端面のうちの一方が対向するように、前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子が、前記配線基板に実装されている、コンデンサ素子の実装構造体。
9. 前記配線基板に実装された集積回路素子をさらに備え、
   前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子からなるコンデンサ素子群と、前記集積回路素子とが、前記配線基板の前記主表面と平行な方向に沿って近傍に並んで配置されている、請求項８に記載のコンデンサ素子の実装構造体。
10. 所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する直方体形状の複数のコンデンサ素子を配線基板に実装するコンデンサ素子の実装方法であって、
    前記複数のコンデンサ素子は、前記配線基板の主表面と平行な方向に沿って近傍に並んで配置されるとともに、前記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されることとなる第１コンデンサ素子および第２コンデンサ素子を含み、
    前記第１コンデンサ素子および前記第２コンデンサ素子の前記配線基板に対向することとなる主面は、いずれも一対の短辺および一対の長辺を有する長方形状に形成されており、
    前記第１コンデンサ素子および前記第２コンデンサ素子の各々は、前記一対の長辺が延在する方向において相対して位置する一対の端面と、前記一対の短辺が延在する方向において相対して位置する一対の側面と、前記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有し、
    前記第１コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第２コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交するとともに、前記第１コンデンサ素子の前記一対の側面のうちの一方に前記第２コンデンサ素子の前記一対の端面のうちの一方が対向するように、前記第１コンデンサ素子および前記第２コンデンサ素子を前記配線基板に実装することを特徴とする、コンデンサ素子の実装方法。
11. 所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する直方体形状の複数のコンデンサ素子を配線基板に実装するコンデンサ素子の実装方法であって、
    前記複数のコンデンサ素子は、前記配線基板の主表面と平行な方向に沿って近傍に並んで配置されるとともに、前記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されることとなる第１コンデンサ素子、第２コンデンサ素子、第３コンデンサ素子および第４コンデンサ素子を含み、
    前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子の前記配線基板に対向することとなる主面は、いずれも一対の短辺および一対の長辺を有する長方形状に形成されており、
    前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子の各々は、前記一対の長辺が延在する方向において相対して位置する一対の端面と、前記一対の短辺が延在する方向において相対して位置する一対の側面と、前記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有し、
    前記第１コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第２コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交し、前記第２コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第３コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交し、前記第３コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第４コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交し、かつ、前記第４コンデンサ素子の前記主面の前記一対の長辺が延在する方向と前記第１コンデンサ素子の前記主面の前記一対の長辺が延在する方向とが直交するとともに、前記第１コンデンサ素子の前記一対の側面のうちの一方に前記第２コンデンサ素子の前記一対の端面のうちの一方が対向し、前記第２コンデンサ素子の前記一対の側面のうちの一方に前記第３コンデンサ素子の前記一対の端面のうちの一方が対向し、前記第３コンデンサ素子の前記一対の側面のうちの一方に前記第４コンデンサ素子の前記一対の端面のうちの一方が対向し、かつ、前記第４コンデンサ素子の前記一対の側面のうちの一方に前記第１コンデンサ素子の前記一対の端面のうちの一方が対向するように、前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子を前記配線基板に実装することを特徴とする、コンデンサ素子の実装方法。

Images