KR20140133465A - 콘덴서 소자의 실장 구조체 및 콘덴서 소자의 실장방법 - Google Patents

콘덴서 소자의 실장 구조체 및 콘덴서 소자의 실장방법 Download PDF

Info

Publication number
KR20140133465A
KR20140133465A KR1020140054733A KR20140054733A KR20140133465A KR 20140133465 A KR20140133465 A KR 20140133465A KR 1020140054733 A KR1020140054733 A KR 1020140054733A KR 20140054733 A KR20140054733 A KR 20140054733A KR 20140133465 A KR20140133465 A KR 20140133465A
Authority
KR
South Korea
Prior art keywords
pair
multilayer ceramic
capacitor element
ceramic capacitor
wiring board
Prior art date
Application number
KR1020140054733A
Other languages
English (en)
Other versions
KR101587800B1 (ko
Inventor
이사무 후지모토
카즈오 핫토리
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140133465A publication Critical patent/KR20140133465A/ko
Application granted granted Critical
Publication of KR101587800B1 publication Critical patent/KR101587800B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045Protection against vibrations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

전자기기의 대형화를 방지하면서 소음을 저감할 수 있는 콘덴서 소자의 실장 구조체로서의 회로 기판을 제공한다.
회로 기판(1A)은 대략 직육면체형상의 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 배선 기판(2)에 실장되어 이루어진 것으로, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)는 배선 기판(2)의 주표면과 평행한 방향을 따라 근방에 나열되어 배치되며, 배선 기판(2)에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속된다. 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)는 제1 적층 세라믹 콘덴서(10A)의 한쪽 폭방향 측면(17)과 제2 적층 세라믹 콘덴서(10B)의 한쪽 길이방향 단면(15)이 대략 직교하여 대향하도록 배선 기판(2)에 실장된다.

Description

콘덴서 소자의 실장 구조체 및 콘덴서 소자의 실장방법{CAPACITOR ELEMENT MOUNTING STRUCTURE AND CAPACITOR ELEMENT MOUNTING METHOD}
본 발명은 직육면체형상의 복수의 콘덴서 소자가 배선 기판에 실장되어 이루어지는 콘덴서 소자의 실장 구조체 및 직육면체형상의 복수의 콘덴서 소자를 배선 기판에 실장하는 경우의 콘덴서 소자의 실장방법에 관한 것이다.
최근, 전자기기의 고성능화에 따라, 전자부품으로서의 적층 세라믹 콘덴서의 대용량화가 진행되고 있다. 대용량의 적층 세라믹 콘덴서에서는 유전체 재료로서 티탄산 바륨(BaTiO3) 등의 고유전율 세라믹스 재료가 사용되고 있다.
이러한 고유전율의 세라믹스 재료들은 압전성 및 전기 일그러짐성(electrostrictive)을 가지고 있기 때문에, 고유전율의 세라믹스 재료로 이루어지는 유전체를 포함하는 적층 세라믹 콘덴서에서는 전압이 인가되었을 때에 기계적인 뒤틀림이 생기게 된다.
그렇기 때문에, 배선 기판에 실장된 대용량의 적층 세라믹 콘덴서에 교류전압, 또는 교류성분이 중첩된 직류전압이 인가되면, 세라믹스 재료에 생기는 기계적인 뒤틀림에 기인하여 진동이 발생하게 되고, 당해 진동이 배선 기판에 전파됨으로써 회로 기판이 진동하게 된다.
여기서, 전파된 진동에 의해 회로 기판이 가청 주파수영역인 20[Hz]~ 20[kHz]의 주파수로 진동했을 경우에는 이른바 "울림(acoustic noise)"이라고 불리는 소음이 발생하게 된다.
예를 들면, 전자기기에 탑재되는 DC/DC 컨버터는 직류전압을 각 전자 디바이스에 적합한 소정의 직류전압으로 변환하여 이것을 전력으로서 공급하는 것인데, 당해 DC/DC 컨버터의 입출력 회로에는 스위칭 동작에 기초하여 발생하는 노이즈를 경감하기 위해 디커플링(decoupling)용 적층 세라믹 콘덴서가 접속된다. 당해 적층 세라믹 콘덴서에는 상기 스위칭 동작에 의해 직류전압에 중첩된 리플 전압이 인가되게 되는데, 당해 리플 전압에 의해 적층 세라믹 콘덴서에 가청 주파수영역의 주파수를 갖는 기계적인 뒤틀림이 발생하고, 이것이 배선 기판에 전파됨으로써 회로 기판에서 소음이 발생하게 된다.
이 소음의 저감을 꾀하는 기술로서 여러 가지가 제안되어 있는데, 그 중 하나로 일본국 공개특허공보 2000-232030호(특허문헌 1)에 개시된 것이 있다. 당해 특허문헌 1에 개시된 기술은 배선 기판의 표리면의 대응한 위치에, 동등한 사양의 1쌍의 적층 세라믹 콘덴서를 면대칭으로 실장하고, 한쪽 적층 세라믹 콘덴서에서 배선 기판으로 전파된 진동과, 다른 쪽 적층 세라믹 콘덴서에서 배선 기판으로 전파된 진동을 서로 상쇄하도록 작용시킴으로써 소음 저감을 꾀하는 것이다.
또, 상기 소음의 저감을 꾀하는 기술 중 하나로 또한 일본국 공개특허공보 2002-232110호(특허문헌 2)에 개시된 것이 있다. 당해 특허문헌 2에 개시된 기술은 배선 기판의 동일 주(主)표면상에 그 장축(長軸)이 평행하게 나열되도록 서로 접근하여 1쌍의 적층 세라믹 콘덴서를 실장하고, 배선 기판에 전달되는 진동파의 진동이 거의 역상(逆相)의 진폭관계가 되도록 이 1쌍의 적층 세라믹 콘덴서들에 리플 전압이 인가되도록 구성함으로써 소음 저감을 꾀하는 것이다.
일본국 공개특허공보 2000-232030호 일본국 공개특허공보 2002-232110호
그러나 상기 특허문헌 1에 개시된 기술은 적층 세라믹 콘덴서가 배선 기판의 표리면에 실장 가능한 경우에 한해서 적용할 수 있는 것이며, 전자회로의 회로 설계상 혹은 전자기기의 구조 설계상, 배선 기판의 편면에밖에 적층 세라믹 콘덴서를 실장할 수 없는 경우에는 애초에 적용이 불가능하다. 그렇기 때문에, 전자회로의 회로 설계 및/또는 전자기기의 구조 설계의 자유도가 손상된다는 문제가 있었다.
또, 상기 특허문헌 1에 개시된 기술을 적용했을 경우에는 결과적으로 배선 기판의 표리면에 적층 세라믹 콘덴서가 실장되게 되기 때문에, 회로 기판의 두께가 필연적으로 늘어나게 되어 전자기기의 대형화로 이어진다는 문제도 있다.
한편, 상기 특허문헌 2에 개시된 기술은 배선 기판에 전달되는 진동파의 진동이 거의 역상의 진폭관계가 되도록 1쌍의 적층 세라믹 콘덴서에 리플 전압을 인가하는 구성을 필요로 하기 때문에, 실제로는 전자부품의 실장 레이아웃이나 회로 구성에 상당히 큰 제약이 생긴다. 그렇기 때문에, 경우에 따라서는 당해 구성을 실현하기 위해 회로 기판에 여분의 스페이스가 필요하게 되는 경우도 있어, 전자기기의 대형화로 이어지기 쉽다는 문제가 있었다.
따라서, 본 발명은 상술한 문제점을 감안하여 이루어진 것으로, 전자기기의 대형화를 방지하면서 소음을 저감할 수 있는 콘덴서 소자의 실장 구조체를 제공하는 것을 목적으로 하고, 또한 전자기기의 대형화를 방지할 수 있는 동시에 소음을 저감할 수 있는 콘덴서 소자의 실장방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 국면에 기초한 콘덴서 소자의 실장 구조체는, 소정 방향을 따라 번갈아 적층된 유전체층 및 내부 전극층으로 이루어지는 적층체를 갖는 직육면체형상의 복수의 콘덴서 소자가 배선 기판에 실장되어 이루어진 것이다. 상기 복수의 콘덴서 소자는 제1 콘덴서 소자 및 제2 콘덴서 소자를 포함하고 있고, 이들 제1 콘덴서 소자 및 제2 콘덴서 소자는 상기 배선 기판의 주표면과 평행한 방향을 따라 근방에 나열되어 배치되어 있는 동시에, 상기 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되어 있다. 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자의 상기 배선 기판에 대향하는 주면(主面)은 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상이다. 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자 각각은 상기 1쌍의 긴 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 단면(端面)과, 상기 1쌍의 짧은 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 측면과, 상기 적층체의 외표면상에서 서로 이간되어 마련된 1쌍의 외부전극을 가지고 있다. 여기서, 상기 본 발명의 제1 국면에 기초한 콘덴서 소자의 실장 구조체에서는, 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 상기 제1 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하도록, 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자가 상기 배선 기판에 실장되어 있다.
상기 본 발명의 제1 국면에 기초한 콘덴서 소자의 실장 구조체에서는, 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자 각각이, 상기 1쌍의 단면 중 한쪽에 상기 1쌍의 외부전극 중 한쪽을, 상기 1쌍의 단면 중 다른 쪽에 상기 1쌍의 외부전극 중 다른 쪽을 각각 가지고 있어도 되고, 그 경우에는, 상기 외부전극 각각이, 당해 외부전극 각각에 대응하여 상기 배선 기판에 마련된 랜드에 도전성 접합부재를 통해 각각 전기적으로 접속되어 있는 것이 바람직하다.
상기 본 발명의 제1 국면에 기초한 콘덴서 소자의 실장 구조체에서는, 상기 랜드 각각이, 대응하는 상기 외부전극에 대하여, 상기 배선 기판의 상기 주표면의 법선방향을 따라 대향하는 부분을 포함하고 있는 것이 바람직하다.
상기 본 발명의 제1 국면에 기초한 콘덴서 소자의 실장 구조체에서는, 상기 제1 콘덴서 소자의 상기 1쌍의 외부전극에 상기 접합부재를 통해 전기적으로 접속된 1쌍의 랜드 각각이, 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향에 있어서, 상기 제1 콘덴서 소자의 상기 1쌍의 단면 중 대응하는 단면의 외측에까지 도달하도록 연장 설치되어 있음과 아울러, 상기 제2 콘덴서 소자의 상기 1쌍의 외부전극에 상기 접합부재를 통해 전기적으로 접속된 1쌍의 랜드 각각이, 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향에 있어서, 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 대응하는 단면의 외측에까지 도달하도록 연장 설치되어 있는 것이 바람직하다.
상기 본 발명의 제1 국면에 기초한 콘덴서 소자의 실장 구조체에서는, 상기 제1 콘덴서 소자의 상기 1쌍의 외부전극에 상기 접합부재를 통해 전기적으로 접속된 1쌍의 랜드 중 한쪽을 제1 랜드로 하고, 다른 쪽을 제2 랜드로 하고, 상기 제1 랜드의 상기 제2 랜드와는 반대측에 위치하는 단부(端部)와 상기 제2 랜드의 상기 제1 랜드와는 반대측에 위치하는 단부 사이의 거리를 D1로 하고, 상기 제1 콘덴서 소자의 당해 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향을 따른 길이를 L1로 했을 경우에, 상기 거리(D1)가 상기 길이(L1)의 1.1배 이상 1.3배 이하임과 아울러, 상기 제2 콘덴서 소자의 상기 1쌍의 외부전극에 상기 접합부재를 통해 전기적으로 접속된 1쌍의 랜드 중 한쪽을 제3 랜드로 하고, 다른 쪽을 제4 랜드로 하고, 상기 제3 랜드의 상기 제4 랜드와는 반대측에 위치하는 단부와 상기 제4 랜드의 상기 제3 랜드와는 반대측에 위치하는 단부 사이의 거리를 D2로 하고, 상기 제2 콘덴서 소자의 당해 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향을 따른 길이를 L2로 했을 경우에, 상기 거리(D2)가 상기 길이(L2)의 1.1배 이상 1.3배 이하인 것이 바람직하다.
상기 본 발명의 제1 국면에 기초한 콘덴서 소자의 실장 구조체에서는, 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자 각각이, 상기 적층체에 있어서 상기 유전체층과 상기 내부 전극층의 적층방향이 상기 배선 기판의 상기 주표면의 법선방향과 평행이 되도록 상기 배선 기판에 실장되어 있는 것이 바람직하다.
상기 본 발명의 제1 국면에 기초한 콘덴서 소자의 실장 구조체는, 또한 상기 배선 기판에 실장된 집적 회로 소자를 구비하고 있어도 된다. 그 경우에는 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자로 이루어지는 콘덴서 소자군과, 상기 집적 회로 소자가, 상기 배선 기판의 상기 주표면과 평행한 방향을 따라 근방에 나열되어 배치되어 있는 것이 바람직하다.
본 발명의 제2 국면에 기초한 콘덴서 소자의 실장 구조체는, 소정 방향을 따라 번갈아 적층된 유전체층 및 내부 전극층으로 이루어지는 적층체를 갖는 직육면체형상의 복수의 콘덴서 소자가 배선 기판에 실장되어 이루어진 것이다. 상기 복수의 콘덴서 소자는 제1 콘덴서 소자, 제2 콘덴서 소자, 제3 콘덴서 소자 및 제4 콘덴서 소자를 포함하고 있고, 이들 제1 콘덴서 소자, 제2 콘덴서 소자, 제3 콘덴서 소자 및 제4 콘덴서 소자는 상기 배선 기판의 주표면과 평행한 방향을 따라 근방에 나열되어 배치되어 있는 동시에, 상기 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되어 있다. 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자의 상기 배선 기판에 대향하는 주면은 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상이다. 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자 각각은 상기 1쌍의 긴 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 단면과, 상기 1쌍의 짧은 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 측면과, 상기 적층체의 외표면상에서 서로 이간되어 마련된 1쌍의 외부전극을 가지고 있다. 여기서, 상기 본 발명의 제2 국면에 기초한 콘덴서 소자의 실장 구조체에서는, 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제3 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 상기 제3 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제4 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 또, 상기 제4 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 상기 제1 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 상기 제2 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제3 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 상기 제3 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제4 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 또, 상기 제4 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제1 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하도록, 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자가 상기 배선 기판에 실장되어 있다.
상기 본 발명의 제2 국면에 기초한 콘덴서 소자의 실장 구조체는 또한, 상기 배선 기판에 실장된 집적 회로 소자를 구비하고 있어도 된다. 그 경우에는 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자로 이루어지는 콘덴서 소자군과, 상기 집적 회로 소자가, 상기 배선 기판의 상기 주표면과 평행한 방향을 따라 근방에 나열되어 배치되어 있는 것이 바람직하다.
본 발명의 제1 국면에 기초한 콘덴서 소자의 실장방법은 소정 방향을 따라 번갈아 적층된 유전체층 및 내부 전극층으로 이루어지는 적층체를 갖는 직육면체형상의 복수의 콘덴서 소자를 배선 기판에 실장하기 위한 방법이다. 상기 복수의 콘덴서 소자는 제1 콘덴서 소자 및 제2 콘덴서 소자를 포함하고 있고, 이들 제1 콘덴서 소자 및 제2 콘덴서 소자는 상기 배선 기판의 주표면과 평행한 방향을 따라 근방에 나열되어 배치됨과 아울러, 상기 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되게 된다. 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자의 상기 배선 기판에 대향하게 되는 주면은 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상으로 형성되어 있다. 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자 각각은, 상기 1쌍의 긴 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 단면과, 상기 1쌍의 짧은 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 측면과, 상기 적층체의 외표면상에서 서로 이간되어 마련된 1쌍의 외부전극을 가지고 있다. 상기 본 발명의 제1 국면에 기초한 콘덴서 소자의 실장방법은, 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 상기 제1 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하도록, 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자를 상기 배선 기판에 실장하는 것을 특징으로 하고 있다.
본 발명의 제2 국면에 기초한 콘덴서 소자의 실장방법은, 소정 방향을 따라 번갈아 적층된 유전체층 및 내부 전극층으로 이루어지는 적층체를 갖는 직육면체형상의 복수의 콘덴서 소자를 배선 기판에 실장하기 위한 방법이다. 상기 복수의 콘덴서 소자는 제1 콘덴서 소자, 제2 콘덴서 소자, 제3 콘덴서 소자 및 제4 콘덴서 소자를 포함하고 있고, 이들 제1 콘덴서 소자, 제2 콘덴서 소자, 제3 콘덴서 소자 및 제4 콘덴서 소자는 상기 배선 기판의 주표면과 평행한 방향을 따라 근방에 나열되어 배치됨과 아울러, 상기 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되게 된다. 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자의 상기 배선 기판에 대향하게 되는 주면은, 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상으로 형성되어 있다. 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자 각각은, 상기 1쌍의 긴 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 단면과, 상기 1쌍의 짧은 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 측면과, 상기 적층체의 외표면상에서 서로 이간되어 마련된 1쌍의 외부전극을 가지고 있다. 상기 본 발명의 제2 국면에 기초한 콘덴서 소자의 실장방법은, 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제3 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 상기 제3 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제4 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 또, 상기 제4 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 상기 제1 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 상기 제2 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제3 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 상기 제3 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제4 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 또, 상기 제4 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제1 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하도록, 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자를 상기 배선 기판에 실장하는 것을 특징으로 하고 있다.
여기서, 상기에 기재한 "직육면체형상의 콘덴서 소자"라는 용어에는 그 코너부 및 능선부(ridge area)가 둥그스름한 것이나, 그 표면에 전체적으로 봤을 때 무시할 수 있을 정도의 단차나 요철이 마련된 것이 포함되는 것으로 한다.
또, 상기에 기재한 "직사각형상의 주면"이라는 용어에는 그 윤곽선의 모서리부가 둥그스름한 것이나, 그 윤곽선의 변에 전체적으로 봤을 때 무시할 수 있을 정도의 꺾임이나 구부러짐이 마련된 것이 포함되는 것으로 한다.
또, 상기에 기재한 "방향과 방향이 직교한다"라는 용어에는 이 2개의 방향이 이루는 각도가 90°인 경우뿐만 아니라, 이 2개의 방향이 실장시에 생길 수 있는 콘덴서 소자의 자세 편차 등에 기인하여 90°에서 벗어나 있는 경우가 포함되는 것으로 하고, 구체적으로는 상기 2개의 방향이 이루는 각도가 80° 이상 100° 이하인 경우를 포함하는 것으로 한다.
또, 상기에 기재한 "방향과 방향이 평행이 된다"라는 용어에는 이 2개의 방향들이 완전한 의미에서 평행한 경우뿐만 아니라, 이 2개의 방향들이 실장시에 생길 수 있는 콘덴서 소자의 자세 편차 등에 기인하여 완전히 평행한 상태에서 벗어나 있는 경우가 포함되는 것으로 하고, 구체적으로는 상기 2개의 방향이 이루는 각도 중 작은 쪽의 각도가 0°보다 크고 10° 이하인 경우도 포함하는 것으로 한다.
본 발명에 따르면, 전자기기의 대형화를 방지하면서 소음을 저감할 수 있는 콘덴서 소자의 실장 구조체로 할 수 있고, 또한 전자기기의 대형화를 방지할 수 있는 동시에 소음을 저감할 수 있는 콘덴서 소자의 실장방법으로 할 수 있다.
도 1은 본 발명의 실시형태에서 회로 기판에 구비되는 적층 세라믹 콘덴서의 사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 도 1에 표시한 II-II선을 따라 자른 단면도이다.
도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 도 1에 표시한 III-III선을 따라 자른 단면도이다.
도 4는 도 1에 나타내는 적층 세라믹 콘덴서의 적층체에 전압 인가시에 생기는 뒤틀림을 시뮬레이션한 결과를 나타내는 도면이다.
도 5는 제1 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 개략 사시도이다.
도 6은 제1 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
도 7은 도 5 및 도 6에 나타내는 회로 기판의 도 6에 표시한 VII-VII선을 따라 자른 단면도이다.
도 8은 도 5 및 도 6에 나타내는 적층 세라믹 콘덴서를 포함하는 회로의 회로 구성예를 나타내는 도면이다.
도 9는 도 5 및 도 6에 나타내는 적층 세라믹 콘덴서의 배선 기판에의 바람직한 실장 구조를 나타내는 단면도이다.
도 10은 제2 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
도 11은 제3 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
도 12는 제4 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
도 13은 제5 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
도 14는 제6 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
도 15는 제7 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서 및 IC의 레이아웃을 나타내는 모식 평면도이다.
도 16은 제8 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서 및 IC의 레이아웃을 나타내는 모식 평면도이다.
도 17은 제1 검증시험에서 검증한 비교예 1~3 및 실시예 1~3에 따른 적층 세라믹 콘덴서의 실장 레이아웃을 나타내는 도면이다.
도 18은 제1 검증시험에 있어서 소음의 음압 레벨을 측정하는 방법을 나타내는 개략도이다.
도 19는 제1 검증시험의 결과를 나타내는 그래프이다.
도 20은 제2 검증시험의 결과를 나타내는 그래프이다.
도 21은 제3 검증시험에서 검증한 비교예 4~6 및 실시예 4, 5에 따른 적층 세라믹 콘덴서의 실장 레이아웃을 나타내는 도면이다.
도 22는 제3 검증시험의 결과를 나타내는 그래프이다.
도 23은 제4 검증시험에서 검증한 비교예 7, 8 및 실시예 6에 따른 적층 세라믹 콘덴서의 실장 레이아웃을 나타내는 도면이다.
도 24는 제4 검증시험의 결과를 나타내는 그래프이다.
이하, 본 발명의 실시형태에 대해 도면을 참조하여 상세하게 설명한다. 한편, 이하에 나타낸 실시형태에서는 동일 또는 공통되는 부분에 대하여 도면에 동일한 부호를 붙이고 그 설명은 반복하지 않는다.
이하에 나타낸 실시형태에서는 콘덴서 소자의 실장 구조체로서, 콘덴서 소자가 배선 기판에 실장되어 이루어지는 회로 기판을 예시하여 설명한다. 또한 본 발명이 적용되어 배선 기판에 실장되는 콘덴서 소자로는, 유전체 재료로서 세라믹스 재료를 사용한 적층 세라믹 콘덴서나, 유전체 재료로서 수지 필름을 사용한 적층형 금속화 필름 콘덴서 등을 들 수 있지만, 이하에 나타낸 실시형태에서는 이 중 적층 세라믹 콘덴서를 예시하여 설명한다.
도 1은 본 발명의 실시형태에 있어서 회로 기판에 구비되는 적층 세라믹 콘덴서의 사시도이다. 도 2는 도 1에 도시한 적층 세라믹 콘덴서의 도 1에 표시한 II-II선을 따라 자른 단면도이고, 도 3은 도 1에 도시한 적층 세라믹 콘덴서의 도 1에 표시한 III-III선을 따라 자른 단면도이다. 먼저, 이 도 1 내지 도 3을 참조하여, 본 실시형태에서 회로 기판에 구비되는 적층 세라믹 콘덴서에 대하여 설명한다.
도 1 내지 도 3에 도시한 바와 같이, 적층 세라믹 콘덴서(10)는 전체적으로 직육면체형상을 갖는 전자부품이며, 적층체(11)와 1쌍의 외부전극(14)을 가지고 있다.
도 2 및 도 3에 도시한 바와 같이, 적층체(11)는 소정 방향을 따라 번갈아 적층된 유전체층(12) 및 내부 전극층(13)으로 구성되어 있다. 유전체층(12)은 예를 들면 티탄산 바륨을 주성분으로 하는 세라믹스 재료로 형성되어 있다. 또한 유전체층(12)은 후술하는 세라믹스 시트의 원료가 되는 세라믹스 분말의 부성분으로서 Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등을 포함하고 있어도 된다. 한편, 내부 전극층(13)은 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등으로 대표되는 금속재료로 형성되어 있다.
적층체(11)는 유전체층(12)이 되는 세라믹스 시트(이른바 그린시트)의 표면에 내부 전극층(13)이 되는 도전성 페이스트가 인쇄된 소재 시트를 복수개 준비하고, 이 복수개의 소재 시트들을 적층하여 압착 및 소성함으로써 제작된다.
한편, 유전체층(12)의 재질은 상술한 티탄산 바륨을 주성분으로 하는 세라믹스 재료에 한정되지 않으며, 다른 고유전율의 세라믹스 재료(예를 들면, CaTiO3, SrTiO3 등을 주성분으로 하는 것)를 유전체층(12)의 재질로서 선택해도 된다. 또한 내부 전극층(13)의 재질도 상술한 금속재료에 한정되지 않으며, 다른 도전재료를 내부 전극층(13)의 재질로서 선택해도 된다.
도 1 및 도 2에 도시한 바와 같이, 1쌍의 외부전극(14)은 적층체(11)의 소정방향의 양단부의 외표면을 덮도록 서로 이간되어 마련되어 있다. 1쌍의 외부전극(14)은 각각 도전막으로 구성되어 있다.
1쌍의 외부전극(14)은 예를 들면 소결 금속층과 도금층의 적층막으로 구성된다. 소결 금속층은 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등의 페이스트를 베이킹함으로써 형성된다. 도금층은 예를 들면 Ni 도금층과 이것을 덮는 Sn 도금층으로 구성된다. 도금층은 이 대신에 Cu 도금층이나 Au 도금층이어도 된다. 또한 1쌍의 외부전극(14)은 도금층으로만 구성되어 있어도 된다.
또한 1쌍의 외부전극(14)으로서 도전성 수지 페이스트를 이용하는 것도 가능하다. 1쌍의 외부전극(14)으로서 도전성 수지 페이스트를 이용했을 경우에는, 도전성 수지 페이스트에 포함되는 수지성분이 적층체(11)에서 발생한 진동을 흡수하는 효과를 발휘하기 때문에, 적층체(11)에서 외부로 전파되는 진동을 효과적으로 감쇠시킬 수 있게 되어 소음 저감에 유리하다.
도 2에 도시한 바와 같이, 적층방향을 따라 유전체층(12)을 사이에 끼고 이웃하는 1쌍의 내부 전극층(13) 중 한쪽은 적층 세라믹 콘덴서(10)의 내부에서 1쌍의 외부전극(14) 중 한쪽에 전기적으로 접속되어 있고, 적층방향을 따라 유전체층(12)을 사이에 끼고 이웃하는 1쌍의 내부 전극층(13) 중 다른 쪽은 적층 세라믹 콘덴서(10)의 내부에서 1쌍의 외부전극(14) 중 다른 쪽에 전기적으로 접속되어 있다. 이로 인해, 1쌍의 외부전극(14)간은 복수의 콘덴서 요소가 전기적으로 병렬로 접속된 상태로 되어 있다.
여기서, 도 1 내지 도 3에 도시한 바와 같이, 1쌍의 외부전극(14)이 나열되는 방향을 적층 세라믹 콘덴서(10)의 길이방향(L)으로 정의하고, 적층체(11)에 있어서 유전체층(12)과 내부 전극층(13)의 적층방향을 두께방향(T)으로 정의하고, 이 길이방향(L) 및 두께방향(T) 모두에 직교하는 방향을 폭방향(W)으로 정의하면, 본 실시형태의 적층 세라믹 콘덴서(10)는 길이방향(L)을 따른 외형치수가 가장 길어지도록 구성된 가늘고 긴 직육면체형상을 가지고 있다.
한편, 적층 세라믹 콘덴서(10)의 길이방향(L)의 외형치수 및 폭방향(W)의 외형치수(통상, 두께방향(T)의 외형치수는 폭방향(W)의 외형치수와 같게 된다)의 대표값으로는 예를 들면 3.2[mm]×1.6[mm], 2.0[mm]×1.25[mm], 1.6[mm]×0.8[mm], 1.0[mm]×0.5[mm], 0.8[mm]×0.4[mm], 0.6[mm]×0.3[mm], 0.4[mm]×0.2[mm] 등을 들 수 있다.
또, 직육면체형상의 적층 세라믹 콘덴서(10)의 6개의 주면 중, 길이방향(L)에서 마주보고 위치하는 1쌍의 주면을 길이방향 단면(15)으로 정의하고, 두께방향(T)에서 마주보고 위치하는 1쌍의 주면을 두께방향 측면(16)으로 정의하고, 폭방향(W)에서 마주보고 위치하는 1쌍의 주면을 폭방향 측면(17)으로 정의하였으며, 이후의 설명에는 당해 용어를 사용한다.
도 4는 도 1에 도시한 적층 세라믹 콘덴서의 적층체에 전압 인가시에 생기는 뒤틀림을 시뮬레이션한 결과를 나타내는 도면이다. 다음으로, 이 도 4를 참조하여 본 실시형태에 있어서 회로 기판에 구비되는 적층 세라믹 콘덴서에 생길 수 있는 뒤틀림에 대하여 설명한다.
상술한 적층 세라믹 콘덴서(10)의 1쌍의 외부전극(14)에 교류전압, 또는 교류성분이 중첩된 직류전압이 인가되면, 적층체(11)에 도 4에 도시한 것과 같은 기계적인 뒤틀림이 발생하고 이것이 적층 세라믹 콘덴서(10)의 뒤틀림이 된다.
도 4에 도시한 바와 같이, 전압 인가시에는 두께방향(T)을 따라 적층체(11)가 도면에 화살표 ART로 표시한 것과 같이 외측을 향해 크게 뒤틀어진다. 이에 수반해서, 길이방향(L)을 따라 적층체(11)가 도면에 화살표 ARL로 표시한 것과 같이 안쪽을 향해 크게 뒤틀어지고, 또 폭방향(W)을 따라 적층체(11)가 도면에 화살표 ARW로 표시한 것과 같이 안쪽을 향해 뒤틀어진다. 이에 반해, 가늘고 긴 직육면체형상을 갖는 적층체(11)의 모서리부(18)에서는 뒤틀림이 거의 발생하지 않는다.
그렇기 때문에, 적층 세라믹 콘덴서(10)에서도 전압 인가시에 마찬가지로 뒤틀림이 발생하게 되고, 적층 세라믹 콘덴서(10)에 인가되는 전압의 주기에 맞춰서 상술한 것과 같은 뒤틀림이 반복해서 발생하게 된다. 그 결과, 적층 세라믹 콘덴서(10)를 구비한 회로 기판에서는 당해 적층 세라믹 콘덴서(10)가 진동원이 되고, 당해 진동이 배선 기판에 전파됨으로써 회로 기판이 진동하여 결과적으로 소음이 발생하게 된다.
본 실시형태에서 회로 기판 및 적층 세라믹 콘덴서의 실장방법은 복수의 적층 세라믹 콘덴서가 배선 기판에 실장되는 경우에, 당해 복수의 적층 세라믹 콘덴서에 포함되는 복수개의 특정 적층 세라믹 콘덴서로 이루어지는 적층 세라믹 콘덴서군에 착안하여, 당해 적층 세라믹 콘덴서군에 포함되는 복수의 적층 세라믹 콘덴서의 실장위치에 특징적인 레이아웃을 적용함으로써 회로 기판의 대형화를 방지하면서 소음 저감을 꾀하는 것이다.
(제1 구성예)
도 5 및 도 6은 본 실시형태에 기초한 제1 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 개략 사시도 및 모식 평면도이다. 또한 도 7은 도 5 및 도 6에 도시한 회로 기판의 도 6에 표시한 VII-VII선을 따라 자른 단면도이고, 도 8은 도 5 및 도 6에 도시한 적층 세라믹 콘덴서를 포함하는 회로의 회로 구성예를 나타내는 도면이다.
본 제1 구성예는 상술한 적층 세라믹 콘덴서군에 포함되는 복수의 적층 세라믹 콘덴서로서, 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되는 동일한 설계사양(동일 용량이면서 동일 사이즈)의 1쌍의 적층 세라믹 콘덴서에 착안한 것이다.
도 5 내지 도 7에 도시한 바와 같이, 회로 기판(1A)은 배선 기판(2)과, 상기 1쌍의 적층 세라믹 콘덴서로서의 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)를 구비하고 있다. 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)는 모두 도 1 내지 도 3에서 도시한 구조를 가진다.
배선 기판(2)은 그 1쌍의 주표면 중 적어도 한쪽에 도전 패턴이 형성된 절연성 기판으로 이루어진다. 배선 기판(2)의 재질로는 에폭시 수지 등의 수지재료나 알루미나 등의 세라믹스 재료로 이루어진 것, 혹은 이들에 무기재료 또는 유기재료로 이루어지는 필러나 직포 등이 첨가된 것 등을 이용할 수 있다. 일반적으로 배선 기판(2)으로는 에폭시 수지로 이루어진 기재(基材)에 유리제 직포가 첨가된 유리 에폭시 기판이 바람직하게 이용된다.
배선 기판(2)의 주표면에는 제1 적층 세라믹 콘덴서(10A)에 대응하여 1쌍의 랜드(3A1, 3A2)가 마련되어 있는 동시에, 제2 적층 세라믹 콘덴서(10B)에 대응하여 1쌍의 랜드(3B1, 3B2)가 마련되어 있다. 이 랜드(3A1, 3A2, 3B1, 3B2)들은 모두 상술한 도전 패턴의 일부에 해당하며, 서로 이간되어 위치하도록 배치되어 있다.
또, 이 랜드들(3A1, 3A2, 3B1, 3B2) 각각은 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B) 각각이 갖는 1쌍의 외부전극(14)에 대응한 크기로 형성되어 있으며, 모두, 대응하는 외부전극(14)에 대하여, 배선 기판(2)의 주표면의 법선방향(도면에 표시한 Z축방향)을 따라 대향하는 부분을 포함하고 있다. 한편, 랜드(3A1, 3A2, 3B1, 3B2)의 재질로는 각종 도전재료를 이용할 수 있는데, 일반적으로는 동박 등의 금속재료가 바람직하게 이용된다.
제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B) 각각이 갖는 1쌍의 외부전극(14)과, 배선 기판(2)에 마련된 랜드(3A1, 3A2, 3B1, 3B2)는 각각 도전성의 접합부재(6A1, 6A2, 6B1, 6B2)로 접합되어 있다. 접합부재(6A1, 6A2, 6B1, 6B2)로는 예를 들면 도전성 접착제나 솔더를 이용할 수 있다. 여기서, 접합부재(6A1, 6A2, 6B1, 6B2)로서 도전성 접착제를 이용했을 경우에는, 도전성 접착제에 포함되는 수지성분이 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)에서 발생한 진동을 흡수하는 효과를 발휘하기 때문에, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)에서 외부로 전파되는 진동을 효과적으로 감쇠시킬 수 있게 되어 소음 저감에 유리하다.
제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)의 배선 기판(2)에의 실장시에는 미리 배선 기판(2)에 마련된 랜드(3A1, 3A2, 3B1, 3B2)상에 스크린 인쇄 등에 의해 도전성 접착제 또는 솔더 페이스트가 도포되고, 그 위에 각각 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 놓인 상태로, 이것이 리플로우로(reflow furnace)에 투입됨으로써 실행된다. 이로 인해, 접합부재(6A1, 6A2, 6B1, 6B2)에 필렛이 형성되어, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 배선 기판(2)에 실장되게 된다.
상술한 바와 같이, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)는 배선 기판(2)에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속된 것이다. 보다 상세하게는, 도 8에 도시한 바와 같이, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)는 배선 기판(2)에 마련된 도전 패턴인 랜드(3A1, 3A2, 3B1, 3B2) 및 배선(4A~4C) 등을 통해 서로 전기적으로 직렬 또는 병렬로 접속됨과 아울러 동일한 전원(5)에 전기적으로 접속되어, 각각 접지 단자(GND)에 전기적으로 접속되어 있다. 즉, 동일한 전원 라인에 대하여, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 병렬 또는 직렬로 이어져 있다.
도 8(A)에 도시한 회로 구성은 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 전기적으로 직렬로 접속된 경우를 나타낸 것이다. 이 경우에는 제1 적층 세라믹 콘덴서(10A)의 1쌍의 외부전극(14) 중 한쪽과 제2 적층 세라믹 콘덴서(10B)의 1쌍의 외부전극(14) 중 한쪽이 랜드(3A2, 3B1) 및 배선(4C)을 통해 전기적으로 접속되고, 제1 적층 세라믹 콘덴서(10A)의 1쌍의 외부전극(14) 중 다른 쪽과 전원(5)이 랜드(3A1) 및 배선(4A)을 통해 전기적으로 접속되고, 제2 적층 세라믹 콘덴서(10B)의 1쌍의 외부전극(14) 중 다른 쪽과 접지 단자(GND)가 랜드(3B2) 및 배선(4B)을 통해 전기적으로 접속된다.
도 8(B)에 도시한 회로 구성은 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 전기적으로 병렬로 접속된 경우를 나타낸 것이다. 이 경우에는 제1 적층 세라믹 콘덴서(10A)의 1쌍의 외부전극(14) 중 한쪽; 제2 적층 세라믹 콘덴서(10B)의 1쌍의 외부전극(14) 중 한쪽; 및 전원(5);이 랜드(3A1, 3B1) 및 배선(4A)을 통해 전기적으로 접속되고, 제1 적층 세라믹 콘덴서(10A)의 1쌍의 외부전극(14) 중 다른 쪽; 제2 적층 세라믹 콘덴서(10B)의 1쌍의 외부전극(14) 중 다른 쪽; 및 접지 단자(GND);가 랜드(3A2, 3B2) 및 배선(4B)을 통해 전기적으로 접속된다. 즉, 동일한 전원 라인에 대하여, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 병렬로 이어져 있다. 바꿔 말하면, 등가 회로로 봤을 경우에, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 동일한 노드에 이어져 있다.
도 5 및 도 6에 도시한 바와 같이, 본 제1 구성예에 따른 회로 기판(1A)에서는 당해 회로 기판(1A)의 영역(R) 내에서, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가, 배선 기판(2)의 주표면과 평행한 방향을 따라 근방에 나열되어 배치되어 있다. 여기서 상술한 "근방"이란, 제1 적층 세라믹 콘덴서(10A)와 제2 적층 세라믹 콘덴서(10B) 사이의 거리가 1.0[mm] 이하가 되는 범위를 의미한다(이하, 동일). 또한, 보다 바람직하게는 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가, 다른 소자(당해 다른 소자에는 다른 적층 세라믹 콘덴서는 물론, 적층 세라믹 콘덴서 이외의 다른 전자부품도 포함함)가 사이에 개재되지 않고 나열되어 배치된다.
도 7에 도시한 바와 같이, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)는 각각의 두께방향(T)이 배선 기판(2)의 주표면의 법선방향(도면에 표시한 Z축방향)과 평행이 됨과 아울러, 각각의 길이방향(L) 및 폭방향(W)이 배선 기판(2)의 주표면과 평행이 되도록 배선 기판(2)에 실장되어 있다. 이로 인해, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B) 각각이 갖는 1쌍의 두께방향 측면(16) 중 한쪽이, 각각 배선 기판(2)의 주표면과 대면해서 위치하는 대향 주면(16a)이 되고 있다.
제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B) 각각의 대향 주면(16a)은 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 모두 직육면체형상을 가지며, 또 그들의 길이방향(L)이 배선 기판(2)의 주표면과 평행이 되도록 배선 기판(2)에 실장되어 있기 때문에, 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상을 가지고 있다.
여기서, 도 5 내지 도 7에 도시한 바와 같이, 제1 구성예에 따른 회로 기판(1A)에서는, 제1 적층 세라믹 콘덴서(10A)의 대향 주면(16a)의 긴 변이 연장되는 방향과 제2 적층 세라믹 콘덴서(10B)의 대향 주면(16a)의 긴 변이 연장되는 방향이 직교함과 아울러, 제1 적층 세라믹 콘덴서(10A)의 1쌍의 폭방향 측면(17) 중 한쪽에 제2 적층 세라믹 콘덴서(10B)의 1쌍의 길이방향 단면(15) 중 한쪽이 대향하도록, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 배선 기판(2)에 실장되어 있다.
바람직하게는, 배선 기판(2)의 주표면에서 봤을 경우에, 제1 적층 세라믹 콘덴서(10A)의 중심을 지나는 폭방향(W)에 평행한 축이 제2 적층 세라믹 콘덴서(10B)를 관통하도록 구성한다. 또한 바람직하게는, 배선 기판(2)의 주표면에서 봤을 경우에, 제2 적층 세라믹 콘덴서(10B)의 중심을 지나는 길이방향(L)에 평행한 축이 제1 적층 세라믹 콘덴서(10A)를 관통하도록 구성한다. 이렇게 구성함으로써, 후술하는 진동의 상쇄면에서 특히 높은 효과가 얻어진다. 나아가, 보다 바람직하게는 제1 적층 세라믹 콘덴서(10A)의 중심을 지나는 폭방향(W)에 평행한 축과, 제2 적층 세라믹 콘덴서(10B)의 중심을 지나는 길이방향(L)에 평행한 축이 일치하도록 구성한다.
이로 인해, 배선 기판(2)의 주표면에 평행하면서 제1 적층 세라믹 콘덴서(10A)의 길이방향(L)과 평행한 방향을 X축방향으로 정의하고, 배선 기판(2)의 주표면에 평행하면서 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)과 평행한 방향을 Y축방향으로 정의하면, 제2 적층 세라믹 콘덴서(10B)의 길이방향(L)이 Y축방향에 평행하게 위치(즉, 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)과 평행하게 위치)하게 되는 동시에, 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)이 X축방향에 평행하게 위치(즉, 제1 적층 세라믹 콘덴서(10A)의 길이방향(L)과 평행하게 위치)하게 된다.
이렇게 구성함으로써, 전압 인가시에 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)에 발생하는 뒤틀림에 기인하여 생기는 배선 기판(2)의 진동이 일부 상쇄되게 되어, 결과적으로 소음 발생이 억제되게 된다. 이는, 이하의 이유에 기인한다고 생각된다.
즉, 제1 적층 세라믹 콘덴서(10A)의 뒤틀림에 기인하여 생기는 배선 기판(2)의 진동은, 제1 적층 세라믹 콘덴서(10A)의 길이방향(L)을 따른 뒤틀림에 기인하여 생기는 진동 모드와, 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)을 따른 뒤틀림에 기인하여 생기는 진동 모드로 주로 분해되고, 마찬가지로 제2 적층 세라믹 콘덴서(10B)의 뒤틀림에 기인하여 생기는 배선 기판(2)의 진동은, 제2 적층 세라믹 콘덴서(10B)의 길이방향(L)을 따른 뒤틀림에 기인하여 생기는 진동 모드와, 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)을 따른 뒤틀림에 기인하여 생기는 진동 모드로 주로 분해된다.
여기서, 상기와 같이 제1 적층 세라믹 콘덴서(10A)의 길이방향(L)과 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)이 같은 방향을 향하면서, 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)과 제2 적층 세라믹 콘덴서(10B)의 길이방향(L)이 같은 방향을 향하도록, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)를 배치했을 경우에는, 제1 적층 세라믹 콘덴서(10A)의 길이방향(L)을 따른 뒤틀림에 기인한 진동 모드(도 6에 표시한 화살표 VMAL 참조)와, 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)을 따른 뒤틀림에 기인한 진동 모드(도 6에 표시한 화살표 VMBW 참조)가, 배선 기판(2)의 X축방향을 따라 서로 상쇄되는 관계가 되는 동시에, 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)을 따른 뒤틀림에 기인한 진동 모드(도 6에 표시한 VMAW 참조)와, 제2 적층 세라믹 콘덴서(10B)의 길이방향(L)을 따른 뒤틀림에 기인한 진동 모드(도 6에 표시한 화살표 VMBL 참조)가, 배선 기판(2)의 Y축방향을 따라 서로 상쇄되는 관계가 된다.
즉, 제1 적층 세라믹 콘덴서(10A)의 뒤틀림에 기인하여 배선 기판(2)이 X축방향을 따라 수축될 경우에는, 제2 적층 세라믹 콘덴서(10B)의 뒤틀림에 기인하여 배선 기판(2)이 X축방향을 따라 신장되게 되는 한편, 제1 적층 세라믹 콘덴서(10A)의 뒤틀림에 기인하여 배선 기판(2)이 X축방향을 따라 신장될 경우에는, 제2 적층 세라믹 콘덴서(10B)의 뒤틀림에 기인하여 배선 기판(2)이 X축방향을 따라 수축되게 되고, 상기 영역(R) 내에서 X축방향을 따라 배선 기판(2)에 발생하는 진동이 일부 상쇄되어 그 증대가 억제된다.
또, 제1 적층 세라믹 콘덴서(10A)의 뒤틀림에 기인하여 배선 기판(2)이 Y축방향을 따라 수축될 경우에는, 제2 적층 세라믹 콘덴서(10B)의 뒤틀림에 기인하여 배선 기판(2)이 Y축방향을 따라 신장되게 되는 한편, 제1 적층 세라믹 콘덴서(10A)의 뒤틀림에 기인하여 배선 기판(2)이 Y축방향을 따라 신장될 경우에는, 제2 적층 세라믹 콘덴서(10B)의 뒤틀림에 기인하여 배선 기판(2)이 Y축방향을 따라 수축되게 되고, 상기 영역(R) 내에서 Y축방향을 따라 배선 기판(2)에 발생하는 진동이 일부 상쇄되어 그 증대가 억제된다.
이상으로 인해, 배선 기판(2)에 생기는 진동의 증대가 대폭으로 억제되게 되어, 전체적으로 소음 발생이 억제되는 것으로 추측된다. 특히 상기와 같이 구성했을 경우에는 제1 적층 세라믹 콘덴서(10A)의 한쪽 폭방향 측면(17)과, 제2 적층 세라믹 콘덴서(10B)의 한쪽 길이방향 단면(15)이 대향 배치되게 되기 때문에, 제1 적층 세라믹 콘덴서(10A)와 제2 적층 세라믹 콘덴서(10B)가 Y축방향에서 포개지도록 배치되게 되고, 그 결과, 당해 Y축방향을 따라 배선 기판(2)에 발생하는 진동 모드의 전파방향이 서로 마주보게 되어, 보다 효율적으로 진동의 상쇄 작용을 얻을 수 있게 된다.
한편, 제1 적층 세라믹 콘덴서(10A)의 제2 적층 세라믹 콘덴서(10B)에 대향하는 폭방향 측면(17)과, 제2 적층 세라믹 콘덴서(10B)의 제1 적층 세라믹 콘덴서(10A)에 대향하는 길이방향 단면(15) 사이의 거리는, 배선 기판(2)에 생기는 진동파가 서로 상쇄되는 위상관계가 되도록, 바람직하게는 1.0[mm] 이하로 설정되고, 보다 바람직하게는 0.5[mm] 이하로 설정된다.
여기서, 본 제1 구성예에 따른 회로 기판(1A)은 배선 기판(2)의 표리면에 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 실장되는 것이 아니라면, 배선 기판(2)에 전달되는 진동파의 진동이 거의 역상의 진폭관계가 되도록 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)에 리플 전압을 인가하는 구성을 필요로 하는 것도 아니기 때문에 대체로 소형으로 구성할 수 있다.
따라서, 상술한 본 제1 구성예와 같은 구성을 채용함으로써, 전자기기의 대형화를 방지하면서 소음을 저감할 수 있는 회로 기판(1A)으로 할 수 있다.
또한 상술한 바와 같이, 본 제1 구성예에 따른 회로 기판(1A)은 배선 기판(2)의 표리면에 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가 실장되는 것이 아니라면, 배선 기판(2)에 전달되는 진동파의 진동이 거의 역상의 진폭관계가 되도록 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)에 리플 전압을 인가하는 구성을 필요로 하는 것도 아니기 때문에, 당해 구성을 채용함으로써, 배선 기판(2)의 편면에밖에 전자부품을 실장할 수 없는 경우 등에도 적용이 가능하고, 또 회로 기판(1A)에 여분의 스페이스가 필요하게 되는 것도 아니기 때문에, 전자부품의 실장 레이아웃이나 회로 구성에 큰 제약이 생기지 않아 설계 자유도를 높게 확보하면서 소음 저감을 꾀할 수 있다.
한편, 도 8(A)에 도시한 바와 같이, 제1 적층 세라믹 콘덴서(10A)와 제2 적층 세라믹 콘덴서(10B)가 전기적으로 직렬로 접속되는 경우에는 제1 적층 세라믹 콘덴서(10A)에 대응하여 마련된 1쌍의 랜드(3A1, 3A2) 중 한쪽과, 제2 적층 세라믹 콘덴서(10B)에 대응하여 마련된 1쌍의 랜드(3B1, 3B2) 중 상기 1쌍의 랜드(3A1, 3A2)에 가까운 쪽의 랜드(3B1)가, 가능한 한 우회하지 않고 배선 기판(2)에 마련된 배선(4C)(도 8(A) 참조)에 의해 접속되도록 도전 패턴이 구성되어 있는 것이 바람직하다. 이렇게 구성함으로써, 회로 기판(1A)의 대형화를 방지할 수 있을 뿐만 아니라, 배선 기판(2)에 형성된 회로의 루프 인덕턴스를 작게 할 수도 있다.
도 9는 도 5 및 도 6에 도시한 적층 세라믹 콘덴서의 배선 기판에의 바람직한 실장 구조를 나타내는 단면도이다. 이하, 이 도 9를 참조하여, 상술한 제1 구성예로 했을 경우의 보다 바람직한 적층 세라믹 콘덴서의 배선 기판에의 실장 구조에 대하여 설명한다.
한편, 도 9는 상술한 제1 적층 세라믹 콘덴서(10A)에 당해 바람직한 실장 구조를 적용했을 경우를 예시하여 도시한 것인데, 제2 적층 세라믹 콘덴서(10B)에 대해서도 동일한 실장 구조가 적용되어 있는 것이 바람직하다. 그렇기 때문에, 당해 실장 구조가 제2 적층 세라믹 콘덴서(10B)에 적용된 경우에 대해서도 도 9를 통해 이해할 수 있도록, 당해 도 9에서는 제2 적층 세라믹 콘덴서(10B)에 대응한 참조 부호도 괄호 안에 표기하고 있다.
도 9에 도시한 제1 적층 세라믹 콘덴서(10A)의 실장 구조는 당해 제1 적층 세라믹 콘덴서(10A)의 1쌍의 외부전극(14)에 접합부재(6A1, 6A2)를 통해 전기적으로 접속된 1쌍의 랜드(3A1, 3A2) 각각이, 제1 적층 세라믹 콘덴서(10A)의 대향 주면(16a)의 긴 변이 연장되는 방향(즉, 제1 적층 세라믹 콘덴서(10A)의 길이방향(L))에 있어서, 제1 적층 세라믹 콘덴서(10A)의 1쌍의 단부 중 대응하는 단부의 외측(즉, 제1 적층 세라믹 콘덴서(10A)의 길이방향 단면(15) 중 대응하는 길이방향 단면의 외측)에까지 도달하도록 연장 설치된 것이다.
또, 도 9에서 괄호 안에 표시한 제2 적층 세라믹 콘덴서(10B)의 실장 구조도 제1 적층 세라믹 콘덴서(10A)의 상술한 실장 구조와 마찬가지로, 당해 제2 적층 세라믹 콘덴서(10B)의 1쌍의 외부전극(14)에 접합부재(6B1, 6B2)를 통해 전기적으로 접속된 1쌍의 랜드(3B1, 3B2) 각각이, 제2 적층 세라믹 콘덴서(10B)의 대향 주면(16a)의 긴 변이 연장되는 방향(즉, 제2 적층 세라믹 콘덴서(10B)의 길이방향(L))에 있어서, 제2 적층 세라믹 콘덴서(10B)의 1쌍의 단부 중 대응하는 단부의 외측(즉, 제2 적층 세라믹 콘덴서(10B)의 길이방향 단면(15) 중 대응하는 길이방향 단면의 외측)에까지 도달하도록 연장 설치된 것이다.
이렇게 구성함으로써, 접합부재(6A1, 6A2, 6B1, 6B2)에 적절한 크기의 필렛이 형성되게 되기 때문에, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)와 배선 기판(2) 사이의 접합부에서 접합면적이 모두 적당히 커지게 되어, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)의 실장 안정성을 확보할 수 있게 된다.
여기서, 도 9에 도시한 제1 적층 세라믹 콘덴서(10A)의 실장 구조에서는 제1 적층 세라믹 콘덴서(10A)의 길이방향(L)을 따른 길이를 L1로 하는 동시에, 제1 랜드로서의 한쪽 랜드(3A1)의 제2 랜드로서의 다른 쪽 랜드(3A2)와는 반대측에 위치하는 단부를 3a1로 하고, 제2 랜드로서의 다른 쪽 랜드(3A2)의 제1 랜드로서의 랜드(3A1)와는 반대측에 위치하는 단부를 3b1로 했을 경우에, 이 단부(3a1)와 단부(3b1) 사이의 상기 길이방향(L)을 따른 거리를 D1로 했을 경우에, 당해 거리(D1)가 상기 길이(L1)의 1.1배 이상 1.3배 이하로 설정되어 있는 것이 특히 바람직하다.
또, 도 9에서 괄호 안에 표시한 제2 적층 세라믹 콘덴서(10B)의 실장 구조에서도, 제1 적층 세라믹 콘덴서(10A)의 상술한 실장 구조의 경우와 마찬가지로, 제2 적층 세라믹 콘덴서(10B)의 길이방향(L)을 따른 길이를 L2로 하는 동시에, 제3 랜드로서의 한쪽 랜드(3B1)의 제4 랜드로서의 다른 쪽 랜드(3B2)와는 반대측에 위치하는 단부를 3a2로 하고, 제4 랜드로서의 다른 쪽 랜드(3B2)의 제3 랜드로서의 랜드(3B1)와는 반대측에 위치하는 단부를 3b2로 했을 경우에, 이 단부(3a2)와 단부(3b2) 사이의 상기 길이방향(L)을 따른 거리를 D2로 했을 경우에, 당해 거리(D2)가 상기 길이(L2)의 1.1배 이상 1.3배 이하로 설정되어 있는 것이 특히 바람직하다.
이것은, 당해 거리(D1, D2)가 각각 상기 길이(L1, L2)의 1.1배 이상일 경우에, 상술한 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)의 실장 안정성이 향상되게 되기 때문이며, 또한 당해 거리(D1, D2)가 각각 상기 길이(L1, L2)의 1.3배 이하일 경우에, 후술하는 제2 검증시험의 결과를 통해 소음 저감 효과가 효과적으로 얻어진다고 판단할 수 있기 때문이다(상세한 것은 후술하는 제2 검증시험 참조).
한편, 도 5 내지 도 7을 참조하여, 랜드(3A1, 3A2)의 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)을 따른 길이는 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)의 외형치수의 0.8배에서 1.0배인 것이 바람직하다. 이 경우, Y축방향을 따라 배선 기판(2)에 발생하는 진동이 보다 상쇄되게 된다. 또한 이 경우, 제1 적층 세라믹 콘덴서(10A) 실장시의 위치 어긋남이 생기기 어려워지기 때문에 실장 안정성이 향상되는 동시에, 제1 적층 세라믹 콘덴서(10A)의 배선 기판(2)에 대한 방향이 어긋나는 데 따른 진동 상쇄 작용의 저하를 방지할 수 있다.
마찬가지로 도 5 및 도 6을 참조하여, 랜드(3B1, 3B2)의 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)을 따른 길이는 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)의 외형치수의 0.8배에서 1.0배인 것이 바람직하다. 이 경우, X축방향을 따라 배선 기판(2)에 발생하는 진동이 보다 상쇄되게 된다. 또한 이 경우, 제2 적층 세라믹 콘덴서(10B) 실장시의 위치 어긋남이 생기기 어려워지므로 실장 안정성이 향상되는 동시에, 제2 적층 세라믹 콘덴서(10B)의 배선 기판(2)에 대한 방향이 어긋나는 데 따른 진동 상쇄 작용의 저하를 방지할 수 있다.
한편, 도 6에서는 시각적으로 이해하기 쉽도록, 편의상 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)을 따른 랜드(3A1, 3A2)의 외형치수를 당해 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)의 외형치수보다 크게 그리는 동시에, 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)을 따른 랜드(3B1, 3B2)의 외형치수를 당해 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)의 외형치수보다 크게 그렸지만, 본 제1 구성예에서 이들은 모두 같은 크기이다.
(제2 구성예)
도 10은 제2 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
본 제2 구성예는 상기 제1 구성예의 경우와 마찬가지로, 상술한 적층 세라믹 콘덴서군에 포함되는 복수의 적층 세라믹 콘덴서로서, 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되는 동일한 설계사양(동일 용량이면서 동일 사이즈)의 1쌍의 적층 세라믹 콘덴서에 착안하는 동시에, 이 적층 세라믹 콘덴서군을 복수 조 구비시킨 것이다.
도 10에 도시한 바와 같이, 본 제2 구성예에 따른 회로 기판(1B)은 상술한 제1 구성예에서 제시한 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)의 레이아웃을 단위 레이아웃 패턴으로 하고, 당해 단위 레이아웃 패턴을 X축방향 및 Y축방향을 따라 나열해서 배치한 것이다.
보다 상세하게는, 본 제2 구성예에 따른 회로 기판(1B)에서는 각각의 적층 세라믹 콘덴서(10)가 배선 기판(2)에 매트릭스형상(행렬형상)으로 배치되어 있고, X축방향으로 연장되는 직선(100)을 따라 각 행에 포함되는 적층 세라믹 콘덴서(10)가 직선형상으로 나열되어 배치되어 있는 동시에, Y축방향으로 연장되는 직선(101)을 따라 각 열에 포함되는 적층 세라믹 콘덴서(10)가 직선형상으로 나열되어 배치되어 있다.
그리고 본 제2 구성예에 따른 회로 기판(1B)에서는 특정 행에 포함되는 복수의 적층 세라믹 콘덴서(10)의 방향이 모두 같은 방향을 향하게 되도록, 그들의 길이방향(L) 및 폭방향(W) 중 어느 한쪽이 X축방향을 따라 위치하도록 이들 특정 행에 있어서 적층 세라믹 콘덴서(10)의 배치가 조정되어 있는 동시에, 이웃하는 행마다 적층 세라믹 콘덴서(10)의 방향이 다른 방향을 향하게 되도록 각 행의 배열이 조정되어 있다.
이렇게 구성했을 경우 그 상세한 설명은 반복이 되기 때문에 생략하지만, Y축방향에서 이웃하는 적층 세라믹 콘덴서(10)끼리, 상술한 제1 구성예에서의 제1 적층 세라믹 콘덴서(10A)와 제2 적층 세라믹 콘덴서(10B)의 관계를 갖게 된다.
따라서, 본 제2 구성예에 따른 회로 기판(1B)으로 함으로써, 매트릭스형상으로 배치된 적층 세라믹 콘덴서(10)가 위치하는 부분의 배선 기판(2) 전체에서 진동의 증대가 억제되게 되기 때문에, 결과적으로 회로 기판(1B)의 대형화를 방지하면서 소음을 저감시킬 수 있다.
한편, 도 10에서는 시각적으로 이해하기 쉽도록, 편의상 적층 세라믹 콘덴서(10)의 폭방향(W)을 따른 랜드(3)의 외형치수를 당해 적층 세라믹 콘덴서(10)의 폭방향(W)의 외형치수보다 크게 그렸지만, 본 제2 구성예에서 이들은 같은 크기이다.
(제3 구성예)
도 11은 제3 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
본 제3 구성예는 상술한 적층 세라믹 콘덴서군에 포함되는 복수의 적층 세라믹 콘덴서로서, 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되는 동일한 설계사양(동일 용량이면서 동일 사이즈)의 4개의 적층 세라믹 콘덴서에 착안한 것이다.
도 11에 도시한 바와 같이, 본 제3 구성예에 따른 회로 기판(1C)에서는 당해 회로 기판(1C)의 영역(R) 내에서, 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)가, 배선 기판(2)의 주표면과 평행한 방향을 따라 근방에 나열되어 배치되어 있다.
여기서, 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)는 제1 구성예와 마찬가지로, 각각의 두께방향(T)이 배선 기판(2)의 주표면의 법선방향(도면에 표시한 Z축방향)과 평행이 되는 동시에, 각각의 길이방향(L) 및 폭방향(W)이 배선 기판(2)의 주표면과 평행이 되도록 배선 기판(2)에 실장되어 있다. 이로 인해, 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D) 각각이 갖는 1쌍의 두께방향 측면(16) 중 한쪽이, 제1 구성예와 마찬가지로 각각 배선 기판(2)의 주표면과 대면하여 위치하는 대향 주면(16a)(도 7 등 참조)이 되고 있다.
제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D) 각각의 대향 주면(16a)은 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)가 모두 직육면체형상을 가지며, 또한 그들의 길이방향(L)이 배선 기판(2)의 주표면과 평행이 되도록 배선 기판(2)에 실장되어 있기 때문에, 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상을 가지고 있다.
여기서, 제3 구성예에 따른 회로 기판(1C)에서는 제1 적층 세라믹 콘덴서(10A)의 대향 주면(16a)의 긴 변이 연장되는 방향과 제2 적층 세라믹 콘덴서(10B)의 대향 주면(16a)의 긴 변이 연장되는 방향이 직교하고, 제2 적층 세라믹 콘덴서(10B)의 대향 주면(16a)의 긴 변이 연장되는 방향과 제3 적층 세라믹 콘덴서(10C)의 대향 주면(16a)의 긴 변이 연장되는 방향이 직교하고, 제3 적층 세라믹 콘덴서(10C)의 대향 주면(16a)의 긴 변이 연장되는 방향과 제4 적층 세라믹 콘덴서(10D)의 대향 주면(16a)의 긴 변이 연장되는 방향이 직교하고, 또, 제4 적층 세라믹 콘덴서(10D)의 대향 주면(16a)의 긴 변이 연장되는 방향과 제1 적층 세라믹 콘덴서(10A)의 대향 주면(16a)의 긴 변이 연장되는 방향이 직교함과 아울러, 제1 적층 세라믹 콘덴서(10A)의 1쌍의 폭방향 측면(17) 중 한쪽에 제2 적층 세라믹 콘덴서(10B)의 1쌍의 길이방향 단면(15) 중 한쪽이 대향하고, 제2 적층 세라믹 콘덴서(10B)의 1쌍의 폭방향 측면(17) 중 한쪽에 제3 적층 세라믹 콘덴서(10C)의 1쌍의 길이방향 단면(15) 중 한쪽이 대향하고, 제3 적층 세라믹 콘덴서(10C)의 1쌍의 폭방향 측면(17) 중 한쪽에 제4 적층 세라믹 콘덴서(10D)의 1쌍의 길이방향 단면(15) 중 한쪽이 대향하고, 또, 제4 적층 세라믹 콘덴서(10D)의 1쌍의 폭방향 측면(17) 중 한쪽에 제1 적층 세라믹 콘덴서(10A)의 1쌍의 길이방향 단면(15) 중 한쪽이 대향하도록, 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)가 배선 기판(2)에 실장되어 있다.
이렇게 구성했을 경우 그 상세한 설명은 반복이 되기 때문에 생략하지만, 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D) 중 이웃하는 적층 세라믹 콘덴서끼리, 상술한 제1 구성예의 제1 적층 세라믹 콘덴서(10A)와 제2 적층 세라믹 콘덴서(10B)의 관계를 갖게 된다.
따라서, 본 제3 구성예에 따른 회로 기판(1C)으로 함으로써, 4개의 적층 세라믹 콘덴서를 배치하는 경우에도 전압 인가시에 이 4개의 적층 세라믹 콘덴서들에 발생하는 뒤틀림에 기인하여 생기는 배선 기판(2)의 진동이 서로 일부 상쇄되게 되고, 결과적으로 소음 발생이 억제되게 되어 회로 기판(1C)의 대형화를 방지하면서 소음을 저감시킬 수 있다.
특히 상기와 같이 구성했을 경우에는 제1 적층 세라믹 콘덴서(10A)의 한쪽 폭방향 측면(17)과, 제2 적층 세라믹 콘덴서(10B)의 한쪽 길이방향 단면(15)이 대향 배치되게 되기 때문에, 제1 적층 세라믹 콘덴서(10A)와 제2 적층 세라믹 콘덴서(10B)가 Y축방향에서 포개지도록 배치되게 되고, 제2 적층 세라믹 콘덴서(10B)의 한쪽 폭방향 측면(17)과, 제3 적층 세라믹 콘덴서(10C)의 한쪽 길이방향 단면(15)이 대향 배치되게 되기 때문에, 제2 적층 세라믹 콘덴서(10B)와 제3 적층 세라믹 콘덴서(10C)가 X축방향에서 포개지도록 배치되게 되고, 제3 적층 세라믹 콘덴서(10C)의 한쪽 폭방향 측면(17)과, 제4 적층 세라믹 콘덴서(10D)의 한쪽 길이방향 단면(15)이 대향 배치되게 되기 때문에, 제3 적층 세라믹 콘덴서(10C)와 제4 적층 세라믹 콘덴서(10D)가 Y축방향에서 포개지도록 배치되게 되고, 제4 적층 세라믹 콘덴서(10D)의 한쪽 폭방향 측면(17)과, 제1 적층 세라믹 콘덴서(10A)의 한쪽 길이방향 단면(15)이 대향 배치되게 되기 때문에, 제4 적층 세라믹 콘덴서(10D)와 제1 적층 세라믹 콘덴서(10A)가 X축방향에서 포개지도록 배치되게 되고, 그 결과, 당해 X축방향 및 Y축방향을 따라 배선 기판(2)에 발생하는 진동 모드의 전파방향이 서로 마주보게 되어, 보다 효율적으로 진동의 상쇄 작용이 얻어지게 되는 동시에, 보다 작은 실장영역 내에 4개의 적층 세라믹 콘덴서를 배치할 수 있기 때문에, 회로 기판(1C)의 대형화를 더욱 확실하게 방지할 수 있다.
한편, 도 11에서는 시각적으로 이해하기 쉽도록, 편의상 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)을 따른 랜드(3A1, 3A2)의 외형치수를 당해 제1 적층 세라믹 콘덴서(10A)의 폭방향(W)의 외형치수보다 크게 그리고, 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)을 따른 랜드(3B1, 3B2)의 외형치수를 당해 제2 적층 세라믹 콘덴서(10B)의 폭방향(W)의 외형치수보다 크게 그리고, 제3 적층 세라믹 콘덴서(10C)의 폭방향(W)을 따른 랜드(3C1, 3C2)의 외형치수를 당해 제3 적층 세라믹 콘덴서(10C)의 폭방향(W)의 외형치수보다 크게 그리고, 제4 적층 세라믹 콘덴서(10D)의 폭방향(W)을 따른 랜드(3D1, 3D2)의 외형치수를 당해 제4 적층 세라믹 콘덴서(10D)의 폭방향(W)의 외형치수보다 크게 그렸지만, 본 제3 구성예에서 이들은 모두 같은 크기이다.
또, 도 11에서는 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)의 길이방향(L)을 따른 뒤틀림에 기인한 진동 모드를 모식적으로 각각 화살표 VMAL, VMBL, VMCL, VMDL로 표시하고 있고, 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)의 폭방향(W)을 따른 뒤틀림에 기인한 진동 모드를 모식적으로 각각 화살표 VMAW, VMBW, VMCW, VMDW로 표시하고 있다.
(제4 구성예)
도 12는 제4 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
본 제4 구성예는 상기 제3 구성예와 마찬가지로, 상술한 적층 세라믹 콘덴서군에 포함되는 복수의 적층 세라믹 콘덴서로서, 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되는 동일한 설계사양(동일 용량이면서 동일 사이즈)의 4개의 적층 세라믹 콘덴서에 착안하는 동시에, 이 적층 세라믹 콘덴서군을 복수 조 구비시킨 것이다.
도 12에 도시한 바와 같이, 본 제4 구성예에 따른 회로 기판(1D)은 상술한 제3 구성예에서 나타낸 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)의 레이아웃을 단위 레이아웃 패턴으로 하고, 당해 단위 레이아웃 패턴을 X축방향 및 Y축방향을 따라 나열해서 배치한 것이다.
보다 상세하게는, 본 제4 구성예에 따른 회로 기판(1D)에서는 각각의 적층 세라믹 콘덴서(10)가 배선 기판(2)에 매트릭스형상(행렬형상)으로 배치되어 있고, X축방향으로 연장되는 직선(100)을 따라 각 행에 포함되는 적층 세라믹 콘덴서(10)가 직선형상으로 나열되어 배치되어 있는 동시에, Y축방향으로 연장되는 직선(101)을 따라 각 열에 포함되는 적층 세라믹 콘덴서(10)가 직선형상으로 나열되어 배치되어 있다.
그리고 본 제4 구성예에 따른 회로 기판(1D)에서는 각 행에 포함되는 복수의 적층 세라믹 콘덴서(10)의 방향이 이웃하는 것끼리 다른 방향을 향하게 되도록, 그들의 길이방향(L) 및 폭방향(W)이 번갈아 X축방향을 따라 위치하도록 이 특정 행들에 있어서 적층 세라믹 콘덴서(10)의 배치가 조정되어 있는 동시에, 각 열에 포함되는 복수의 적층 세라믹 콘덴서(10)의 방향이 이웃하는 것끼리 다른 방향을 향하게 되도록, 그들의 길이방향(L) 및 폭방향(W)이 번갈아 Y축방향을 따라 위치하도록 이 특정 열들에 있어서 적층 세라믹 콘덴서(10)의 배치가 조정되어 있다.
이렇게 구성했을 경우 그 상세한 설명은 반복이 되기 때문에 생략하지만, X축방향 및 Y축방향에서 이웃하는 적층 세라믹 콘덴서(10)끼리, 상술한 제1 구성예에서의 제1 적층 세라믹 콘덴서(10A)와 제2 적층 세라믹 콘덴서(10B)의 관계를 갖게 된다.
따라서, 본 제4 구성예에 따른 회로 기판(1D)으로 함으로써, 매트릭스형상으로 배치된 적층 세라믹 콘덴서(10)가 위치하는 부분의 배선 기판(2) 전체에서 진동의 증대가 억제되게 되기 때문에, 결과적으로 회로 기판(1D)의 대형화를 방지하면서 소음을 저감시킬 수 있다.
한편, 도 12에서는 시각적으로 이해하기 쉽도록, 편의상 적층 세라믹 콘덴서(10)의 폭방향(W)을 따른 랜드(3)의 외형치수를 당해 적층 세라믹 콘덴서(10)의 폭방향(W)의 외형치수보다 크게 그렸지만, 본 제4 구성예에서 이들은 같은 크기이다.
(제5 구성예)
도 13은 제5 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
본 제5 구성예는 상기 제1 구성예의 경우와 마찬가지로, 상술한 적층 세라믹 콘덴서군에 포함되는 복수의 적층 세라믹 콘덴서로서, 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되는 동일한 설계사양(동일 용량이면서 동일 사이즈)의 1쌍의 적층 세라믹 콘덴서에 착안한 것이다.
도 13에 도시한 바와 같이, 본 제5 구성예에 따른 회로 기판(1E)은 제1 구성예에 따른 회로 기판(1A)과 비교했을 경우, 배선 기판(2)에 실장된 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B) 각각의 적층체(11)의 외표면에 마련된 1쌍의 외부전극(14)의 위치가 상이하다.
구체적으로는, 상술한 제1 구성예에서는 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)로서, 길이방향(L)에 있어서 적층체(11)의 양단부의 외표면을 덮도록 1쌍의 외부전극(14)이 형성된 것을 배선 기판(2)에 실장한 경우를 예시했지만, 본 제5 구성예에서는 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)로서, 폭방향(W)에 있어서 적층체(11)의 양단부의 외표면을 덮도록 1쌍의 외부전극(14)이 형성된 것을 배선 기판(2)에 실장한 것이다.
이 경우에도 배선 기판(2)의 주표면에는, 당해 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B) 각각이 갖는 1쌍의 외부전극(14) 각각에 대응한 위치에 랜드(3A1, 3A2, 3B1, 3B2)가 마련되고, 이들 외부전극(14) 각각과 랜드(3A1, 3A2, 3B1, 3B2)가 접합부재(6A1, 6A2, 6B1, 6B2)에 의해 접합된다.
이렇게 구성했을 경우에도 그 상세한 설명은 반복이 되기 때문에 생략하지만, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가, 상술한 제1 구성예에서의 관계와 동일한 관계를 갖게 되기 때문에, 전압 인가시에 이들 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)에 발생하는 뒤틀림에 기인하여 생기는 배선 기판(2)의 진동이 서로 일부 상쇄되게 되고, 결과적으로 소음 발생이 억제되게 되어 회로 기판(1E)의 대형화를 방지하면서 소음을 저감시킬 수 있다.
한편, 도 13에서는 시각적으로 이해하기 쉽도록, 편의상 제1 적층 세라믹 콘덴서(10A)의 길이방향(L)을 따른 랜드(3A1, 3A2)의 외형치수를 당해 제1 적층 세라믹 콘덴서(10A)의 길이방향(L)의 외형치수보다 크게 그리는 동시에, 제2 적층 세라믹 콘덴서(10B)의 길이방향(L)을 따른 랜드(3B1, 3B2)의 외형치수를 당해 제2 적층 세라믹 콘덴서(10B)의 길이방향(L)의 외형치수보다 크게 그렸지만, 본 제5 구성예에서 이들은 모두 같은 크기이다.
(제6 구성예)
도 14는 제6 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서의 레이아웃을 나타내는 모식 평면도이다.
본 제6 구성예는 상기 제1 구성예의 경우와 마찬가지로, 상술한 적층 세라믹 콘덴서군에 포함되는 복수의 적층 세라믹 콘덴서로서, 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되는 동일한 설계사양(동일 용량이면서 동일 사이즈)의 1쌍의 적층 세라믹 콘덴서에 착안한 것이다.
도 14에 도시한 바와 같이, 본 제6 구성예에 따른 회로 기판(1F)은 제1 구성예에 따른 회로 기판(1A)과 비교했을 경우, 배선 기판(2)에 실장된 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B) 각각의 적층체(11)의 외표면에 마련된 외부전극(14)의 구성 및 위치가 상이하다.
구체적으로는, 상술한 제1 구성예에서는 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)로서, 길이방향(L)에 있어서 적층체(11)의 양단부의 외표면을 덮도록 1쌍의 외부전극(14)이 형성된 것을 배선 기판(2)에 실장한 경우를 예시했지만, 본 제6 구성예에서는 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)로서, 길이방향(L)에 있어서 적층체(11)의 양단부의 외표면을 덮도록 분리해서 마련된 전기적으로 등가인 2개의 외부전극(14)과, 폭방향(W)에 있어서 적층체(11)의 양단부의 외표면의 일부를 덮도록 마련된 1개의 외부전극(14)을 구비한 것을 배선 기판(2)에 실장한 것이다.
이 경우에도 배선 기판(2)의 주표면에는, 당해 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B) 각각이 갖는 3개의 외부전극(14) 각각에 대응한 위치에 랜드(3A11, 3A12, 3A2, 3B11, 3B12, 3B2)가 마련되고, 이들 외부전극(14) 각각과 랜드(3A11, 3A12, 3A2, 3B11, 3B12, 3B2)가 접합부재(6A11, 6A12, 6A2, 6B11, 6B12, 6B2)에 의해 접합된다.
이렇게 구성했을 경우에도 그 상세한 설명은 반복이 되기 때문에 생략하지만, 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)가, 상술한 제1 구성예에서의 관계와 동일한 관계를 갖게 되기 때문에, 전압 인가시에 이들 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)에 발생하는 뒤틀림에 기인하여 생기는 배선 기판(2)의 진동이 서로 일부 상쇄되게 되고, 결과적으로 소음의 발생이 억제되게 되어 회로 기판(1F)의 대형화를 방지하면서 소음을 저감시킬 수 있다.
(제7 구성예)
도 15는 제7 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서 및 IC의 레이아웃을 나타내는 모식 평면도이다.
도 15에 도시한 바와 같이, 본 제7 구성예에 따른 회로 기판(1G)은 배선 기판(2)과, 배선 기판(2)에 실장된 집적 회로 소자로서의 IC(Integrated Circuit)(20)와, 배선 기판(2)에 실장됨으로써 당해 IC에 접속된 2개의 디커플링용 적층 세라믹 콘덴서(10)로 이루어지는 콘덴서 소자군을 포함하는 것이며, 당해 2개의 디커플링용 적층 세라믹 콘덴서(10)의 레이아웃에, 상술한 제1 구성예에 따른 회로 기판(1A)에서 제시한 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)의 레이아웃을 적용한 것이다. 여기서, 당해 2개의 디커플링용 적층 세라믹 콘덴서(10)는 서로 용량이 다르다.
보다 상세하게는, IC(20)는 외부 회로와의 입출력을 위한 복수의 단자를 가지고 있고, 당해 복수의 단자에는 전원 단자(21)와 그라운드 단자(22)가 포함되어 있다. 상술한 2개의 디커플링용 적층 세라믹 콘덴서(10)는 IC(20)가 실장된 배선 기판(2)의 주표면상에서, 당해 주표면과 평행한 방향을 따라 IC(20)의 근방에 나열되어 배치되어 있다. 여기서, 보다 바람직하게는, 도시한 바와 같이 2개의 디커플링용 적층 세라믹 콘덴서(10)로 이루어지는 콘덴서 소자군과 IC(20)가, 다른 소자(전자부품 등)가 사이에 개재되지 않고 나열되어 배치된다.
2개의 디커플링용 적층 세라믹 콘덴서(10) 각각이 갖는 외부전극에 접합부재(6)를 통해 접속된 랜드(3) 각각은, 배선을 통해 IC(20)의 전원 단자(21) 및 그라운드 단자(22)에 대응지어서 접속되어 있다. 이로 인해, 2개의 디커플링용 적층 세라믹 콘덴서(10)는 전원 단자(21)와 그라운드 단자(22) 사이에서 전기적으로 병렬로 접속되어 있다.
여기서, 디커플링용 적층 세라믹 콘덴서는 전원전압의 변동이나 회로간의 간섭을 억제하기 위해 전원 라인과 그라운드 사이에 접속되는 것이다. 당해 디커플링용 적층 세라믹 콘덴서로 구성되는 디커플링 회로는 넓은 주파수영역에서 높은 노이즈 흡수 효과가 발휘되도록, 전원 라인과 그라운드 사이에서, 용량이 다른 복수의 적층 세라믹 콘덴서를 전기적으로 병렬로 접속함으로써 구성되는 것이 일반적이다. 한편, 당해 디커플링 회로가 부설되는 IC로는 여러 가지가 상정되며, 예를 들면 CPU(Central Processing Unit)나, GPU(Graphics Processing Unit), APU(Accelerated Processing Unit) 등을 들 수 있다.
상술한 바와 같이, 본 제7 구성예에 따른 회로 기판(1G)에서는 상기 제1 구성예에 따른 회로 기판(1A)에서 제시한 제1 적층 세라믹 콘덴서(10A) 및 제2 적층 세라믹 콘덴서(10B)의 레이아웃이, 2개의 디커플링용 적층 세라믹 콘덴서(10)의 레이아웃에 적용되어 있다. 이렇게 구성함으로써, 그 상세한 설명은 반복이 되기 때문에 생략하지만, 이들 2개의 디커플링용 적층 세라믹 콘덴서(10)가 배치된 영역(R)에서 발생하는 진동을 억제할 수 있게 되고, 결과적으로 소음 발생을 저감할 수 있게 된다.
또한 상술한 바와 같이, IC(20)의 근방에 이 2개의 디커플링용 적층 세라믹 콘덴서(10)가 배치됨으로써, 회로 기판(1G)의 대형화를 방지할 수 있을 뿐만 아니라, 배선 기판(2)에 형성된 회로의 루프 인덕턴스를 작게 할 수도 있다.
따라서, 본 제7 구성예에 따른 회로 기판(1G)과 같은 구성을 채용하여 디커플링 회로를 구성함으로써, 전자기기의 대형화를 방지하면서 소음 발생을 억제할 수 있다. 여기서, 본 제7 구성예에서는 2개의 디커플링용 적층 세라믹 콘덴서(10)와 IC(20)가 동일 직선상에 나열되도록 배치한 경우를 예시했지만, 2개의 디커플링용 콘덴서(10)가 나열되는 방향과, 당해 2개의 디커플링용 콘덴서(10)로 이루어지는 콘덴서 소자군과 IC(20)가 나열되는 방향이 교차하도록 배치되어 있어도 된다.
한편, 도 15에서는 시각적으로 이해하기 쉽도록, 편의상 디커플링용 적층 세라믹 콘덴서(10)의 폭방향(W)을 따른 랜드(3)의 외형치수를 당해 적층 세라믹 콘덴서(10)의 폭방향(W)의 외형치수보다 크게 그렸지만, 본 제7 구성예에서 이들은 같은 크기이다.
(제8 구성예)
도 16은 제8 구성예에 따른 회로 기판에 구비된 적층 세라믹 콘덴서 및 IC의 레이아웃을 나타내는 모식 평면도이다.
도 16에 도시한 바와 같이, 본 제8 구성예에 따른 회로 기판(1H)은 배선 기판(2)과, 배선 기판(2)에 실장된 IC(20)와, 배선 기판(2)에 실장됨으로써 당해 IC에 접속된 4개의 디커플링용 적층 세라믹 콘덴서(10)로 이루어지는 콘덴서 소자군을 포함하는 것으로서, 당해 4개의 디커플링용 적층 세라믹 콘덴서(10)의 레이아웃에, 상술한 제3 구성예에 따른 회로 기판(1C)에서 제시한 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)의 레이아웃을 적용한 것이다. 여기서, 당해 4개의 디커플링용 적층 세라믹 콘덴서(10)는 대용량, 중용량, 소용량 콘덴서의 조합으로 이루어지며, 대용량 콘덴서는 같은 용량의 2개의 적층 세라믹 콘덴서(10)로 대응시키고, 중용량 및 소용량 콘덴서는 각각 1개의 적층 세라믹 콘덴서(10)로 대응시키고 있다.
보다 상세하게는, 상술한 제7 구성예와 마찬가지로, IC(20)는 외부 회로와의 입출력을 위한 복수의 단자를 가지고 있으며, 당해 복수의 단자에는 전원 단자(21)와 그라운드 단자(22)가 포함되어 있다. 상술한 4개의 디커플링용 적층 세라믹 콘덴서(10)는 IC(20)가 실장된 배선 기판(2)의 주표면상에서, 당해 주표면과 평행한 방향을 따라 IC(20)의 근방에 나열되어 배치되어 있다. 여기서, 보다 바람직하게는, 도시한 바와 같이 4개의 디커플링용 적층 세라믹 콘덴서(10)로 이루어지는 콘덴서 소자군과 IC(20)가, 다른 소자(전자부품 등)가 사이에 개재되지 않고 나열되어 배치된다.
4개의 디커플링용 적층 세라믹 콘덴서(10) 각각이 갖는 외부전극에 접합부재(6)를 통해 접속된 랜드(3) 각각은, 배선을 통해 IC(20)의 전원 단자(21) 및 그라운드 단자(22)에 대응지어서 접속되어 있다. 이로 인해, 4개의 디커플링용 적층 세라믹 콘덴서(10)는 전원 단자(21)와 그라운드 단자(22) 사이에서 전기적으로 병렬로 접속되어 있다.
상술한 바와 같이, 본 제8 구성예에 따른 회로 기판(1H)에서는 상기 제3 구성예에 따른 회로 기판(1C)에서 제시한 제1 적층 세라믹 콘덴서(10A), 제2 적층 세라믹 콘덴서(10B), 제3 적층 세라믹 콘덴서(10C) 및 제4 적층 세라믹 콘덴서(10D)의 레이아웃이, 4개의 디커플링용 적층 세라믹 콘덴서(10)의 레이아웃에 적용되어 있다. 이렇게 구성함으로써, 그 상세한 설명은 반복이 되기 때문에 생략하지만, 이들 4개의 디커플링용 적층 세라믹 콘덴서(10)가 배치된 영역(R)에서 발생하는 진동을 억제할 수 있게 되고, 결과적으로 소음 발생을 저감할 수 있게 된다.
또한 상술한 바와 같이, IC(20)의 근방에 이들 4개의 디커플링용 적층 세라믹 콘덴서(10)가 배치됨으로써, 회로 기판(1H)의 대형화를 방지할 수 있을 뿐만 아니라, 배선 기판(2)에 형성된 회로의 루프 인덕턴스를 작게 할 수도 있다.
따라서, 본 제8 구성예에 따른 회로 기판(1H)과 같은 구성을 채용하여 디커플링 회로를 구성함으로써, 전자기기의 대형화를 방지하면서 소음 발생을 억제할 수 있다.
한편, 도 16에서는 시각적으로 이해하기 쉽도록, 편의상 디커플링용 적층 세라믹 콘덴서(10)의 폭방향(W)을 따른 랜드(3)의 외형치수를 당해 적층 세라믹 콘덴서(10)의 폭방향(W)의 외형치수보다 크게 그렸지만, 본 제8 구성예에서 이들은 같은 크기이다.
(검증시험)
이하에서는 본 발명의 효과를 확인하기 위해 실시한 검증시험에 대하여 설명한다. 검증시험으로는 배선 기판에 대한 적층 세라믹 콘덴서의 실장 레이아웃을 다양하게 변경하거나, 배선 기판에 대한 적층 세라믹 콘덴서의 실장 구조를 다양하게 변경하거나, 배선 기판에 실장하는 적층 세라믹 콘덴서의 종류를 변경하거나 함으로써, 전압 인가시에 발생하는 소음의 음압 레벨에 어떠한 변화가 생기는지를 검증한 제1, 제3 및 제4 검증시험과, 배선 기판에 마련되는 랜드의 치수(보다 상세하게는, 도 9에 도시한 거리(D1, D2)의 치수)를 다양하게 변경함으로써, 전압 인가시에 발생하는 소음의 음압 레벨에 어떠한 변화가 생지는지를 검증한 제2 검증시험을 실시하였다.
(제1 검증시험)
도 17은 제1 검증시험에서 검증한 비교예 1~3 및 실시예 1~3에 따른 적층 세라믹 콘덴서의 실장 레이아웃을 나타내는 도면이다. 제1 검증시험에서는 도 17(A)~(F)에 도시한 적층 세라믹 콘덴서의 실장 레이아웃이 적용된 회로 기판을 샘플로 준비하고, 이 샘플들 각각에 전압을 실제로 인가하여 그 때 발생하는 소음의 음압 레벨을 실측하였다.
한편, 제1 검증시험에서 준비한 샘플에서의 적층 세라믹 콘덴서(10)는 모두, 그 두께방향(T)이 배선 기판(2)의 주표면의 법선방향과 평행이 되는 동시에, 그 길이방향(L) 및 폭방향(W)이 배선 기판(2)의 주표면과 평행이 되도록 배선 기판(2)에 실장한 것이다. 즉, 당해 적층 세라믹 콘덴서(10)는 모두 그 내부 전극층이 실장 후에 배선 기판(2)의 주표면과 평행한 관계에 있는 실장 구조를 가진 것이며, 도면에서는 그것을 나타내는 기호로서, 적층 세라믹 콘덴서를 나타내는 부호 10 뒤에 괄호로 기호 H를 부기하였다.
도 17(A)에 도시한 바와 같이, 비교예 1에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 1개 실장한 것이다. 실장한 1개의 적층 세라믹 콘덴서(10)의 방향은 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 폭방향(W)이 배선 기판(2)의 Y축방향에 합치되도록 하였다.
도 17(B)에 도시한 바와 같이, 비교예 2에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 2개 실장한 것이다. 실장한 2개의 적층 세라믹 콘덴서(10)의 방향은 모두 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 폭방향(W)이 배선 기판(2)의 Y축방향에 합치되도록 하였다. 한편, 이 2개의 적층 세라믹 콘덴서(10)들은 배선 기판(2)의 주표면상에서 근접 배치하였다.
도 17(C)에 도시한 바와 같이, 비교예 3에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 4개 실장한 것이다. 실장한 4개의 적층 세라믹 콘덴서(10)의 방향은 모두 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 폭방향(W)이 배선 기판(2)의 Y축방향에 합치되도록 하였다. 한편, 이 4개의 적층 세라믹 콘덴서(10)는 모두 배선 기판(2)의 주표면상에서 근접 배치하였다.
도 17(D)에 도시한 바와 같이, 실시예 1에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 2개 실장한 것이다. 당해 실시예 1에 따른 실장 레이아웃은 상술한 실시형태에 기초한 제1 구성예에 따른 것이다.
도 17(E)에 도시한 바와 같이, 실시예 2에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 4개 실장한 것이다. 당해 실시예 2에 따른 실장 레이아웃은 상술한 실시형태에 기초한 제1 구성예에 따른 실장 레이아웃을 단위 레이아웃 패턴으로 하고, 당해 단위 레이아웃 패턴을 X축방향을 따라 2조 나열해서 배치한 것이다. 한편, 이 2개의 단위 레이아웃 패턴은 배선 기판(2)의 주표면상에서 근접 배치하였다.
도 17(F)에 도시한 바와 같이, 실시예 3에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 4개 실장한 것이다. 당해 실시예 3에 따른 실장 레이아웃은 상술한 실시형태에 기초한 제3 구성예에 따른 것이다.
이들 비교예 1~3 및 실시예 1~3에서 사용한 적층 세라믹 콘덴서(10)는 모두 동일한 설계사양인 것을 사용하였다. 보다 상세하게는, 적층 세라믹 콘덴서(10)의 길이방향(L)의 외형치수, 폭방향(W)의 외형치수 및 두께방향(T)의 외형치수는 0.6[mm]×0.3[mm]×0.3[mm]이고, 정전용량은 2.2[μF]이다.
또한 비교예 2, 3 및 실시예 1~3에서는 복수의 적층 세라믹 콘덴서를 모두 전기적으로 병렬로 접속하였다. 또, 배선 기판(2)에 마련한 랜드의 치수는 도 9에서 도시한 거리(D1)(즉, 1개의 적층 세라믹 콘덴서(10)에 대하여 마련된 1쌍의 랜드의, 적층 세라믹 콘덴서(10)의 길이방향(L)을 따른 양단부간의 거리)를 0.7[mm]로 하고, 그 폭방향의 외형치수를 0.3[mm]로 하였다. 또한 이웃하는 적층 세라믹 콘덴서(10)간의 거리는 모두 0.3[mm]가 되도록 하였다. 한편, 도 17에서는 시각적으로 이해하기 쉽도록, 편의상 랜드의 폭방향의 외형치수를 적층 세라믹 콘덴서(10)의 폭방향(W)을 따른 외형치수보다 크게 그렸다.
도 18은 제1 검증시험에서 소음의 음압 레벨을 측정하는 방법을 나타내는 개략도이다. 도 18에 도시한 바와 같이, 소음의 음압 레벨을 실측할 때에는 샘플(S)을 무향상자(200) 안에 설치하고, 이 상태에서, 배선 기판(2)에 실장된 적층 세라믹 콘덴서(10)에 2[Vpp]의 교류전압을 4.5[kHz]~5.0[kHz] 범위의 주파수로 인가하고, 그 때 발생하는 소음의 최대값을 계측함으로써 실시하였다.
한편, 소음의 음압 레벨의 계측은 무향상자(200) 안에서 집음(集音) 마이크(210)를 샘플(S)을 향해 대향 배치하여, 당해 집음 마이크(210) 및 집음계(220)로 샘플(S)에서 발생하는 소리를 집음하고, 이에 기초하여 FFT 애널라이저(230)를 이용해서 음압 레벨을 해석함으로써 실시하였다.
또한 소음의 음압 레벨 계측시에는 배선 기판(2)의 X축방향을 따른 진동에 의한 소음의 음압 레벨과, 배선 기판(2)의 Y축방향을 따른 진동에 의한 소음의 음압 레벨을 개별적으로 계측할 수 있도록, 각 샘플의 배선 기판(2)으로서 긴 변 및 짧은 변을 갖는 스트립(strip) 형상을 가진 것을 사용하였다. 즉, 비교예 1~3 및 실시예 1~3 각각에 대해 X축방향을 따른 진동에 의한 소음의 음압 레벨을 측정하기 위한 것으로서, 스트립 형상을 갖는 배선 기판(2)의 긴 변 방향에 X축방향을 합치시킴과 아울러 적층 세라믹 콘덴서(10)의 실장영역의 Y축방향의 크기와 스트립 형상을 갖는 배선 기판(2)의 짧은 변 방향의 길이를 합치시킨 것을 준비하고, Y축방향을 따른 진동에 의한 소음의 음압 레벨을 측정하기 위한 것으로서, 스트립 형상을 갖는 배선 기판(2)의 긴 변 방향에 Y축방향을 합치시킴과 아울러 적층 세라믹 콘덴서(10)의 실장영역의 X축방향의 크기와 스트립 형상을 갖는 배선 기판(2)의 짧은 변 방향의 길이를 합치시킨 것을 준비하고, 각각에 대하여 소음의 음압 레벨을 계측하는 것으로 하였다.
도 19는 당해 제1 검증시험의 결과를 나타내는 그래프이다. 도 19에 도시한 그래프에서는 가로축이 X축방향을 따른 진동에 의한 소음의 음압 레벨[dB]을 나타내고 있고, 세로축이 Y축방향을 따른 진동에 의한 소음의 음압 레벨[dB]을 나타내고 있다.
도 19에 도시한 바와 같이, 비교예 1~3의 관계에서는 실장된 적층 세라믹 콘덴서(10)의 개수가 늘어남에 따라 소음의 음압 레벨이 증가하는 경향이 보여졌다.
한편, 실장된 적층 세라믹 콘덴서(10)의 개수가 2개인 비교예 2 및 실시예 1의 관계에서는, 본 발명이 적용된 실시예 1에서, 본 발명이 적용되지 않은 비교예 2보다 대폭으로 소음의 음압 레벨이 저감되어 있는 것이 확인되었으며, 실시예 1에서 계측된 소음의 음압 레벨은 비교예 2에서 계측된 소음의 음압 레벨보다 대략 20[dB] 정도 작아졌다.
또한 실장된 적층 세라믹 콘덴서(10)의 개수가 2개인 실시예 1에서 계측된 소음의 음압 레벨은, 실장된 적층 세라믹 콘덴서(10)의 개수가 1개인 비교예 1에서 계측된 소음의 음압 레벨보다 더욱 낮아지는 것이 확인되었으며, 실시예 1에서 계측된 소음의 음압 레벨은 비교예 1에서 계측된 소음의 음압 레벨보다 대략 15[dB] 정도 작아졌다.
또한 실장된 적층 세라믹 콘덴서(10)의 개수가 4개인 비교예 3, 실시예 2 및 실시예 3의 관계에서는, 본 발명이 적용된 실시예 2 및 3에서, 본 발명이 적용되지 않은 비교예 3보다 대폭으로 소음의 음압 레벨이 저감되어 있는 것이 확인되었으며, 실시예 2 및 3에서 계측된 소음의 음압 레벨은 비교예 3에서 계측된 소음의 음압 레벨보다 대략 17[dB]~22[dB] 정도 작아졌다.
또한 실시예 2 및 3의 관계에서는, Y축방향을 따른 진동에 의한 소음의 음압 레벨에 큰 차이는 보이지 않았지만, X축방향을 따른 진동에 의한 소음의 음압 레벨에는 큰 차이가 보여져, X축방향을 따른 진동에 의한 소음의 음압 레벨의 저감 관점에서는 실시예 2보다 실시예 3이 우위인 것이 확인되었다. 이것은, 실시예 3에 따른 실장 레이아웃에서는 4개의 적층 세라믹 콘덴서(10) 중 이웃하는 적층 세라믹 콘덴서끼리, 모두 상술한 제1 구성예의 제1 적층 세라믹 콘덴서(10A)와 제2 적층 세라믹 콘덴서(10B)의 관계를 가지고 있기 때문에, X축방향 및 Y축방향을 따라 배선 기판(2)에 발생하는 진동 모드의 전파방향이 서로 마주보게 되어, 보다 효율적으로 진동의 상쇄 작용이 얻어진 결과라고 생각된다.
이상에서 설명한 제1 검증시험에 기초하면, 본 발명을 적용함으로써 회로 기판의 대형화를 방지하면서 소음을 저감할 수 있는 것이 실험적으로도 확인되었다고 할 수 있다.
(제2 검증시험)
제2 검증시험에서는 샘플로서 정사각형상을 갖는 배선 기판에 1개의 적층 세라믹 콘덴서를 실장한 것을 복수개 준비하고, 상술한 제1 검증시험에서 제시한 소음의 음압 레벨의 측정방법과 동일한 측정방법을 이용해서 이 샘플들에서 발생하는 소음의 음압 레벨을 실측하였다. 한편, 배선 기판에 실장된 적층 세라믹 콘덴서에는 2[Vpp]의 교류전압을 4.5[kHz]~5.0[kHz] 범위의 주파수로 인가하고, 그 때 발생하는 소음의 최대값을 계측하였다.
샘플로는 2종류의 것을 준비하였다. 샘플 1은 적층 세라믹 콘덴서로서, 그 길이방향(L)의 외형치수, 폭방향(W)의 외형치수 및 두께방향(T)의 외형치수가 0.6[mm]×0.3[mm]×0.3[mm]이고, 그 정전용량이 2.2[μF]인 것을 배선 기판에 실장한 것이며, 샘플 2는 적층 세라믹 콘덴서로서, 그 길이방향(L)의 외형치수, 폭방향(W)의 외형치수 및 두께방향(T)의 외형치수가 1.0[mm]×0.5[mm]×0.5[mm]이고, 그 정전용량이 10[μF]인 것을 배선 기판에 실장한 것이다.
또, 샘플 1에 대해서는 배선 기판(2)에 마련한 랜드의 치수로서, 도 9에 도시한 거리(D1)(즉, 적층 세라믹 콘덴서에 대하여 마련된 1쌍의 랜드의, 적층 세라믹 콘덴서(10)의 길이방향(L)을 따른 양단부간의 거리)가 0.7[mm]로 설정된 것과, 0.8[mm]로 설정된 것과, 0.9[mm]로 설정된 것을 준비하였다. 한편, 모두 랜드의 폭방향의 외형치수는 0.3[mm]로 하고, 그 샘플수는 모두 3개로 하였다.
한편, 샘플 2에 대해서는 배선 기판(2)에 마련한 랜드의 치수로서, 도 9에 도시한 거리(D1)(즉, 적층 세라믹 콘덴서에 대하여 마련된 1쌍의 랜드의, 적층 세라믹 콘덴서(10)의 길이방향(L)을 따른 양단부간의 거리)가 1.2[mm]로 설정된 것과, 1.3[mm]로 설정된 것과, 1.5[mm]로 설정된 것을 준비하였다. 한편, 모두 랜드의 폭방향의 외형치수는 0.5[mm]로 하고, 그 샘플수는 모두 3개로 하였다.
도 20은 당해 제2 검증시험의 결과를 나타내는 그래프이며, 도 20(A)는 샘플 1에 관한 결과를 정리한 것이고, 도 20(B)는 샘플 2에 관한 결과를 정리한 것이다. 또한 도 20에 도시한 그래프에서는 가로축이 샘플 종별을 나타내고 있고, 세로축이 소음의 음압 레벨[dB]을 나타내고 있다. 한편, 그래프에 도시한 소음의 음압 레벨은 샘플 종별마다의 평균값을 나타내고 있다.
도 20에 도시한 바와 같이, 샘플 1 및 2 모두에서 거리(D1)가 작아짐에 따라 소음의 음압 레벨이 저하되는 것이 확인되었다.
여기서, 도 20(A)에 도시한 바와 같이, 샘플 1에 대해서는 거리(D1)가 0.8[mm]일 경우에, 거리(D1)가 0.9[mm]인 경우에 비해 소음의 음압 레벨이 대략 2[dB] 정도 저감되고 있고, 거리(D1)가 0.7[mm]일 경우에, 거리(D1)가 0.9[mm]인 경우에 비해 소음의 음압 레벨이 대략 19[dB] 정도 저감되고 있음을 알 수 있다.
한편, 도 20(B)에 도시한 바와 같이, 샘플 2에 대해서는 거리(D1)가 1.3[mm]일 경우에, 거리(D1)가 1.5[mm]인 경우에 비해 소음의 음압 레벨이 대략 7[dB] 정도 저감되고 있고, 거리(D1)가 1.2[mm]일 경우에, 거리(D1)가 1.5[mm]인 경우에 비해 소음의 음압 레벨이 대략 18[dB] 정도 저감되고 있음을 알 수 있다.
이상에서 설명한 제2 검증시험에 따르면, 본 발명을 적용함에 있어, 대체로 상기 거리(D1)는 적층 세라믹 콘덴서의 길이방향(L)을 따른 길이(L1)(도 7 참조)의 1.3배 이하로 설정되어 있는 것이 바람직하고, 특히 1.2배 이하로 설정되어 있는 것이 보다 바람직하다는 것이 실험적으로도 확인되었다고 말할 수 있다.
(제3 검증시험)
상술한 본 발명의 실시형태에서는 복수의 적층 세라믹 콘덴서 각각이, 그 두께방향(T)이 배선 기판의 주표면의 법선방향과 평행이 되는 동시에, 그 길이방향(L) 및 폭방향(W)이 배선 기판의 주표면과 평행이 되도록 배선 기판에 실장된 실장 구조를 가지고 있는 경우를 예시했지만, 본 발명은 이러한 실장 구조가 채용된 경우에 한정되지 않는다. 즉, 복수의 적층 세라믹 콘덴서 각각이, 그 폭방향(W)이 배선 기판의 주표면의 법선방향과 평행이 되는 동시에, 그 길이방향(L) 및 두께방향(T)이 배선 기판의 주표면과 평행이 되도록 배선 기판에 실장된 실장 구조를 가지고 있어도 되고, 이들 다른 실장 구조가 혼재된 상태로 되어 있어도 된다. 본 제3 검증시험은 이렇게 구성한 몇 가지 경우에 있어서, 전압 인가시에 발생하는 소음의 음압 레벨에 어떠한 변화가 생지는지를 검증한 것이다.
도 21은 제3 검증시험에서 검증한 비교예 4~6 및 실시예 4, 5에 따른 적층 세라믹 콘덴서의 실장 레이아웃을 나타내는 도면이다. 제3 검증시험에서는 도 21(A)~(E)에 도시한 적층 세라믹 콘덴서의 실장 레이아웃이 적용된 회로 기판을 샘플로 준비하고, 이 샘플들 각각에 전압을 실제로 인가하여 그 때 발생하는 소음의 음압 레벨을 실측하였다.
한편, 제3 검증시험에서 준비한 샘플의 적층 세라믹 콘덴서(10)는 그 폭방향(W)이 배선 기판(2)의 주표면의 법선방향과 평행이 되는 동시에, 그 길이방향(L) 및 두께방향(T)이 배선 기판(2)의 주표면과 평행이 되도록 배선 기판(2)에 실장한 것과, 그 두께방향(T)이 배선 기판(2)의 주표면의 법선방향과 평행이 되는 동시에, 그 길이방향(L) 및 폭방향(W)이 배선 기판(2)의 주표면과 평행이 되도록 배선 기판(2)에 실장한 것을 포함하고 있다. 여기서, 전자의 적층 세라믹 콘덴서(10)는 모두 그 내부 전극층이 실장 후에 배선 기판(2)의 주표면과 수직인 관계에 있는 실장 구조를 가진 것이며, 도면에는 그것을 나타내는 기호로서, 적층 세라믹 콘덴서를 나타내는 부호 10 뒤에 괄호로 기호 V를 부기하였다. 한편, 후자의 적층 세라믹 콘덴서(10)는 모두 그 내부 전극층이 실장 후에 배선 기판(2)의 주표면과 평행한 관계에 있는 실장 구조를 가진 것이며, 도면에는 그것을 나타내는 기호로서, 적층 세라믹 콘덴서를 나타내는 부호 10 뒤에 괄호로 기호 H를 부기하였다.
도 21(A)에 도시한 바와 같이, 비교예 4에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 1개 실장한 것이다. 실장한 1개의 적층 세라믹 콘덴서(10)의 방향은 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 두께방향(T)이 배선 기판(2)의 Y축방향에 합치되도록 하였다.
도 21(B)에 도시한 바와 같이, 비교예 5에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 2개 실장한 것이다. 실장한 2개의 적층 세라믹 콘덴서(10)의 방향은 모두 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 두께방향(T)이 배선 기판(2)의 Y축방향에 합치되도록 하였다. 한편, 이 2개의 적층 세라믹 콘덴서(10)는 배선 기판(2)의 주표면상에서 근접 배치하였다.
도 21(C)에 도시한 바와 같이, 비교예 6에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 2개 실장한 것이다. 실장한 2개의 적층 세라믹 콘덴서(10) 중 1개의 방향은, 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 두께방향(T)이 배선 기판(2)의 Y축방향에 합치되도록 하고, 나머지 1개의 방향은, 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 폭방향(W)이 배선 기판(2)의 Y축방향에 합치되도록 하였다. 한편, 이 2개의 적층 세라믹 콘덴서(10)는 모두 배선 기판(2)의 주표면상에서 근접 배치하였다.
도 21(D)에 도시한 바와 같이, 실시예 4에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 2개 실장한 것이다. 당해 실시예 4에 따른 실장 레이아웃을 평면적으로 봤을 경우의 레이아웃 패턴은 상술한 실시형태에 기초한 제1 구성예에 따른 것인데, 실장한 2개의 적층 세라믹 콘덴서(10) 중 1개의 방향은 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 두께방향(T)이 배선 기판(2)의 Y축방향에 합치되도록 하고, 나머지 1개의 방향은 길이방향(L)이 배선 기판(2)의 Y축방향에 합치됨과 아울러 두께방향(T)이 배선 기판(2)의 X축방향에 합치되도록 하였다.
도 21(E)에 도시한 바와 같이, 실시예 5에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 적층 세라믹 콘덴서(10)를 2개 실장한 것이다. 당해 실시예 5에 따른 실장 레이아웃을 평면적으로 봤을 경우의 레이아웃 패턴은 상술한 실시형태에 기초한 제1 구성예에 따른 것인데, 실장한 2개의 적층 세라믹 콘덴서(10) 중 1개의 방향은 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 두께방향(T)이 배선 기판(2)의 Y축방향에 합치되도록 하고, 나머지 1개의 방향은 길이방향(L)이 배선 기판(2)의 Y축방향에 합치됨과 아울러 폭방향(W)이 배선 기판(2)의 X축방향에 합치되도록 하였다.
이들 비교예 4 내지 6 및 실시예 4, 5에서 사용한 적층 세라믹 콘덴서(10)는 모두 동일한 설계사양인 것을 사용하였다. 보다 상세하게는, 적층 세라믹 콘덴서(10)의 길이방향(L)의 외형치수, 폭방향(W)의 외형치수 및 두께방향(T)의 외형치수는 0.6[mm]×0.3[mm]×0.3[mm]이고, 정전용량은 1.0[μF]이다.
또한 비교예 5, 6 및 실시예 4, 5에서는 복수의 적층 세라믹 콘덴서를 모두 전기적으로 병렬로 접속하였다. 또, 배선 기판(2)에 마련한 랜드의 치수는 도 9에서 도시한 거리(D1)(즉, 1개의 적층 세라믹 콘덴서(10)에 대하여 마련된 1쌍의 랜드의, 적층 세라믹 콘덴서(10)의 길이방향(L)을 따른 양단부간의 거리)를 0.7[mm]로 하고, 그 폭방향의 외형치수를 0.3[mm]로 하였다. 또한 이웃하는 적층 세라믹 콘덴서(10)간의 거리는 모두 0.3[mm]가 되도록 하였다. 한편, 도 21에서는 시각적으로 이해하기 쉽도록, 편의상 랜드의 폭방향의 외형치수를 적층 세라믹 콘덴서(10)의 폭방향(W)을 따른 외형치수보다 크게 그렸다.
여기서, 제3 검증시험에서는 상술한 제1 검증시험에서 제시한 소음의 음압 레벨을 측정하는 방법과 동일한 측정방법을 이용해서 샘플에서 발생하는 소음의 음압 레벨을 실측하였다. 한편, 배선 기판(2)에 실장된 적층 세라믹 콘덴서(10)에는 2[Vpp]의 교류전압을 4.5[kHz]~5.0[kHz] 범위의 주파수로 인가하고, 그 때 발생하는 소음의 최대값을 계측하였다.
도 22는 당해 제3 검증시험의 결과를 나타내는 그래프이다. 도 22에 도시한 그래프에서는 가로축이 X축방향을 따른 진동에 의한 소음의 음압 레벨[dB]을 나타내고 있고, 세로축이 Y축방향을 따른 진동에 의한 소음의 음압 레벨[dB]을 나타내고 있다.
도 22에 도시한 바와 같이, 비교예 4~6의 관계에서는 실장된 적층 세라믹 콘덴서(10)가 1개인 경우보다 2개인 경우에 소음이 증대되는 경향이 보여졌고, 그 모두에 있어서 X축방향을 따른 진동에 의한 소음이 Y축방향을 따른 진동에 의한 소음보다 지배적이 되었다.
한편, 실장된 2개의 적층 세라믹 콘덴서(10) 모두, 그 내부 전극층이 실장 후에 배선 기판(2)의 주표면과 수직인 관계에 있는 비교예 5 및 실시예 4의 관계에서는, 본 발명이 적용된 실시예 4에서, 본 발명이 적용되지 않은 비교예 5보다 소음의 음압 레벨이 저감되어 있는 것이 확인되었으며, 실시예 4에서 계측된 소음의 음압 레벨은 비교예 5에서 계측된 소음의 음압 레벨보다 대략 7[dB] 정도 작아졌다.
또, 실장된 2개의 적층 세라믹 콘덴서(10) 중 한쪽이 그 내부 전극층이 실장 후에 배선 기판(2)의 주표면과 수직인 관계에 있고, 다른 쪽이 그 내부 전극층이 실장 후에 배선 기판(2)의 주표면과 평행한 관계에 있는 비교예 6 및 실시예 5의 관계에서는, 본 발명이 적용된 실시예 5에서, 본 발명이 적용되지 않은 비교예 6보다 소음의 음압 레벨이 저감되어 있는 것이 확인되었으며, 실시예 5에서 계측된 소음의 음압 레벨은 비교예 6에서 계측된 소음의 음압 레벨보다 대략 2[dB] 정도 작아졌다.
또한 본 발명이 적용된 실시예 4 및 5에서는 2개의 적층 세라믹 콘덴서(10)가 실장되어 있음에도 불구하고, 1개의 적층 세라믹 콘덴서(10)만 실장된 비교예 4보다, X축방향을 따른 진동에 의한 소음의 음압 레벨이 약간이긴 하지만 저감되었다.
이상에서 설명한 제3 검증시험에 기초하면, 복수의 적층 세라믹 콘덴서 모두, 그 내부 전극층이 실장 후에 배선 기판의 주표면과 수직인 관계가 되는 실장 구조를 가지고 있을 경우, 및 복수의 적층 세라믹 콘덴서의 일부가 그 내부 전극층이 실장 후에 배선 기판의 주표면과 수직인 관계가 되는 실장 구조를 가지고, 나머지가 그 내부 전극층이 실장 후에 배선 기판의 주표면과 평행한 관계가 되는 실장 구조를 가지고 있을 경우 모두에 본 발명을 적용함으로써, 회로 기판의 대형화를 방지하면서 소음을 저감할 수 있는 것이 실험적으로도 확인되었다고 말할 수 있다.
한편, 제3 검증시험에 따르면, 배선 기판에 4개의 적층 세라믹 콘덴서를 접근하여 배치하는 경우로서, 4개의 적층 세라믹 콘덴서 모두 그 내부 전극층이 실장 후에 배선 기판의 주표면과 수직인 관계가 되는 실장 구조를 가지고 있을 경우, 및 4개의 적층 세라믹 콘덴서의 일부가 그 내부 전극층이 실장 후에 배선 기판의 주표면과 수직인 관계가 되는 실장 구조를 가지고, 나머지가 그 내부 전극층이 실장 후에 배선 기판의 주표면과 평행한 관계가 되는 실장 구조를 가지고 있을 경우 모두에 있어서, 상술한 실시형태에 기초한 제3 구성예의 레이아웃에 있어서의 평면적으로 봤을 경우의 레이아웃 패턴을 채용함으로써, X축방향뿐만 아니라 Y축방향에서도 소음을 저감할 수 있음을 이해할 수 있다.
여기서, 본 제3 검증시험의 결과와 상술한 제1 검증시험의 결과를 함께 고찰하면, 배선 기판에 실장하는 적층 세라믹 콘덴서군에 본 발명을 적용하는 경우에는, 모든 적층 세라믹 콘덴서가 그 내부 전극층이 실장 후에 배선 기판의 주표면과 평행한 관계가 되도록 실장되어 있는 것이 진동을 저감함에 있어 보다 바람직하다는 것을 이해할 수 있다.
(제4 검증시험)
상술한 본 발명의 실시형태에서는 복수의 적층 세라믹 콘덴서로서, 동일한 설계사양(동일 용량이면서 동일 사이즈)인 적층 세라믹 콘덴서가 배선 기판에 실장된 경우를 예시했지만, 복수의 적층 세라믹 콘덴서가 다른 설계사양인 것이어도 된다. 예를 들면, 상기 제1 구성예에 따른 회로 기판(1A)에 실장된 1쌍의 적층 세라믹 콘덴서가 서로 다른 용량인 것으로 구성되어 있어도 된다. 또 예를 들면, 상기 제2 구성예에 있어서, 동일한 설계사양(동일 용량이면서 동일 사이즈)인 1쌍의 적층 세라믹 콘덴서를 1개의 적층 세라믹 콘덴서군으로 해서 적층 세라믹 콘덴서군을 복수 조 구비시키고, 적층 세라믹 콘덴서군 사이에서 다른 설계사양인 것으로 할 수도 있다. 또한 마찬가지로, 상기 제3 구성예에 따른 회로 기판(1C)에 실장된 4개의 적층 세라믹 콘덴서가 2종류 이상의 용량인 것으로 구성되어 있어도 되고, 상기 제4 구성예에 있어서, 동일한 설계사양(동일 용량이면서 동일 사이즈)인 4개의 적층 세라믹 콘덴서를 1개의 적층 세라믹 콘덴서군으로 해서 적층 세라믹 콘덴서군을 복수 조 구비시키고, 적층 세라믹 콘덴서군 사이에서 다른 설계사양인 것으로 할 수도 있다. 본 제4 검증시험은 이와 같이 구성한 몇 가지 경우에 있어서, 전압 인가시에 발생하는 소음의 음압 레벨에 어떠한 변화가 생기는지를 검증한 것이다.
도 23은 제4 검증시험에서 검증한 비교예 7, 8 및 실시예 6에 따른 적층 세라믹 콘덴서의 실장 레이아웃을 나타내는 도면이다. 제4 검증시험에서는 도 23(A)~(C)에 도시한 적층 세라믹 콘덴서의 실장 레이아웃이 적용된 회로 기판을 샘플로 준비하고, 이 샘플들 각각에 전압을 실제로 인가하여 그 때 발생하는 소음의 음압 레벨을 실측하였다.
한편, 제4 검증시험에서 준비한 샘플에서 적층 세라믹 콘덴서(10)는 모두, 그 두께방향(T)이 배선 기판(2)의 주표면의 법선방향과 평행이 되는 동시에, 그 길이방향(L) 및 폭방향(W)이 배선 기판(2)의 주표면과 평행이 되도록 배선 기판(2)에 실장한 것인데, 이 중 비교예 8 및 실시예 6에 따른 샘플은 다른 설계사양(용량 및 사이즈)의 적층 세라믹 콘덴서를 포함하고 있다. 구체적으로는, 용량 및 사이즈가 큰 것과, 용량 및 사이즈가 작은 것을 포함하고 있으며, 도면에는 그것을 나타내는 기호로서, 전자에 대해서는 적층 세라믹 콘덴서를 나타내는 부호 10 뒤에 괄호로 기호 L을 부기하였고, 후자에 대해서는 적층 세라믹 콘덴서를 나타내는 부호 10 뒤에 괄호로 기호 S를 부기하였다.
도 23(A)에 도시한 바와 같이, 비교예 7에 따른 실장 레이아웃은 배선 기판(2)의 주표면에 용량이 크고 사이즈가 큰 적층 세라믹 콘덴서(10)를 1개 실장한 것이다. 실장한 1개의 적층 세라믹 콘덴서(10)의 방향은 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 폭방향(W)이 배선 기판(2)의 Y축방향에 합치되도록 하였다.
도 23(B)에 도시한 바와 같이, 비교예 8에 따른 실장 레이아웃은 배선 기판(2)의 주표면에, 용량이 크고 사이즈가 큰 적층 세라믹 콘덴서(10)와, 용량이 작고 사이즈가 작은 적층 세라믹 콘덴서(10)를 각각 1개씩, 합계 2개 실장한 것이다. 실장한 2개의 적층 세라믹 콘덴서(10)의 방향은 모두 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 폭방향(W)이 배선 기판(2)의 Y축방향에 합치되도록 하였다. 한편, 이 2개의 적층 세라믹 콘덴서(10)는 배선 기판(2)의 주표면상에서 근접 배치하였다.
도 23(C)에 도시한 바와 같이, 실시예 6에 따른 실장 레이아웃은 배선 기판(2)의 주표면에, 용량이 크고 사이즈가 큰 적층 세라믹 콘덴서(10)와, 용량이 작고 사이즈가 작은 적층 세라믹 콘덴서(10)를 각각 1개씩, 합계 2개 실장한 것이다. 당해 실시예 6에 따른 실장 레이아웃을 평면적으로 봤을 경우의 레이아웃 패턴은, 상술한 실시형태에 기초한 제1 구성예에 따른 것인데, 실장한 2개의 적층 세라믹 콘덴서(10) 중 큰 것의 방향은 길이방향(L)이 배선 기판(2)의 X축방향에 합치됨과 아울러 두께방향(T)이 배선 기판(2)의 Y축방향에 합치되도록 하고, 나머지 작은 것의 방향은 길이방향(L)이 배선 기판(2)의 Y축방향에 합치됨과 아울러 폭방향(W)이 배선 기판(2)의 X축방향에 합치되도록 하였다.
비교예 7에서 사용한 적층 세라믹 콘덴서(10)와, 비교예 8 및 실시예 6에서 사용한 것 중 큰 적층 세라믹 콘덴서(10)는 길이방향(L)의 외형치수, 폭방향(W)의 외형치수 및 두께방향(T)의 외형치수가 1.0[mm]×0.5[mm]×0.5[mm]이고, 정전용량은 2.2[μF]이다. 한편, 비교예 8 및 실시예 6에서 사용한 것 중 작은 적층 세라믹 콘덴서(10)는 길이방향(L)의 외형치수, 폭방향(W)의 외형치수 및 두께방향(T)의 외형치수가 0.6[mm]×0.3[mm]×0.3[mm]이고, 정전용량은 1.0[μF]이다.
또, 비교예 8 및 실시예 6에서는 복수의 적층 세라믹 콘덴서를 모두 전기적으로 병렬로 접속하였다. 또한 배선 기판(2)에 마련한 랜드의 치수는 도 9에서 도시한 거리(D1)(즉, 1개의 적층 세라믹 콘덴서(10)에 대하여 마련된 1쌍의 랜드의, 적층 세라믹 콘덴서(10)의 길이방향(L)을 따른 양단부간의 거리)를, 큰 적층 세라믹 콘덴서에 대응한 랜드에서 1.2[mm]로 하고, 작은 적층 세라믹 콘덴서에 대응한 랜드에서 0.7[mm]로 하고, 그 폭방향의 외형치수를, 큰 적층 세라믹 콘덴서에 대응한 랜드에서 0.5[mm]로 하고, 작은 적층 세라믹 콘덴서에 대응한 랜드에서 0.3[mm]로 하였다. 또한 이웃하는 적층 세라믹 콘덴서(10)간의 거리는 모두 0.3[mm]가 되도록 하였다. 한편, 도 23에서는 시각적으로 이해하기 쉽도록, 편의상 랜드의 폭방향 외형치수를 적층 세라믹 콘덴서(10)의 폭방향(W)을 따른 외형치수보다 크게 그렸다.
여기서, 제4 검증시험에서는 상술한 제1 검증시험에서 제시한 소음의 음압 레벨의 측정방법과 동일한 측정방법을 이용해서 샘플에서 발생하는 소음의 음압 레벨을 실측하였다. 한편, 배선 기판(2)에 실장된 적층 세라믹 콘덴서(10)에는 2[Vpp]의 교류전압을 4.5[kHz]~5.0[kHz] 범위의 주파수로 인가하고, 그 때 발생하는 소음의 최대값을 계측하였다.
도 24는 당해 제4 검증시험의 결과를 나타내는 그래프이다. 도 24에 도시한 그래프에서는 가로축이 X축방향을 따른 진동에 의한 소음의 음압 레벨[dB]을 나타내고 있고, 세로축이 Y축방향을 따른 진동에 의한 소음의 음압 레벨[dB]을 나타내고 있다.
도 24에 도시한 바와 같이, 비교예 7 및 8의 관계에서는, 적층 세라믹 콘덴서(10)가 1개만 실장된 경우에 비해, 용량 및 사이즈가 다른 적층 세라믹 콘덴서가 각각 1개씩 합계 2개 실장된 경우에 소음이 증대되는 경향이 보여졌다.
한편, 용량 및 사이즈가 다른 적층 세라믹 콘덴서가 각각 1개씩 합계 2개 실장된 비교예 8 및 실시예 6의 관계에서는, 본 발명이 적용된 실시예 6에서, 본 발명이 적용되지 않은 비교예 8보다 소음의 음압 레벨이 저감되어 있는 것이 확인되었으며, 실시예 6에서 계측된 소음의 음압 레벨은 비교예 8에서 계측된 소음의 음압 레벨보다 대략 5[dB] 정도 작아졌다.
또한, 본 발명이 적용된 실시예 6에서는 2개의 적층 세라믹 콘덴서(10)가 실장되어 있음에도 불구하고, 1개의 적층 세라믹 콘덴서(10)만 실장된 비교예 7보다 소음의 음압 레벨이 저감되어 있는 것이 확인되었으며, 실시예 6에서 계측된 소음의 음압 레벨은 비교예 7에서 계측된 소음의 음압 레벨보다 대략 3[dB] 정도 작아졌다.
이상에서 설명한 제4 검증시험에 따르면, 용량 및 사이즈가 다른 복수의 적층 세라믹 콘덴서가 혼재되어 있을 경우에도, 본 발명을 적용함으로써 회로 기판의 대형화를 방지하면서 소음을 저감할 수 있는 것이 실험적으로도 확인되었다고 할 수 있다.
한편, 제4 검증시험에 따르면, 배선 기판에 4개의 적층 세라믹 콘덴서를 접근시켜 배치하는 경우로서, 4개의 적층 세라믹 콘덴서가 용량 및 사이즈가 다른 적층 세라믹 콘덴서를 포함하고 있을 경우에도, 상술한 실시형태에 기초한 제3 구성예의 레이아웃에 있어서의 평면적으로 봤을 경우의 레이아웃 패턴을 채용함으로써 소음을 저감할 수 있음을 이해할 수 있다.
여기서, 본 제4 검증시험의 결과와 상술한 제1 검증시험의 결과를 함께 고찰하면, 배선 기판에 실장하는 적층 세라믹 콘덴서군에 본 발명을 적용하는 경우에는 모든 적층 세라믹 콘덴서가 동일한 설계사양(동일 용량이면서 동일 사이즈)인 것이 진동을 저감하는 데 있어 보다 바람직하다는 것을 이해할 수 있다.
이상에서 설명한 본 발명의 실시형태에 기초한 제1~제8 구성예에 따른 회로 기판에서 제시한 적층 세라믹 콘덴서의 레이아웃은, 배선 기판에 실장되는 적층 세라믹 콘덴서의 용량이나 사이즈에 제한되는 일 없이 회로 기판의 대형화를 방지하면서 소음을 저감할 수 있는 레이아웃이다. 그러나 통상, 적층 세라믹 콘덴서의 용량이 증가함에 따라서 소음의 음압 레벨도 증대되는 경향이 있기 때문에, 본 발명은 배선 기판에 실장되는 적층 세라믹 콘덴서군 중 1개의 용량이 적어도 1[μF] 이상인 경우에 바람직하게 적용할 수 있고, 10[μF] 이상인 경우에 특히 바람직하게 적용할 수 있다.
또, 상술한 본 발명의 실시형태에 기초한 제1~제4 구성예 및 제7, 제8 구성예에서는 적층 세라믹 콘덴서의 폭방향(W)을 따른 랜드의 외형치수를 당해 적층 세라믹 콘덴서의 폭방향(W)의 외형치수와 같게 한 경우를 예시했지만 대략 동등한 크기로 하면 되고, 이 외형치수들이 다소 달라도 된다. 마찬가지로, 상술한 본 발명의 실시형태에 기초한 제5 구성예에서는 적층 세라믹 콘덴서의 길이방향(L)을 따른 랜드의 외형치수를 당해 적층 세라믹 콘덴서의 길이방향(L)의 외형치수와 같게 한 경우를 예시했지만 대략 동등한 크기로 하면 되고, 이 외형치수들이 다소 달라도 된다.
또한 상술한 본 발명의 실시형태에 기초한 제7 및 제8 구성예에서는, 디커플링 회로를 구성하는 적층 세라믹 콘덴서군에 본 발명을 적용한 경우를 예시했지만, 본 발명은 가청 주파수성분(20[Hz]~20[kHz])을 포함한 전압변동이 생길 수 있는 라인에 접속되는 다른 용도의 회로에 포함되는 적층 세라믹 콘덴서군에도 당연히 적용할 수 있다.
또한 전술한 바와 같이, 본 발명은 그 적용 대상이 상술한 본 발명의 실시형태에서 예시한 것과 같은 적층 세라믹 콘덴서의 실장 구조체 및 그 제조방법에 한정되지 않으며, 적층형 금속화 필름 콘덴서로 대표되는 다른 종류의 콘덴서 소자 및 그 제조방법에도 그 적용이 가능하다.
여기서, 본 발명을 바람직하게 적용할 수 있는 사례로는, 1개의 콘덴서 소자를 2개 이상의 콘덴서 소자로 대체하여 구성하는 동시에, 당해 대체시킨 2개의 콘덴서 소자를 전기적으로 병렬로 접속한 뒤에 본 발명을 적용하는 사례를 들 수 있다. 이 경우, 보다 용량이 작고 사이즈가 작은 콘덴서 소자로 대체함으로써 배선 기판에 발생하는 진동을 저감할 수 있을 뿐 아니라, 상술한 본 발명의 효과인 진동의 상쇄 작용에 의해서도 배선 기판의 진동을 더욱 저감할 수 있어, 결과적으로 대폭적인 소음 저감이 가능하게 된다. 예를 들면, 용량이 10[μF]인 콘덴서 소자를 용량이 4.7[μF]인 2개의 콘덴서 소자로 대체함으로써, 실장 면적을 극단적으로 증대시키는 일 없이 대폭적인 소음 저감이 가능하게 된다.
또, 상기에서는 본 발명의 실시형태에 있어서 콘덴서 소자의 실장 구조체로서의 회로 기판에 대하여 상세하게 설명했지만, 본 발명의 실시형태에서의 적층 세라믹 콘덴서의 실장방법은 상술한 본 발명의 실시형태에 기초한 제1~제8 구성예에 따른 적층 세라믹 콘덴서의 레이아웃 조건을 만족하도록 복수의 적층 세라믹 콘덴서를 배선 기판에 실장하는 것이며, 제1 콘덴서 소자의 대향 주면의 1쌍의 긴 변이 연장되는 방향과 제2 콘덴서 소자의 대향 주면의 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 제1 콘덴서 소자의 1쌍의 측면 중 한쪽에 제2 콘덴서 소자의 1쌍의 단면 중 한쪽이 대향하도록 제1 콘덴서 소자 및 제2 콘덴서 소자를 배선 기판에 실장하는 것을 특징으로 하는 것이다.
이러한 적층 세라믹 콘덴서의 실장방법을 적용함으로써, 배선 기판에 발생하는 진동이 저감되게 되고, 결과적으로 전자기기를 대형화시키지 않고 소음을 저감시킬 수 있다.
또한 상술한 본 발명의 실시형태에 기초한 제1~제8 구성예에서 제시한 특징적인 구성은 본 발명의 취지를 일탈하지 않는 범위에서 당연히 서로 조합할 수 있다.
이처럼, 이번에 개시한 상기 실시형태는 모든 점에서 예시이며 제한적인 것은 아니다. 본 발명의 기술적 범위는 특허청구범위에 의해 획정되며, 또 특허청구범위의 기재와 균등한 의미 및 범위 내에서의 모든 변경을 포함한다.
1A~1H…회로 기판
2…배선 기판
3,3A1,3A2,3A11,3A12,3B1,3B11,3B12,3B2,3C1,3C2,3D1,3D2…랜드
3a1,3a2,3b1,3b2…단부
4A~4C…배선
5…전원
6,6A1,6A2,6A11,6A12,6B1,6B2,6C1,6C2,6D1,6D2…접합부재
10,10A~10F…적층 세라믹 콘덴서
11…적층체
12…유전체층
13…내부 전극층
14…외부전극
15…길이방향 단면
16…두께방향 측면
16a…대향 주면
17…폭방향 측면
18…모서리부
20…IC
21…전원 단자
22…그라운드 단자
200…무향상자
210…집음 마이크
220…집음계
230…FFT 애널라이저

Claims (11)

  1. 소정 방향을 따라 번갈아 적층된 유전체층 및 내부 전극층으로 이루어지는 적층체를 갖는 직육면체형상의 복수의 콘덴서 소자가 배선 기판에 실장되어 이루어지는 콘덴서 소자의 실장 구조체로서,
    상기 복수의 콘덴서 소자는, 상기 배선 기판의 주(主)표면과 평행한 방향을 따라 근방에 나열되어 배치되며, 상기 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속된 제1 콘덴서 소자 및 제2 콘덴서 소자를 포함하고,
    상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자의 상기 배선 기판에 대향하는 주면(主面)은, 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상이며,
    상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자 각각은, 상기 1쌍의 긴 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 단면과, 상기 1쌍의 짧은 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 측면과, 상기 적층체의 외표면상에서 서로 이간되어 마련된 1쌍의 외부전극을 가지고,
    상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 상기 제1 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하도록, 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자가 상기 배선 기판에 실장되어 있는 콘덴서 소자의 실장 구조체.
  2. 제1항에 있어서,
    상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자 각각은, 상기 1쌍의 단면 중 한쪽에 상기 1쌍의 외부전극 중 한쪽을, 상기 1쌍의 단면 중 다른 쪽에 상기 1쌍의 외부전극 중 다른 쪽을 각각 가지며,
    상기 외부전극 각각이, 당해 외부전극 각각에 대응하여 상기 배선 기판에 마련된 랜드에 도전성 접합부재를 통해 각각 전기적으로 접속되어 있는 콘덴서 소자의 실장 구조체.
  3. 제2항에 있어서,
    상기 랜드 각각이, 대응하는 상기 외부전극에 대하여, 상기 배선 기판의 상기 주표면의 법선방향을 따라 대향하는 부분을 포함하고 있는 콘덴서 소자의 실장 구조체.
  4. 제3항에 있어서,
    상기 제1 콘덴서 소자의 상기 1쌍의 외부전극에 상기 접합부재를 통해 전기적으로 접속된 1쌍의 랜드 각각이, 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향에 있어서, 상기 제1 콘덴서 소자의 상기 1쌍의 단면 중 대응하는 단면의 외측에까지 도달하도록 연장 설치되고,
    상기 제2 콘덴서 소자의 상기 1쌍의 외부전극에 상기 접합부재를 통해 전기적으로 접속된 1쌍의 랜드 각각이, 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향에 있어서, 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 대응하는 단면의 외측에까지 도달하도록 연장 설치되어 있는 콘덴서 소자의 실장 구조체.
  5. 제4항에 있어서,
    상기 제1 콘덴서 소자의 상기 1쌍의 외부전극에 상기 접합부재를 통해 전기적으로 접속된 1쌍의 랜드 중 한쪽을 제1 랜드로 하고, 다른 쪽을 제2 랜드로 하고, 상기 제1 랜드의 상기 제2 랜드와는 반대측에 위치하는 단부와 상기 제2 랜드의 상기 제1 랜드와는 반대측에 위치하는 단부 사이의 거리를 D1로 하고, 상기 제1 콘덴서 소자의 당해 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향을 따른 길이를 L1로 했을 경우에, 상기 거리(D1)가 상기 길이(L1)의 1.1배 이상 1.3배 이하이고,
    상기 제2 콘덴서 소자의 상기 1쌍의 외부전극에 상기 접합부재를 통해 전기적으로 접속된 1쌍의 랜드 중 한쪽을 제3 랜드로 하고, 다른 쪽을 제4 랜드로 하고, 상기 제3 랜드의 상기 제4 랜드와는 반대측에 위치하는 단부와 상기 제4 랜드의 상기 제3 랜드와는 반대측에 위치하는 단부 사이의 거리를 D2로 하고, 상기 제2 콘덴서 소자의 당해 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향을 따른 길이를 L2로 했을 경우에, 상기 거리(D2)가 상기 길이(L2)의 1.1배 이상 1.3배 이하인 콘덴서 소자의 실장 구조체.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 적층체에서의 상기 유전체층과 상기 내부 전극층과의 적층방향이 상기 배선 기판의 상기 주표면의 법선방향과 평행이 되도록, 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자 각각이 상기 배선 기판에 실장되어 있는 콘덴서 소자의 실장 구조체.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 배선 기판에 실장된 집적 회로 소자를 더 포함하고,
    상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자로 이루어지는 콘덴서 소자군과, 상기 집적 회로 소자가, 상기 배선 기판의 상기 주표면과 평행한 방향을 따라 근방에 나열되어 배치되어 있는 콘덴서 소자의 실장 구조체.
  8. 소정 방향을 따라 번갈아 적층된 유전체층 및 내부 전극층으로 이루어지는 적층체를 갖는 직육면체형상의 복수의 콘덴서 소자가 배선 기판에 실장되어 이루어지는 콘덴서 소자의 실장 구조체로서,
    상기 복수의 콘덴서 소자는, 상기 배선 기판의 주표면과 평행한 방향을 따라 근방에 나열되어 배치되며, 상기 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속된 제1 콘덴서 소자, 제2 콘덴서 소자, 제3 콘덴서 소자 및 제4 콘덴서 소자를 포함하고,
    상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자의 상기 배선 기판에 대향하는 주면은 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상이며,
    상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자 각각은, 상기 1쌍의 긴 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 단면과, 상기 1쌍의 짧은 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 측면과, 상기 적층체의 외표면상에서 서로 이간되어 마련된 1쌍의 외부전극을 가지며,
    상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제3 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 상기 제3 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제4 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 또, 상기 제4 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 상기 제1 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 상기 제2 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제3 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 상기 제3 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제4 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 또, 상기 제4 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제1 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하도록, 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자가 상기 배선 기판에 실장되어 있는 콘덴서 소자의 실장 구조체.
  9. 제8항에 있어서,
    상기 배선 기판에 실장된 집적 회로 소자를 더 포함하고,
    상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자로 이루어지는 콘덴서 소자군과, 상기 집적 회로 소자가, 상기 배선 기판의 상기 주표면과 평행한 방향을 따라 근방에 나열되어 배치되어 있는 콘덴서 소자의 실장 구조체.
  10. 소정 방향을 따라 번갈아 적층된 유전체층 및 내부 전극층으로 이루어지는 적층체를 갖는 직육면체형상의 복수의 콘덴서 소자를 배선 기판에 실장하는 콘덴서 소자의 실장방법으로서,
    상기 복수의 콘덴서 소자는, 상기 배선 기판의 주표면과 평행한 방향을 따라 근방에 나열되어 배치됨과 아울러, 상기 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되게 되는 제1 콘덴서 소자 및 제2 콘덴서 소자를 포함하고,
    상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자의 상기 배선 기판에 대향하게 되는 주면은, 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상으로 형성되어 있으며,
    상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자 각각은, 상기 1쌍의 긴 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 단면과, 상기 1쌍의 짧은 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 측면과, 상기 적층체의 외표면상에서 서로 이간되어 마련된 1쌍의 외부전극을 가지며,
    상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 상기 제1 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하도록, 상기 제1 콘덴서 소자 및 상기 제2 콘덴서 소자를 상기 배선 기판에 실장하는 것을 특징으로 하는 콘덴서 소자의 실장방법.
  11. 소정 방향을 따라 번갈아 적층된 유전체층 및 내부 전극층으로 이루어지는 적층체를 갖는 직육면체형상의 복수의 콘덴서 소자를 배선 기판에 실장하는 콘덴서 소자의 실장방법으로서,
    상기 복수의 콘덴서 소자는, 상기 배선 기판의 주표면과 평행한 방향을 따라 근방에 나열되어 배치됨과 아울러, 상기 배선 기판에 마련된 도전 패턴을 통해 전기적으로 직렬 또는 병렬로 접속되게 되는 제1 콘덴서 소자, 제2 콘덴서 소자, 제3 콘덴서 소자 및 제4 콘덴서 소자를 포함하고,
    상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자의 상기 배선 기판에 대향하게 되는 주면은, 모두 1쌍의 짧은 변 및 1쌍의 긴 변을 갖는 직사각형상으로 형성되어 있으며,
    상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자 각각은, 상기 1쌍의 긴 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 단면과, 상기 1쌍의 짧은 변이 연장되는 방향에서 마주보고 위치하는 1쌍의 측면과, 상기 적층체의 외표면상에서 서로 이간되어 마련된 1쌍의 외부전극을 가지며,
    상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 상기 제2 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제3 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 상기 제3 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제4 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교하고, 또, 상기 제4 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향과 상기 제1 콘덴서 소자의 상기 주면의 상기 1쌍의 긴 변이 연장되는 방향이 직교함과 아울러, 상기 제1 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제2 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 상기 제2 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제3 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 상기 제3 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제4 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하고, 또, 상기 제4 콘덴서 소자의 상기 1쌍의 측면 중 한쪽에 상기 제1 콘덴서 소자의 상기 1쌍의 단면 중 한쪽이 대향하도록, 상기 제1 콘덴서 소자, 상기 제2 콘덴서 소자, 상기 제3 콘덴서 소자 및 상기 제4 콘덴서 소자를 상기 배선 기판에 실장하는 것을 특징으로 하는 콘덴서 소자의 실장방법.
KR1020140054733A 2013-05-10 2014-05-08 콘덴서 소자의 실장 구조체 및 콘덴서 소자의 실장방법 KR101587800B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013100588 2013-05-10
JPJP-P-2013-100588 2013-05-10
JPJP-P-2014-038758 2014-02-28
JP2014038758A JP2014239207A (ja) 2013-05-10 2014-02-28 コンデンサ素子の実装構造体およびコンデンサ素子の実装方法

Publications (2)

Publication Number Publication Date
KR20140133465A true KR20140133465A (ko) 2014-11-19
KR101587800B1 KR101587800B1 (ko) 2016-01-22

Family

ID=51852585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054733A KR101587800B1 (ko) 2013-05-10 2014-05-08 콘덴서 소자의 실장 구조체 및 콘덴서 소자의 실장방법

Country Status (4)

Country Link
US (1) US9277647B2 (ko)
JP (1) JP2014239207A (ko)
KR (1) KR101587800B1 (ko)
CN (1) CN104143437A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10143087B2 (en) 2016-05-18 2018-11-27 Murata Manufacturing Co., Ltd. Capacitor element-mounted structure
CN109360737A (zh) * 2018-10-24 2019-02-19 桂林电力电容器有限责任公司 一种低噪声电力电容器心子

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102215960B1 (ko) * 2012-08-30 2021-02-15 알리손 트랜스미션, 인크. 전기적으로 또는 기계적으로 여기된 커패시터로부터의 가청 및/또는 전기적 노이즈를 감소시키기 위한 방법 및 시스템
JPWO2015182507A1 (ja) * 2014-05-30 2017-04-20 日立工機株式会社 電動工具
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
JP6516357B2 (ja) * 2015-04-20 2019-05-22 三菱重工サーマルシステムズ株式会社 電力変換用回路基板及び電動圧縮機
JP6324362B2 (ja) * 2015-11-20 2018-05-16 矢崎総業株式会社 ワイヤレス伝送装置
US9826645B2 (en) * 2015-12-15 2017-11-21 Motorola Mobility Llc Circuit substrate and method for managing the placement of one or more capacitors
JP7058938B2 (ja) * 2016-05-18 2022-04-25 株式会社村田製作所 コンデンサ素子の実装構造体
JP2018022832A (ja) * 2016-08-05 2018-02-08 株式会社村田製作所 電子部品
JP6732633B2 (ja) * 2016-11-07 2020-07-29 株式会社ジャパンディスプレイ 電子機器及び表示装置
EP3574514A4 (en) * 2017-01-25 2020-11-18 Kemet Electronics Corporation SELF-SHOCKING MLCC NETWORK
CN107393717B (zh) * 2017-07-18 2023-07-04 中国工程物理研究院流体物理研究所 一种高压脉冲电容器
DE112019002158T5 (de) * 2018-04-26 2021-01-14 Murata Manufacturing Co., Ltd. Lichtemittierende Vorrichtung und Kondensator
JP7156369B2 (ja) * 2018-04-27 2022-10-19 株式会社村田製作所 キャパシタ集合体
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
CN111295038A (zh) * 2019-03-28 2020-06-16 展讯通信(上海)有限公司 移动终端
US20210090809A1 (en) * 2019-09-20 2021-03-25 Samsung Electro-Mechanics Co., Ltd. Board having multilayer capacitor mounted thereon and multilayer capacitor package
DE102020104571A1 (de) * 2020-02-21 2021-08-26 Schaeffler Technologies AG & Co. KG Leistungsumrichtersystem

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954929A (en) * 1989-08-22 1990-09-04 Ast Research, Inc. Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
JP2000232030A (ja) 1998-12-09 2000-08-22 Taiyo Yuden Co Ltd 積層セラミックコンデンサの回路基板実装方法及び回路基板
JP2002232110A (ja) 2001-02-02 2002-08-16 Tohoku Pioneer Corp 積層セラミックコンデンサを実装した回路基板
JP2008277361A (ja) * 2007-04-26 2008-11-13 Lenovo Singapore Pte Ltd 積層セラミック・コンデンサおよびその実装構造
JP2008294269A (ja) * 2007-05-25 2008-12-04 Sharp Corp 回路基板及び表示装置
JP2010045085A (ja) * 2008-08-11 2010-02-25 Lenovo Singapore Pte Ltd 積層セラミック・コンデンサのプリント配線基板における配置構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050962A (ja) * 2003-07-31 2005-02-24 Taiyo Yuden Co Ltd コンデンサ実装構造,コンデンサ実装基板及びコンデンサ実装用配線基板
WO2006048932A1 (ja) * 2004-11-04 2006-05-11 Renesas Technology Corp. 電子装置及び電子装置の製造方法
JP5097534B2 (ja) * 2007-07-26 2012-12-12 ローム株式会社 Dc/dcコンバータ及びこれを用いた駆動装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954929A (en) * 1989-08-22 1990-09-04 Ast Research, Inc. Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
JP2000232030A (ja) 1998-12-09 2000-08-22 Taiyo Yuden Co Ltd 積層セラミックコンデンサの回路基板実装方法及び回路基板
JP2002232110A (ja) 2001-02-02 2002-08-16 Tohoku Pioneer Corp 積層セラミックコンデンサを実装した回路基板
JP2008277361A (ja) * 2007-04-26 2008-11-13 Lenovo Singapore Pte Ltd 積層セラミック・コンデンサおよびその実装構造
JP2008294269A (ja) * 2007-05-25 2008-12-04 Sharp Corp 回路基板及び表示装置
JP2010045085A (ja) * 2008-08-11 2010-02-25 Lenovo Singapore Pte Ltd 積層セラミック・コンデンサのプリント配線基板における配置構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10143087B2 (en) 2016-05-18 2018-11-27 Murata Manufacturing Co., Ltd. Capacitor element-mounted structure
CN109360737A (zh) * 2018-10-24 2019-02-19 桂林电力电容器有限责任公司 一种低噪声电力电容器心子

Also Published As

Publication number Publication date
US9277647B2 (en) 2016-03-01
JP2014239207A (ja) 2014-12-18
CN104143437A (zh) 2014-11-12
KR101587800B1 (ko) 2016-01-22
US20140332261A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
KR101587800B1 (ko) 콘덴서 소자의 실장 구조체 및 콘덴서 소자의 실장방법
US6807047B2 (en) Electronic device and interposer board
US10143087B2 (en) Capacitor element-mounted structure
KR101058697B1 (ko) 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
US9502178B2 (en) Monolithic capacitor
KR100944098B1 (ko) 적층 세라믹 커패시터
JP5725062B2 (ja) 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造
KR102122932B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR100691146B1 (ko) 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판
US10600567B2 (en) Multilayer capacitor
KR102029495B1 (ko) 칩 전자부품 및 그 실장 기판
CN106688315B (zh) 电子部件内置基板
JP2004288847A (ja) 電子部品
KR20070092150A (ko) 적층 콘덴서 및 그 실장 구조
KR101690099B1 (ko) 적층 콘덴서의 실장 구조체
KR20190032850A (ko) 적층형 전자 부품 및 그 실장 기판
KR20100066080A (ko) Mlcc 모듈
KR101911311B1 (ko) 콘덴서 소자의 실장 구조체
KR20190024186A (ko) 적층형 전자 부품 및 그 실장 기판
KR20220071663A (ko) 전자 부품 및 그 실장 기판
WO2016035590A1 (ja) 電子部品内蔵基板
JP2016092289A (ja) コンデンサ素子の実装構造体
KR20190098016A (ko) 전자 부품 및 그 실장 기판
JP2014183173A (ja) 回路基板およびコンデンサ素子の実装方法
KR102061506B1 (ko) 적층 세라믹 전자부품 및 그 실장기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 5