KR20190032850A - 적층형 전자 부품 및 그 실장 기판 - Google Patents

적층형 전자 부품 및 그 실장 기판 Download PDF

Info

Publication number
KR20190032850A
KR20190032850A KR1020170121210A KR20170121210A KR20190032850A KR 20190032850 A KR20190032850 A KR 20190032850A KR 1020170121210 A KR1020170121210 A KR 1020170121210A KR 20170121210 A KR20170121210 A KR 20170121210A KR 20190032850 A KR20190032850 A KR 20190032850A
Authority
KR
South Korea
Prior art keywords
portions
capacitor body
facing
connection
connection terminal
Prior art date
Application number
KR1020170121210A
Other languages
English (en)
Other versions
KR102463337B1 (ko
Inventor
박흥길
지구원
박세훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170121210A priority Critical patent/KR102463337B1/ko
Priority to US15/879,827 priority patent/US10192686B1/en
Priority to CN201810324896.7A priority patent/CN109524238B/zh
Publication of KR20190032850A publication Critical patent/KR20190032850A/ko
Application granted granted Critical
Publication of KR102463337B1 publication Critical patent/KR102463337B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은, 커패시터 바디; 밴드부와 접속부를 포함하는 외부 전극; 절연체로 이루어지며, 상기 밴드부에 배치되는 접속 단자; 및 상기 접속 단자의 둘레 면 중 적어도 일부에 배치되는 절연부; 를 포함하고, 상기 접속 단자는, 상기 밴드부와 마주보는 면과 대향하는 면에 도전 패턴이 형성되고, 상기 마주보는 도전 패턴들을 서로 연결하는 둘레 면 중 일부에 절개부가 형성되고, 상기 절개부 상에 상기 마주보는 도전 패턴들을 서로 전기적으로 연결하도록 제1 연결 패턴이 형성되며, 상기 절연부가 상기 절개부를 커버하지 않도록 배치되는 적층형 전자 부품 및 그 실장 기판을 제공한다.

Description

적층형 전자 부품 및 그 실장 기판{ELECTRONIC COMPONENT AND BOARD HAVING THE SAME MOUNTED THEREON}
본 발명은 적층형 전자 부품 및 그 실장 기판에 관한 것이다.
적층형 전자 부품 중 하나로서 적층형 커패시터는 유전체 재료로 이루어지고, 이 유전체 재료는 압전성을 가지기 때문에 인가 전압에 동기화되어 변형될 수 있다.
인가 전압의 주기가 가청 주파수 대역에 있을 때, 그 변위는 진동이 되어 솔더를 통해 기판에 전해지고, 이에 기판의 진동이 소리로 들리게 된다. 이러한 소리를 어쿠스틱 노이즈라고 한다.
상기 어쿠스틱 노이즈는 기기의 동작 환경이 조용한 경우 사용자가 이상한 소리로 인지하여 기기의 고장이라고 느낄 수 있다. 또한, 음성 회로를 가지는 기기에서는 음성 출력에 어쿠스틱 노이즈가 중첩되면서 기기의 품질을 저하시킬 수 있다.
또한, 사람의 귀가 인지하는 어쿠스틱 노이즈와 별개로, 적층형 커패시터의 압전 진동이 20kHz 이상의 고주파 영역에서 발생하는 경우, IT 및 산업/전장에서 사용되는 각종 센서류의 오작동을 발생시키는 원인이 될 수 있다.
한편, 커패시터의 외부 전극과 기판은 솔더로 연결되고, 이때 솔더는 커패시터 바디의 양 측면 또는 양 단면에서 상기 외부 전극의 표면을 따라 일정한 높이로 경사지게 형성된다.
이때, 상기 솔더의 부피 및 높이가 커질수록 상기 적층형 커패시터의 진동이 상기 기판으로 보다 용이하게 전달되어 발생되는 어쿠스틱 노이즈의 크기가 심화되는 문제점이 있었다.
일본등록특허 제3847265호 국내공개특허 제10-2010-0087622호 국내공개특허 제10-2015-0127965호
본 발명의 목적은 20kHz 이하 가청주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 적층형 전자 부품 및 그 실장 기판을 제공하는 데 있다.
본 발명의 일 측면은, 복수의 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하며, 상기 제1 및 제2 내부 전극의 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디; 상기 커패시터 바디의 제1 면에 서로 이격되게 배치되는 제1 및 제2 밴드부와, 상기 제1 및 제2 밴드부에서 상기 커패시터 바디의 제3 및 제4 면까지 각각 연장되는 제1 및 제2 접속부를 각각 포함하는 제1 및 제2 외부 전극; 절연체로 이루어지며, 상기 제1 및 제2 밴드부 상에 각각 배치되는 제1 및 제2 접속 단자; 및 상기 제1 및 제2 접속 단자의 둘레 면 중 적어도 일부에 각각 배치되는 제1 및 제2 절연부; 를 포함하고, 상기 제1 접속 단자는, 상기 제1 밴드부와 마주보는 면에 형성되는 제1 도전 패턴; 상기 제1 도전 패턴과 대향하는 면에 형성되는 제2 도전 패턴; 상기 제1 및 제2 도전 패턴을 연결하는 둘레 면 중 일부에 형성되는 제1 절개부; 및 상기 제1 절개부 상에 상기 제1 및 제2 도전 패턴을 전기적으로 연결하도록 형성되는 제1 연결 패턴; 을 포함하고, 상기 제2 접속 단자는, 상기 제2 밴드부와 마주보는 면에 형성되는 제3 도전 패턴; 상기 제3 도전 패턴과 대향하는 면에 형성되는 제4 도전 패턴; 상기 제3 및 제4 도전 패턴을 연결하는 둘레 면 중 일부에 형성되는 제2 절개부; 및 상기 제2 절개부 상에 상기 제3 및 제4 도전 패턴을 전기적으로 연결하도록 형성되는 제2 연결 패턴; 을 포함하며, 상기 제1 및 제2 절연부가 상기 제1 및 제2 절개부를 커버하지 않도록 배치되는 적층형 전자 부품을 제공한다.
본 발명의 일 실시 예에서, 상기 제1 및 제3 도전 패턴의 면적이 상기 제1 및 제2 밴드부의 면적 보다 각각 작을 수 있다.
본 발명의 일 실시 예에서, 상기 제1 연결 패턴이 상기 제1 접속 단자에서 상기 제1 및 제2 도전 패턴을 연결하는 둘레 면 전체 또는 상기 제1 절개부를 포함하는 일부에 형성되고, 상기 제2 연결 패턴이 상기 제2 접속 단자에서 상기 제3 및 제4 도전 패턴을 연결하는 둘레 면 전체 또는 상기 제2 절개부를 포함하는 일부에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 밴드부 측에 상기 제1 및 제2 절개부에 의해 제1 및 제2 솔더 수용부가 각각 마련될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 절개부가 상기 커패시터 바디의 제3 및 제4 면을 향해 각각 개방되도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 절개부가 상기 커패시터 바디의 제5 및 제6 면 중 적어도 한 면을 향해 개방되도록 더 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 절연부가 상기 제1 및 제2 접속 단자에서 상기 제1 및 제2 절개부와 각각 대향하는 면에 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 절연부가 상기 제1 및 제2 접속 단자에서 상기 커패시터 바디의 제4 및 제3 면을 향하는 면에 각각 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 절연부가 상기 제1 및 제2 접속 단자에서 상기 커패시터 바디의 제5 및 제6 면을 향하는 면에 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 절연부는 상기 제1 접속 단자에서 상기 제1 절개부를 사이에 두고 상기 커패시터 바디의 제3 면을 향하는 양 면에 형성되고, 상기 제2 절연부는 상기 제2 접속 단자에서 상기 제2 절개부를 사이에 두고 상기 커패시터 바디의 제4 면을 향하는 양 면에 형성될 수 있다.
본 발명의 다른 측면은, 일면에 제1 및 제2 전극 패드를 가지는 기판; 및 상기 제1 및 제2 전극 패드 상에 제1 및 제2 접속 단자의 제2 및 제4 도전 패턴이 각각 접속되도록 실장되는 적층형 전자 부품; 을 포함하는 적층형 전자 부품의 실장 기판을 제공한다.
본 발명의 일 실시 형태에 따르면, 적층형 전자 부품의 20kHz 이하 가청 주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 전자 부품을 도시한 사시도이다.
도 2는 도 1에서 제1 및 제2 접속 단자와 제1 및 제2 절연부를 분리하여 도시한 분리사시도이다.
도 3(a) 및 도 3(b)는 본 발명의 일 실시 형태에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 4는 도 1의 I-I’선 단면도이다.
도 5 내지 도 11은 본 발명의 제1 및 제2 절연부의 다양한 변형 예를 각각 도시한 사시도이다.
도 12는 접속 단자와 절연부 없이 적층형 커패시터가 기판에 실장된 상태를 개략적으로 도시한 정면도이다.
도 13은 본 발명의 일 실시 형태에 따른 적층형 전자 부품이 기판에 실장된 상태를 개략적으로 도시한 정면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 전자 부품을 도시한 사시도이고, 도 2는 도 1에서 제1 및 제2 접속 단자와 제1 및 제2 절연부를 분리하여 도시한 분리사시도이고, 도 3(a) 및 도 3(b)는 본 발명의 일 실시 형태에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이고, 도 4는 도 1의 I-I’선 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시 형태에 따른 적층형 전자 부품(100)은, 커패시터 바디(110), 커패시터 바디(110)의 실장 면에 서로 이격되게 배치되는 제1 및 제2 외부 전극(131, 132), 절연체로 이루어지며 제1 및 제2 외부 전극(131, 132)과 각각 접속되게 배치되는 제1 및 제2 접속 단자(140, 150) 및 제1 및 제2 접속 단자(140, 150)의 둘레 면 중 적어도 일부에 각각 배치되는 제1 및 제2 절연부(170, 180)를 포함한다.
이하, 본 발명의 실시 형태를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 형태에서, 두께 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Z방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함한다.
그리고, 커패시터 바디(110)의 Z방향으로 양측에 소정 두께의 커버(112, 113)가 형성될 수 있다.
이때, 커패시터 바디(110)의 서로 인접하는 각각의 유전체층(111) 끼리는 경계를 확인할 수 없을 정도로 일체화될 수 있다.
커패시터 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
본 실시 형태에서는 설명의 편의를 위해, 커패시터 바디(110)에서 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의하기로 한다. 본 실시 형태에서는 제1 면(1)이 실장 면이 될 수 있다.
또한, 유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 BaTiO3계 세라믹 분말 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
상기 BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 - yZry)O3 또는 Ba(Ti1 - yZry)O3?등이 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 세라믹 첨가제는, 예를 들어 전이금속 산화물 또는 전이금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)을 사이에 두고 Z방향을 따라 서로 대향되게 번갈아 배치되며, 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
이렇게 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 제1 및 제2 외부 전극(131, 132)에서 커패시터 바디(110)의 제3 및 제4 면(3, 4)에 배치되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.
이때, 적층형 전자 부품(100)의 정전 용량은 Z방향을 따라 서로 오버랩되는 제1 및 제2 내부 전극(121, 122)의 오버랩된 면적과 비례하게 된다.
제1 및 제2 외부 전극(131, 132)은 서로 다른 극성의 전압이 제공되며, 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.
이러한 제1 및 제2 외부 전극(131, 132)의 표면에는 필요시 도금층이 형성될 수 있다.
예컨대, 제1 및 제2 외부 전극(131, 132)은 도전층과, 상기 도전층 상에 형성되는 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성되는 주석(Sn) 도금층을 각각 포함할 수 있다.
제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.
제1 밴드부(131b)는 커패시터 바디(110)의 제1 면(1)의 일부에 배치되고, 제1 접속 단자(140)가 접속되는 부분이다.
제1 접속부(131a)는 제1 밴드부(131b)에서 커패시터 바디(110)의 제3 면(3)까지 연장되고, 커패시터 바디(110)의 제3 면(3)을 통해 노출되는 제1 내부 전극(121)과 접속되는 부분이다.
이때, 제1 밴드부(131b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부에도 형성될 수 있다.
제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b)를 포함할 수 있다.
제2 밴드부(132b)는 커패시터 바디(110)의 제1 면(1)에 제1 밴드부(131b)와 서로 이격되게 배치되고, 제2 접속 단자(150)가 접속되는 부분이다.
제2 접속부(132a)는 제2 밴드부(132b)에서 커패시터 바디(110)의 제4 면(4)까지 연장되고, 커패시터 바디(110)의 제4 면(4)을 통해 노출되는 제2 내부 전극(122)과 접속되는 부분이다.
이때, 제2 밴드부(132b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부에도 형성될 수 있다.
제1 접속 단자(140)는, 절연체로 이루어져 제1 밴드부(131b) 상에 배치되고, 도전성 금속으로 이루어진 제1 및 제2 도전 패턴(141, 142)을 포함한다.
예컨대, 제1 접속 단자(140)는 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 도전 패턴(141)은 제1 접속 단자(140)에서 제1 외부 전극(131)의 제1 밴드부(131b)와 마주보는 면에 형성되고, 제2 도전 패턴(142)은 제1 접속 단자(140)에서 제1 도전 패턴(141)과 Z방향으로 대향하는 면에 형성된다.
그리고, 제1 접속 단자(140)에서 제1 및 제2 도전 패턴(141, 142)이 형성되는 두 면을 연결하는 둘레 면 중 일부에 제1 절개부(143)가 형성된다.
이에, 커패시터 바디(110)의 제1 면(1) 측으로 제1 외부 전극(131)의 제1 밴드부(131b) 측에 솔더 포켓으로서의 제1 솔더 수용부(161)가 마련된다.
본 실시 형태에서, 제1 절개부(143)는 X방향으로 커패시터 바디(110)의 제3 면(3)을 향해 개방되도록 형성될 수 있다. 이때, 제1 절개부(143)는 곡면을 가지도록 형성될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
그리고, 제1 절개부(143) 상에 도전성 금속으로 이루어지고 제1 및 제2 도전 패턴(141, 142)을 전기적으로 연결하도록 제1 연결 패턴이 형성된다. 이하 상기 제1 연결 패턴은 제1 절개부와 동일한 부분을 지시하므로 도면부호도 제1 절개부의 143을 함께 사용하여 설명하기로 한다. 이때, 제1 연결 패턴(143)은 도금층으로 형성될 수 있다.
제2 접속 단자(150)는, 절연체로 이루어져 제2 밴드부(132b) 상에 배치되고, 도전성 금속으로 이루어진 제3 및 제4 도전 패턴(151, 152)을 포함한다.
예컨대, 제2 접속 단자(150)는 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제3 도전 패턴(151)은 제2 접속 단자(150)에서 제2 외부 전극(132)의 제2 밴드부(132b)와 마주보는 면에 형성되고, 제4 도전 패턴(152)은 제2 접속 단자(150)에서 제4 도전 패턴(151)과 Z방향으로 대향하는 면에 형성된다.
그리고, 제2 접속 단자(150)에서 제3 및 제4 도전 패턴(151, 152)이 형성되는 두 면을 연결하는 둘레 면에 제2 절개부(153)가 형성된다.
이에 커패시터 바디(110)의 제1 면(1) 측으로 제2 외부 전극(132)의 제2 밴드부(132b) 측에 솔더 포켓으로서의 제2 솔더 수용부(162)가 마련된다.
본 실시 형태에서, 제2 절개부(153)는 X방향으로 커패시터 바디(110)의 제4 면(4)을 향해 개방되도록 형성될 수 있다. 이때, 제2 절개부(153)는 곡면을 가지도록 형성될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
그리고, 제2 절개부(153) 상에는 도전성 금속으로 이루어지고 제3 및 제4 도전 패턴(151, 152)을 전기적으로 연결하도록 제2 연결 패턴이 형성된다. 이하 상기 제2 연결 패턴은 제2 절개부와 동일한 부분을 지시하므로 도면부호도 제2 절개부의 153을 설명하기로 한다. 이때, 제2 연결 패턴(153)은 도금층으로 형성될 수 있다.
한편, 제1 및 제2 접속 단자(140, 150)는 X-Y 단면의 면적이 제1 및 제2 밴드부(131b, 132b)의 면적 보다 각각 작을 수 있다.
즉, 제1 및 제3 도전 패턴(141, 151)의 크기가 제1 외부 전극(131)의 제1 밴드부(131b) 및 제2 외부 전극(132)의 제2 밴드부(132b)의 크기 보다 각각 작을 수 있다.
한편, 제1 접속 단자(140)는, 제1 및 제2 도전 패턴(141, 142)을 연결하는 둘레 면에서 제1 절개부(143)를 제외한 다른 면(144)에도 연결 패턴을 더 형성하여 제1 접속 단자(140)의 둘레 면 전체 또는 제1 절개부(143)를 포함하는 일부가 제1 연결 패턴이 되도록 할 수 있다.
그리고, 제2 접속 단자(150)는, 제3 및 제4 도전 패턴(151, 152)을 연결하는 둘레 면에서 제2 절개부(153)를 제외한 다른 면(154)에도 연결 패턴을 더 형성하여 제2 접속 단자(150)의 둘레 면 전체 또는 제2 절개부(153)를 포함하는 일부가 제2 연결 패턴이 되도록 할 수 있다.
이렇게 제1 및 제2 연결 패턴이 제1 및 제2 접속 단자(140, 150)의 둘레 면 전체 또는 일부에 추가로 형성되면, 솔더링시 제1 및 제2 절개부(143, 153)의 내측에만 솔더링이 되던 것을 제1 및 제2 절개부(143, 153) 이외에 둘레 면에도 솔더링이 이루어지도록 하여 실장시 칩과 기판 간의 위치가 틀어지는 정도를 개선할 수 있다. 더불어, 솔더링시 솔더와의 접합 면적을 증가시켜 적층형 커패시터의 고착 강도도 향상시킬 수 있다.
이러한 제1 및 제2 접속 단자(140, 150)는 실장되는 기판과 커패시터 바디(110)를 소정 거리 이격시켜 커패시터 바디(110)에서 발생하는 압전 진동이 기판으로 유입되는 것을 감소시킬 수 있다.
이러한 효과는 제1 및 제2 접속 단자(140, 150)의 두께가 일정 두께 이상일 때 향상될 수 있고, 예컨대 제1 및 제2 접속 단자(140, 150)의 두께는 60㎛ 이상일 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 접속 단자(140, 150)는 필요시 도금층을 포함할 수 있다.
상기 도금층은 제1 및 제2 접속 단자(140, 150)의 제1 내지 제4 도전 패턴과 제1 및 제2 연결 패턴 상에 형성되는 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성되는 주석(Sn) 도금층을 포함할 수 있다.
제1 및 제2 절연부(170, 180)는 제1 및 제2 접속 단자(140, 150)에 제1 및 제2 절개부(143, 153)을 커버하지 않도록 배치된다.
예컨대, 제1 및 제2 절연부(170, 180)는 제1 및 제2 절개부(143, 153)와 각각 대향하는 면에 배치될 수 있다.
본 실시 형태에서, 제1 절연부(170)는 제1 접속 단자(140)에서 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 방향의 일면에 형성된다.
이때, 제1 절연부(170)는 제1 접속 단자(140)에서 커패시터 바디(110)의 제4 면(4)을 향하는 방향의 일면 전체에 형성되는 것이 바람직하나, 필요시 일부에만 형성될 수 있다.
제2 절연부(180)는 제2 접속 단자(150)에서 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 방향의 일면에 형성된다.
이때, 제2 절연부(180)는 제2 접속 단자(150)에서 커패시터 바디(110)의 제3 면(3)을 향하는 방향의 일면 전체에 형성되는 것이 바람직하나, 필요시 일부에만 형성될 수 있다.
본 실시 형태와 같이, 제1 및 제2 절개부(143, 153)가 X방향으로 대향되게 형성되고, 제1 및 제2 절연부(170, 180)가 X방향으로 서로 마주보게 배치되면, 제1 및 제2 접속 단자(140, 150) 사이의 절연을 위한 이격 거리를 유지하여 적층형 커패시터에서 쇼트가 발생하는 것을 방지할 수 있다. 특히 이러한 쇼트를 방지하는 역할은 사이즈가 작은 적층형 커패시터에서 더 효과적일 수 있다.
이때, 제1 및 제2 절연부(170, 180)의 X방향의 각각의 길이는 제1 및 제2 접속 단자(140, 150)의 고착 강도를 감안하여 적절히 조정될 수 있다.
한편, 본 발명의 제1 및 제2 절연부는 제1 및 제2 접속 단자의 둘레 면 중 다른 면에 더 형성되는 등 배치 위치를 다양하게 변경할 수 있다.
절연부의 면적과 형성되는 위치를 변경하거나 추가함으로써 솔더의 접합 면적을 조절할 수 있고, 이에 적층형 커패시터의 어쿠스틱 노이즈 저감 효과를 개선할 수 있다.
예컨대, 사이즈가 큰 적층형 전자 제품은 기본적으로 외부 전극의 면적이 크게 제작될 수 있기 때문에, 접속 단자와 외부 전극 간의 접합 면적이 충분히 확보되어 일정 수준 이상의 고착 강도를 확보할 수 있다.
따라서, 절연부의 면적을 축소시키거나 X 또는 Y 방향에 대해 위치를 조절함으로써 외부 전극과 접속 단자 간의 접합 면적을 줄일 수 있으며, 이에 압전 진동이 전달되는 면적이 감소되도록 하여 적층형 전자 제품의 어쿠스틱 노이즈를 더 개선시킬 수 있다.
예컨대, 도 5에서와 같이, 제1 절연부(171, 172)는 제1 접속 단자(140)에서 제1 절개부(143)를 사이에 두고 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 양 면에 한 쌍이 더 형성될 수 있다.
그리고, 제2 절연부(181, 182)는 제2 접속 단자(150)에서 제2 절개부(153)를 사이에 두고 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 양 면에 한 쌍이 더 형성될 수 있다.
도 6에서와 같이, 제1 절연부(170')는 제1 접속 단자(140)에서 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 면 및 제1 절개부(143)를 사이에 두고 커패시터 바디(110)의 제3 면(3)을 향하는 두 면과 제1 접속 단자(140)의 Y방향의 두 면에 모두 형성될 수 있다.
즉, 제1 절연부(170')는 제1 접속 단자(140)의 둘레 면 중 제1 절개부(143)를 제외한 모든 면을 커버하도록 형성될 수 있다.
그리고, 제2 절연부(180')는 제2 접속 단자(150)에서 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 면 및 제2 절개부(153)를 사이에 두고 커패시터 바디(110)의 제4 면(4)을 향하는 두 면과 제2 접속 단자(150)의 Y방향의 두 면에 모두 형성될 수 있다.
즉, 제2 절연부(180')는 제2 접속 단자(150)의 둘레 면 중 제2 절개부(153)를 제외한 모든 면을 커버하도록 형성될 수 있다.
도 7에서와 같이, 제1 절연부(173, 174)는 제1 접속 단자(140)에서 제1 절개부(143)를 사이에 두고 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 두 면과 제1 접속 단자(140)의 Y방향의 두 면에 형성될 수 있다.
즉, 제1 절연부(173, 174)는 제1 접속 단자(140)의 둘레 면 중 제1 절개부(143)와 제1 절개부(143)에 대향하는 면을 제외한 면을 커버하도록 형성될 수 있다.
그리고, 제2 절연부(183, 184)는 제2 접속 단자(150)에서 제2 절개부(153)를 사이에 두고 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 두 면과 제2 접속 단자(150)의 Y방향의 두 면에 형성될 수 있다.
즉, 제2 절연부(183, 184)는 제2 접속 단자(150)의 둘레 면 중 제2 절개부(153)와 제2 절개부(153)에 대향하는 면을 제외한 면을 커버하도록 형성될 수 있다.
도 8은 본 발명의 제1 및 제2 접속 단자(140', 150')에서 제1 및 제2 절개부의 변형 예를 나타내고 있다.
도 8을 참조하면, 제1 절개부(143a, 143b)는 제1 접속 단자(140')의 Y방향의 양면에 커패시터 바디(110)의 제5 및 제6 면(5, 6)을 향해 개방되도록 형성될 수 있다.
또한, 본 실시 형태에서는 제1 절개부(143a, 143b) 한 쌍이 더 추가되는 것으로 도시하여 설명하고 있으나, 이러한 제1 절개부는 커패시터 바디의 제5 및 제6 면 중 한 면에만 형성되는 것도 가능하다.
그리고, 제2 절개부(153a, 153b)는 제2 접속 단자(150')의 Y방향의 양면에 커패시터 바디(110)의 제5 및 제6 면(5, 6)을 향해 개방되도록 형성될 수 있다.
또한, 본 실시 형태에서는 제2 절개부(153a, 153b) 한 쌍이 더 추가되는 것으로 도시하여 설명하고 있으나, 이러한 제2 절개부는 커패시터 바디의 제5 및 제6 면 중 한 면에만 형성되는 것도 가능하다.
이와 같이 절개부가 커패시터 바디의 Y방향을 향하도록 더 형성되면, X방향과 Y방향에서 동시에 솔더를 가두는 솔더 포켓의 기능을 수행할 수 있으므로, 기판에 실장시 기판의 X방향과 Y방향에 대한 진동 전달을 모두 억제할 수 있고, 이에 적층형 커패시터의 전 방향에서 어쿠스틱 노이즈 저감 효과를 기대할 수 있다.
또한, 증가된 솔더 포켓의 수만큼 수용되는 솔더의 양이 많아지기 때문에 기판과 접속 단자 간의 접촉 면적을 증가시킬 수 있고, 이에 접속 단자의 고착 강도를 더 향상시킬 수 있다.
도 9를 참조하면, 도 8의 제1 접속 단자(140')에서 제1 절개부(143)를 사이에 두고 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 양 면에 제1 절연부 한 쌍이 더 형성될 수 있다.
그리고, 제2 절연부(181, 182)는 제2 접속 단자(150')에서 제2 절개부(153)를 사이에 두고 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 양 면에 한 쌍이 더 형성될 수 있다.
도 10을 참조하면, 제1 절연부(175)는 도 8의 제1 접속 단자(140')에서 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 면에서 Y방향의 두 면의 일부까지 연장되게 형성되고, 제1 절연부(176, 177)는 제1 절개부(143)를 사이에 두고 커패시터 바디(110)의 제3 면(3)을 향하는 두 면에서 Y방향의 두 면의 일부까지 연장되게 형성될 수 있다.
즉, 제1 절연부(175, 176, 177)는 제1 접속 단자(140')의 둘레 면 중 제1 절개부(143, 143a, 143b)를 제외한 모든 면을 커버하도록 형성될 수 있다.
그리고, 제2 절연부(185)는 도 8의 제2 접속 단자(150)에서 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 면에서 Y방향의 두 면의 일부까지 연장되게 형성되고, 제2 절연부(186, 187)는 제2 절개부(153)를 사이에 두고 커패시터 바디(110)의 제4 면(4)을 향하는 두 면에서 Y방향의 두 면의 일부까지 연장되게 형성될 수 있다.
즉, 제2 절연부(185, 186, 187)는 제2 접속 단자(150')의 둘레 면 중 제2 절개부(153, 153a, 153b)를 제외한 모든 면을 커버하도록 형성될 수 있다.
도 11을 참조하면, 제1 절연부(176, 177)는 도 8의 제1 접속 단자(140')에서 제1 절개부(143)를 사이에 두고 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 두 면에서 Y방향의 두 면의 일부까지 연장되게 형성되고, 제1 절연부(175a, 175b)는 Y방향의 남은 부분에 더 형성될 수 있다.
즉, 제1 절연부(176, 177, 175a, 175b)는 제1 접속 단자(140')의 둘레 면 중 제1 절개부(143, 143a, 143b)와 제1 절개부(143)에 대향하는 면을 제외한 면을 커버하도록 형성될 수 있다.
그리고, 제2 절연부(186, 187)는 도 8의 제2 접속 단자(150')에서 제2 절개부(153)를 사이에 두고 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 두 면에서 Y방향의 두 면의 일부까지 연장되게 형성되고, 제2 절연부(185a, 185b)는 Y방향의 남은 부분에 더 형성될 수 있다.
즉, 제2 절연부(186, 187, 185a, 185b)는 제2 접속 단자(150')의 둘레 면 중 제2 절개부(153, 153a, 153b)와 제2 절개부(153)에 대향하는 면을 제외한 면을 커버하도록 형성될 수 있다.
도 12는 접속 단자와 절연부 없이 적층형 커패시터가 기판에 실장된 상태를 개략적으로 도시한 정면도이고, 도 13은 본 발명의 일 실시 형태에 따른 적층형 전자 부품이 기판에 실장된 상태를 개략적으로 도시한 정면도이다.
적층형 전자 부품(100)이 기판(210)에 실장된 상태에서 적층형 전자 부품(100)에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 커패시터 바디(110)는 두께 방향으로 팽창과 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)의 양 단부는 포아송 효과(Poisson effect)에 의해 커패시터 바디(110)의 두께 방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.
이러한 수축과 팽창은 진동을 발생시키게 된다. 또한, 상기 진동은 제 1 및 제2 외부 전극(131, 132)으로부터 기판(210)에 전달되고, 이에 기판(210)으로부터 음향이 방사되어 어쿠스틱 노이즈가 되는 것이다.
도 12를 참조하면, 적층형 커패시터의 제1 및 제2 외부 전극(131, 132)과 기판(210)의 일면에 형성된 제1 및 제2 전극 패드(221, 222) 사이에 형성된 솔더(231', 232')가 커패시터 바디(110)의 제2 면을 향해 일정 높이 형성됨으로써 적층형 커패시터로부터 발생된 진동이 기판으로 많이 전달될 수 있다.
도 13을 참조하면, 본 실시 형태에 따른 적층형 전자 부품의 실장 기판은 일면에 제1 및 제2 전극 패드(221, 222)를 가지는 기판(210)과 기판(210)의 상면에서 제1 및 제2 접속 단자(140, 150)의 제2 및 제4 도전 패턴(142, 152)이 제1 및 제2 전극 패드(221, 222) 상에 각각 접속되도록 실장되는 적층형 전자 부품(100)을 포함한다.
이때, 본 실시 형태에서는, 적층형 전자 부품(100)은 솔더(231, 232)에 의해 기판(210)에 실장되는 것으로 도시하여 설명하고 있지만, 필요시 솔더 대신에 도전성 페이스트를 사용할 수 있다.
본 실시 형태에 따르면, 적층형 전자 부품(100)의 제1 및 제2 외부 전극(131, 132)을 통해 기판으로 전달되는 압전 진동이 소프트(soft)한 재질인 절연체로 이루어진 제1 및 제2 접속 단자(140, 150)의 탄성을 통해 흡수됨으로써, 어쿠스틱 노이즈를 저감시킬 수 있다.
이때, 제1 및 제2 접속 단자(140, 150)의 제1 및 제2 절개부에 의해 각각 마련되는 제1 및 제2 솔더 수용부(161, 162)가 커패시터 바디(110)의 제1 면에 솔더(231, 232)를 가두어둘 수 있는 솔더 포켓으로서의 역할을 하게 된다.
본 실시 형태에서는, 제1 및 제2 접속 단자(140, 150)의 둘레 면 중 제1 및 제2 절개부를 제외한 부분이 절연 면으로 이루어질 수 있고, 제1 및 제2 접속 단자(140, 150) 둘레에 제1 및 제2 절개부를 커버하지 않도록 제1 및 제2 절연부(170, 180)가 각각 배치될 수 있다.
이에, 적층형 전자 부품(100)을 기판(210)에 실장할 때 제1 및 제2 절개부를 제외한 제1 및 제2 접속 단자의 둘레 면에는 솔더가 형성되지 않기 때문에 제1 및 제2 솔더 수용부(161, 162)에 솔더(231, 232)가 보다 효과적으로 가두어지게 되고, 이에 커패시터 바디(110)의 제2 면을 향한 솔더 필렛(Solder Fillet)의 형성을 억제할 수 있다.
따라서, 적층형 전자 부품(100)의 압전 진동 전달경로를 차단하고 솔더 필렛과 커패시터 바디(110)에서의 최대 변위 지점을 이격시켜, 도 12의 구조에 비해 적층형 전자 부품(100)의 어쿠스틱 노이즈 저감 효과를 크게 향상시킬 수 있다.
또한, 본 실시 형태에 따르면, 상기 어쿠스틱 노이즈 감소 구조에 의해, 적층형 전자 부품의 20kHz 이내의 가청 주파수에서 적층형 전자 부품의 압전 진동이 기판으로 전달되는 진동량도 효과적으로 억제할 수 있다.
따라서, 적층형 전자 부품의 고주파 진동을 저감하여 IT 또는 산업/전장 분야에서 전자 부품의 20kHz 이상의 고주파 진동에 의해 문제가 될 수 있는 센서류의 오작동을 방지하고, 센서류의 장시간 진동에 의한 내부피로 축적을 억제할 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100: 전자 부품
110: 커패시터 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 접속부
131b, 132b: 제1 및 제2 밴드부
140, 140': 제1 접속 단자
141, 142, 151, 152: 제1 내지 제4 도전 패턴
143, 153: 제1 및 제2 절개부(제1 및 제2 연결 패턴)
150, 150': 제2 접속 단자
161, 162: 제1 및 제2 솔더 수용부
170, 170': 제1 절연부
180, 180': 제2 절연부
210: 기판
221, 222: 제1 및 제2 전극 패드
231, 232: 솔더

Claims (11)

  1. 복수의 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하며, 상기 제1 및 제2 내부 전극의 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디;
    상기 커패시터 바디의 제1 면에 서로 이격되게 배치되는 제1 및 제2 밴드부와, 상기 제1 및 제2 밴드부에서 상기 커패시터 바디의 제3 및 제4 면까지 각각 연장되는 제1 및 제2 접속부를 각각 포함하는 제1 및 제2 외부 전극;
    절연체로 이루어지며, 상기 제1 및 제2 밴드부 상에 각각 배치되는 제1 및 제2 접속 단자; 및
    상기 제1 및 제2 접속 단자의 둘레 면 중 적어도 일부에 각각 배치되는 제1 및 제2 절연부; 를 포함하고,
    상기 제1 접속 단자는, 상기 제1 밴드부와 마주보는 면에 형성되는 제1 도전 패턴; 상기 제1 도전 패턴과 대향하는 면에 형성되는 제2 도전 패턴; 상기 제1 및 제2 도전 패턴을 연결하는 둘레 면 중 일부에 형성되는 제1 절개부; 및 상기 제1 절개부 상에 상기 제1 및 제2 도전 패턴을 전기적으로 연결하도록 형성되는 제1 연결 패턴; 을 포함하고,
    상기 제2 접속 단자는, 상기 제2 밴드부와 마주보는 면에 형성되는 제3 도전 패턴; 상기 제3 도전 패턴과 대향하는 면에 형성되는 제4 도전 패턴; 상기 제3 및 제4 도전 패턴을 연결하는 둘레 면 중 일부에 형성되는 제2 절개부; 및 상기 제2 절개부 상에 상기 제3 및 제4 도전 패턴을 전기적으로 연결하도록 형성되는 제2 연결 패턴; 을 포함하며,
    상기 제1 및 제2 절연부가 상기 제1 및 제2 절개부를 커버하지 않도록 배치되는 적층형 전자 부품.
  2. 제1항에 있어서,
    상기 제1 및 제3 도전 패턴의 면적이 상기 제1 및 제2 밴드부의 면적 보다 각각 작은 적층형 전자 부품.
  3. 제1항에 있어서,
    상기 제1 연결 패턴이 상기 제1 접속 단자에서 상기 제1 및 제2 도전 패턴을 연결하는 둘레 면 전체 또는 상기 제1 절개부를 포함하는 일부에 형성되고,
    상기 제2 연결 패턴이 상기 제2 접속 단자에서 상기 제3 및 제4 도전 패턴을 연결하는 둘레 면 전체 또는 상기 제2 절개부를 포함하는 일부에 형성되는 적층형 전자 부품.
  4. 제1항에 있어서,
    상기 제1 및 제2 밴드부 측에 상기 제1 및 제2 절개부에 의해 제1 및 제2 솔더 수용부가 각각 마련되는 적층형 전자 부품.
  5. 제1항에 있어서,
    상기 제1 및 제2 절개부가 상기 커패시터 바디의 제3 및 제4 면을 향해 각각 개방되도록 형성되는 적층형 전자 부품.
  6. 제5항에 있어서,
    상기 제1 및 제2 절개부가 상기 커패시터 바디의 제5 및 제6 면 중 적어도 한 면을 향해 개방되도록 더 형성되는 적층형 전자 부품.
  7. 제1항에 있어서,
    상기 제1 및 제2 절연부가 상기 제1 및 제2 접속 단자에서 상기 제1 및 제2 절개부와 각각 대향하는 면에 배치되는 적층형 전자 부품.
  8. 제5항에 있어서,
    상기 제1 및 제2 절연부가 상기 제1 및 제2 접속 단자에서 상기 커패시터 바디의 제4 및 제3 면을 향하는 면에 각각 배치되는 적층형 전자 부품.
  9. 제5항에 있어서,
    상기 제1 및 제2 절연부가 상기 제1 및 제2 접속 단자에서 상기 커패시터 바디의 제5 및 제6 면을 향하는 면에 배치되는 적층형 전자 부품.
  10. 제5항에 있어서,
    상기 제1 절연부는 상기 제1 접속 단자에서 상기 제1 절개부를 사이에 두고 상기 커패시터 바디의 제3 면을 향하는 양 면에 형성되고,
    상기 제2 절연부는 상기 제2 접속 단자에서 상기 제2 절개부를 사이에 두고 상기 커패시터 바디의 제4 면을 향하는 양 면에 형성되는 적층형 전자 부품.
  11. 일면에 제1 및 제2 전극 패드를 가지는 기판; 및
    상기 제1 및 제2 전극 패드 상에 제1 및 제2 접속 단자의 제2 및 제4 도전 패턴이 각각 접속되도록 실장되는 제1항 내지 제10항 중 어느 한 항의 적층형 전자 부품; 을 포함하는 적층형 전자 부품의 실장 기판.
KR1020170121210A 2017-09-20 2017-09-20 적층형 전자 부품 및 그 실장 기판 KR102463337B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170121210A KR102463337B1 (ko) 2017-09-20 2017-09-20 적층형 전자 부품 및 그 실장 기판
US15/879,827 US10192686B1 (en) 2017-09-20 2018-01-25 Multilayer electronic component and board having the same
CN201810324896.7A CN109524238B (zh) 2017-09-20 2018-04-12 多层电子组件及具有该多层电子组件的板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170121210A KR102463337B1 (ko) 2017-09-20 2017-09-20 적층형 전자 부품 및 그 실장 기판

Publications (2)

Publication Number Publication Date
KR20190032850A true KR20190032850A (ko) 2019-03-28
KR102463337B1 KR102463337B1 (ko) 2022-11-04

Family

ID=65032745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170121210A KR102463337B1 (ko) 2017-09-20 2017-09-20 적층형 전자 부품 및 그 실장 기판

Country Status (3)

Country Link
US (1) US10192686B1 (ko)
KR (1) KR102463337B1 (ko)
CN (1) CN109524238B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102516765B1 (ko) * 2017-09-27 2023-03-31 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
US10658118B2 (en) * 2018-02-13 2020-05-19 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same
KR102505433B1 (ko) * 2018-04-20 2023-03-03 삼성전기주식회사 전자 부품
KR102089703B1 (ko) * 2018-08-07 2020-03-16 삼성전기주식회사 적층형 전자 부품
KR20190116169A (ko) * 2019-09-09 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
JP2022061640A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061645A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061639A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061643A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
KR20220071663A (ko) * 2020-11-24 2022-05-31 삼성전기주식회사 전자 부품 및 그 실장 기판
US20230045941A1 (en) * 2021-08-09 2023-02-16 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same mounted thereon
KR20230102299A (ko) * 2021-12-30 2023-07-07 삼성전기주식회사 세라믹 전자부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847265B2 (ja) 2003-03-20 2006-11-22 Ｔｄｋ株式会社 電子部品
KR20100087622A (ko) 2009-01-28 2010-08-05 티디케이가부시기가이샤 적층 콘덴서 및 적층 콘덴서의 제조 방법
KR20130016099A (ko) * 2011-08-05 2013-02-14 가부시키가이샤 무라타 세이사쿠쇼 칩 부품 구조체
KR20140027454A (ko) * 2011-07-11 2014-03-06 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20150127965A (ko) 2014-05-08 2015-11-18 삼성전기주식회사 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299382B (zh) * 2010-12-28 2017-05-24 株式会社村田制作所 电子部件
JP5126379B2 (ja) 2011-03-25 2013-01-23 株式会社村田製作所 チップ部品構造体
JP5655818B2 (ja) * 2012-06-12 2015-01-21 株式会社村田製作所 チップ部品構造体
JP6014581B2 (ja) * 2013-02-18 2016-10-25 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
JP5725062B2 (ja) * 2013-03-15 2015-05-27 株式会社村田製作所 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造
JP5794256B2 (ja) * 2013-03-19 2015-10-14 株式会社村田製作所 電子部品および電子部品連
KR101514565B1 (ko) * 2013-11-14 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP6024693B2 (ja) * 2014-03-24 2016-11-16 株式会社村田製作所 電子部品
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
KR101963273B1 (ko) * 2014-09-18 2019-03-28 삼성전기주식회사 인터포저, 인터포저를 포함하는 전자 부품 및 인터포저를 포함하는 전자 부품의 실장 기판
KR101973419B1 (ko) * 2014-09-23 2019-04-29 삼성전기주식회사 복합 전자 부품 및 그 실장 기판
KR102139760B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 전자 부품 및 그 실장 기판
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
KR101681410B1 (ko) * 2015-04-20 2016-11-30 삼성전기주식회사 커패시터 부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847265B2 (ja) 2003-03-20 2006-11-22 Ｔｄｋ株式会社 電子部品
KR20100087622A (ko) 2009-01-28 2010-08-05 티디케이가부시기가이샤 적층 콘덴서 및 적층 콘덴서의 제조 방법
KR20140027454A (ko) * 2011-07-11 2014-03-06 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20130016099A (ko) * 2011-08-05 2013-02-14 가부시키가이샤 무라타 세이사쿠쇼 칩 부품 구조체
KR20150127965A (ko) 2014-05-08 2015-11-18 삼성전기주식회사 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판

Also Published As

Publication number Publication date
CN109524238B (zh) 2021-01-26
CN109524238A (zh) 2019-03-26
US10192686B1 (en) 2019-01-29
KR102463337B1 (ko) 2022-11-04

Similar Documents

Publication Publication Date Title
KR20190032850A (ko) 적층형 전자 부품 및 그 실장 기판
KR102426211B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102089703B1 (ko) 적층형 전자 부품
US10840022B2 (en) Electronic component
KR20190002980A (ko) 적층형 전자 부품 및 그 실장 기판
KR102561930B1 (ko) 전자 부품
KR102057905B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20190036346A (ko) 적층형 전자 부품 및 그 실장 기판
KR20190121206A (ko) 전자 부품
US11776753B2 (en) Multilayer electronic component and board having the same mounted thereon
KR20190045747A (ko) 적층형 전자 부품 및 그 실장 기판
KR20190122413A (ko) 전자 부품
KR20210085669A (ko) 적층형 전자 부품 및 그 실장 기판
KR20190045748A (ko) 적층형 전자 부품
KR102380840B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20190116169A (ko) 적층형 전자 부품 및 그 실장 기판
KR102609148B1 (ko) 전자 부품 및 그 실장 기판
KR20210026117A (ko) 적층형 전자 부품 및 그 실장 기판
KR20200064551A (ko) 전자 부품
KR102551218B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102449362B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20190041274A (ko) 적층형 전자 부품 및 그 실장 기판
KR20210085668A (ko) 적층형 전자 부품 및 그 실장 기판
KR20190032851A (ko) 적층형 전자 부품 및 그 실장 기판
KR20190032083A (ko) 적층형 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant