KR20210085668A - 적층형 전자 부품 및 그 실장 기판 - Google Patents

적층형 전자 부품 및 그 실장 기판 Download PDF

Info

Publication number
KR20210085668A
KR20210085668A KR1020190178985A KR20190178985A KR20210085668A KR 20210085668 A KR20210085668 A KR 20210085668A KR 1020190178985 A KR1020190178985 A KR 1020190178985A KR 20190178985 A KR20190178985 A KR 20190178985A KR 20210085668 A KR20210085668 A KR 20210085668A
Authority
KR
South Korea
Prior art keywords
capacitor body
electronic component
band
pair
portions
Prior art date
Application number
KR1020190178985A
Other languages
English (en)
Inventor
박흥길
박헌규
박세훈
지구원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190178985A priority Critical patent/KR20210085668A/ko
Publication of KR20210085668A publication Critical patent/KR20210085668A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은, 실장 면인 제1 면과 상기 제1 면과 대향하는 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 유전체층과 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제1 및 제2 내부 전극을 포함하는 커패시터 바디; 상기 커패시터 바디의 제3 및 제4 면에 각각 배치되는 제1 및 제2 접속부와, 상기 커패시터 바디의 제1 면에 서로 이격되게 배치되는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 외부 전극; 상기 커패시터 바디의 제3 면을 향해 개방되는 제1 절개부를 가지며 상기 제1 밴드부에 접합되는 제1 접합부와, 커패시터 바디의 제5 및 제6 면을 연결하는 방향으로 상기 제1 접합부의 양단에 서로 이격되게 배치되는 한 쌍의 제1 지지부를 포함하는 제1 접속 단자; 및 상기 커패시터 바디의 제4 면을 향해 개방되는 제2 절개부를 가지며 상기 제2 밴드부에 접합되는 제2 접합부와, 커패시터 바디의 제5 및 제6 면을 연결하는 방향으로 상기 제2 접합부의 양단에 서로 이격되게 배치되는 한 쌍의 제2 지지부를 포함하는 제2 접속 단자; 를 포함하는 적층형 전자 부품 및 그 실장 기판을 제공한다.

Description

적층형 전자 부품 및 그 실장 기판{ELECTRONIC COMPONENT AND BOARD HAVING THE SAME MOUNTED THEREON}
본 발명은 적층형 전자 부품 및 그 실장 기판에 관한 것이다.
적층형 전자 부품의 하나로서 적층형 커패시터는 유전체 재료로 이루어지고, 이 유전체 재료는 압전성을 가지기 때문에 인가 전압에 동기화되어 변형될 수 있다.
인가 전압의 주기가 가청 주파수 대역에 있을 때, 그 변위는 진동이 되어 솔더를 통해 기판에 전해지고, 기판의 진동이 소리로 들리게 된다. 이러한 소리를 어쿠스틱 노이즈라고 한다.
상기 어쿠스틱 노이즈는 기기의 동작 환경이 조용한 경우 사용자가 이상한 소리로 인지하여 기기의 고장이라고 느낄 수 있다.
또한, 음성 회로를 가지는 기기에서는 음성 출력에 어쿠스틱 노이즈가 중첩되면서 기기의 품질을 저하시킬 수 있다.
또한, 사람의 귀가 인지하는 어쿠스틱 노이즈와 별개로, 적층형 커패시터의 압전 진동이 20kHz 이상의 고주파 영역에서 발생하는 경우, IT 및 산업/전장에서 사용되는 각종 센서류의 오작동을 발생시키는 원인이 될 수 있다.
국제공개특허 WO2011/030504 국내공개특허 제2019-0045748호
본 발명의 목적은 20kHz 미만 가청주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시키면서 일정 수준 이상의 고착 강도를 확보할 수 있는 적층형 전자 부품 및 그 실장 기판을 제공하는 데 있다.
본 발명의 일 측면은, 실장 면인 제1 면과 상기 제1 면과 대향하는 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 유전체층과 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제1 및 제2 내부 전극을 포함하는 커패시터 바디; 상기 커패시터 바디의 제3 및 제4 면에 각각 배치되는 제1 및 제2 접속부와, 상기 커패시터 바디의 제1 면에 서로 이격되게 배치되는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 외부 전극; 상기 커패시터 바디의 제3 면을 향해 개방되는 제1 절개부를 가지며 상기 제1 밴드부에 접합되는 제1 접합부와, 커패시터 바디의 제5 및 제6 면을 연결하는 방향으로 상기 제1 접합부의 양단에 서로 이격되게 배치되는 한 쌍의 제1 지지부를 포함하는 제1 접속 단자; 및 상기 커패시터 바디의 제4 면을 향해 개방되는 제2 절개부를 가지며 상기 제2 밴드부에 접합되는 제2 접합부와, 커패시터 바디의 제5 및 제6 면을 연결하는 방향으로 상기 제2 접합부의 양단에 서로 이격되게 배치되는 한 쌍의 제2 지지부를 포함하는 제2 접속 단자; 를 포함하는 적층형 전자 부품을 제공한다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 밴드부의 하측에 상기 제1 및 제2 절개부에 의해 제1 및 제2 솔더 수용부가 각각 마련될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 접합부의 하측에서 상기 한 쌍의 제1 지지부 사이에 공간부가 마련될 수 있고, 상기 제2 접합부의 하측에서 상기 한 쌍의 제2 지지부 사이에 공간부가 마련될 수 있다.
본 발명의 일 실시 예에서, 커패시터 바디의 제3 및 제4 면을 연결하는 방향으로, 상기 제1 접합부의 안쪽에 한 쌍의 제1 지지부를 연결하도록 형성되는 제1 연결부와, 상기 제2 접합부의 안쪽에 한 쌍의 제2 지지부를 연결하도록 형성되는 제2 연결부를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 접속 단자는 도체로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 접속 단자는 절연체로 이루어지고, 절연체의 표면에 도체층이 각각 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 밴드부와 상기 제1 접속 단자의 상면 사이, 상기 제2 밴드부와 상기 제2 접속 단자의 상면 사이에 도전성 접합층이 각각 배치될 수 있다.
본 발명의 다른 측면은, 일면에 제1 및 제2 전극 패드를 가지는 기판; 및 상기 제1 및 제2 전극 패드 상에 제1 및 제2 접속 단자가 각각 접속되도록 실장되는 적층형 전자 부품; 을 포함하는 적층형 전자 부품의 실장 기판을 제공한다.
본 발명의 일 실시 예에 따르면, 적층형 전자 부품의 20kHz 미만 가청 주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있고, 일정 수준 이상의 고착 강도를 확보할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 적층형 전자 부품을 개략적으로 도시한 사시도이다.
도 2는 도 1에서 제1 및 제2 접속 단자를 분리하여 도시한 분리사시도이다.
도 3(a) 및 도 4(b)는 본 발명의 일 실시 예에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 4는 도 1의 I-I'선 단면도이다.
도 5은 본 발명의 다른 실시 예에 따른 적층형 전자 부품을 개략적으로 도시한 사시도이다.
도 6은 본 발명의 일 실시 예에 따른 적층형 전자 부품이 기판에 실장된 상태를 개략적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.
또한, 본 발명의 실시 예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 적층형 전자 부품을 개략적으로 도시한 사시도이고, 도 2는 도 1에서 제1 및 제2 접속 단자를 분리하여 도시한 분리사시도이고, 도 3(a) 및 도 4(b)는 본 발명의 일 실시 예에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이고, 도 4는 도 1의 I-I'선 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시 예에 따른 적층형 전자 부품(101)은, 커패시터 바디(110)와 커패시터 바디(110)의 실장 면에 서로 이격되게 배치되는 복수의 외부 전극을 포함하는 적층형 커패시터 및 각각의 외부 전극 상에 배치되는 복수의 접속 단자를 포함한다.
이하, 본 발명의 실시 예를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 예에서, Z방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Z방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함한다.
그리고, 커패시터 바디(110)의 Z방향으로 양측에 소정 두께의 커버(112, 113)가 더 형성될 수 있다.
이때, 커패시터 바디(110)의 서로 인접하는 각각의 유전체층(111) 끼리는 경계를 확인할 수 없을 정도로 일체화될 수 있다.
커패시터 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
본 실시 예에서는 설명의 편의를 위해, 커패시터 바디(110)에서 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되고 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의하기로 한다. 본 실시 예에서는 제1 면(1)이 실장 면이 될 수 있다.
또한, 유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있고, 예를 들어 BaTiO3계 세라믹 분말 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
상기 BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3등이 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 세라믹 첨가제는, 예를 들어 전이금속 산화물 또는 전이금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)을 사이에 두고 Z방향을 따라 서로 대향되게 번갈아 배치되며, 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
이렇게 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 제1 및 제2 외부 전극(131, 132)에서 커패시터 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되는 제1 및 제2 접속부(131a, 132a)와 각각 접속되어 전기적으로 연결될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.
이때, 적층형 전자 부품(101)의 정전 용량은 Z방향을 따라 서로 오버랩 되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.
본 실시 예에서, 복수의 외부 전극은 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
제1 및 제2 외부 전극(131, 132)은 커패시터 바디(110)의 실장 면인 제1 면(1)에 X방향으로 서로 이격되게 배치되고, 서로 다른 극성의 전압이 제공되며, 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.
이러한 제1 및 제2 외부 전극(131, 132)의 표면에는 필요시 도금층이 형성될 수 있다.
예컨대, 제1 및 제2 외부 전극(131, 132)은 도전층과, 상기 도전층 상에 형성되는 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성되는 주석(Sn) 도금층을 각각 포함할 수 있다.
제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.
제1 밴드부(131b)는 커패시터 바디(110)의 제1 면(1)의 일부에 배치되고, 제1 접속 단자(141)가 접속되어 전기적으로 연결되는 부분이다.
제1 접속부(131a)는 제1 밴드부(131b)에서 커패시터 바디(110)의 제3 면(3)까지 연장되고, 커패시터 바디(110)의 제3 면(3)을 통해 노출되는 제1 내부 전극(121)과 접속되는 부분이다.
이때, 제1 밴드부(131b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부까지 더 연장되어 형성될 수 있다.
제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b)를 포함할 수 있다.
제2 밴드부(132b)는 커패시터 바디(110)의 제1 면(1)에 제1 밴드부(131b)와 X방향으로 서로 이격되게 배치되고, 제2 접속 단자(142)가 접속되어 전기적으로 연결되는 부분이다.
제2 접속부(132a)는 제2 밴드부(132b)에서 커패시터 바디(110)의 제4 면(4)까지 연장되고, 커패시터 바디(110)의 제4 면(4)을 통해 노출되는 제2 내부 전극(122)과 접속되는 부분이다.
이때, 제2 밴드부(132b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부까지 더 연장되어 형성될 수 있다.
제1 접속 단자(140)는 제1 외부 전극(131)의 제1 밴드부(131b) 상에 배치될 수 있다.
이때, 제1 접속 단wk(140)는 도체로 이루어지거나 다른 예로서 비도전성 재료로서 절연체로 이루어질 수 있다. 상기 절연체는 예컨대 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
그리고, 제1 접속 단자(140)의 표면에 도전성 금속으로 이루어진 도체층이 형성될 수 있다.
상기 도체층은 예를 들어 Sn 또는 Au 등의 도금층으로 이루어질 수 있으며 본 발명이 이에 한정되는 것은 아니다.
제1 접속 단자(140)는 제1 밴드부(131b)에 접합되는 제1 접합부(141)와, Y방향으로 제1 접합부(141)의 양단에 서로 이격되게 배치되는 한 쌍의 제1 지지부(143, 144)를 포함한다.
이때, 제1 밴드부(131b)와 제1 접합부는 고융점 솔더 또는 도전성 페이스트 등의 도전성 접착제를 사용하여 접합될 수 있다.
이에 제1 밴드부(131b)와 제1 접합부 사이에는 제1 도전성 접합층(161)이 배치될 수 있다.
또한, 제1 접합부(141)는 제1 밴드부(131b)가 접속되는 부분으로 평평하게 형성되어 면적이 크게 확장될 수 있다.
이에 제1 밴드부(131b)와 제1 접합부(141)가 접촉하는 물리적인 면적을 최대한 확보하여 제1 접속 단자(140)의 접합 강도를 향상시킬 수 있다.
그리고, 제1 접합부(141)는 제1 절개부(142)를 가질 수 있다.
제1 절개부(142)는 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 방향으로 개방되도록 형성될 수 있다.
이에, 커패시터 바디(110)의 제1 면(1) 측으로 제1 외부 전극(131)의 제1 밴드부(131b)의 하측에 제1 절개부(142)에 의해 솔더 포켓으로서의 제1 솔더 수용부(163)가 마련될 수 있다.
그리고, 제1 접합부(141)의 하측에서 한 쌍의 제1 지지부(143, 144) 사이에 공간부가 마련될 수 있다. 이 공간부는 솔더 포켓으로 작용할 수 있다.
제2 접속 단자(150)는 제2 외부 전극(132)의 제2 밴드부(132b) 상에 배치될 수 있다.
이때, 제2 접속 단지(140)는 도체로 이루어지거나 다른 예로서 비도전성 재료로서 절연체로 이루어질 수 있다. 상기 절연체는 예컨대 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
그리고, 제2 접속 단자(150)의 표면에 도전성 금속으로 이루어진 도체층이 형성될 수 있다.
상기 도체층은 예를 들어 Sn 또는 Au 등의 도금층으로 이루어질 수 있으며 본 발명이 이에 한정되는 것은 아니다.
제2 접속 단자(150)는 제2 밴드부(132b)에 접합되는 제2 접합부(151)와, Y방향으로 제2 접합부(151)의 양단에 서로 이격되게 배치되는 한 쌍의 제2 지지부(153, 154)를 포함한다.
이때, 제2 밴드부(132b)와 제2 접합부(151)는 고융점 솔더 또는 도전성 페이스트 등의 도전성 접착제를 사용하여 접합될 수 있다.
이에 제2 밴드부(132b)와 제2 접합부(151) 사이에는 제2 도전성 접합층(162)이 배치될 수 있다.
또한, 제2 접합부(151)는 제2 밴드부(132b)가 접속되는 부분으로 평평하게 형성되어 면적이 크게 확장될 수 있다.
이에 제2 밴드부(132b)와 제2 접합부(151)가 접촉하는 물리적인 면적을 최대한 확보하여 제2 접속 단자(150)의 접합 강도를 향상시킬 수 있다.
그리고, 제2 접합부(151)는 제2 절개부(152)를 가질 수 있다.
제2 절개부(152)는 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 방향으로 개방되도록 형성될 수 있다.
이에, 커패시터 바디(110)의 제1 면(1) 측으로 제2 외부 전극(132)의 제1 밴드부(132b)의 하측에 제2 절개부(152)에 의해 솔더 포켓으로서의 제2 솔더 수용부(164)가 마련될 수 있다.
그리고, 제2 접합부(151)의 하측에서 한 쌍의 제2 지지부(153, 154) 사이에 공간부가 마련될 수 있다. 이 공간부는 솔더 포켓으로 작용할 수 있다.
본 실시 예에서와 같이, 제1 및 제2 접속 단자(140, 150)의 둘레 면 전체에 도체층이 형성되면, 솔더링시 제1 및 제2 절개부(142, 152)의 내측을 포함한 제1 및 제2 접속 단자(140, 150)의 둘레 면 전체에 솔더링이 이루어져 적층형 커패시터를 기판에 실장할 때 적층형 커패시터와 기판 간의 위치가 틀어지는 정도를 개선할 수 있다.
더불어, 솔더링시 제1 및 제2 접속 단자(140, 150)와 솔더의 접합 면적이 증가되어 적층형 커패시터의 고착 강도를 향상시킬 수 있다.
또한, 제1 및 제2 접속 단자(140, 150)는 실장되는 기판과 커패시터 바디(110)를 소정 거리 이격시키고 제1 및 제2 솔더 수용부(163, 164)에 솔더가 가두어지면서 커패시터 바디(110)의 제2 면(2)으로의 솔더 필렛의 형성을 억제하여 커패시터 바디(110)에서 발생하는 압전 진동이 기판으로 유입되는 것을 감소시킬 수 있다.
이렇게 제1 및 제2 솔더 수용부(631, 164)가 솔더를 가두는 역할을 극대화시키기 위해서는, 필요시 제1 및 제2 접속 단자(140, 150)에서 제1 및 제2 절개부(142, 152)만 도체로 형성할 수도 있다.
한편, 본 실시 예의 제1 및 제2 접속 단자(140, 150)가 예를 들어 Cu 또는 Cu합금 등의 도체로 이루어질 수 있다.
제1 및 제2 접속 단자(140, 150)가 도체로 이루어지면 제1 및 제2 접속 단자(140, 150)의 표면에 별도의 도체층을 형성할 필요가 없어진다.
도 5은 본 발명의 다른 실시 예에 따른 적층형 전자 부품을 개략적으로 도시한 사시도이다.
도 5를 참조하면, 제1 접속 단자(140')는, X방향으로, 제1 접합부(141)의 안쪽에 한 쌍의 제1 지지부(143, 144)를 연결하도록 형성되는 제1 연결부(145)를 더 포함할 수 있다.
제2 접속 단자(150')는 X방향으로 제2 접합부(151)의 안쪽에 한 쌍의 제2 지지부(153, 154)를 연결하도록 형성되는 제2 연결부(155)를 더 포함할 수 있다.
제1 및 제2 연결부(145, 155)는 기판 실장시 안착 면적을 넓혀줌으로써 실장시의 적층형 커패시터의 기울어짐을 방지하여 실장성을 개선시킬 수 있다.
도 6을 참조하면, 본 실시 예에 따른 적층형 전자 부품의 실장 기판은 일면에 제1 및 제2 전극 패드(221, 222)를 가지는 기판(210)과 기판(210)의 상면에서 제1 및 제2 접속 단자(140, 150)가 제1 및 제2 전극 패드(221, 222) 상에 각각 접속되도록 실장되는 적층형 전자 부품을 포함한다.
본 실시 예에서, 적층형 전자 부품은 솔더(231, 232)에 의해 기판(210)에 실장되는 것으로 도시하여 설명하고 있지만, 필요시 솔더 대신에 도전성 페이스트를 사용할 수 있다.
적층형 커패시터가 기판에 실장된 상태에서 적층형 커패시터에 형성된 제1 및 제2 외부 전극에 극성이 다른 전압이 인가되면, 유전체층의 역압전성 효과(Inverse piezoelectric effect)에 의해 커패시터 바디는 Z방향으로 팽창과 수축을 하게 되고, 제1 및 제2 외부 전극의 양 단부는 포아송 효과(Poisson effect)에 의해 커패시터 바디의 Z방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.
이러한 수축과 팽창은 진동을 발생시키게 된다. 또한, 상기 진동은 제 1 및 제2 외부 전극으로부터 기판에 전달되고, 이에 기판으로부터 음향이 방사되어 어쿠스틱 노이즈가 되는 것이다.
접속 단자 없이 적층형 커패시터를 기판에 직접 실장하면 제1 및 제2 외부 전극과 기판의 일면에 형성된 제1 및 제2 전극 패드 사이에 형성된 솔더가 커패시터 바디의 제2 면을 향해 일정 높이 형성됨으로써 적층형 커패시터로부터 발생된 진동이 기판으로 많이 전달될 수 있다.
본 실시 예에 따르면, 적층형 전자 부품(101)의 제1 및 제2 외부 전극(131, 132)을 통해 기판으로 전달되는 압전 진동이 소프트(soft)한 재질인 절연체로 이루어진 제1 및 제2 접속 단자(141, 142)의 탄성을 통해 흡수됨으로써, 어쿠스틱 노이즈를 저감시킬 수 있다.
이때, 제1 및 제2 접속 단자(140, 150)의 제1 및 제2 절개부(142, 152)에 의해 각각 마련되는 제1 및 제2 솔더 수용부(163, 164)는 솔더(231, 232)를 가두어둘 수 있는 솔더 포켓으로서의 역할을 하게 된다.
이에, 제1 및 제2 솔더 수용부(163, 164)에 솔더(231, 232)가 효과적으로 가두어지게 되고, 이에 커패시터 바디(110)의 제2 면(2)을 향한 솔더 필렛(Solder Fillet)의 높이를 감소시킬 수 있다.
따라서, 적층형 전자 부품(101)의 압전 진동 전달 경로를 차단하고 솔더 필렛과 커패시터 바디(110)에서의 최대 변위 지점을 이격시켜, 접속 단자 없이 적층형 커패시터를 직접 기판에 실장한 경우에 비해 어쿠스틱 노이즈 저감 효과를 크게 향상시킬 수 있다.
또한, 위와 같은 본 실시 형태의 적층형 전자 부품의 구조에 따르면, 상기 어쿠스틱 노이즈 감소 구조에 의해, 적층형 전자 부품의 20kHz 이내의 가청 주파수에서 적층형 전자 부품의 압전 진동이 기판으로 전달되는 진동량도 효과적으로 억제할 수 있다.
따라서, 적층형 전자 부품의 고주파 진동을 저감하여 IT 또는 산업/전장 분야에서 전자 부품의 20kHz 이상의 고주파 진동에 의해 문제가 될 수 있는 센서류의 오작동을 방지하고, 센서류의 장시간 진동에 의한 내부피로 축적을 억제할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
101: 적층형 전자 부품
110: 커패시터 바디
111: 유전체층
112, 113: 커버
121, 122: 제1 및 제2 내부 전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 접속부
131b, 132b: 제1 및 제2 밴드부
140, 150: 제1 및 제2 접속 단자
141, 151: 제1 및 제2 접합부
142, 152: 제1 및 제2 절개부
143, 144: 제1 지지부
145, 155: 제1 및 제2 연결부
153, 154: 제2 지지부
161, 162: 제1 및 제2 도전성 접합층
163, 164: 제1 및 제2 솔더 수용부
210: 기판
221, 222: 제1 및 제2 전극 패드
231, 232: 솔더

Claims (8)

  1. 실장 면인 제1 면과 상기 제1 면과 대향하는 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 유전체층과 일단이 상기 제3 및 제4 면을 통해 각각 노출되는 제1 및 제2 내부 전극을 포함하는 커패시터 바디;
    상기 커패시터 바디의 제3 및 제4 면에 각각 배치되는 제1 및 제2 접속부와, 상기 커패시터 바디의 제1 면에 서로 이격되게 배치되는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 외부 전극;
    상기 커패시터 바디의 제3 면을 향해 개방되는 제1 절개부를 가지며 상기 제1 밴드부에 접합되는 제1 접합부와, 커패시터 바디의 제5 및 제6 면을 연결하는 방향으로 상기 제1 접합부의 양단에 서로 이격되게 배치되는 한 쌍의 제1 지지부를 포함하는 제1 접속 단자; 및
    상기 커패시터 바디의 제4 면을 향해 개방되는 제2 절개부를 가지며 상기 제2 밴드부에 접합되는 제2 접합부와, 커패시터 바디의 제5 및 제6 면을 연결하는 방향으로 상기 제2 접합부의 양단에 서로 이격되게 배치되는 한 쌍의 제2 지지부를 포함하는 제2 접속 단자; 를 포함하는 적층형 전자 부품.
  2. 제1항에 있어서,
    상기 제1 및 제2 밴드부의 하측에 상기 제1 및 제2 절개부에 의해 제1 및 제2 솔더 수용부가 각각 마련되는 적층형 전자 부품.
  3. 제1항에 있어서,
    상기 제1 접합부의 하측에서 상기 한 쌍의 제1 지지부 사이에 공간부가 마련되고,
    상기 제2 접합부의 하측에서 상기 한 쌍의 제2 지지부 사이에 공간부가 마련되는 적층형 전자 부품.
  4. 제1항에 있어서,
    커패시터 바디의 제3 및 제4 면을 연결하는 방향으로, 상기 제1 접합부의 안쪽에 한 쌍의 제1 지지부를 연결하도록 형성되는 제1 연결부와, 상기 제2 접합부의 안쪽에 한 쌍의 제2 지지부를 연결하도록 형성되는 제2 연결부를 더 포함하는 적층형 전자 부품.
  5. 제1항에 있어서,
    상기 제1 및 제2 접속 단자가 도체로 이루어지는 적층형 전자 부품.
  6. 제1항에 있어서,
    상기 제1 및 제2 접속 단자가 절연체로 이루어지고, 절연체의 표면에 도체층이 각각 형성되는 적층형 전자 부품.
  7. 제1항에 있어서,
    상기 제1 밴드부와 상기 제1 접속 단자의 상면 사이, 상기 제2 밴드부와 상기 제2 접속 단자의 상면 사이에 도전성 접합층이 각각 배치되는 적층형 전자 부품.
  8. 일면에 제1 및 제2 전극 패드를 가지는 기판; 및
    상기 제1 및 제2 전극 패드 상에 제1 및 제2 접속 단자가 각각 접속되도록 실장되는 제1항 내지 제7항 중 어느 한 항의 적층형 전자 부품; 을 포함하는 적층형 전자 부품의 실장 기판.
KR1020190178985A 2019-12-31 2019-12-31 적층형 전자 부품 및 그 실장 기판 KR20210085668A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190178985A KR20210085668A (ko) 2019-12-31 2019-12-31 적층형 전자 부품 및 그 실장 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190178985A KR20210085668A (ko) 2019-12-31 2019-12-31 적층형 전자 부품 및 그 실장 기판

Publications (1)

Publication Number Publication Date
KR20210085668A true KR20210085668A (ko) 2021-07-08

Family

ID=76893827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190178985A KR20210085668A (ko) 2019-12-31 2019-12-31 적층형 전자 부품 및 그 실장 기판

Country Status (1)

Country Link
KR (1) KR20210085668A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030504A1 (ja) 2009-09-11 2011-03-17 パナソニック株式会社 電子部品実装体及びその製造方法並びにインタポーザ
KR20190045748A (ko) 2017-10-24 2019-05-03 삼성전기주식회사 적층형 전자 부품

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030504A1 (ja) 2009-09-11 2011-03-17 パナソニック株式会社 電子部品実装体及びその製造方法並びにインタポーザ
KR20190045748A (ko) 2017-10-24 2019-05-03 삼성전기주식회사 적층형 전자 부품

Similar Documents

Publication Publication Date Title
KR102426211B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102463337B1 (ko) 적층형 전자 부품 및 그 실장 기판
US10658118B2 (en) Electronic component and board having the same
KR102089703B1 (ko) 적층형 전자 부품
KR102561930B1 (ko) 전자 부품
KR102471341B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102597151B1 (ko) 전자 부품
CN109427477B (zh) 多层电子组件和具有该多层电子组件的板
KR20210085669A (ko) 적층형 전자 부품 및 그 실장 기판
JP6927532B2 (ja) 積層型電子部品及びその実装基板
US11665825B2 (en) Electronic component and board having the same mounted thereon
KR102380840B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20190121179A (ko) 전자 부품
CN112242251B (zh) 多层电子组件及其上安装有该多层电子组件的板
KR102609148B1 (ko) 전자 부품 및 그 실장 기판
KR20210026117A (ko) 적층형 전자 부품 및 그 실장 기판
KR20210085668A (ko) 적층형 전자 부품 및 그 실장 기판
KR102449362B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102551218B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20190041274A (ko) 적층형 전자 부품 및 그 실장 기판
KR20190032851A (ko) 적층형 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal