JP6392784B2 - 積層型電子部品およびその実装構造体 - Google Patents

積層型電子部品およびその実装構造体 Download PDF

Info

Publication number
JP6392784B2
JP6392784B2 JP2015554973A JP2015554973A JP6392784B2 JP 6392784 B2 JP6392784 B2 JP 6392784B2 JP 2015554973 A JP2015554973 A JP 2015554973A JP 2015554973 A JP2015554973 A JP 2015554973A JP 6392784 B2 JP6392784 B2 JP 6392784B2
Authority
JP
Japan
Prior art keywords
main body
bonding member
pair
electronic component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015554973A
Other languages
English (en)
Other versions
JPWO2015098990A1 (ja
Inventor
西村 道明
道明 西村
泰尚 重永
泰尚 重永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2015098990A1 publication Critical patent/JPWO2015098990A1/ja
Application granted granted Critical
Publication of JP6392784B2 publication Critical patent/JP6392784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09418Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、積層型電子部品およびその実装構造体に関する。
誘電体層と内部電極層とが積層されてなる積層型の電子部品では、電子部品に直流電圧と交流電圧が同時に印加されると、電圧による電歪効果から誘電体層に歪みが発生し、電子部品自体が振動する。この電子部品の振動により、電子部品が半田等により実装されている基板が振動し、基板が可聴域の共振周波数で共振した際に「音鳴り」と呼ばれる振動音が発生する。
このような「音鳴り」を低減するため、電子部品自体の歪みを抑制し振動を低減する方法(たとえば電歪効果の小さい低誘電率材料を用いる、内部電極パターンにより電歪効果を抑えるなど)や、電子部品の振動を吸収し基板への伝達を抑制する方法(たとえば金属端子、リードにより振動を吸収する、半田フィレットの高さを規定するなど)が提案されている。たとえば、特許文献1では、コンデンサの振動の伝搬媒体である導電性材料が、コンデンサの最も振動する部分から離れた実装構造とすることにより、振動が回路基板に伝搬されにくくなることが開示されている。
特開2013−065820号公報
しかしながら、電子部品自体の歪みを抑制する場合は、材料の誘電率が低い、容量発現領域が小さいなどの理由から、たとえばコンデンサなどの場合は容量が確保できないという課題があった。また、金属端子やリードにより振動を吸収する場合や、特許文献1に記載されたような実装構造では、製造工程や実装工程が複雑化する割に充分な振動の減衰効果が得られないという課題があった。
本発明は上記の課題に鑑みなされたもので、基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造体を提供することを目的とする。
本発明の積層型電子部品は、誘電体層と内部電極層とが交互に積層された積層体と、該積層体の外表面に設けられ、前記内部電極層と電気的に接続された外部電極と、により構成される本体と、接合部材と、を備え、前記本体は直方体形状であり、前記誘電体層および前記内部電極層の積層方向に対向して位置する一対の第1の面および第2の面を有しており、前記接合部材は、前記第1の面を構成する4つの辺のうち少なくとも1つの辺の中央、および前記4つの辺のうち対向するいずれか一対の前記辺の中央を結ぶ線上のうち少なくともいずれかであって、かつ前記本体の頂点を含まない領域に位置し、前記第1の面を構成する辺が、第1の辺、該第1の辺に隣接するとともに互いに対向する一対の第2の辺、および前記第1の辺と対向する第3の辺を含み、前記接合部材は、前記第1の辺、および前記第1の面における前記第1の辺に隣接する領域のうち、少なくともいずれかに位置する第1の接合部材と、前記一対の第2の辺、および前記第1の面における前記第2の辺に隣接する領域のうち、少なくともいずれかに位置する一対の第2の接合部材と、を有し、該一対の第2の接合部材は対向する部位に位置しており、前記第1の面の中心、前記第3の辺、および前記第1の面における前記第3の辺に隣接する領域には前記接合部材を備えていないことを特徴とする。
また、本発明の積層型電子部品は、誘電体層と内部電極層とが交互に積層された積層体と、該積層体の外表面に設けられ、前記内部電極層と電気的に接続された外部電極と、により構成される本体と、接合部材と、を備え、前記本体は直方体形状であり、前記誘電体層および前記内部電極層の積層方向に対向して位置する一対の第1の面および第2の面を有しており、前記接合部材は、前記第1の面を構成する4つの辺のうち少なくとも1つの辺の中央、および前記4つの辺のうち対向するいずれか一対の前記辺の中央を結ぶ線上のうち少なくともいずれかであって、かつ前記本体の頂点を含まない領域に位置し、前記第1の面において互いに対向する2対の前記辺のうちいずれか一対を第1の辺とし、該第1の辺に隣接する他の一対の前記辺のうち、いずれか一方を第2の辺、他方を第3の辺としたとき、前記接合部材は、一対の前記第1の辺の中央を結ぶ線上であって、前記第1の面の中心を含む領域に、前記一対の第1の辺の中央を結ぶ線に沿った細長い第1の接合部材と、前記第2の辺、および前記第1の面における前記第2の辺に隣接する領域のうち少なくともいずれかに位置する第2の接合部材と、を有し、前記第3の辺および前記第1の面における前記第3の辺に隣接する領域には前記接合部材を備えていないことを特徴とする。
さらにまた、本発明の積層型電子部品の実装構造体は、基板の実装面に上記の積層型電子部品の前記接合部材を接合してなり、前記本体の前記第1の面が、前記実装面に対向していることを特徴とする。
本発明によれば、基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造体を提供することができる。
第1の実施形態における積層型電子部品を示すもので、(a)は分解斜視図、(b)は斜視図、(c)は第1の面側からみた平面図である。 第1の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、図1(c)のA1−A1線断面図である。 第1の実施形態における積層型電子部品を第1の面側からみた、各部の寸法を示す平面図である。 第1の実施形態の変形例における積層型電子部品を示すもので、(a)は斜視図、(b)は第1の主面側からみた平面図、(c)は第1の面側からみた各部の寸法を示す平面図である。 第1の実施形態の変形例における積層型電子部品を基板実装した実装構造体を示す、図4(b)のA2−A2線断面図である。 第2の実施形態における積層型電子部品を示すもので、(a)は斜視図、(b)は第1の面側からみた平面図、(c)は第1の面側からみた各部の寸法を示す平面図である。 第2の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、(a)は図6(b)のA3−A3線断面図、(b)は図6(b)のB3−B3線断面図である。 第2の実施形態の変形例における積層型電子部品を示すもので、(a)は斜視図、(b)は第1の面側からみた平面図、(c)は第1の面側からみた各部の寸法を示す平面図である。 第2の実施形態の変形例における積層型電子部品を基板実装した実装構造体を示すもので、(a)は図8(b)のA4−A4線断面図、(b)は図8(b)のB4−B4線断面図である。 第3の実施形態における積層型電子部品を示すもので、(a)は斜視図、(b)は第1の側面側からみた平面図、(c)は第1の側面側からみた各部の寸法を示す平面図である。 第3の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、(a)は図10(b)のA5−A5線断面図、(b)は図10(b)のB5−B5線断面図である。 第4の実施形態における積層型電子部品を示すもので、(a)は斜視図、(b)は第1の面側からみた平面図、(c)は第1の面側からみた各部の寸法を示す平面図である。 第4の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、(a)は図12(b)のA6−C6−D6−A6’線断面図、(b)は図12(b)のB6−B6線断面図である。 第4の実施形態の変形例における積層型電子部品を示すもので、(a)は斜視図、(b)は第1の面側からみた平面図、(c)は第1の面側からみた各部の寸法を示す平面図である。 第4の実施形態の変形例における積層型電子部品を基板実装した実装構造体を示すもので、(a)は図14(b)のA7−C7−D7−A7’線断面図、(b)は図14(b)のB7−B7線断面図である。 第5の実施形態における積層型電子部品を示すもので、(a)は分解斜視図、(b)は斜視図、(c)は第1の面側からみた平面図である。 第5の実施形態における積層型電子部品を第1の面側からみた、各部の寸法を示す平面図である。 第5の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、(a)は図16(c)のA8−A8線断面図、(b)は図16(c)のB8−B8線断面図である。 第6の実施形態における積層型電子部品を示すもので、(a)は分解斜視図、(b)は斜視図、(c)は第1の面側からみた平面図である。 第6の実施形態における積層型電子部品を第1の面側からみた、各部の寸法を示す平面図である。 第6の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、(a)は図19(c)のA9−A9線断面図、(b)は図19(c)のB9−B9線断面図である。 従来の積層型電子部品を示すもので、(a)は斜視図、(b)は座標軸のz軸方向からみた平面図、(c)は積層型電子部品を基板実装した実装構造体を示す、(b)のA10−A10線断面図である。 音圧レベルの測定装置の概略図である。 従来の積層セラミックコンデンサの音鳴りの音圧レベルを示すグラフであって、(a)は実測した音圧レベルを示すグラフ、(b)はシミュレーションにより得られた音圧レベル示すグラフである。 従来の積層セラミックコンデンサ単体に4VのDCバイアスを印加した場合のインピーダンス測定結果を示すグラフである。 従来の積層セラミックコンデンサのインピーダンス解析に使用した有限要素法のモデルの模式図である。 従来の積層セラミックコンデンサ単体の、10kHzにおける振動モードの計算結果を示す斜視図であって、(a)は対称面側からみた図、(b)は表面側からみた図である。 従来の積層セラミックコンデンサにおける振動モードの節状部を模式的に示す斜視図である。
積層型電子部品およびその実装構造体について、図面を参照しつつ詳細に説明する。なお、各図面においては、同じ部材、部分に関しては共通の符号を用い、重複する説明は省略する。また、各図には、説明を容易にするためにxyzの座標軸を付した。
(第1の実施形態)
第1の実施形態である積層型電子部品は、図1(a)〜(c)に示すように積層体2と、その両端部の外表面に設けられた外部電極3とを備える本体1に、さらに第1の接合部材4および第2の接合部材5を備えている。積層体2は、図2に示すように、誘電体層6と内部電極層7とが交互に積層されたものである。内部電極層7は、積層体2の両端部のいずれか一方において外部電極3と電気的に接続している。内部電極層7は、1層毎に異なる外部電極3に電気的に接続しており、外部電極3に電圧が印加されることにより、異なる外部電極3に接続した一対の内部電極層7に挟まれた誘電体層6において静電容量が発生する。以下、特に明記しない限り誘電体層6および内部電極層7の積層方向(以下、単に積層方向という場合もある)は、座標軸のz軸方向と一致するものとする。
本体1は、従来の積層型電子部品と同様に直方体状をなしており、積層方向に対向して位置する一対の第1の面8及び第2の面9と、4つの側面とを有している。なお、本体1を第1の面8側からみたとき、矩形状の積層体2の面とその両端部に設けられた外部電極3の面とがあり、外部電極3はy軸方向において積層体2より外側に突出しているが、その突出量は積層体2のy軸方向の幅に対して充分に小さい。また、z軸方向についても同様である。そのため、このような形状を有する本体1は直方体状をしたものとみなすものとする。
第1の接合部材4および第2の接合部材5は、本体1の第1の面8側に設けられている。図1(c)は、本実施形態の積層型電子部品を第1の面8側からみた平面図である。
図2は、基板21に実装した本実施形態の積層型電子部品を示すもので、図1(c)のA1−A1線断面図である。積層体2は、図2に示すように、誘電体層6と内部電極層7とが交互に積層されている。なお、図2に示した誘電体層6および内部電極層7の構造は模式的なものであり、実際には数層〜数百層の誘電体層6と内部電極層7とが積層されたものが多く用いられる。これは、後述する他の例についても同様である。
ここで、図1(c)に示すように、第1の接合部材4は、第1の面8を構成する第1の辺11とそれに隣接する2つの面にかけて設けられ、第1の辺11の中央11cを含み、本体1の頂点Vを含まない部位に位置している。第2の接合部材5は、第1の面8を構成する第2の辺12とそれに隣接する2つの面にかけて設けられ、第2の辺12の中央12cを含み、本体1の頂点Vを含まない部位に位置している。そして、本体1の第1の面8を構成する他の辺である第3の辺13には、接合部材を備えていない。なお、第1の辺11の中央11cとは、第1の辺11の長さを2等分する2等分点であり、第2の辺12の中央12cとは、第2の辺12の長さを2等分する2等分点である。
本実施形態においては、第1の辺11および第2の辺12は互いに対向している。図3に示すように、第1の辺11の長さをE1、第2の辺12の長さをE2、第3の辺13の長さをE3としたとき、E1<E3かつE2<E3である。なお、E1、E2、E3はいずれも外部電極3を含む本体1の長さである。
また、図3に示すように、L1は、第1の辺11の長さ方向における第1の接合部材4の長さであり、L2は、第2の辺12の長さ方向における第2の接合部材5の長さである。P1は、第1の面8において、第1の辺11から第1の面8の中央側に延設された第1の接合部材4の第1の辺11に垂直な方向の長さである。P2は、第1の面8において、第2の辺12から第1の面8の中央側に延設された第2の接合部材5の第2の辺12に垂直な方向の長さである。
また、図2に示すように、H0は積層方向における本体1の高さ、H1は、第1の面8に隣接する本体1の側面上における、第1の接合部材4の積層方向の長さである。H2は、第1の面8に隣接する本体1の側面上における、第2の接合部材5の積層方向の長さである。Cは、基板21の実装面と、本体1との間隔である。
本実施形態においては、図1〜3に示すように、第1の接合部材4および第2の接合部材5は、それぞれ異なる外部電極3の表面に形成されており、電気伝導性を有する。第1の接合部材4および第2の接合部材5の材料としては、たとえば共晶半田、鉛フリー半田(Sn−Ag−Cu)などのろう材、導電性接着剤などを用いることができる。
(変形例)
第1の実施形態の変形例として、第1の接合部材4および第2の接合部材5をそれぞれ、第1の辺11および第2の辺12から離間して、第1の面8上にのみ配置したものを図4に示す(変形例1)。図4(b)は、変形例1の積層型電子部品を第1の面8側からみた平面図である。
図5は、基板21に実装した変形例1の積層型電子部品を示すもので、図4(b)のA2−A2線断面図である。
ここで、図4(b)に示すように、第1の接合部材4は、第1の面8上であって、第1の辺11に隣接する領域に設けられている。第2の接合部材5は、第1の面8上であって、第2の辺12に隣接する領域に設けられている。そして、第1の面8を構成する他の辺である第3の辺13に隣接する領域には、接合部材を備えていない。第1の面8上における第1の辺11、第2の辺12および第3の辺13にそれぞれ隣接する領域の範囲については、後述する。
なお、図4、5では、第1の接合部材4および第2の接合部材5は、それぞれ第1の辺11および第2の辺12から離間しているものとしたが、それぞれ第1の辺11および第2の辺12に接していてもよい。
第1の接合部材4および第2の接合部材5を、本体1に形成するには、たとえば半田ペーストを本体1の所定の部分に印刷し、半田の溶融温度で熱処理した後冷却すればよい。また、半田ボールを本体1の所定の部分にフラックスや低融点半田などを用いて接着してもよい。本明細書では、第1の接合部材4および第2の接合部材5として本体1に接着する固形の半田を、その形状に関わらず便宜的に固形半田という。また、接合部材の形成に導電性ペーストを用いる場合は、スクリーン印刷などにより本体1に印刷し、乾燥や熱処理することで、第1の接合部材4および第2の接合部材5を形成することができる。
本実施形態の積層型電子部品の実装構造体においては、図2、図5に示すように、本体1と、基板21上のランドパターン22とが、第1の接合部材4および第2の接合部材5を介して接合されている。本実施形態においては、本体1の第1の面8と基板21の実装面とが対向している。本実施形態における第1の接合部材4および第2の接合部材5は、本体1を基板21に接合する役割とともに、本体1の外部電極3と基板21の回路(図示せず)とを電気的に接続する役割も担っている。
積層型電子部品を基板21に実装する際には、第1の接合部材4および第2の接合部材5により基板21のランドパターン22に直接接合すればよい。基板21のランドパターン22上に半田等の導電性材料を塗布し、それを介して積層型電子部品を基板21に実装してもよい。この場合、第1の接合部材4および第2の接合部材5と、ランドパターン22との間には、ランドパターン22上に塗布した半田等の導電層23が形成される。導電層23は、第1の接合部材4および第2の接合部材5に接する、または第1の接合部材4、第2の接合部材5を覆うように形成されている。導電層23と本体1とは、第1の接合部材4および第2の接合部材5を介して接合し、導電層23と本体1とが直接接していないことが好ましい。導電層23と本体1とは、第1の接合部材4および第2の接合部材5を介して接合することで、本体1を、基板21のランドパターン22に、第1の接合部材4および第2の接合部材5が配置された部位において接合することができる。このように基板21に導電性材料を塗布して積層型電子部品を実装する場合、使用する導電性材料は、第1の接合部材4および第2の接合部材5と同種の材料であることが好ましいが、第1の接合部材4および第2の接合部材5との濡れ性のよいものであれば特に制限はない。
一方、従来の積層型電子部品は、図22(a)に示すように直方体状の積層体102と、その両端部の外表面に設けられた外部電極103と、を備えている。図22(b)は、図22(a)のz軸方向からみた平面図である。図22(c)は、基板21に実装した従来の積層型電子部品を示すもので、図22(b)のA10−A10線断面図である。
積層体102は、図22(c)に示すように、誘電体層106と内部電極層107とが交互に積層されたものである。内部電極層107は、積層体102の両端部のいずれか一方において外部電極103と電気的に接続している。
例えば積層型電子部品の一つである積層セラミックコンデンサは、誘電体層106としてチタン酸バリウムなどの強誘電性を有する材料を用い、内部電極層107としてNiなどの金属材料を用いている。外部電極103は、通常、下地電極としてCuペーストを焼き付け、その表面にNiおよびSnめっきを施したものを用いている。
従来の積層型電子部品においては、図22(c)に示すように、外部電極103と、基板21上のランドパターン22とが、半田114を介して電気的に接続された状態で固定される。半田114は、外部電極103とランドパターン22の間の隙間を埋めるとともに、積層体102の端部である、側面および上下面の一部を被覆する外部電極103とをさらに被覆している。すなわち、積層型電子部品の頂点Vにも半田114が設けられている。
このような状態で実装された積層セラミックコンデンサに、直流電圧(DCバイアス)とともに交流電圧が印加されると、直流電圧による電歪効果のため誘電体層に圧電的な性質が生じ、交流電圧により圧電振動が発生する。さらに、積層セラミックコンデンサの圧電振動が半田114を介して基板21に伝わって基板21が振動し、基板21が可聴域の共振周波数で共振した際に「音鳴り」と呼ばれる振動音が発生する。
一例として、従来の積層型電子部品である積層セラミックコンデンサを基板21に実装したときの音鳴りを測定した。測定には、積層セラミックコンデンサとして1005型の積層セラミックコンデンサ(容量10μF、定格電圧4V、以下、評価部品ともいう)、基板21として100×40mm、厚さ0.8mmのFR4(Flame Retardant Type 4)材からなるガラスエポキシ基板を用いた。積層セラミックコンデンサは、Sn−Ag−Cu(SAC)系の半田を用いて基板21の中央に実装した。評価部品を基板21に実装した後、実装状態をマイクロスコープにて観察し、半田114のフィレット高さが460μmであり、基板21と評価部品との間隔Cが45μmであることを確認した。
音鳴りの測定は、図23に示すような音圧レベルの測定装置を用いて行った。評価部品を基板21に実装した実装基板31(以下、単に実装基板ともいう)を、無響箱32(内寸600×700mm、高さ600mm)内に設置し、基板21の中央から基板21に垂直な方向に3mm離間した位置に集音マイク33を設置した。集音マイク33により音鳴りを集音し、アンプ34およびFETアナライザ35(小野測器製 DS2100)で、集音された音の音圧レベルを測定した。積層セラミックコンデンサに対して4Vの直流電圧(DCバイアス)および20Hz〜20kHz、1Vp−pの交流電圧を印加した際の音鳴り測定結果を図24(a)に示す。
なお、図24(a)においては、音圧レベルをA特性音圧レベル(dBA)で示している。A特性音圧レベルの0dBAは、人間が音として聞こえる最低の音圧レベルに相当する。A特性音圧レベルは人間の聴覚に近くなるように周波数毎に重み付けされた音圧レベルであり、サウンドレベルメータ(騒音計)の規格(JISC1509−1:2005)に記載されている。
次に、従来の積層セラミックコンデンサの圧電振動についてシミュレーションを行った。まず、評価部品に、4Vの直流電圧(DCバイアス)を印加した状態でインピーダンスを測定した。測定結果を図25に示す。
また、評価部品に基くモデル(誘電体材料:チタン酸バリウム系材料、内部電極:Ni、外部電極:Cu、積層体寸法:1100×620×620μm、外部電極厚み:20μm)を用いてインピーダンスのシミュレーションを行った。2GHz以上の周波数領域に存在する圧電共振ピークについて、測定した実測値に合致するように、評価部品の材料パラメータのフィッティングを行った。図26はインピーダンスのシミュレーションに使用した有限要素法のモデルを模式的に示したものである。これは、対称性を考慮した1/8モデルであり、図26の前面に現れている2つの断面および下側の断面は対称面である。
フィッティングにより得られた誘電体層106のパラメータ(弾性スティフネスcijおよび圧電定数eij)を表1に示す。表1より、評価部品の誘電体層106の材料特性には異方性(c11>c33、c22>c33)があることがわかる。これは、内部電極層107による圧縮応力に起因するものと考えられる。
Figure 0006392784
得られた誘電体層106のパラメータと、測定に用いた実装基板31(フィレット高さ:460μm、基板と評価部品との間隔:45μm)に基いて、実装構造体のモデルを作成し、シミュレーションを行った。図24(b)は、シミュレーションによって得られた実装基板31の振動振幅を、A特性音圧レベルに換算した結果を示すグラフである。音鳴りの周波数特性は、評価部品の振動特性と実装基板31の共振モードに依存することから、図24(b)に示すシミュレーションの結果は、特に音圧の高い10kHz以下の低周波数領域において、音圧レベル、周波数特性のいずれも図24(a)に示す実測値とよく一致していた。したがって、このパラメータを用いてシミュレーションを行うことで、実装構造を変化させたときの音鳴りに対する、実装構造の影響が確認できる。
また、得られたパラメータを用いて、評価部品の可聴周波数領域(20Hz〜20kHz)における振動モードを、上述の1/8モデルを用いて計算した。10kHzにおける計算結果を図26に示す。なお、図27(a)は、1/8モデルの内部側(対称面側)からみたものであり、図27(b)は、図27(a)の反対側、すなわち1/8モデルの外部側(表面側)からみたものである。ここで、破線は交流電圧を印加していない状態の評価部品の形状を示し、実線は交流電圧により最大に変位した状態の評価部品の形状を示している。この結果から、評価部品全体を模式的に表した図28に示すように、評価部品の積層方向に対向して位置する一対の面において、当該面を構成する各辺の中央に、振動振幅が小さい、すなわち振動の節ともいえる領域(以下、節状部という)24が存在することがわかる。本実施形態の本体1は、評価部品と同等であるため、このような節状部24は、評価部品と同様に本実施形態の本体1にも存在する。したがって、節状部24において、本体1を基板21に固定することで、基板21への本体1の圧電振動の伝播が抑制され、音鳴りを低減できると考えられる。
本実施形態においては、本体1に存在するこのような節状部24に、第1の接合部材4および第2の接合部材5を設けたことから、本体1を節状部24において基板21に固定することが可能となる。また、第1の接合部材4および第2の接合部材5が第1の面8上にのみ設けられている変形例1の場合、積層型電子部品を基板21に接合したときに、基板21上における接合材料(第1の接合部材4、第2の接合部材5および接合に用いた半田等)のはみ出しが低減され、積層型電子部品の実装密度向上が可能となる。
第1の実施形態および変形例1の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。第1の接合部材4および第2の接合部材5は、L1、L2をいずれも310μm、P1、P2をいずれも142μmとした。第1の実施形態におけるH1、H2はいずれも78μmとした。また、実装構造体におけるCは140μmとした。本体1に関わる他の条件は、前述の評価部品における音鳴りのシミュレーションと同様とした。
得られた結果を5Hz〜20kHzの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、前述の評価部品の場合、すなわち従来の実装構造に対して第1の実施形態では13dBA低減され、変形例1では15dBA低減された結果となった。
なお、本実施形態の上述したシミュレーションでは、L1およびL2(310μm)を、それぞれE1およびE2(620μm)に対する比(L1/E1、L2/E2)にして0.5としたが、これを0.8としても音圧レベルは従来よりも10dBA程度低減することができる。また、L1/E1およびL2/E2は、実装性という点から0.4以上であることが好ましい。
さらに、評価部品の振動モード解析の結果によれば、評価部品を構成する各面の中央近傍および側面同士が接する辺の中央近傍では振動振幅が大きい。したがって、本体1の各面の中央近傍および側面同士が接する辺の中央近傍には第1の接合部材4および第2の接合部材5を設けないことが好ましい。具体的には、H0に対するH1の比(H1/H0)、およびH0に対するH2の比(H2/H0)は、いずれも0.4以下であることが好ましい。また、P1、P2は、いずれもE3に対する比率(P1/E3、P2/E3)にして0.25以下であることが好ましい。
本実施形態において、前述した第1の面8上における第1の辺11、第2の辺12および第3の辺13にそれぞれ隣接する領域の範囲について説明する。第1の辺に隣接する領域とは、第1の辺11からの距離がE3の0.25倍以下の領域とする。同様に、第2の辺12に隣接する領域とは、第2の辺12からの距離がE3の0.25倍以下の領域とする。第3の辺13に隣接する領域とは、第3の辺13からの距離がE1またはE2の0.1倍未満の領域とする。そして、第1の接合部材4および第2の接合部材5は、それぞれこのような第1の辺11に隣接する領域および第2の辺12に隣接する領域内であって、第3の辺13に隣接する領域を含まない部位に設けられている。したがって、本実施形態においては、第1の接合部材4および第2の接合部材5は、本体1の第1の面8の中央には存在しない。
なお、本実施形態の実装構造体においては、本体1は基板21の実装面に直接接触していない。特に、本体1と基板21の実装面との間隔であるCのH0に対する比(C/H0)は、0.1以上であることが好ましい。
また、本実施形態の実装構造体として、本体1に第1の接合部材4および第2の接合部材5を備えた積層型電子部品を基板21に実装したものとして説明したが、本体1に第1の接合部材4および第2の接合部材5や他の接合部材を備えていない場合であっても、基板21に実装された本体1が、上述の第1の接合部材4および第2の接合部材5が設けられるべき部位において基板21に接合されているものであれば、本実施形態の実装構造体に含まれる。この場合、本体1を基板21に接合する半田等の導電層23が第1の接合部材4および第2の接合部材5に相当する。
本実施形態では、たとえばチタン酸バリウム系などの強誘電体材料を誘電体層に用い、Ni、Cu、Ag、Ag−Pdなどの金属材料を内部電極層に用いた積層セラミックコンデンサを本体1とした場合に、特に好適に用いられる。他の積層型電子部品を本体1とした場合においても、積層型電子部品自体の圧電振動による、積層型電子部品が実装されている基板21等の可聴域における励振を抑制する必要がある場合などに適用できる。本実施形態は、特に、1005型以上の型式の積層型電子部品において顕著な効果を発揮できる。
このように、本実施形態における本体1の形態は、本質的に従来の積層型電子部品と同等であり、大きく設計を変える必要がない。したがって、本実施形態は、既存の種々の積層型電子部品に適用可能である。また、基板に実装するために特別なジグを必要としないという利点もある。
なお、本実施形態では本体1の一例として、長手方向の両端に外部電極3を有する一般的な構造の積層セラミックコンデンサを説明したが、それ以外に薄型のものや、いわゆるLW逆転型、多端子型等、種々の構造を有する積層型電子部品を本体1として適用可能である。LW逆転型、多端子型等に適用する場合は、後述するように絶縁性を有する第1の接合部材4および第2の接合部材5を用いることが好ましい。
さらに、例えば、多くの積層セラミックコンデンサには外部電極3として、Cuからなる下地電極にNiおよびSnめっきを施したものが用いられているが、下地電極を用いずめっき電極のみで構成された外部電極3を有するものにも好適に適用できる。下地電極を有する外部電極3を基板21のランドパターン22に半田等を介して直接接合した場合、Cuからなる下地電極は比較的柔らかいため、下地電極が積層体2の圧電振動をある程度吸収して減衰させ、音鳴りが抑制される。一方、外部電極3がめっき電極のみで構成される場合、積層体2の圧電振動が外部電極3で減衰されず、音鳴りが顕著になる。したがって、めっき電極のみで構成された外部電極3を有するものに本実施形態を適用すると、より大きな音鳴り抑制効果が得られる。
また、外部電極3のSnめっきは、積層型電子部品を基板21に実装する時に、外部電極3と半田との濡れ性を向上させる役割を持つが、本実施形態においては本体1が第1の接合部材4および第2の接合部材5を介して基板21のランドパターン22と接合されるため、外部電極3としてSnめっきのないものを用いることもできる。また、第1の接合部材4および第2の接合部材5を形成した後、外部電極3の露出部にたとえば酸化膜を形成するなどして、外部電極3の露出部を半田に濡れにくくする処理を行ってもよい。
なお、本実施形態の積層型電子部品は、第1の接合部材4および第2の接合部材5を、本体1の第1の面8側だけでなく、第1の面8とは反対側の第2の面9側にも備えることができる。換言すれば、積層方向に対向して位置する一対の第1の面8および第2の面9の両方が第1の辺11、第2の辺12および第3の辺13により構成されるものとして、本体1に第1の接合部材4および第2の接合部材5をそれぞれ複数設けることができる。
また、第1の接合部材4および第2の接合部材5はそのいずれか一方、または両方が絶縁性を有するものとすることもできる。その場合、外部電極3はワイヤーボンディング等により基板21の電気回路に電気的に接続すればよい。絶縁性の材料としては、たとえばエチレン酢酸ビニル(EVA)やポリプロピレン(PP)などの熱可塑性樹脂が好適である。
(第2の実施形態)
第2の実施形態においては、第1の実施形態と同様、第1の接合部材4および第2の接合部材5が、本体1の第1の面8側に設けられている。第1の実施形態と異なるのは、図6(c)に示すように、第1の接合部材4が設けられた第1の辺11の長さE1、第2の接合部材5が設けられた第2の辺12の長さE2および接合部材が設けられていない第3の辺13の長さE3において、E3<E1かつE3<E2という関係式を満たしているという点である。図7は、基板21に実装した本実施形態の積層型電子部品を示し、図7(a)は図6(b)のA3−A3線断面図、図7(b)は図6(b)のB3−B3線断面図である。
また、第1の接合部材4および第2の接合部材5は、積層体2の表面に外部電極3から離間して形成されており、いずれも電気伝導性を有する。積層体2の表面にはさらに一対の導電体25が形成されており、一方の導電体25は第1の接合部材4と一方の外部電極3とを電気的に接合し、他方の導電体25は第2の接合部材5と他方の外部電極3とを電気的に接合している。導電体25は、たとえばめっき、導電性ペーストなどにより形成される。
第1の接合部材4および第2の接合部材5の材料としては、第1の実施形態と同様、たとえば共晶半田、鉛フリー半田(Sn−Ag−Cu)などのろう材、導電性接着剤などを用いることができる。
(変形例)
第2の実施形態の変形例として、第1の接合部材4および第2の接合部材5をそれぞれ、第1の辺11および第2の辺12から離間して、第1の面8上にのみ配置したものを図8に示す(変形例2)。図8(b)は、変形例2の積層型電子部品を第1の面8側からみた平面図である。
図9は、基板21に実装した変形例2の積層型電子部品を示すもので、図9(a)は図8(b)のA4−A4線断面図、図9(b)は図8(b)のB4−B4線断面図である。
なお、図8、9では、第1の接合部材4および第2の接合部材5は、それぞれ第1の辺11および第2の辺12から離間しているものとしたが、それぞれ第1の辺11および第2の辺12に接していてもよい。
本実施形態の積層型電子部品の実装構造体は、第1の実施形態と同様、図7に示すように、本体1と、基板21上のランドパターン22とが、第1の接合部材4および第2の接合部材5を介して、第1の面8と基板21の実装面とが対向するように接合されている。本実施形態においても、第1の接合部材4および第2の接合部材5は、本体1を基板21に接合する役割とともに、本体1の外部電極3と基板21の回路(図示せず)とを電気的に接続する役割をも担っている。
第2の実施形態およびその変形例についても、以下のようなモデルを用いて、音鳴りのシミュレーションを行った。第1の接合部材4および第2の接合部材5は、L1、L2をいずれも220μm、P1、P2をいずれも142μmとした。第2の実施形態におけるH1、H2をいずれも78μmとした。また、本実施形態の実装構造体におけるCは140μmとした。本体1に関わる他の条件は、前述の評価部品の音鳴りシミュレーションと同様とした。
得られた結果を5Hz〜20kHzの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、従来の実装構造に対して第2の実施形態では20dBA低減され、変形例2では22dBA低減された結果となった。
本実施形態においては、第1の実施形態のシミュレーション結果よりも音鳴り低減効果が大きい結果となった。これは、第1の接合部材4と第2の接合部材5との距離が第1の実施形態の場合よりも小さいため、本体1の第1の接合部材4および第2の接合部材5が設けられた部位における振動変位の差が、第1の実施形態の場合よりも小さくなった結果、基板21への本体1の圧電振動の伝播がより抑制されたためと考えられる。
なお、このシミュレーションではL1、L2(220μm)をE1、E2(1100μm)に対する比(L1/E1、L2/E2)にして0.2としたが、これを0.5としても音圧レベルは従来よりも10dBA程度低減することができる。また、L1/E1およびL2/E2が小さくなるほど、実装時に本体1の基板21に対する傾きが発生しやすい。したがって、L1/E1およびL2/E2は0.1〜0.5、さらには0.4〜0.5とすることが、実装性という点からも好ましい。
また、本実施形態では、第1の面8側における第1の接合部材4および第2の接合部材5の厚さT1が重要である。外部電極3は通常、積層体2を構成する各面よりも積層体2の外側に突出している。したがって、第1の面8側において、外部電極3の突出部分の厚さT0よりも、第1の接合部材4および第2の接合部材5の厚さT1を厚くすることが好ましい。これにより、積層型電子部品を基板21に実装する際に、本体1の外部電極3と基板21の実装面とが接触して、本体1の圧電振動が外部電極3を介して基板21へ伝播することを、より確実に抑制することができる。
なお、H1、H2、P1、P2、およびCについては、第1の実施形態と同様な範囲とすることが好ましい。
本実施形態においては、第1の接合部材4および第2の接合部材5は、積層体2の表面に外部電極3から離間して形成され、それぞれ異なる外部電極3に、導電体25によって電気的に接合されるものとしたが、第1の接合部材4および第2の接合部材5がそれぞれ異なる外部電極3に直接接続し、他方の外部電極3とのみ離間したものとしてもよい。
(第3の実施形態)
第3の実施形態について説明する。第3の実施形態は、第1の実施形態と同様の直方体形状の本体1を有しており、図10、11に示すように、誘電体層6および内部電極層7の積層方向に垂直な方向に対向して位置する一対の第1の側面10および第2の側面(図示せず)を有しており、第1の側面10を構成する辺が、第1の辺11、該第1の辺11と対向する第2の辺16、および第1の辺11および第2の辺16に隣接する一対の第3の辺17を含んでいる。
そして、第1の接合部材4および第2の接合部材5が、第1の辺11と第2の辺16を構成要素とする第1の側面10にそれぞれ設けられていている。第1の辺11は第1の側面10と第1の面8とが接する辺であり、第2の辺16は第1の側面10と第2の面9とが接する辺であり、第3の辺17は第1の側面10と他の側面とが接する辺である。また、第3の実施形態では、第1の面8における第1の辺11に隣接する辺を第4の辺14とする。なお、第2の面9における第2の辺16に隣接する辺を第4の辺14とすることもできる。
このような積層型電子部品は、図11に示すように本体1と、基板21上のランドパターン22とが、第1の接合部材4および第2の接合部材5を介して、第1の側面10と基板21の実装面とが対向するように接合される。なお、図11は、基板21に実装した第3の実施形態の積層型電子部品を示し、図11(a)は図10(b)のA5−A5線断面図、図11(b)は図10(b)のB5−B5線断面図である。図11において、積層方向は座標軸のy軸方向と一致している。
第3の実施形態では、E1、L1、L2、およびCは他の実施例と同様だが、E2、E3、P1、P2、H0、H1、H2の定義が他の実施例とは異なる。すなわち、第3の実施形態では、図10(c)示すように、E2は第2の辺16の長さであり、E3は第3の辺17の長さであり、P1は、第1の側面10において、第1の辺11から第1の側面10の中央側に延設された第1の接合部材4の第1の辺11に垂直な方向の長さである。P2は、第1の側面10において、第2の辺16から第1の側面10の中央側に延設された第2の接合部材5の第2の辺16に垂直な方向の長さである。また、図11に示すように、H0は第4の辺14の長さ、換言すれば座標軸のz軸方向における本体1の高さである。H1は、第1の側面10に隣接する第1の面8上における第1の接合部材4のz軸方向の長さであり、H2は、第1の側面10に隣接する第2の面9上における第2の接合部材5のz軸方向の長さである。
第3の実施形態について以下のようなモデルを用いて、音鳴りのシミュレーションを行った。第1の接合部材4および第2の接合部材5は、L1、L2をいずれも200μm、H1、H2をいずれも78μm、P1、P2をいずれも140μmとした。また、第3の実施形態の実装構造体におけるCは140μmとした。本体1に関わる他の条件は、前述の評価部品の音鳴りシミュレーションと同様とした。
得られた結果を5Hz〜20kHzの周波数領域にわたって平均すると、第3の実施形態における音圧レベルの平均値は、従来の実装構造に対して20dBA低減された結果となった。
なお、このシミュレーションではL1、L2(200μm)をE1、E2(1100μm)に対する比(L1/E1、L2/E2)にして0.18としたが、これを0.5としても音圧レベルは従来よりも10dBA低減することができる。
第3の実施形態において、導電体25は、前述の第1の接合部材4や第2の接合部材5を設けることが可能な領域に配置すればよい。
第3の実施形態を適用可能な積層型電子部品の形態、材料については、他の実施形態と同様であることから、さらなる説明は省略する。また、第3の実施形態においても、第1の実施形態と同様に、第1の接合部材4および第2の接合部材5を、本体1の第1の側面10だけでなく、第1の側面10とは反対側の第2の側面にも備えることができる。
さらに、第1の接合部材4および第2の接合部材5はそのいずれか一方、または両方が絶縁性を有するものとすることもできる。その場合、外部電極3はワイヤーボンディング等により基板の電気回路に電気的に接続すればよい。
(第4の実施形態)
第4の実施形態においては、図12に示すように、第1、第2の実施形態と同様、第1の接合部材4および第2の接合部材5が、本体1の第1の面8側に設けられている。第1、第2の実施形態と異なるのは、図12に示すように、第2の辺12が、第1の辺11に隣接するとともに互いに対向する一対の辺であり、一対の第2の辺12に設けられた一対の第2の接合部材5が、一対の第2の辺12の互いに対向する部位に位置しているという点である。本実施形態では、図12(c)に示すように、第1の辺11の長さE1、第2の辺12の長さE2および第3の辺13の長さE3において、E1<E2かつE3<E2の関係式を満たしている。図13は、基板21に実装した本実施形態の積層型電子部品を示すもので、図13(a)は図12(b)のA6−C6−D6−A6’線断面図、図13(b)は図12(b)のB6−B6線断面図である。
第1の接合部材4は第1の辺11側に位置する外部電極3の表面に形成されている。一対の第2の接合部材5は、いずれも積層体2の表面に外部電極3から離間して形成されている。第1の接合部材4および第2の接合部材5は、いずれも電気伝導性を有している。一対の第2の接合部材5は、第3の辺13側に位置する外部電極3に、導電体25によって電気的に接続されている。導電体25は、たとえばめっき、導電性ペーストなどにより形成される。
第1の接合部材4および第2の接合部材5の材料としては、第1、第2の実施形態と同様、たとえば共晶半田、鉛フリー半田(Sn−Ag−Cu)などのろう材、導電性接着剤などを用いることができる。
(変形例)
第4の実施形態の変形例として、第1の接合部材4および第2の接合部材5をそれぞれ、第1の辺11および第2の辺12から離間して、第1の面8上にのみ配置したものを図14に示す(変形例4)。図14(b)は、本実施形態の積層型電子部品を第1の主面8側からみた平面図である。
図15は、基板21に実装した変形例4の積層型電子部品を示し、図15(a)は図14(b)のA7−C7−D7−A7’線断面図、図15(b)は図14(b)のB7−B7線断面図である。
なお、図14、15では、第1の接合部材4および第2の接合部材5は、それぞれ第1の辺11および第2の辺12から離間しているものとしたが、それぞれ第1の辺11および第2の辺12に接していてもよい。
本実施形態の積層型電子部品の実装構造体は、図13に示すように、本体1と、基板21上のランドパターン22とが、第1の接合部材4および第2の接合部材5を介して、第1の面8と基板21の実装面とが対向するように接合されている。本実施形態においても、第1の接合部材4および第2の接合部材5は、本体1を基板21に接合する役割とともに、本体1の外部電極3と基板21の回路(図示せず)とを電気的に接続する役割をも担っている。
第4の実施形態およびその変形例について以下のようなモデルを用いて、音鳴りのシミュレーションを行った。第1の接合部材4および第2の接合部材5は、L1、L2をそれぞれ310μm、142μmとし、P1、P2をいずれも142μmとした。第4の実施形態における第1の接合部材4のH1は78μmとした。また、実装構造体におけるCは140μmとした。本体1に関わる他の条件は、前述の評価部品の音鳴りシミュレーションと同様とした。
得られた結果を5Hz〜20kHzの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、従来の実装構造に対して第4の実施形態では24dBA低減され、その変形例では26dBA低減された結果となった。
なお、このシミュレーションではL1を310μmとし、E1(620μm)に対する比(L1/E1)にして0.5としたが、これを0.8としても音圧レベルは従来よりも10dBA程度低減することができる。また、L1/E1は、実装性という点から0.4以上であることが好ましい。また、L2を142μmとし、E2(1100μm)に対する比(L2/E2)にして0.13としたが、これを0.2としても音圧レベルは従来よりも10dBA低減することができる。
なお、H1、H2、P1、P2、およびCについては、第1、第2の実施形態と同様な範囲とすることが好ましい。
また、本実施形態の第2の接合部材5の厚さT1については、第2の実施形態と同様、外部電極3の突出部分の第1の主面8からの高さT0よりも厚くすることが好ましい。
なお、H1、H2、Cについては、第1、第2の実施形態と同様な範囲とすることが好ましい。
本実施形態においては、一対の第2の接合部材5が、積層体2の表面に外部電極3から離間して形成され、いずれも第3の辺13側に位置する外部電極3に、導電体25によって電気的に接続されるものとしたが、第3の辺13側に位置する外部電極3に一対の第2の接合部材5のうち一方のみが電気的に接続され、他方は接続されていなくてもよい。また、一対の第2の接合部材5が第3の辺13側に位置する外部電極3に直接接続し、第1の辺11側に位置する外部電極3とのみ離間したものとしてもよい。
さらにまた、第1の接合部材4は本体1と基板21とを固定する役割のみを担うものとし、一対の第2の接合部材5をそれぞれ異なる外部電極3に電気的に接続することにより、一対の第2の接合部材5のみを介して本体1を基板21の電気回路に接続してもよい。
本実施形態を適用可能な積層型電子部品の形態、材料については、第1、第2の実施形態と同様であることから、さらなる説明は省略する。また、本実施形態においても、第1、第2の実施形態と同様に、第1の接合部材4および第2の接合部材5を、本体1の第1の面8側だけでなく、第1の面8とは反対側の第2の面9側にも備えることもできる。
さらに、第1の接合部材4および第2の接合部材5はそのいずれか一方、または両方が絶縁性を有するものとすることもできる。その場合、外部電極3はワイヤーボンディング等により基板の電気回路に電気的に接続すればよい。
(第5の実施形態)
第5の実施形態においては、図16(c)に示すように、第1の接合部材4のみが本体1の第1の面8側に設けられている。第1の接合部材4は、第1の面8を構成する互いに対向する二対の辺のうち、いずれか一対である第1の辺11の中央11cを結ぶ線15上であって、第1の面8の中心8cを含む領域に、線15に沿った細長い形状を有するように設けられている。なお、第1の辺11の中央11cとは、第1の辺11の長さを2等分する2等分点であり、第1の面8の中心8cとは、第1の面8の面重心である。
本実施形態においては、図17に示すように、第1の辺11の長さをE1、本体1の第1の面8側において第1の辺11に隣接する他の一対の辺の長さをE2としたとき、E2<E1である。なお、E1、およびE2はいずれも外部電極3を含む本体1の長さである。
なお、図17に示すように、L1は第1の辺11の長さ方向における第1の接合部材4の長さ、P1は線15上における第1の接合部材4の長さである。また、本実施形態の実装構造体の断面図である図18に示すように、H0は積層方向における本体1の高さ、Cは、基板21の実装面と、本体1との間隔である。
第1の接合部材4は積層体2の表面に外部電極3から離間して形成されている。第1の接合部材4は、電気伝導性を有するとともに、外部電極3の一方と導電体25によって電気的に接続されている。第1の接合部材4の材料としては、第1〜第3の実施形態と同様、たとえば共晶半田、鉛フリー半田(Sn−Ag−Cu)などのろう材、導電性接着剤などを用いることができる。
本実施形態の積層型電子部品の実装構造体について説明する。本実施形態の積層型電子部品の実装構造体においては、図18に示すように、本体1と、基板21上のランドパターン22とが、第1の接合部材4を介して、第1の面8と基板21の実装面とが対向するように接合されている。第1の接合部材4は、本体1を基板21に接合する役割とともに、本体1の外部電極3の一方と基板21の電気回路(図示せず)とを電気的に接続する役割も担っている。本実施形態においては、外部電極3の他方(第1の接合部材4と電気的に接続していない方)は、たとえばワイヤーボンディング等により基板21の電気回路に電気的に接続される。
前述した従来の積層型電子部品(評価部品)の振動モード解析の結果によれば、評価部品の積層方向に対向して位置する2つの面の中央部、すなわち第1の面8の中心8c近傍は、積層方向にのみ振動しており、積層の面方向には振動していない。したがって、積層方向の両端に位置する面(例えば第1の面8)において、互いに対向する一対の辺(第1の辺11)の中央(11c)、すなわち節状部24を結ぶ線15上であり、積層方向にのみ振動している当該面の中心(第1の面8の中心8c)を含む領域において、本体1を基板21に固定することにより、基板21への本体1の圧電振動の伝播が抑制され、音鳴りを低減できると考えられる。特に、積層方向に対向して位置する面を構成する2対の辺の長さが互いに異なる場合、長さが長い方の一対の辺の中央を結ぶ線は、長さが短い方の一対の辺の中央を結ぶ線よりも、線自体の長さが短く、線の中央部(第1の面の中心8c)と端部(11c、節状部24)との振動変位の差が小さい。したがって、長さが長い方の一対の辺の中央を結ぶ線上において、本体1を基板21に固定することで、より基板21への本体1の圧電振動の伝播が抑制され、音鳴りを低減できる。
本実施形態においては、本体1に、このような積層方向にのみ振動する部位、すなわち第1の辺11の中央11cを結ぶ線15上であって、第1の面8の中心8cを含む領域に、第1の接合部材4を設けたことから、本体1を積層方向にのみ振動する部位において基板21に固定することが可能となる。
第5の実施形態について以下のようなモデルを用いて、音鳴りのシミュレーションを行った。第1の接合部材4は、L1を200μm、P1を620μmとした。また、本実施形態の実装構造体におけるCは210μmとした。本体1に関わる他の条件は、前述の評価部品の音鳴りのシミュレーションと同様とした。得られた結果を5Hz〜20kHzの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、前述の評価部品の場合、すなわち従来の実装構造に対して22dBA低減された結果となった。
なお、このシミュレーションではL1(200μm)をE1(1100μm)に対する比(L1/E1)にして0.18としたが、これを0.45としても音圧レベルは従来よりも10dBA程度低減することができる。また、L1/E1が小さくなるほど実装時に本体1の基板21に対する傾きが発生しやすいため、L1/E1を0.10〜0.45とすることが、実装性という点からも好ましい。P1は、E2に対する比(P1/E2)にして0.5以上とすることが実装性の点から好ましい。
また、外部電極3が積層体2の第1の面8よりも積層方向の外側に突出している場合、その突出部分の第1の面8側における厚さT0よりも、第1の接合部材4の第1の面8側における厚さT1を厚くすることが好ましい。これにより、積層型電子部品を基板21に実装する際に、本体1の外部電極3と基板21の実装面とが接触して、本体1の圧電振動が外部電極3を介して基板21へ伝播することを抑制することができる。
本実施形態の積層型電子部品では、第1の辺11の長さをE1とし、本体1の第1の面8側において第1の辺11に隣接する一対の辺の長さをE2として、E1がE2よりも長い(E2<E1)としたが、E1=E2、またはE1<E2であっても構わない。ただし、E1<E2の場合は第1の接合部材4が設けられる線15上において、本体1の振動変位の差が大きくなるため、音鳴りの低減効果は小さくなる。したがって、本体1の第1の面8側の2対の辺の長さが異なる場合は、長さが長い方の一対の辺を第1の辺11とすることが好ましい。
本実施形態の実装構造体においては、基板21の実装面と、本体1の外部電極3との間隔であるCのH0に対する比(C/H0)は、0.1以上であることが好ましい。また、積層型電子部品の基板21への実装を容易にするとともに、実装信頼性を向上するという点から、CはL1と同程度とすることがさらに好ましい。
本実施形態を適用可能な積層型電子部品の形態、材料については、第1〜第3の実施形態と同様であることから、さらなる説明は省略する。また、本実施形態においても、第1の接合部材4を、本体1の第1の面8側だけでなく、第1の面8とは反対側の第2の面9側にも備えることができる。
なお、第1の接合部材4は絶縁性を有するものとすることもできる。その場合、導電体25を設ける必要はなく、外部電極3はいずれもワイヤーボンディング等により基板21の電気回路に電気的に接続すればよい。また、第1の接合部材4と外部電極3とが、直接接触していても構わない。絶縁性の材料としては、たとえばエチレン酢酸ビニル(EVA)やポリプロピレン(PP)などの熱可塑性樹脂が好適である。
(第6の実施形態)
第6の実施形態においては、図19に示すように、第5の実施形態における第1の接合部材4に加え、第2の接合部材5が設けられている。第2の接合部材5は、本体1の第1の面8において第1の辺11に隣接する一対の辺のうち、いずれか一方である第2の辺12とそれに隣接する2つの面にかけて設けられている。第2の接合部材5は、第1の面8のみに設けられていてもよく、さらに第2の辺12から離間していてもよい。
ここで、図20に示すように、L2は第2の辺12の長さ方向における第2の接合部材5の長さ、P2は本体1の第1の面8において、第2の辺12から第1の面8の中央側に延設された第2の接合部材5の、第2の辺12に垂直な方向の長さである。また、図21(a)に示すように、H2は第1の面8に隣接する本体1の側面上における、第2の接合部材5の積層方向の長さである。
本実施形態において、第2の接合部材5は、第2の辺12側に位置する外部電極3の表面に形成されている。第1の接合部材4および第2の接合部材5は、いずれも電気伝導性を有している。
第1の接合部材4および第2の接合部材5の材料としては、第1〜第4の実施形態と同様、たとえば共晶半田、鉛フリー半田(Sn−Ag−Cu)、導電性接着剤などを用いることができる。
本実施形態の積層型電子部品の実装構造体は、図21に示すように、本体1と、基板21上のランドパターン22とが、第1の接合部材4および第2の接合部材5を介して接合され、第1の面8と基板21の実装面とが対向している。第1の接合部材4および第2の接合部材5は、本体1を基板21に接合する役割とともに、本体1の外部電極3と基板21の電気回路(図示せず)とを電気的に接続する役割も担っている。
第6の実施形態について以下のようなモデルを用いて、音鳴りのシミュレーションを行った。第1の接合部材4は、L1を200μm、P1を620μmとし、第2の接合部材5は、L2を620μm、H2を0μm、P2を200μmとした。また、本実施形態の実装構造体におけるCは210μmとした。本体1に関わる他の条件は、前述の評価部品の音鳴りシミュレーションと同様とした。
得られた結果を5Hz〜20kHzの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、従来の実装構造に対して17dBA低減された結果となった。
なお、このシミュレーションではL1(200μm)をE1(1100μm)に対する比(L1/E1)にして0.18としたが、0.10〜0.43とすることが、実装性という点からも好ましい。また、第1の面8側からみた平面視において、第1の接合部材4の線15と平行な中心線(平面視において、第1の接合部材4の面重心を通る線、以下、第1の接合部材4の中心線ともいう)は、線15と一致していなくても構わない。第1の接合部材4の中心線と、線15とのずれが、E1の0.2倍程度であっても有意な音鳴り低減効果が得られる。
また、L2(620μm)をE2(620μm)に対する比(L2/E2)にして1.0としたが、これを0.5とすると音圧レベルを従来よりも20dBA程度低減することができる。実装性の点から、L2/E2は0.4以上とすることが好ましい。なお、第2の接合部材5は、上述の節状部24、すなわち第2の辺12の中央12cを含む領域に位置するのがよい。
また、評価部品の振動モード解析の結果によれば、評価部品を構成する各表面の中央近傍ではおよび側面同士が接する辺の中央近傍振動振幅が大きい。したがって、P2は、E1に対する比率(P1/E1)にして0.25以下であることが好ましい。また、H0に対するH2の比(H2/H0)は、0.4以下であることが好ましい。Cについては、第4の実施形態と同様な範囲とすることが好ましい。
本実施形態を適用可能な積層型電子部品の形態、材料については、第1〜第5の実施形態と同様であることから、さらなる説明は省略する。また、本実施形態においても、第1の接合部材4および第2の接合部材5を、本体1の第1の面8側だけでなく、第1の面8とは反対側の第2の面9側にも備えることができる。
また、第1の接合部材4および第2の接合部材5はそのいずれか一方、または両方が絶縁性を有するものとすることもできる。その場合、外部電極3はワイヤーボンディング等により基板21の電気回路に電気的に接続すればよい。
なお、第1〜第6の実施形態では、第1の接合部材4および第2の接合部材5の形状を主として矩形状のものとし、その形状に基いて寸法や比率の好ましい範囲について述べてきたが、これは、第1の接合部材4および第2の接合部材5の形状を矩形状に限定するものではなく、他の様々な形状や不定形であっても構わない。また、上述のシミュレーションにより確認された、積層型電子部品の振動モードや節状部24に関する説明に基き、本発明の主旨から逸脱しない範囲において、種々の変更、変形が可能である。
1 本体
2、102 積層体
3、103 外部電極
4 第1の接合部材
5 第2の接合部材
6、106 誘電体層
7、107 内部電極層
8 第1の面
9 第2の面
10 第1の側面
11 第1の辺
11c 第1の辺の中央部
12、16 第2の辺
12c、16c 第2の辺の中央部
13、17 第3の辺
14 第4の辺
15 一対の第1の辺の中央を結ぶ線
21 基板
22 ランドパターン
23 導電層
24 節状部
25 導電体
31 実装基板
32 無響箱
33 集音マイク
34 アンプ
35 FETアナライザ
114 半田
V 本体の頂点

Claims (5)

  1. 誘電体層と内部電極層とが交互に積層された積層体と、該積層体の外表面に設けられ、前記内部電極層と電気的に接続された外部電極と、により構成される本体と、接合部材と、を備え、前記本体は直方体形状であり、前記誘電体層および前記内部電極層の積層方向に対向して位置する一対の第1の面および第2の面を有しており、前記接合部材は、前記第1の面を構成する4つの辺のうち少なくとも1つの辺の中央、および前記4つの辺のうち対向するいずれか一対の前記辺の中央を結ぶ線上のうち少なくともいずれかであって、かつ前記本体の頂点を含まない領域に位置し、
    前記第1の面を構成する辺が、第1の辺、該第1の辺に隣接するとともに互いに対向する一対の第2の辺、および前記第1の辺と対向する第3の辺を含み、前記接合部材は、前記第1の辺、および前記第1の面における前記第1の辺に隣接する領域のうち、少なくともいずれかに位置する第1の接合部材と、前記一対の第2の辺、および前記第1の面における前記第2の辺に隣接する領域のうち、少なくともいずれかに位置する一対の第2の接合部材と、を有し、該一対の第2の接合部材は対向する部位に位置しており、前記第1の面の中心、前記第3の辺、および前記第1の面における前記第3の辺に隣接する領域には前記接合部材を備えていないことを特徴とする積層型電子部品。
  2. 誘電体層と内部電極層とが交互に積層された積層体と、該積層体の外表面に設けられ、前記内部電極層と電気的に接続された外部電極と、により構成される本体と、接合部材と、を備え、前記本体は直方体形状であり、前記誘電体層および前記内部電極層の積層方向に対向して位置する一対の第1の面および第2の面を有しており、前記接合部材は、前記第1の面を構成する4つの辺のうち少なくとも1つの辺の中央、および前記4つの辺のうち対向するいずれか一対の前記辺の中央を結ぶ線上のうち少なくともいずれかであって、かつ前記本体の頂点を含まない領域に位置し、
    前記第1の面において互いに対向する2対の前記辺のうちいずれか一対を第1の辺とし、該第1の辺に隣接する他の一対の前記辺のうち、いずれか一方を第2の辺、他方を第3の辺としたとき、
    前記接合部材は、一対の前記第1の辺の中央を結ぶ線上であって、前記第1の面の中心を含む領域に、前記一対の第1の辺の中央を結ぶ線に沿った細長い第1の接合部材と、前記第2の辺、および前記第1の面における前記第2の辺に隣接する領域のうち少なくともいずれかに位置する第2の接合部材と、を有し、
    前記第3の辺および前記第1の面における前記第3の辺に隣接する領域には前記接合部材を備えていないことを特徴とする積層型電子部品。
  3. 前記第1の辺の長さをE1、前記第1の面において前記第1の辺に隣接する他の一対の辺の長さをE2としたとき、E2<E1であることを特徴とする請求項2に記載の積層型電子部品。
  4. 基板の実装面に請求項1乃至3のいずれかに記載の積層型電子部品の前記接合部材を接合してなり、前記本体の前記第1の面が、前記実装面に対向していることを特徴とする積層型電子部品の実装構造体。
  5. 前記本体と前記基板の実装面との間に間隙を有することを特徴とする請求項4に記載の積層型電子部品の実装構造体。
JP2015554973A 2013-12-24 2014-12-24 積層型電子部品およびその実装構造体 Active JP6392784B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2013265494 2013-12-24
JP2013265494 2013-12-24
JP2013267388 2013-12-25
JP2013267388 2013-12-25
JP2014014433 2014-01-29
JP2014014433 2014-01-29
JP2014027602 2014-02-17
JP2014027602 2014-02-17
PCT/JP2014/084199 WO2015098990A1 (ja) 2013-12-24 2014-12-24 積層型電子部品およびその実装構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018122445A Division JP2018186283A (ja) 2013-12-24 2018-06-27 積層型電子部品およびその実装構造体

Publications (2)

Publication Number Publication Date
JPWO2015098990A1 JPWO2015098990A1 (ja) 2017-03-23
JP6392784B2 true JP6392784B2 (ja) 2018-09-19

Family

ID=53478837

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015554973A Active JP6392784B2 (ja) 2013-12-24 2014-12-24 積層型電子部品およびその実装構造体
JP2018122445A Pending JP2018186283A (ja) 2013-12-24 2018-06-27 積層型電子部品およびその実装構造体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018122445A Pending JP2018186283A (ja) 2013-12-24 2018-06-27 積層型電子部品およびその実装構造体

Country Status (4)

Country Link
US (1) US9877393B2 (ja)
JP (2) JP6392784B2 (ja)
CN (1) CN105849835B (ja)
WO (1) WO2015098990A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849835B (zh) * 2013-12-24 2019-05-07 京瓷株式会社 层叠型电子部件及其安装结构体
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
JP6524734B2 (ja) * 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
CN112908692A (zh) * 2016-12-01 2021-06-04 株式会社村田制作所 芯片型电子部件
DE102017109712A1 (de) * 2017-05-05 2018-11-08 Avl Software And Functions Gmbh Bestimmung akustischer Störsignale in elektrischen Schaltungen
US10658118B2 (en) * 2018-02-13 2020-05-19 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same
CN110312359A (zh) * 2018-03-27 2019-10-08 联发科技股份有限公司 用来降低电容器噪音的装置与方法
JP7089426B2 (ja) * 2018-07-23 2022-06-22 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
JP7292958B2 (ja) 2019-04-26 2023-06-19 株式会社村田製作所 電子部品の実装構造体
JP7451103B2 (ja) * 2019-07-31 2024-03-18 株式会社村田製作所 チップ型電子部品、電子部品の実装構造体および電子部品連
JP2022061643A (ja) 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061641A (ja) 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061645A (ja) 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061639A (ja) 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061644A (ja) 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2022061638A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061640A (ja) 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP7444048B2 (ja) * 2020-12-22 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2022177518A (ja) 2021-05-18 2022-12-01 株式会社村田製作所 積層セラミックコンデンサ
JP2023044006A (ja) * 2021-09-17 2023-03-30 株式会社村田製作所 電子部品

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105774A (en) * 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
JPS61288409A (ja) * 1985-06-17 1986-12-18 株式会社日立製作所 チツプ型電気部品
JPS62135426U (ja) 1986-02-21 1987-08-26
JPH03209806A (ja) 1990-01-12 1991-09-12 Murata Mfg Co Ltd 積層セラミックコンデンサ
US5639010A (en) * 1995-08-31 1997-06-17 Ford Motor Company Simultaneous process for surface mount adhesive cure and solder paste reflow for surface mount technology devices
JPH11162780A (ja) * 1997-11-21 1999-06-18 Tokin Ceramics Kk 積層セラミックコンデンサー結合体とその製造方法
US6577486B1 (en) * 1998-12-03 2003-06-10 Nec Tokin Corporation Stacked-type electronic device having film electrode for breaking abnormal current
WO2001069989A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Packaging structure and method
JP2002237429A (ja) * 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
JP3498711B2 (ja) 2001-02-05 2004-02-16 三菱マテリアル株式会社 塩化第一銅の製造方法
JP4736225B2 (ja) * 2001-04-16 2011-07-27 パナソニック株式会社 コンデンサ
CN100354995C (zh) * 2002-09-27 2007-12-12 京瓷株式会社 电容器、布线基板、去耦电路及高频电路
JP2006295076A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd セラミック製チップ型電子部品とその製造方法
JP2007103496A (ja) * 2005-09-30 2007-04-19 Tdk Corp コンデンサおよび基板アセンブリ
JP2007194313A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP5116661B2 (ja) 2006-03-14 2013-01-09 株式会社村田製作所 積層型電子部品の製造方法
KR100925603B1 (ko) 2007-09-28 2009-11-06 삼성전기주식회사 적층형 캐패시터
KR100994172B1 (ko) * 2008-07-23 2010-11-15 삼화콘덴서공업주식회사 커패시터 모듈
JP5810706B2 (ja) * 2010-09-06 2015-11-11 株式会社村田製作所 電子部品
JP5589994B2 (ja) * 2011-09-01 2014-09-17 株式会社村田製作所 選択方法
JP5884653B2 (ja) 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
JP5678919B2 (ja) 2012-05-02 2015-03-04 株式会社村田製作所 電子部品
JP5725062B2 (ja) 2013-03-15 2015-05-27 株式会社村田製作所 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造
CN105849835B (zh) * 2013-12-24 2019-05-07 京瓷株式会社 层叠型电子部件及其安装结构体

Also Published As

Publication number Publication date
CN105849835A (zh) 2016-08-10
WO2015098990A1 (ja) 2015-07-02
JP2018186283A (ja) 2018-11-22
CN105849835B (zh) 2019-05-07
US9877393B2 (en) 2018-01-23
JPWO2015098990A1 (ja) 2017-03-23
US20170042029A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
JP6392784B2 (ja) 積層型電子部品およびその実装構造体
JP6220898B2 (ja) 積層型電子部品およびその実装構造体
KR100586863B1 (ko) 전자 부품
JP2014239207A (ja) コンデンサ素子の実装構造体およびコンデンサ素子の実装方法
JP6517619B2 (ja) 積層型コンデンサおよびその実装構造体
JP2012033654A (ja) セラミックコンデンサ
JP2012033655A (ja) セラミックコンデンサ
JP2012033650A (ja) セラミックコンデンサ
JP2012033651A (ja) セラミックコンデンサ
JP2012099538A (ja) 電子部品
JP2012033659A (ja) セラミックコンデンサ
JP6549712B2 (ja) 積層型コンデンサおよびその実装構造体
JP6239764B2 (ja) 積層型電子部品およびその実装構造体
JP6400924B2 (ja) 電子部品の実装構造
JP2012033632A (ja) セラミックコンデンサ
JP2016219624A (ja) 積層型コンデンサおよびその実装構造体
JP6137069B2 (ja) コンデンサの実装構造体及びコンデンサ
WO2016171261A1 (ja) 積層セラミックコンデンサおよび実装構造体
JP2003257779A (ja) 電子部品
JP6585340B2 (ja) 積層型電子部品およびその実装構造体
JP2020038983A (ja) 積層型コンデンサおよびその実装構造
JP2012099529A (ja) 電子部品
JP2016207718A (ja) 積層型コンデンサおよびその実装構造
JP2016219741A (ja) 積層型コンデンサおよびその実装構造体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180823

R150 Certificate of patent or registration of utility model

Ref document number: 6392784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150