TW202030753A - 電容器及電容器模組 - Google Patents

電容器及電容器模組 Download PDF

Info

Publication number
TW202030753A
TW202030753A TW108145777A TW108145777A TW202030753A TW 202030753 A TW202030753 A TW 202030753A TW 108145777 A TW108145777 A TW 108145777A TW 108145777 A TW108145777 A TW 108145777A TW 202030753 A TW202030753 A TW 202030753A
Authority
TW
Taiwan
Prior art keywords
capacitor
main surface
conductive layer
layer
electrode
Prior art date
Application number
TW108145777A
Other languages
English (en)
Other versions
TWI715351B (zh
Inventor
松尾圭一郎
小幡進
佐野光雄
樋口和人
下川一生
Original Assignee
日商東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW202030753A publication Critical patent/TW202030753A/zh
Application granted granted Critical
Publication of TWI715351B publication Critical patent/TWI715351B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本發明提供一種可容易地增大每設置面積之電容之技術。 實施形態之電容器1具備：導電基板，其具有第1主面、第2主面、及自前述第1主面之緣部延伸至前述第2主面之緣部之端面，且在前述第1主面設有1個以上之凹部；導電層，其覆蓋前述第1主面與前述1個以上之凹部之側壁及底面；介電層，其介置於前述導電基板與前述導電層之間；第1外部電極70c，其包含與前述端面對向之第1電極部70c3，且電性連接於前述導電層；及第2外部電極70d，其包含與前述端面對向之第2電極部70d3，且電性連接於前述導電基板。

Description

電容器及電容器模組
本發明之實施形態係關於一種電容器。
伴隨著通訊機器之小型化及高功能化，對於搭載於其等之電容器謀求小型化及薄型化。作為維持電容密度且實現小型化及薄型化之構造，業已存在於基板形成溝槽而使表面積增大之溝槽電容器。
[發明所欲解決之問題] 本發明所欲解決之問題在於提供一種可容易增大每設置面積之電容之技術。
[解決問題之技術手段] 根據第1態樣提供一種電容器，該電容器具備：導電基板，其具有第1主面、第2主面、及自前述第1主面之緣部延伸至前述第2主面之緣部之端面，且在前述第1主面設有1個以上之凹部；導電層，其覆蓋前述第1主面與前述1個以上之凹部之側壁及底面；介電層，其介置於前述導電基板與前述導電層之間；第1外部電極，其包含與前述端面對向之第1電極部，且電性連接於前述導電層；及第2外部電極，其包含與前述端面對向之第2電極部，且電性連接於前述導電基板。
根據第2態樣提供一種電容器，該電容器具備：導電基板，其具有第1主面及第2主面，且在前述第1主面設有1個以上之凹部；導電層，其覆蓋前述第1主面與前述1個以上之凹部之側壁及底面；介電層，其介置於前述導電基板與前述導電層之間；第1外部電極，其包含與前述第1及第2主面分別對向之第1及第2接合墊，且電性連接於前述導電層；及第2外部電極，其包含與前述第1及第2主面分別對向之第3及第4接合墊，且電性連接於前述導電基板。
根據第3態樣提供一種電容器模組，該電容器模組具備：積層體，其包含相互積層之複數個電容器，且前述複數個電容器各者係第1或第2態樣之電容器，前述複數個電容器之相鄰之2個之前述第1外部電極相互電性連接，且前述第2外部電極相互電性連接；及電路基板，其支持前述積層體。
根據第4態樣提供一種電容器模組，該電容器模組具備：積層體，其包含相互積層之複數個電容器，且前述複數個電容器各者係第1態樣之電容器；電路基板，其支持前述積層體；接合材，其以與前述複數個電容器之前述第1電極部相接之方式設置，且將其等電性連接；及接合材，其以與前述複數個電容器之前述第2電極部相接之方式設置，且將其等電性連接。
以下，針對實施形態一面參照圖式一面詳細地說明。此外，對於發揮同樣或類似之功能之構成要素在所有之圖式中賦予同一參考編號，且省略重複之說明。
＜第1實施形態＞ 在圖1至圖10中顯示第1實施形態之電容器。
圖1至圖10所示之電容器1如圖4至圖10所示般包含導電基板CS、導電層20b、及介電層50。
此外，在各圖中，X方向係平行於導電基板CS之主面之方向，Y方向係平行於導電基板CS之主面且垂直於X方向之方向。又，Z方向係導電基板CS之厚度方向、亦即垂直於X方向及Y方向之方向。
導電基板CS係至少表面具有導電性之基板。導電基板CS具有：第1主面S1、第2主面S2、及自第1主面S1之緣部延伸至第2主面S2之緣部之端面S3。此處，導電基板CS具有扁平之大致長方體形狀。導電基板CS可具有其他形狀。
在第1主面S1設置有圖3、圖4、及圖6至圖8所示之第1凹部R1。此處，該等第1凹部R1係具有各自在作為第1方向之X方向延伸之形狀之第1溝槽。第1凹部R1如圖3、圖4及圖6所示般在作為第2方向之Y方向排列。在第1主面S1既可設置複數個第1凹部R1，也可僅設置1個第1凹部R1。
在第2主面S2設置有圖3、圖5、及圖6至圖8所示之第2凹部R2。此處，該等第2凹部R2具有各自在作為第2方向之Y方向延伸之形狀之第2溝槽。第2凹部R2係如圖3、圖5及圖7所示般在作為第1方向之X方向排列。在第2主面S2既可設置複數個第2凹部R2，也可僅設置1個第2凹部R2。
第1凹部R1之長度方向與第2凹部R2之長度方向相互交叉。此處，第1凹部R1之長度方向與第2凹部R2之長度方向正交。第1凹部R1之長度方向與第2凹部R2之長度方向可傾斜地交叉。
此外，第1或第2凹部之“長度方向”係第1或第2凹部朝垂直於導電基板CS之厚度方向之平面之正射影之長度方向。因而，第1凹部R1之長度方向與第2凹部R2之長度方向交叉意味著第1凹部朝垂直於導電基板CS之厚度方向之平面之正射影之長度方向與第2凹部朝該平面之正射影之長度方向交叉。
第1凹部R1之深度D1與第2凹部R2之深度D2之和D1+D2為導電基板CS之厚度T以上。若採用該構成，則第1凹部R1與第2凹部R2在其等交叉之位置彼此相連，而形成圖8所示之貫通孔TH。
和D1+D2與厚度T之比(D1+D2)/T較佳為在1至1.4之範圍內，更佳為在1.1至1.3之範圍內。基於增大電容之觀點，較佳為比(D1+D2)/T較大。又，基於使導電層20b中之位於第1凹部R1之側壁及底面上之部分與位於第2凹部R2之側壁及底面上之部分的電性連接良好之觀點亦然，較佳為比(D1+D2)/T較大。惟，若增大深度D1及D2，則電容器1之機械強度降低。
此外，比(D1+D2)/T可未達1。在此情形下，第1凹部R1與第2凹部R2在其等交叉之位置不形成圖8所示之貫通孔TH。因而，在此情形下，除設置第1凹部R1及第2凹部R2以外，亦在基板10之任一位置設置貫通孔。在此情形下，第1凹部R1及第2凹部R2之一者或兩者可省略。
第1凹部R1之深度D1及第2凹部R2之深度D2也依據導電基板CS之厚度T，但根據一例在0.1 μm至500 μm之範圍內，根據另一例在1 μm至400 μm之範圍內。
第1凹部R1及第2凹部R2之開口部之尺寸較佳為0.3 μm以上。此外，第1凹部R1及第2凹部R2之開口部之尺寸係第1凹部R1及第2凹部R2之開口部之直徑或寬度。此處，第1凹部R1及第2凹部R2之開口部之尺寸係相對於其等之長度方向垂直之方向之尺寸。若減小該等尺寸，則可達成更大之電容。惟，若減小該等尺寸，則在第1凹部R1及第2凹部R2內不易形成包含介電層50與導電層20b之積層構造。
相鄰之第1凹部R1間之距離及相鄰之第2凹部R2間之距離為0.1 μm以上。若減小該等距離，則可達成更大之電容。惟，若減小該等距離，則容易產生導電基板CS中之被夾於第1凹部R1間之部分及被夾於第2凹部R2間之部分之破損。
第1凹部R1及第2凹部R2可具有各種形狀。例如，第1凹部R1及第2凹部R2只要朝垂直於Z方向之平面之正射影相互交叉即可，既可具有彎曲或屈曲之形狀，也可為圓形或正方形。
又，此處，平行於第1凹部R1及第2凹部R2之深度方向之剖面係矩形狀。該等剖面可並非是矩形狀。例如，該等剖面可具有漸細之形狀。
貫通孔TH和第1凹部R1與第2凹部R2之交叉部對應地排列。貫通孔TH各者由第1凹部R1之一部分與第2凹部R2之一部分構成。貫通孔TH各者自第1主面S1延伸至第2主面S2。亦即，貫通孔TH各者在作為導電基板CS之厚度方向之Y方向延伸。
在導電基板CS之端面S3設置有圖1至圖3所示之第1槽G1及第2槽G2。第1槽G1及第2槽G2各者自第1主面S1之緣部延伸至第2主面S2之緣部。
導電基板CS如圖4至圖10所示般包含基板10及導電層20a。
基板10具有與導電基板CS同樣之形狀。基板10係例如絕緣性基板、半導體基板、或導電性基板。基板10較佳為半導體基板。又，基板10較佳為矽基板等之包含矽之基板。如上述之基板可進行利用半導體製程之加工。
導電層20a設置於基板10上。例如，導電層20a包含：為了提高導電性而摻雜有雜質之多晶矽、或鉬、鋁、金、鎢、鉑、鎳及銅等之金屬或合金。導電層20a既可具有單層構造，也可具有多層構造。
導電層20a之厚度較佳為在0.05 μm至1 μm之範圍內，更佳為在0.1 μm至0.3 μm之範圍內。若導電層20a較薄，則有可能在導電層20a產生不連續部，或導電層20a之薄片電阻過分變大。若使導電層20a變厚，則製造成本增加。
導電層20a包含：圖4至圖6及圖8所示之第1部分P1、圖4、圖5、圖7及圖8所示之第2部分P2、圖4及圖6至圖8所示之第3部分P3、及圖5至圖8所示之第4部分P4。第1部分P1係導電層20a中之與第1主面S1對應之部分。第2部分P2係導電層20a中之與第2主面S2對應之部分。第3部分P3係導電層20a中之與第1凹部R1相鄰之部分。第4部分P4係導電層20a中之與第2凹部R2相鄰之部分。
根據圖4、圖6及圖8可知，第1部分P1及第3部分P3相互電性連接。又，根據圖5、圖7及圖8可知，第2部分P2及第4部分P4亦相互電性連接。而且，第3部分P3及第4部分P4在圖8所示之貫通孔TH之位置相互電性連接。
此外，在基板10為矽基板等之半導體基板之情形下，導電層20a可為在半導體基板之表面區域高濃度地摻雜雜質之高濃度摻雜層。
又，在基板10之導電率較高之情形下，可省略導電層20a，利用基板10作為導電基板CS。例如，在基板10為包含摻雜有P型或N型之雜質之半導體之半導體基板或金屬基板之情形下，導電層20a可省略。在此情形下，基板10之至少表面區域、例如基板10之整體發揮導電層20a之作用。
導電層20b覆蓋第1主面S1、第2主面S2、端面S3、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面。導電層20b中之覆蓋端面S3之部分可省略。
導電層20b例如包含：為了提高導電性而摻雜有雜質之多晶矽、或鉬、鋁、金、鎢、鉑、鎳及銅等之金屬或合金。導電層20b既可具有單層構造，也可具有多層構造。
導電層20b之厚度較佳為0.05 μm至1 μm之範圍內，更佳為在0.1 μm至0.3 μm之範圍內。若導電層20b較薄，則有可能在導電層20b產生不連續部，或導電層20b之薄片電阻過分變大。若導電層20b較厚，則有不易使導電層20a及介電層50形成為充分之厚度之情形。
導電層20b包含：圖4至圖6及圖8所示之第5部分P5、圖4、圖5、圖7及圖8所示之第6部分P6、圖4及圖6至圖8所示之第7部分P7、及圖5至圖8所示之第8部分P8。第5部分P5係導電層20b中之與第1部分P1對向之部分。第6部分P6係導電層20b中之與第2部分P2對向之部分。第7部分P7係導電層20b中之與第3部分P3對向之部分。第8部分P8係導電層20b中之與第4部分P4對向之部分。
根據圖4、圖6及圖8可知，第5部分P5及第7部分P7相互電性連接。根據圖5、圖7及圖8可知，第6部分P6及第8部分P8亦相互電性連接。而且，第7部分P7及第8部分P8在圖8所示之貫通孔TH之位置相互電性連接。
此外，圖4至圖10中，導電層20b以第1凹部R1及第2凹部R2由導電層20b及介電層50完全埋入之方式設置。導電層20b可為相對於導電基板CS之表面保形之層。亦即，導電層20b可為具有大致均一之厚度之層。在此情形下，第1凹部R1及第2凹部R2未由導電層20b及介電層50完全埋入。
在導電層20b設置有複數個貫通孔。此處，該等貫通孔係導電層20b中之隔著介電層50與第1主面S1對向之部分，以在和第1凹部R1間之區域與第2凹部R2之交叉部對應之位置於Y方向隔1個排列1個之方式設置。在導電層20b中，亦可在其他之位置設置貫通孔。又，在導電層20b可僅設置1個貫通孔。
介電層50介置於導電基板CS與導電層20b之間。介電層50為相對於導電基板CS之表面保形之層。介電層50將導電基板CS與導電層20b相互電性絕緣。
介電層50例如包含有機介電體或無機介電體。作為有機介電體，例如可使使用聚醯亞胺。作為無機介電體雖然可使用強介電體，但例如矽氮化物、矽氧化物、矽氮氧化物、鈦氧化物、及鉭氧化物等之常介電體較佳。該等常介電體之因溫度所致之介電常數之變化較小。因而，若將常介電體用於介電層50，則能夠提高電容器1之耐熱性。
介電層50之厚度較佳為在0.005 μm至0.5 μm之範圍內，更佳為在0.01 μm至0.1 μm之範圍內。若介電層50較薄，則在介電層50產生不連續部，而導電基板CS與導電層20b有可能短路。又，若減薄介電層50，則即便不短路但耐壓變低，而當施加電壓時短路之可能性增高。若使介電層50變厚，則耐壓變高但電容變小。
在介電層50設置有複數個貫通孔。介電層50之貫通孔與導電層20b之貫通孔相連。
該電容器1更包含：圖4至圖10所示之絕緣層60a、圖3至圖6及圖8至圖10所示之第1梳形電極70a及第2梳形電極70b、圖4至圖10所示之絕緣層60b、圖1至圖3、圖9及圖10所示之第1外部電極70c及第2外部電極70d。
絕緣層60a隔著導電層20b之一部分及介電層50之一部分與第1主面S1對向。具體而言，絕緣層60a覆蓋導電層20b之第5部分P5及第7部分P7。
絕緣層60a更包含第1絕緣層60a1及第2絕緣層60a2。
第1絕緣層60a1覆蓋導電層20b之第5部分P5及第7部分P7。第1絕緣層60a1更覆蓋設置於導電層20b之貫通孔之側壁、及設置於介電層50之貫通孔之側壁。第1絕緣層60a1例如包含矽氮化物及矽氧化物等之無機絕緣體。
第2絕緣層60a2覆蓋第1絕緣層60a1。第2絕緣層60a2例如包含聚醯亞胺及酚醛樹脂等之有機絕緣體。
絕緣層60a既可具有多層構造，也可具有單層構造。
在絕緣層60a設置有複數個貫通孔。該等貫通孔之一部分經由設置於導電層20b之貫通孔與設置於介電層50之貫通孔相連，並與其等一起形成第2接觸孔。設置於絕緣層60a之貫通孔之其餘部分設置於在Y方向相鄰之第2接觸孔之中間位置，而形成第1接觸孔。
第1梳形電極70a設置於絕緣層60a上。第1梳形電極70a為內部電極。第1梳形電極70a具有各自在X方向延伸且在Y方向排列之梳齒部。第1梳形電極70a埋入第1接觸孔。第1梳形電極70a朝導電層20b電性連接。
第2梳形電極70b設置於絕緣層60a上。第2梳形電極70b為內部電極。第2梳形電極70b具有各自在X方向延伸且在Y方向排列之梳齒部。第2梳形電極70b之梳齒部與第1梳形電極70a之梳齒部在Y方向交替地排列。第2梳形電極70b埋入第2接觸孔。第2梳形電極70b朝導電層20a電性連接。
第1梳形電極70a及第2梳形電極70b既可具有單層構造，也可具有多層構造。構成第1梳形電極70a及第2梳形電極70b之各層例如包含銅、鈦、鎳、及鎳合金等之金屬。
絕緣層60b隔著導電層20b之一部分、介電層50之一部分、第1梳形電極70a、及第2梳形電極70b而與第1主面S1對向。再者，絕緣層60b隔著導電層20b之另一部分、及介電層50之另一部分而與第2主面S2及端面S3對向。
絕緣層60b既可具有單層構造，也可具有多層構造。構成絕緣層60b之層例如包含矽氮化物等之無機絕緣體、或聚醯亞胺等之有機絕緣體。
在絕緣層60b，於第1梳形電極70a及第2梳形電極70b之位置設置有複數個貫通孔。該等貫通孔中之設置於第1梳形電極70a之位置之貫通孔係第3接觸孔。另一方面，該等貫通孔中之設置於第2梳形電極70b之位置之貫通孔係第4接觸孔。
第1外部電極70c設置於絕緣層60b上。第1外部電極70c經由第1梳形電極70a朝導電層20b電性連接。
第1外部電極70c包含：第1接合墊70c1、第2接合墊70c2、及第1電極部70c3。
第1接合墊70c1隔著介電層50之一部分、導電層20b之一部分、絕緣層60a之一部分、第1梳形電極70a之一部分、及絕緣層60b之一部分而與第1主面S1對向。第1接合墊70c1與第1槽G1之一端鄰接。
第1接合墊70c1埋入第3接觸孔。第1接合墊70c1朝第1梳形電極70a電性連接。又，第1接合墊70c1連接於第1電極部70c3之一端。
第2接合墊70c2隔著介電層50之另一部分、導電層20b之另一部分、絕緣層60a之另一部分、及絕緣層60b之另一部分而與第2主面S2對向。第2接合墊70c2與第1槽G1之另一端鄰接。第2接合墊70c2連接於第1電極部70c3之另一端。
第1電極部70c3隔著介電層50之又一部分、導電層20b之又一部分、及絕緣層60b之又一部分而與端面S3對向。第1電極部70c3具有沿第1槽G1之壁面之形狀。
第2外部電極70d設置於絕緣層60b上。第2外部電極70d經由第2梳形電極70b對導電基板CS電性連接。
第2外部電極70d包含：第3接合墊70d1、第4接合墊70d2、及第2電極部70d3。
第3接合墊70d1隔著介電層50之一部分、導電層20b之一部分、絕緣層60a之一部分、第2梳形電極70b之一部分、及絕緣層60b之一部分而與第1主面S1對向。第3接合墊70d1與第2槽G2之一端鄰接。
第3接合墊70d1埋入第4接觸孔。第3接合墊70d1對第2梳形電極70b電性連接。又，第3接合墊70d1連接於第2電極部70d3之一端。
第4接合墊70d2隔著介電層50之另一部分、導電層20b之另一部分、絕緣層60a之另一部分、及絕緣層60b之另一部分而與第2主面S2對向。第4接合墊70d2與第2槽G2之另一端鄰接。第4接合墊70d2連接於第2電極部70d3之另一端。
第2電極部70d3隔著介電層50之又一部分、導電層20b之又一部分、及絕緣層60b之又一部分而與端面S3對向。第2電極部70d3具有沿第2槽G2之壁面之形狀。
第3接合墊70d1相對於第1接合墊70c1之相對位置與第4接合墊70d2相對於第2接合墊70c2之相對位置相同。此處，作為一例，第2接合墊70c2朝垂直於Z方向之平面之正射影與第1接合墊70c1朝該平面之正射影重合，第4接合墊70d2朝前文之平面之正射影與第3接合墊70d1朝該平面之正射影重合。
第1外部電極70c及第2外部電極70d既可具有單層構造，也可具有多層構造。構成第1外部電極70c及第2外部電極70d之各層例如包含含有鉬、鋁、金、鎢、鉑、銅、鎳、及其等1個以上之合金等之金屬。
第1外部電極70c及第2外部電極70d之厚度較佳為在0.1 μm至1000 μm之範圍內，更佳為在1 μm至500 μm之範圍內。
該電容器1例如利用以下之方法製造。以下，一面參照圖11至圖17，一面說明電容器1之製造方法之一例。
在該方法中，首先，準備圖11所示之基板10。此處，作為一例，基板10係單晶矽晶圓。雖然單晶矽晶圓之面方位無特別限定，但在本例中，使用一主面為(100)面之矽晶圓。也可利用一主面為(110)面之矽晶圓作為基板10。
其次，利用MacEtch(Metal-Assisted Chemical Etching，金屬輔助化學蝕刻)在基板10形成貫通孔。
亦即，首先，如圖11及圖12所示，在基板10上形成各自包含第1貴金屬之第1觸媒層80a及第2觸媒層80b。第1觸媒層80a及第2觸媒層80b分別形成為局部地覆蓋基板10之一個主面(以下稱為第1面)及另一主面(以下稱為第2面)。
具體而言，首先，在基板10之第1面上形成第1遮罩層90a。
第1遮罩層90a在與第1凹部R1對應之位置開口。第1遮罩層90a防止第1面中之由第1遮罩層90a覆蓋之部分與後述之貴金屬接觸。
作為第1遮罩層90a之材料可舉出例如聚醯亞胺、氟樹脂、酚樹脂、丙烯酸樹脂、及酚醛樹脂等之有機材料、或氧化矽及氮化矽等之無機材料。
第1遮罩層90a例如可利用既存之半導體製程形成。包含有機材料之第1遮罩層90a例如可利用光微影術形成。包含無機材料之第1遮罩層90a例如可利用汽相沈積法使無機材料層成膜、利用光微影術形成遮罩、及利用蝕刻使無機材料層圖案化而成形。或，包含無機材料之第1遮罩層90a可藉由基板10之表面區域之氧化或氮化、利用光微影術形成遮罩、及利用蝕刻使氧化物或氮化物層圖案化而形成。第1遮罩層90a可省略。
其次，在第1面中之未由第1遮罩層90a覆蓋之區域上形成第1觸媒層80a。第1觸媒層80a係例如包含貴金屬之不連續層。此處，作為一例，第1觸媒層80a係包含含有貴金屬之第1觸媒粒子81a之粒狀層。
貴金屬係例如金、銀、鉑、銠、鈀、及釕之1個以上。第1觸媒層80a及第1觸媒粒子81a可更包含鈦等之貴金屬以外之金屬。
第1觸媒層80a例如可利用電解鍍覆、還原鍍覆、或置換鍍覆形成。第1觸媒層80a可使用包含貴金屬粒子之分散液之塗佈、或蒸鍍及濺射等之汽相沈積法形成。在該等方法中亦然，置換鍍覆因能夠使貴金屬在第1面中之未由第1遮罩層90a覆蓋之區域直接且相同地析出故而尤佳。
其次，如圖12所示，在第2面上形成第2遮罩層90b。
第2遮罩層90b在與第2凹部R2對應之位置開口。第2遮罩層90b防止第2面中之由第2遮罩層90b覆蓋之部分與貴金屬接觸。
作為第2遮罩層90b之材料，例如可使用針對第1遮罩層90a所例示之材料。第2遮罩層90b例如可利用與以上針對第1遮罩層90a所述之方法同樣之方法形成。
其次，在第2面中之未由第2遮罩層90b覆蓋之區域上形成第2觸媒層80b。第2觸媒層80b係例如包含貴金屬之不連續層。此處，作為一例，第2觸媒層80b係包含含有貴金屬之第2觸媒粒子81b之粒狀層。
針對第2觸媒層80b及第2觸媒粒子81b之材料例如可使用針對第1觸媒層80a及第1觸媒粒子81a所例示之材料。第2觸媒層80b例如可利用與以上針對第1觸媒層80a所述之方法同樣之方法形成。
此外，可當在第1面上形成第1遮罩層90a後，在第2面上形成第2遮罩層90b，繼而形成第1觸媒層80a，之後形成第2觸媒層80b。或，可當在第1面上形成第1遮罩層90a後，在第2面上形成第2遮罩層90b，之後使基板浸漬於鍍覆液，而同時形成第1觸媒層80a及第2觸媒層80b。
其次，基於貴金屬作為觸媒之作用對基板10予以蝕刻，而在基板10形成相當於圖8所示之貫通孔之孔。
具體而言，如圖13及圖14所示，利用蝕刻劑100對基板10予以蝕刻。例如，使基板10浸漬於液狀之蝕刻劑100，而使蝕刻劑100與基板10接觸。
蝕刻劑100包含氧化劑及氟化氫。
蝕刻劑100之氟化氫之濃度較佳為在1 mol/L至20 mol/L之範圍內，更佳為在5 mol/L至10 mol/L之範圍內，更為較佳為在3 mol/L至7 mol/L之範圍內。當氟化氫濃度較低時，不易達成高蝕刻速率。當氟化氫濃度較高時，有可能產生過量之側蝕。
氧化劑例如可選自過氧化氫、硝酸、AgNO3 、KAuCl4 、HAuCl4 、K2 PtCl6 、H2 PtCl6 、Fe(NO3 )3 、Ni(NO3 )2 、Mg(NO3 )2 、Na2 S2 O8 、K2 S2 O8 、KMnO4 及K2 Cr2 O7 。由於在不產生有害之副產物下，亦不會產生半導體元件之污染，故作為氧化劑較佳為過氧化氫。
蝕刻劑100之氧化劑之濃度較佳為在0.2 mol/L至8 mol/L之範圍內，更佳為在2 mol/L至4 mol/L之範圍內，更為較佳為在3 mol/L至4 mol/L之範圍內。
蝕刻劑100可更包含緩衝劑。緩衝劑例如包含氟化銨及氨中至少一者。根據一例，緩衝劑係氟化銨。根據另一例，緩衝劑係氟化銨與氨之混合物。
蝕刻劑100可更包含水等之其他成分。
當使用如上述之蝕刻劑100時，僅在基板10中之與第1觸媒粒子81a或第2觸媒粒子81b接近之區域中將基板10之材料、此處係矽氧化。而後，藉此產生之氧化物係由氫氟酸溶解去除。因而，僅與第1觸媒粒子81a或第2觸媒粒子81b接近之部分被選擇性地蝕刻。
第1觸媒粒子81a與蝕刻之進行同時地朝向第2面移動，因而進行與上述相同之蝕刻。其結果為，如圖13所示，在第1觸媒層80a之位置，自第1面朝向第2面在相對於第1面垂直之方向進行蝕刻。
另一方面，第2觸媒粒子81b與蝕刻之進行同時地朝向第1面移動，因而進行與上述同樣之蝕刻。其結果為，如圖14所示，在第2觸媒層80b之位置，自第2面朝向第1面在相對於第2主面垂直之方向進行蝕刻。
如此，如圖15及圖16所示，在第1面形成相當於第1凹部R1之凹部，且在第2面形成相當於第2凹部R2之凹部。若該等凹部之深度之和為基板10之厚度以上，則該等凹部在其等交叉之位置彼此相連。如此，在上述之交叉部形成貫通孔。
又，與形成該等凹部同時地，也在與第1槽G1及第2槽G2對應之位置，於第1面及第2面形成凹部。藉此，在基板10之與第1槽G1及第2槽G2對應之位置形成貫通孔。
此處，該等貫通孔各者之垂直於該長度方向之剖面之形狀為圓形。該剖面形狀可為矩形等之其他形狀。
之後，自基板10去除第1遮罩層90a及第2遮罩層90b以及第1觸媒層80a及第2觸媒層80b。第1遮罩層90a及第2遮罩層90b以及第1觸媒層80a及第2觸媒層80b之1個以上可無須自基板10去除。
其次，在基板10上形成圖3至圖10所示之導電層20a，而獲得導電基板CS。包含多晶矽之導電層20a例如可藉由LPCVD(low pressure chemical vapor deposition，低壓化學汽相沈積)形成。包含金屬之導電層20a例如可利用電解鍍覆、還原鍍覆、或置換鍍覆形成。
鍍覆液係包含被鍍覆金屬之鹽之液體。作為鍍覆液可使用包含五水硫酸銅及硫酸之硫酸銅鍍覆液、包含焦磷酸銅及焦磷酸鉀之焦磷酸銅鍍覆液、及包含氨基磺酸鎳及硼之氨基磺酸鎳鍍覆液等之一般的鍍覆液。
導電層20a較佳為利用使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液之鍍覆法形成。在該鍍覆法中，使界面活性劑介置於由包含超臨界二氧化碳之粒子、及包含被鍍覆金屬之鹽之溶液組成之連續相之間。亦即，在鍍覆液中，在界面活性劑形成膠束，並將超臨界二氧化碳擷取入該等膠束。
在通常之鍍覆法中，有被鍍覆金屬朝凹部之底部附近之供給變得不充分之情形。其在凹部之深度D與寬度或直徑W之比D/W較大之情形下尤其顯著。
擷取有超臨界二氧化碳之膠束亦可容易地進入狹小之間隙。而後，伴隨著該等膠束之移動而包含被鍍覆金屬之鹽之溶液亦移動。因此，根據使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液之鍍覆法，能夠容易地形成厚度均一之導電層20a。
其次，在導電層20a上形成介電層50。介電層50例如可利用CVD(chemical vapor deposition，化學汽相沈積)形成。或，介電層50可藉由使導電層20a之表面氧化、氮化或氮氧化而形成。
其次，在介電層50上形成導電層20b。導電層20b例如可利用與以上針對導電層20a所述之方法同樣之方法形成。導電層20b亦較佳為利用使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液之鍍覆法形成。
其次，在包含導電層20b及介電層50之積層體形成複數個貫通孔。此處，該等貫通孔係上述積層體中之第1主面S1上之部分，以在和第1凹部R1間之區域與第2凹部R2之交叉部對應之位置於Y方向隔1個排列1個之方式形成。該等貫通孔例如可藉由利用光微影術形成遮罩、及利用蝕刻之圖案化而成形。
其次，在導電層20b之第5部分P5及第7部分P7上形成第1絕緣層60a1。第1絕緣層60a1例如可利用CVD形成。
之後，在第1絕緣層60a1上形成第2絕緣層60a2。在第2絕緣層60a2，於設置於上述積層體之貫通孔之位置設置貫通孔。在使用感光性樹脂作為第2絕緣層60a2之材料之情形下，可利用光微影術獲得具有貫通孔之第2絕緣層60a2。
其次，將第2絕緣層60a2用作蝕刻遮罩，並對第1絕緣層60a1予以蝕刻。藉此，去除第1絕緣層60a1中之被覆導電層20a之部分。
其次，將第1金屬層71及第2金屬層72依序積層，將其等圖案化，而獲得第1梳形電極70a及第2梳形電極70b。第1梳形電極70a及第2梳形電極70b例如可利用濺射或鍍覆之成膜與光微影術之組合形成。
之後，在導電層20b、絕緣層60a及第2金屬層72上形成絕緣層60b。在絕緣層60b，於與第1梳形電極70a及第2梳形電極70b對應之位置設置貫通孔。絕緣層60b例如可利用以上針對絕緣層60a所述之方法形成。
其次，在絕緣層上形成第1外部電極70c及第2外部電極70d。第1外部電極70c及第2外部電極70d例如可利用以上針對第1梳形電極70a及第2梳形電極70b所述之方法形成。如以上所述般，獲得圖17所示之構造。
之後，沿A-A線切割該構造。亦即，以切割線沿與第1槽G1及第2槽G2對應地設置之貫通孔之X方向之排列及Y方向之排列之方式進行切割。
在進行該切割前之構造中，雖然第1外部電極70c及第2外部電極70d在A-A線之位置不相連、或在A-A線之位置相連，但較佳為在該位置處較其他位置為薄。如是，可防止伴隨著切割，在第1外部電極70c及第2外部電極70d產生所不期望之破損。
如以上所述般，獲得圖1至圖10所示之電容器1。
在該電容器1中，包含介電層50及導電層20b之積層構造不僅設置於第1主面S1上，亦設置於第2主面S2上及貫通孔TH內。因此，該電容器1可達成較大之電容。
又，在該電容器1中，第1凹部R1及第2凹部R2係溝槽。上述之積層構造亦可設置於溝槽之側壁及底面上。因此，該電容器1可達成特別大之電容。
又，在該電容器1中，第1凹部R1及第2凹部R2相互交叉，其等之深度之和為導電基板CS之厚度以上。因此，若形成第1凹部R1及第2凹部R2，則在其等交叉之位置產生貫通孔TH。因而，除形成第1凹部R1及第2凹部R2之步驟以外，無須進行另行形成貫通孔TH之步驟。
而且，在該電容器1中，利用貫通孔TH進行上述積層構造中之位於第1主面S1上之部分與位於第2主面S2上之部分的電性連接。因而，可將第1梳形電極70a及第2梳形電極70b之兩者配置於電容器1之一側。採用此構成之電容器1可利用比較少之步驟數製造。
再者，該電容器1如以下所說明般可容易增大每設置面積之電容。
圖18係顯示包含上述之電容器1之電容器模組之一例的剖視圖。
圖18所示之電容器模組150包含電路基板110、及複數個電容器1。
電路基板110包含絕緣基板111及導體圖案112。電路基板110此處僅在其最表面具有導體圖案112。電路基板110可為多層基板。
複數個電容器1各者具有一面參照圖1至圖10一面所說明之構造。該等電容器1相互積層，該等相鄰之2個之第1外部電極70c相互電性連接且第2外部電極70d相互電性連接。此處，2個電容器1以一者之第1接合墊70c1及第3接合墊70d1分別與另一者之第2接合墊70c2及第4接合墊70d2對向之方式積層。又，在該積層體中，電容器1以第1槽G1在其等之長度方向並排而形成1個槽，第2槽G2在其等之長度方向並排而形成1個槽之方式積層。該等電容器1藉由介置於其等之間之接著劑層130b而相對於彼此被固定。
該積層體以一者之電容器1之第2接合墊70c2及第4接合墊70d2分別與2個導體圖案112對向之方式載置於電路基板110上。該積層體由電路基板110支持。此處，該積層體藉由介置於其與絕緣基板111之間之接著劑層130a而固定於電路基板110。
該電容器模組150更包含複數個接合材120。該等接合材120例如包含焊料等之導電材料。
接合材120之1個以與2個電容器1之第1電極部70c3及導體圖案112相接之方式設置。該接合材120遍及連接複數個電容器1之第1槽G1而成之1個槽之大致全長而延伸。又，該接合材120包含介置於相鄰之電容器1之第1接合墊70c1及第2接合墊70c2間之間隙、及導體圖案112與第2接合墊70c2之間之間隙之部分。根據一例，該接合材120形成填角。該接合材120確實地實現在所積層之電容器1之第1外部電極70c間之電性連接、及該等第1外部電極70c與導體圖案112之電性連接。
接合材120之另一者以與2個電容器1之第2電極部70d3及另一導體圖案112相接之方式設置。該接合材120遍及連接複數個電容器1之第2槽G2而成之1個槽之大致全長而延伸。又，該接合材120包含介置於相鄰之電容器1之第3接合墊70d1及第4接合墊70d2間之間隙、及導體圖案112與第4接合墊70d2之間之間隙之部分。根據一例，該接合材120形成填角。該接合材120確實地實現在所積層之電容器1之第2外部電極70d間之電性連接、及該等第2外部電極70d與另一導體圖案112之電性連接。
在該電容器模組150中，電容器1在其等之厚度方向積層。因而，在採用該構造之情形下，容易增大每設置面積之電容。
又，在包含該電容器模組150之電容器1中，第1外部電極70c及第2外部電極70d分別包含與端面S3對向之第1電極部70c3及第2電極部70d3。因而，例如，藉由形成接合材120，而可同時實現第1外部電極70c彼此之電性連接、第2外部電極70d彼此之電性連接、第1外部電極70c與導體圖案112之電性連接、及第2外部電極70d與導體圖案112之電性連接。因而，在此方面亦然，若採用上述之構造，則容易增大每設置面積之電容。
再者，在該電容器模組150中，電容器1以第1槽G1在其等之長度方向排列而形成1個槽、第2槽G2在其等之長度方向排列而形成1個槽之方式積層。因而，在使用焊料作為接合材120之材料時，可藉由毛細管現象將因加熱而熔融之焊料擴展至上述槽之大致全長。因而，在此方面亦然，若採用上述之構造，則容易增大每設置面積之電容。
＜第2實施形態＞ 圖19中顯示第2實施形態之電容器之一部分。
第2實施形態之電容器除採用以下之構成以外，與第1實施形態之電容器1同樣。又，第2實施形態之電容器模組除了對電容器採用以下之構成以外，與第1實施形態之電容器模組150同樣。
亦即，在第2實施形態之電容器中，於第1凹部R1之側壁設有1個以上之第1孔H1，於第2凹部R2之側壁設有1個以上之第2孔H2。
第1孔H1各者可為自2個以上之第1凹部R1之相鄰之2個之一者延伸且未到達另一者之盲孔。或，第1孔H1各者可為將2個以上之第1凹部R1之相鄰之2個之一者與另一者相連之貫通孔。或，可行的是，第1孔H1之1個以上為盲孔，其餘之第1孔H1為貫通孔。
第2孔H2各者可為自2個以上之第2凹部R2之相鄰之2個之一者延伸且未到達另一者之盲孔。或，第2孔H2各者可為將2個以上之第2凹部R2之相鄰之2個之一者與另一者相連之貫通孔。或，可行的是，第2孔H2之1個以上為盲孔，其餘之第2孔H2為貫通孔。
又，在該電容器中，包含介電層50及導電層20b之積層構造不僅設置於第1主面S1及第2主面S2以及第1凹部R1及第2凹部R2之側壁及底面上，亦設置於第1孔H1之側壁及第2孔H2之側壁上。亦即，導電層20b隔著介電層50，除與第1主面S1及第2主面S2以及第1凹部R1及第2凹部R2之側壁及底面對向以外，更與第1孔H1之側壁及第2孔H2之側壁對向。
第2實施形態之電容器例如可藉由進行在第1實施形態之電容器1之製造中用於形成第1孔H1及第2孔H2之步驟而獲得。第1孔H1及第2孔H2例如可利用以下之方法形成。
亦即，首先，準備一面參照圖15及圖16一面所說明之構造。其次，如圖20所示，在基板10上以局部地覆蓋第1凹部R1之側壁與第2凹部R2之側壁之方式形成包含第2貴金屬之第2觸媒層。
此外，在圖20中，參考符號82a及82b表示觸媒粒子。作為觸媒粒子82a及82b之材料，例如可使用針對第1觸媒粒子81a及第2觸媒粒子81b所例示之材料。
其次，利用MacEtch形成於相當於第1孔H1及第2孔H2之孔。亦即，基於貴金屬之作為觸媒之作用對基板10予以蝕刻，而形成相當於第1孔H1及第2孔H2之孔。
之後，利用與第1實施形態中所說明之方法同樣之方法，形成導電層20a、介電層50、導電層20b等。如此，獲得第2實施形態之電容器。
在該電容器中，於第1凹部R1之側壁設置第1孔H1，於第2凹部R2之側壁設置第2孔H2。因而，該電容器之導電基板CS具有較在第1凹部R1及第2凹部R2之側壁未設置孔之基板為大之表面積。
而且，在該電容器中，介電層50與導電層20b之積層構造不僅設置於第1主面S1及第2主面S2以及第1凹部R1及第2凹部R2之側壁及底面上，亦設置於第1孔H1及第2孔H2之側壁上。因而，該電容器可達成較在第1凹部R1及第2凹部R2之側壁未設置孔之電容器1為大之電容。
第2實施形態之電容器及電容器模組分別發揮與第1實施形態之電容器1及電容器模組150同樣之效果。而且，第2實施形態之電容器及電容器模組與第1實施形態之電容器1及電容器模組150相比，可達成更大之電容。
第1孔H1之平均直徑為0.3 μm以上。若減小第1孔H1之直徑，則可配置更多之第1孔H1，因而，可達成更大之電容。惟，若過於減小第1孔H1之直徑，則有可能在第1孔H1內不易形成介電層50與導電層20b之積層構造。
第1孔H1之開口部之總計面積佔第1凹部R1之側壁之面積之比例(以下稱為開口率)較佳為在30%至90%之範圍內，更佳為在50%至90%之範圍內。又，設置於第1凹部R1之側壁之第1孔H1之數目與該側壁之面積之比(以下稱為孔密度)較佳為在0.4個/μm2 至20個/μm2 之範圍內，更佳為在2個/μm2 至8個/μm2 之範圍內。
若增大開口率及孔密度，則可達成更大之電容。惟，若過分增大開口率及孔密度，則有可能在第1孔H1內不易形成介電層50與導電層20b之積層構造。
相鄰之第1凹部R1間之距離較佳為0.1 μm以上，更佳為2 μm以上。若增大該距離，則可達成更大之電容。惟，由於電容相對於該距離之增加率伴隨著距離之增大而逐漸變小，故過度增大上述之距離是無效的。又，當增大該距離時，有可能在第1孔H1內不易形成介電層50與導電層20b之積層構造。
第2孔H2之平均直徑為0.3 μm以上。若減小第2孔H2之直徑，則可配置更多之第2孔H2，因此，可達成更大之電容。惟，若過於減小第2孔H2之直徑，則有可能在第2孔H2內不易形成介電層50與導電層20b之積層構造。
第2孔H2之開口部之總計面積佔第2凹部R2之側壁之面積之比例(以下稱為開口率)較佳為在30%至90%之範圍內，更佳為在50%至90%之範圍內。又，設置於第2凹部R2之側壁之第2孔H2之數目與該側壁之面積之比(以下稱為孔密度)較佳為在0.4個/μm2 至20個/μm2 之範圍內，更佳為在2個/μm2 至8個/μm2 之範圍內。
若增大開口率及孔密度，則可達成更大之電容。惟，若過分增大開口率及孔密度，則有可能在第2孔H2內不易形成介電層50與導電層20b之積層構造。
相鄰之第2凹部R2間之距離較佳為0.1 μm以上，更佳為2 μm以上。若增大該距離，則可達成更大之電容。惟，由於電容相對於該距離之增加率伴隨著距離之增大而逐漸變小，故過度增大上述之距離是無效的。又，當增大該距離時，有可能在第2孔H2內不易形成介電層50與導電層20b之積層構造。
此外，本發明並非係限定於上述實施形態不變者，在實施階段中可在不脫離其要旨之範圍內將構成要素變化而具體化。又，可藉由上述實施形態所揭示之複數個構成要素之適宜的組合形成各種發明。例如，可自實施形態所示之所有構成要素削除若干個構成要素。再者，可將遍及不同之實施形態之構成要素事宜地組合。
例如，在上述之實施形態中，將第1梳形電極70a及第2梳形電極70b以與導電基板CS之一個面對向之方式配置，但第1梳形電極70a及第2梳形電極70b可以隔著導電基板CS對向之方式配置。
在上述之實施形態中，設置第1梳形電極70a及第2梳形電極70b作為內部電極，但內部電極可具有其他形狀。又，可省略第1梳形電極70a及第2梳形電極70b，將第1外部電極70c及第2外部電極70d分別朝導電層20b及導電基板CS連接。
第1接合墊70c1、第2接合墊70c2、第3接合墊70d1、及第4接合墊70d2可省略。或，第1電極部70c3及第2電極部70d3可省略。
第1凹部R1及第2凹部R2可形成至未形成貫通孔TH之深度。又，可省略第1凹部R1及第2凹部R2之一者。
又，在上述之實施形態中，利用MacEtch形成第1凹部R1及第2凹部R2，但第1凹部R1及第2凹部R2可利用反應性離子蝕刻(RIE)而形成。
1:電容器 10:基板 20a:導電層 20b:導電層 50:介電層 60a:絕緣層 60a1:第1絕緣層 60a2:第2絕緣層 60b:絕緣層 70a:第1梳形電極 70b:第2梳形電極 70c:第1外部電極 70c1:第1接合墊 70c2:第2接合墊 70c3:第1電極部 70d:第2外部電極 70d1:第3接合墊 70d2:第4接合墊 70d3:第2電極部 71:第1金屬層 72:第2金屬層 80a:第1觸媒層 80b:第2觸媒層 81a:第1觸媒粒子 81b:第2觸媒粒子 82a:第2觸媒粒子 82b:第2觸媒粒子 90a:第1遮罩層 90b:第2遮罩層 100:蝕刻劑 110:電路基板 111:絕緣基板 112:導體圖案 120:接合材 130a:接著劑層 130b:接著劑層 150:電容器模組 A-A:線 CS:導電基板 H1:第1孔 H2:第2孔 G1:第1槽 G2:第2槽 IV-IV:線 IX-IX:線 P1:第1部分 P2:第2部分 P3:第3部分 P4:第4部分 P5:第5部分 P6:第6部分 P7:第7部分 P8:第8部分 R1:第1凹部 R2:第2凹部 S1:第1主面 S2:第2主面 S3:端面 TH:貫通孔 V-V:線 VI-VI:線 VII-VII:線 VIII-VIII:線 X:方向 X-X:線 Y:方向 Z:方向
圖1係自斜上方向觀察第1實施形態之電容器之樣態之立體圖。 圖2係自斜下方向觀察圖1所示之電容器之樣態之立體圖。 圖3係圖1及圖2所示之電容器之俯視圖。 圖4係沿圖3所示之電容器之IV-IV線之剖視圖。 圖5係沿圖3所示之電容器之V-V線之剖視圖。 圖6係沿圖3所示之電容器之VI-VI線之剖視圖。 圖7係沿圖3所示之電容器之VII-VII線之剖視圖。 圖8係沿圖3所示之電容器之VIII-VIII線之剖視圖。 圖9係沿圖1及圖2所示之電容器之IX-IX線之剖視圖。 圖10係沿圖1及圖2所示之電容器之X-X線之剖視圖。 圖11係顯示圖1至圖10所示之電容器之製造之一步驟的剖視圖。 圖12係顯示圖1至圖10所示之電容器之製造之另一步驟的剖視圖。 圖13係顯示圖1至圖10所示之電容器之製造之又一步驟的剖視圖。 圖14係顯示圖1至圖10所示之電容器之製造之再一步驟的剖視圖。 圖15係利用圖13及圖14之步驟獲得之構造之一剖視圖。 圖16係顯示利用圖13及圖14之步驟獲得之構造之另一剖視圖。 圖17係顯示圖1至圖10所示之電容器之製造之再一步驟的剖視圖。 圖18係顯示包含圖1至圖10所示之電容器之電容器模組之一例的剖視圖。 圖19係顯示第2實施形態之電容器之一部分之立體圖。 圖20係顯示第2實施形態之電容器之製造之一步驟的立體圖。
1:電容器
10:基板
60b:絕緣層
70c:第1外部電極
70c1:第1接合墊
70c3:第1電極部
70d:第2外部電極
70d1:第3接合墊
70d3:第2電極部
G1:第1槽
G2:第2槽
IX-IX:線
X:方向
X-X:線
Y:方向
Z:方向

Claims (20)

  1. 一種電容器，其具備： 導電基板，其具有第1主面、第2主面、及自前述第1主面之緣部延伸至前述第2主面之緣部之端面，且在前述第1主面設有1個以上之凹部； 導電層，其覆蓋前述第1主面與前述1個以上之凹部之側壁及底面； 介電層，其介置於前述導電基板與前述導電層之間； 第1外部電極，其包含與前述端面對向之第1電極部，且電性連接於前述導電層；及 第2外部電極，其包含與前述端面對向之第2電極部，且電性連接於前述導電基板。
  2. 如請求項1之電容器，其中在前述端面設置自前述第1主面之緣部各自延伸至前述第2主面之緣部之第1及第2槽，前述第1及第2電極部分別配置於前述第1及第2槽內。
  3. 如請求項2之電容器，其中前述第1及第2電極部各自具有沿前述第1及第2槽之壁面之形狀。
  4. 如請求項1之電容器，其中前述第1外部電極更包含與前述第1及第2主面分別對向之第1及第2接合墊，且前述第2外部電極更包含與前述第1及第2主面分別對向之第3及第4接合墊。
  5. 如請求項4之電容器，其中前述第1接合墊連接於前述第1電極部之一端，前述第2接合墊連接於前述第1電極部之另一端，前述第3接合墊連接於前述第2電極部之一端，前述第4接合墊連接於前述第2電極部之另一端。
  6. 一種電容器，其具備： 導電基板，其具有第1主面及第2主面，且在前述第1主面設有1個以上之凹部； 導電層，其覆蓋前述第1主面與前述1個以上之凹部之側壁及底面； 介電層，其介置於前述導電基板與前述導電層之間； 第1外部電極，其包含與前述第1及第2主面分別對向之第1及第2接合墊，且電性連接於前述導電層；及 第2外部電極，其包含與前述第1及第2主面分別對向之第3及第4接合墊，且電性連接於前述導電基板。
  7. 如請求項4或6之電容器，其中前述第3接合墊相對於前述第1接合墊之相對位置與前述第4接合墊相對於前述第2接合墊之相對位置相同。
  8. 如請求項1或6之電容器，其中前述1個以上之凹部為1個以上之第1溝槽。
  9. 如請求項8之電容器，其中在前述1個以上之第1溝槽之側壁設置1個以上之第1孔，前述導電層更覆蓋前述第1溝槽之前述側壁及底面、以及前述1個以上之第1孔之側壁。
  10. 如請求項9之電容器，其中前述1個以上之第1孔之至少一個為貫通孔。
  11. 如請求項8之電容器，其中在前述第2主面設置1個以上之第2溝槽，前述導電層更覆蓋前述第2主面、及前述1個以上之第2溝槽之側壁及底面。
  12. 如請求項11之電容器，其中在前述1個以上之第2溝槽之前述側壁設置1個以上之第2孔，前述導電層更覆蓋前述1個以上之第2溝槽之前述側壁及底面、以及前述1個以上之第2孔之側壁。
  13. 如請求項12之電容器，其中前述1個以上之第2孔之至少一個為貫通孔。
  14. 如請求項11之電容器，其中前述1個以上之第1溝槽之長度方向與前述1個以上之第2溝槽之長度方向相互交叉，前述1個以上之第1溝槽與前述1個以上之第2溝槽在其等之交叉部彼此相連。
  15. 如請求項14之電容器，其更具備： 第1梳形電極，其與前述第1主面對向，將前述導電層對前述第1外部電極電性連接；及 第2梳形電極，其與前述第1主面對向，將前述導電基板對前述第2外部電極電性連接；且 前述第1及第2梳形電極之各梳齒部在與前述1個以上之第1溝槽之前述長度方向交叉之方向延伸。
  16. 如請求項1或6之電容器，其中前述導電基板包含基板、及設置於前述基板上之導電層。
  17. 如請求項16之電容器，其中前述基板包含矽。
  18. 一種電容器模組，其具備： 積層體，其包含相互積層之複數個電容器，前述複數個電容器各者係如請求項1至17中任一項之電容器，前述複數個電容器之相鄰之2個之前述第1外部電極相互電性連接，且前述第2外部電極相互電性連接；及 電路基板，其支持前述積層體。
  19. 一種電容器模組，其具備： 積層體，其包含相互積層之複數個電容器，前述複數個電容器各者係如請求項1至5中任一項之電容器； 電路基板，其支持前述積層體； 接合材，其以與前述複數個電容器之前述第1電極部相接之方式設置，且將其等電性連接；及 接合材，其以與前述複數個電容器之前述第2電極部相接之方式設置，且將其等電性連接。
  20. 如請求項19之電容器模組，其中前述接合材各者包含焊料。
TW108145777A 2019-02-07 2019-12-13 電容器及電容器模組 TWI715351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019020614A JP7179634B2 (ja) 2019-02-07 2019-02-07 コンデンサ及びコンデンサモジュール
JP2019-020614 2019-02-07

Publications (2)

Publication Number Publication Date
TW202030753A true TW202030753A (zh) 2020-08-16
TWI715351B TWI715351B (zh) 2021-01-01

Family

ID=71946180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108145777A TWI715351B (zh) 2019-02-07 2019-12-13 電容器及電容器模組

Country Status (6)

Country Link
US (2) US10964474B2 (zh)
JP (1) JP7179634B2 (zh)
KR (1) KR102341132B1 (zh)
CN (1) CN111540603B (zh)
FR (1) FR3092697B1 (zh)
TW (1) TWI715351B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
JP2022147628A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106732A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd コンデンサの実装構造
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
JPH11121251A (ja) * 1997-10-21 1999-04-30 Ngk Spark Plug Co Ltd 積層形セラミック部品及びその製造方法
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000323076A (ja) 1999-03-05 2000-11-24 Canon Inc 画像形成装置
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP2002198463A (ja) 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
US6620701B2 (en) * 2001-10-12 2003-09-16 Infineon Technologies Ag Method of fabricating a metal-insulator-metal (MIM) capacitor
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6638830B1 (en) * 2002-09-18 2003-10-28 United Microelectronics Corp. Method for fabricating a high-density capacitor
JP2004111624A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
US6720232B1 (en) * 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
US6999298B2 (en) * 2003-09-18 2006-02-14 American Semiconductor, Inc. MIM multilayer capacitor
US6853024B1 (en) * 2003-10-03 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned MIM capacitor process for embedded DRAM
US7282757B2 (en) * 2003-10-20 2007-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor structure and method of manufacture
KR100604845B1 (ko) * 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
KR100642633B1 (ko) * 2004-06-11 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법
US7115467B2 (en) * 2004-07-30 2006-10-03 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall barrier removal aspect
US7250334B2 (en) * 2004-07-31 2007-07-31 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
KR20060027747A (ko) * 2004-09-23 2006-03-28 삼성전자주식회사 금속전극들을 갖는 커패시터 제조방법
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
US7388244B2 (en) * 2005-09-22 2008-06-17 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors and method of fabricating same
JP4835082B2 (ja) 2005-09-28 2011-12-14 株式会社デンソー 半導体装置及びその製造方法
US7880268B2 (en) * 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
KR100778865B1 (ko) * 2006-05-25 2007-11-22 동부일렉트로닉스 주식회사 엠아이엠 구조의 커패시터의 제조 방법
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
US20080122032A1 (en) * 2006-08-16 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with MIM-type decoupling capacitors and fabrication method thereof
US8424177B2 (en) * 2006-10-04 2013-04-23 Stmicroelectronics (Crolles 2) Sas MIM capacitor with enhanced capacitance
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
JP4552946B2 (ja) * 2007-01-31 2010-09-29 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN101246910B (zh) * 2007-02-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属-绝缘-金属型电容器及其制作方法
FR2914498A1 (fr) * 2007-04-02 2008-10-03 St Microelectronics Sa Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre
JP2008300676A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置およびその製造方法
KR100881488B1 (ko) * 2007-09-06 2009-02-05 주식회사 동부하이텍 Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US7659602B2 (en) * 2008-06-02 2010-02-09 Qimonda Ag Semiconductor component with MIM capacitor
US8143699B2 (en) * 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
US8242551B2 (en) * 2009-03-04 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure for system-on-chip technology
US8604586B2 (en) * 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
TW201225122A (en) 2010-12-01 2012-06-16 Holy Stone Entpr Co Ltd Ceramic capacitor structure
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012221990A (ja) 2011-04-04 2012-11-12 Renesas Electronics Corp 半導体装置及びその製造方法
US8384191B2 (en) 2011-05-25 2013-02-26 Nanya Technology Corp. Stack capacitor structure and forming method
US8748284B2 (en) * 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers
US8716100B2 (en) * 2011-08-18 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US8853810B2 (en) * 2011-08-25 2014-10-07 GlobalFoundries, Inc. Integrated circuits that include deep trench capacitors and methods for their fabrication
US8664076B2 (en) * 2011-09-21 2014-03-04 Texas Instruments Incorporated Method of forming a robust, modular MIS (metal-insulator-semiconductor) capacitor with improved capacitance density
JP5664597B2 (ja) * 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
JP2014017461A (ja) * 2012-06-15 2014-01-30 Ps4 Luxco S A R L 半導体装置の製造方法
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
JP6461603B2 (ja) 2012-11-02 2019-01-30 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
JP2014239207A (ja) * 2013-05-10 2014-12-18 株式会社村田製作所 コンデンサ素子の実装構造体およびコンデンサ素子の実装方法
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101434108B1 (ko) * 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
DE102014200869B4 (de) 2013-11-22 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
US9368392B2 (en) * 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9209305B1 (en) * 2014-06-06 2015-12-08 Stmicroelectronics, Inc. Backside source-drain contact for integrated circuit transistor devices and method of making same
US9653534B2 (en) * 2014-12-17 2017-05-16 International Business Machines Corporation Trench metal-insulator-metal capacitor with oxygen gettering layer
US9620582B2 (en) * 2015-01-27 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitors and forming methods
KR101702398B1 (ko) * 2015-02-16 2017-02-06 삼화콘덴서공업주식회사 방열 구조를 갖는 dc-링크 커패시터 모듈
KR102149786B1 (ko) * 2015-03-05 2020-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6477234B2 (ja) 2015-05-20 2019-03-06 Tdk株式会社 電子部品
JP6688489B2 (ja) 2016-06-17 2020-04-28 株式会社村田製作所 電子装置及びその製造方法
KR20180007865A (ko) * 2016-07-14 2018-01-24 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP6708963B2 (ja) 2016-08-04 2020-06-10 日産自動車株式会社 半導体コンデンサの製造方法
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
US10290701B1 (en) * 2018-03-28 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same

Also Published As

Publication number Publication date
KR20200097207A (ko) 2020-08-18
KR102341132B1 (ko) 2021-12-21
US20200258682A1 (en) 2020-08-13
FR3092697A1 (fr) 2020-08-14
FR3092697B1 (fr) 2021-11-19
US11551864B2 (en) 2023-01-10
TWI715351B (zh) 2021-01-01
CN111540603B (zh) 2022-01-28
CN111540603A (zh) 2020-08-14
US10964474B2 (en) 2021-03-30
US20210175011A1 (en) 2021-06-10
JP2020129577A (ja) 2020-08-27
JP7179634B2 (ja) 2022-11-29

Similar Documents

Publication Publication Date Title
CN110637359B (zh) 电容器及其制造方法
TWI715351B (zh) 電容器及電容器模組
US20230307184A1 (en) Capacitor and etching method
JP7391741B2 (ja) 構造体
TWI692788B (zh) 電容器及其製造方法
CN112542313B (zh) 电容器以及蚀刻方法
CN112542314B (zh) 电容器
JP2020119936A (ja) コンデンサ