JP2020119936A - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
JP2020119936A
JP2020119936A JP2019007776A JP2019007776A JP2020119936A JP 2020119936 A JP2020119936 A JP 2020119936A JP 2019007776 A JP2019007776 A JP 2019007776A JP 2019007776 A JP2019007776 A JP 2019007776A JP 2020119936 A JP2020119936 A JP 2020119936A
Authority
JP
Japan
Prior art keywords
layer
main surface
capacitor
conductive
conductive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019007776A
Other languages
English (en)
Other versions
JP7027352B2 (ja
Inventor
進 小幡
Susumu Obata
進 小幡
圭一郎 松尾
Keiichiro Matsuo
圭一郎 松尾
光雄 佐野
Mitsuo Sano
光雄 佐野
樋口 和人
Kazuto Higuchi
和人 樋口
下川 一生
Kazuo Shimokawa
一生 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019007776A priority Critical patent/JP7027352B2/ja
Priority to US16/747,675 priority patent/US11862667B2/en
Publication of JP2020119936A publication Critical patent/JP2020119936A/ja
Application granted granted Critical
Publication of JP7027352B2 publication Critical patent/JP7027352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945Trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】大きな電気容量を達成可能なコンデンサを提供する。【解決手段】実施形態のコンデンサ1は、第1主面S1と第2主面S2とを有し、前記第1主面S1に複数の凹部Rが設けられ、前記複数の凹部Rの隣り合った2つによって各々が挟まれた1以上の部分Pに、前記第1主面S1側の領域が前記第2主面S2側の領域と比較してより大きな多孔度を有するように複数の孔Hが更に設けられた導電基板10と、前記第1主面S1と前記複数の凹部Rの側壁及び底面と前記複数の孔Hの壁面とを覆った導電層20bと、前記導電基板10と前記導電層20bとの間に介在した誘電体層50とを備えている。【選択図】図1

Description

本発明の実施形態は、コンデンサに関する。
多くの電気電子機器は、コンデンサを含んでいる。そのようなコンデンサは、例えば、シリコン基板に、導電層や誘電体層を形成することにより得られる。
特開平8−213565号公報
本発明が解決しようとする課題は、大きな電気容量を達成可能なコンデンサを提供することである。
一側面によれば、第1主面と第2主面とを有し、前記第1主面に複数の凹部が設けられ、前記複数の凹部の隣り合った2つによって各々が挟まれた1以上の部分に、前記第1主面側の領域が前記第2主面側の領域と比較してより大きな多孔度を有するように複数の孔が更に設けられた導電基板と、前記第1主面と前記複数の凹部の側壁及び底面と前記複数の孔の壁面とを覆った導電層と、前記導電基板と前記導電層との間に介在した誘電体層とを備えたコンデンサが提供される。
第1実施形態に係るコンデンサを概略的に示す断面図。 図1に示すコンデンサの一部を拡大して示す断面図。 図1に示すコンデンサの製造における一工程を概略的に示す断面図。 図1に示すコンデンサの製造における他の工程を概略的に示す断面図。 図4の工程によって得られる構造の一例を概略的に示す断面図。 図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図。 図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図。 図7の工程によって得られる構造の一例を概略的に示す断面図。 図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図。 図9に示す工程によって得られる構造の一例を示す電子顕微鏡写真。 第2実施形態に係るコンデンサの一部を拡大して示す断面図。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照番号を付し、重複する説明は省略する。
<第1実施形態>
図1は、第1実施形態に係るコンデンサを概略的に示す断面図である。図2は、図1に示すコンデンサの一部を拡大して示す断面図である。
図1に示すコンデンサ1は、導電基板10と、導電層20bと、誘電体層50とを含んでいる。
なお、各図において、X方向は導電基板10の主面に平行な方向であり、Y方向は導電基板10の主面に平行であり且つX方向に垂直な方向である。また、Z方向は、導電基板10の厚さ方向、即ち、X方向及びY方向に垂直な方向である。
導電基板10は、その全体に亘って導電性を有している。導電基板10は、例えば、P型又はN型の不純物がドープされた半導体からなる半導体基板又は金属基板である。導電基板10は、シリコン基板などのシリコンを含んだ基板であることが好ましい。そのような基板は、半導体プロセスを利用した加工が可能である。
導電基板10は、第1主面S1と、その裏面である第2主面S2とを有している。
第1主面S1には、図1及び図2に示すように、複数の凹部Rが設けられている。ここでは、これら凹部Rは、第1方向であるX方向に各々が延びた形状を有しているトレンチである。凹部Rは、図1に示すように、第2方向であるY方向に配列している。
凹部Rの深さDは、導電基板10の厚さTの1%乃至90%の範囲内にあることが好ましく、1%乃至50%の範囲内にあることがより好ましい。この割合を大きくすると、コンデンサ1の容量がより大きくなる。但し、この割合を大きくすると、コンデンサ1の機械的強度が低下する。
凹部Rの開口部の寸法は、0.3μm以上であることが好ましい。なお、凹部Rの開口部の寸法は、凹部Rの開口部の径又は幅である。ここでは、凹部Rの開口部の寸法は、その長さ方向に対して垂直な方向、即ち、導電基板10の厚さ方向に垂直な平面への凹部Rの正射影の長さ方向に対して垂直な方向における寸法である。この寸法を小さくすると、より大きな電気容量を達成できる。但し、この寸法を小さくすると、凹部R内に、誘電体層50と後述する第1層20b1とを含んだ積層構造を形成することが難しくなる。
隣り合った凹部R間の距離は、0.1μm以上であることが好ましい。この距離を小さくすると、より大きな電気容量を達成できる。但し、この距離を小さくすると、導電基板10のうち凹部Rの隣り合った2つによって各々が挟まれた部分Pの破損を生じ易くなる。
凹部Rは、様々な形状を有し得る。例えば、凹部Rは、Z方向に垂直な平面への正射影が、直線状の形状を有していてもよく、湾曲又は屈曲した形状を有していてもよく、円形又は正方形であってもよい。
また、ここでは、凹部Rの深さ方向に平行な断面は矩形状である。この断面は矩形状でなくてもよい。例えば、この断面は、先細りした形状を有していてもよい。
導電基板10のうち凹部Rの隣り合った2つによって各々が挟まれた1以上の部分Pには、複数の孔Hが設けられている。これら孔Hは、部分Pに対して均一に設けられていない。部分Pには、孔Hは、その第1主面S1側の領域が、第2主面S2側の領域と比較してより大きな多孔度を有するように設けられている。
ここでは、部分Pの各々には、第1主面S1側の領域にのみ孔Hが設けられている。即ち、ここでは、部分Pの各々は、多孔質の第1領域RS1と、第1領域RS1と第2主面S2との間に介在した非多孔質の第2領域RS2とを含んでいる。
孔Hが部分Pのうち第1主面S1側の領域にのみ設けられている場合、凹部Rの深さ方向における第1領域RS1の寸法L1と、凹部Rの深さ方向における第2領域RS2の寸法L2との比は任意である。即ち、寸法L1と凹部Rの深さDとの比や寸法L2と凹部Rの深さDとの比は任意である。但し、寸法L1と深さDとの比L1/Dを大きくすると、コンデンサ1の容量の増大が容易になるものの、コンデンサ1の製造過程で部分Pの破損を生じ易くなり、また、コンデンサ1の寄生抵抗が大きくなる。
比L1/Dは、1%乃至50%の範囲内にあることが好ましく、3%乃至10%の範囲内にあることがより好ましい。また、寸法L1は、1μm乃至50μmの範囲内にあることが好ましく、3μm乃至10μmの範囲内にあることがより好ましい。
第1主面S1側の領域が、第2主面S2側の領域と比較してより大きな多孔度を有していれば、孔Hは、第1主面S1側の領域だけでなく、第2主面S2側の領域にも設けられていてもよい。この場合、部分Pの多孔度は、凹部Rの深さ方向へ連続的に変化していてもよく、段階的に変化していてもよい。各部分Pにおいて、多孔度の最小値は、1%以下であることが好ましく、0%であることがより好ましい。また、各部分Pにおいて、多孔度の最大値は、10%乃至90%の範囲内にあることが好ましく、30%乃至70%の範囲内にあることがより好ましい。
なお、「多孔度」は、以下の方法によって得られる値である。先ず、凹部Rの深さ方向に平行な部分Pの断面を、走査電子顕微鏡により2万乃至10万倍の倍率で撮影する。次いで、この画像において、孔Hの面積が部分Pの面積に占める割合を求める。このようにして得られた値を多孔度とする。
孔Hの各々は、止り孔であってもよく、貫通孔であってもよい。孔Hの各々は、分岐していてもよく、分岐していなくてもよい。孔Hの各々は、他の孔Hと繋がっていてもよく、繋がっていなくてもよい。
孔Hの平均径は、0.05μm以上であることが好ましい。孔Hの径を小さくすると、より多くの孔Hを配置することができ、それ故、より大きな電気容量を達成することができる。但し、孔Hの径を小さくし過ぎると、孔H内に、誘電体層50と後述する第1層20b1とを含んだ積層構造を形成することが難しくなる可能性がある。
導電層20bは、第1主面S1と、凹部Rの側壁及び底面と、孔Hの壁面とを覆っている。導電層20bは、単層構造を有していてもよく、多層構造を有していてもよい。ここでは、導電層20bは、第1層20b1と第2層20b2との二層構造を有している。
第1層20b1は、導電性を有する層である。第1層20b1は、第1主面S1と、凹部Rの側壁及び底面と、孔Hの壁面とを覆っている。
ここでは、第1層20b1のうち第1主面S1並びに凹部Rの側壁及び底面と向き合った部分は、導電基板10の表面に対してコンフォーマルである。即ち、ここでは、第1層20b1は、略均一な厚さを有する層である。第1層20b1のうち第1主面S1並びに凹部Rの側壁及び底面と向き合った部分は、導電基板10の表面に対してコンフォーマルでなくてもよい。
第1層20b1は、誘電体層50とともに、孔Hを埋め込んでいる。即ち、孔Hは、誘電体層50と第1層20b1とによって、隙間を残すことなしに埋め込まれている。この構造を採用すると、第1層20b1を形成してから第2層20b2を形成するまでの期間において部分Pが破損する可能性を低減することができる。第1層20b1のうち孔H内に位置した部分は、孔Hの壁面に対してコンフォーマルであってもよい。
第2層20b2も、導電性を有する層である。第2層20b2は、第1層20b1を間に挟んで、第1主面S1と、凹部Rの側壁及び底面と、孔Hの壁面とに向き合っている。
第2層20b2は、誘電体層50及び第1層20b1とともに、凹部Rを埋め込んでいる。第2層20b2のうち凹部Rの側壁及び底面に向き合った部分は、それらに対してコンフォーマルであってもよい。
導電層20bは、誘電体層50とともに、孔Hを埋め込んでいる。即ち、孔Hは、誘電体層50と導電層20bとによって、隙間を残すことなしに埋め込まれている。この構造を採用すると、導電層20bを形成した後に部分Pが破損する可能性を低減することができる。導電層20bのうち孔H内に位置した部分は、孔Hの壁面に対してコンフォーマルであってもよい。
また、導電層20bは、誘電体層50とともに、凹部Rを埋め込んでいる。導電層20bのうち凹部Rの側壁及び底面に向き合った部分は、それらに対してコンフォーマルであってもよい。
導電層20bを構成している各層は、例えば、導電性を高めるために不純物がドーピングされたポリシリコンからなる。導電層20bを構成している各層は、ニッケル、銅、タングステンなどの金属又は合金からなる層であってもよい。
第1層20b1の材料と第2層20b2の材料とは、同じであってもよく、異なっていてもよい。ここでは、第1層20b1及び第2層20b2は、P型又はN型の不純物がドープされたポリシリコンからなるとする。
第1層20b1の厚さは、0.05μm乃至1μmの範囲内にあることが好ましく、0.1μm乃至0.3μmの範囲内にあることがより好ましい。第1層20b1が薄いと、第1層20b1に不連続部を生じるか、又は、第1層20b1のシート抵抗が過剰に大きくなる可能性がある。第1層20b1が厚いと、誘電体層50を十分な厚さに形成することが難しい場合がある。
誘電体層50は、導電基板10と導電層20bとの間に介在している。誘電体層50は、導電基板10の表面、具体的には、第1主面S1、凹部Rの側壁及び底面、並びに孔Hの内壁に対してコンフォーマルである。誘電体層50は、導電基板10と導電層20bとを互いから電気的に絶縁している。誘電体層50は、単層構造を有していてもよく、多層構造を有していてもよい。
誘電体層50は、例えば、無機誘電体からなる。無機誘電体としては、強誘電体(例えば、HfSiO、HfSiON、又はHfO)も用いることができるが、例えば、シリコン窒化物、シリコン酸化物、シリコン酸窒化物、チタン酸化物、アルミナ、及びタンタル酸化物などの常誘電体が好ましい。これらの常誘電体は、温度による誘電率の変化が小さい。そのため、常誘電体を誘電体層50に使用すると、コンデンサ1の耐熱性を高めることができる。
誘電体層50は、シリコン酸化物層を含んでいることが好ましい。シリコン酸化物層を含んだ誘電体層50は、例えば、シリコン酸化物層であるか、又は、1以上のシリコン酸化物層と他の1以上の層とを含んだ多層構造を有している層である。この多層構造を有している層、例えば、シリコン酸化物層とシリコン窒化物層とを含んだ層、シリコン酸化物層とシリコン酸窒化物層とを含んだ層、又は、シリコン酸化物層と金属酸化物層とを含んだ層である。なお、導電基板10としてシリコン基板を使用した場合、シリコン酸化物層、シリコン窒化物層及びシリコン酸窒化物層は、それぞれ、導電基板10の表面領域を、酸化、窒化及び酸窒化することにより形成することができる。
誘電体層50の厚さは、0.005μm乃至0.5μmの範囲内にあることが好ましく、0.01μm乃至0.1μmの範囲内にあることがより好ましい。誘電体層50が薄いと、誘電体層50に不連続部を生じ、導電基板10と導電層20bとが短絡する可能性がある。また、誘電体層50を薄くすると、例え短絡していなくても耐圧が低くなり、電圧を印加した際に短絡する可能性が高まる。誘電体層50を厚くすると、耐圧は高くなるが電気容量が小さくなる。
このコンデンサ1は、第1電極70a及び第2電極70bを更に含んでいる。
第1電極70aは、第1主面S1と向き合い、導電層20bと電気的に接続されている。ここでは、第1電極70aは、導電層20b上に設けられている。また、第2電極70bは、第2主面S2上に設けられている。
第1電極70a及び第2電極70bは、導電基板10及び導電層20bからそれぞれ電気的に絶縁され、導電層20b及び導電基板10にそれぞれ電気的に接続されていれば、コンデンサ1の一方の主面にそれらの双方を設けてもよい。
第1電極70a及び第2電極70bは、単層構造を有していてもよく、多層構造を有していてもよい。第1電極70a及び第2電極70bを構成している各層は、例えば、アルミニウム、銅、ニッケル及びニッケル合金などの金属からなる。
このコンデンサ1は、例えば、以下の方法により製造する。
図3は、図1に示すコンデンサの製造における一工程を概略的に示す断面図である。図4は、図1に示すコンデンサの製造における他の工程を概略的に示す断面図である。図5は、図4の工程によって得られる構造の一例を概略的に示す断面図である。図6は、図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図である。図7は、図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図である。図8は、図7の工程によって得られる構造の一例を概略的に示す断面図である。図9は、図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図である。
この方法では、先ず、図3に示す導電基板10を準備する。ここでは、一例として、導電基板10は、P型又はN型の不純物がドープされた単結晶シリコンウェハであるとする。単結晶シリコンウェハの面方位は特に問わないが、本例では、第1主面S1が(100)面であるシリコンウェハを用いる。導電基板10としては、第1主面S1が(110)面であるシリコンウェハを用いることもできる。
次に、MacEtch(Metal-Assisted Chemical Etching)により、導電基板10に凹部Rを形成する。
即ち、先ず、図3に示すように、導電基板10の第1主面S1上に、第1貴金属を含んだ第1触媒層80aを形成する。第1触媒層80aは、それぞれ、第1主面S1を部分的に覆うように形成する。
具体的には、先ず、導電基板10の第1主面S1上に、第1マスク層90aを形成する。
第1マスク層90aは、凹部Rに対応した位置で開口している。第1マスク層90aは、第1主面S1のうち第1マスク層90aによって覆われた部分が、後述する第1貴金属と接触するのを防止する。
第1マスク層90aの材料としては、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコン及び窒化シリコンなどの無機材料が挙げられる。
第1マスク層90aは、例えば、既存の半導体プロセスによって形成することができる。有機材料からなる第1マスク層90aは、例えば、フォトリソグラフィによって形成することができる。無機材料からなる第1マスク層90aは、例えば、気相堆積法による無機材料層の成膜と、フォトリソグラフィによるマスクの形成と、エッチングによる無機材料層のパターニングとによって成形することができる。或いは、無機材料からなる第1マスク層90aは、導電基板10の表面領域の酸化又は窒化と、フォトリソグラフィによるマスク形成と、エッチングによる酸化物又は窒化物層のパターニングとによって形成することができる。
次に、第1主面S1のうち第1マスク層90aによって覆われていない領域上に、第1触媒層80aを形成する。第1触媒層80aは、例えば、第1貴金属を含んだ不連続層である。ここでは、一例として、第1触媒層80aは、第1貴金属を含んだ第1触媒粒子81aからなる粒状層であるとする。
第1貴金属は、例えば、金、銀、白金、ロジウム、パラジウム、及びルテニウムの1以上である。第1触媒層80a及び第1触媒粒子81aは、チタンなどの貴金属以外の金属を更に含んでいてもよい。
第1触媒層80aは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。第1触媒層80aは、貴金属粒子を含む分散液の塗布、又は、蒸着及びスパッタリング等の気相堆積法を用いて形成してもよい。これら手法の中でも、置換めっきは、第1主面S1のうち第1マスク層90aによって覆われていない領域に、第1貴金属を直接的且つ一様に析出させることができるため特に好ましい。
次に、第1貴金属の触媒としての作用のもとで導電基板10をエッチングして、図1及び図5に示す凹部Rを導電基板10に形成する。
具体的には、図4に示すように、導電基板10を第1エッチング剤100aでエッチングする。例えば、導電基板10を液状の第1エッチング剤100aに浸漬させて、第1エッチング剤100aを導電基板10の第1主面S1と接触させる。
第1エッチング剤100aは、酸化剤と弗化水素とを含んでいる。
第1エッチング剤100aにおける弗化水素の濃度は、1mol/L乃至20mol/Lの範囲内にあることが好ましく、5mol/L乃至10mol/Lの範囲内にあることがより好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
酸化剤は、例えば、過酸化水素、硝酸、AgNO、KAuCl、HAuCl、KPtCl、HPtCl、Fe(NO、Ni(NO、Mg(NO、Na、K、KMnO及びKCrから選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
第1エッチング剤100aにおける酸化剤の濃度は、0.2mol/L乃至8mol/Lの範囲内にあることが好ましく、2mol/L乃至4mol/Lの範囲内にあることがより好ましい。
第1エッチング剤100aは、緩衝剤を更に含んでいてもよい。緩衝剤は、例えば、弗化アンモニウム及びアンモニアの少なくとも一方を含んでいる。一例によれば、緩衝剤は、弗化アンモニウムである。他の例によれば、緩衝剤は、弗化アンモニウムとアンモニアとの混合物である。
第1エッチング剤100aは、水などの他の成分を更に含んでいてもよい。
このような第1エッチング剤100aを使用した場合、導電基板10のうち第1触媒粒子81aと近接している領域においてのみ、導電基板10の材料、ここではシリコンが酸化される。そして、これによって生じた酸化物は、フッ化水素酸により溶解除去される。そのため、第1触媒粒子81aと近接している部分のみが選択的にエッチングされる。
第1触媒粒子81aは、エッチングの進行とともに第2主面S2へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図4に示すように、第1触媒層80aの位置では、第1主面S1から第2主面S2へ向けて、第1主面S1に対して垂直な方向にエッチングが進む。このようにして、図5に示すように、第1主面S1に凹部Rを形成する。
その後、第1マスク層90a及び第1触媒層80aを導電基板10から除去する。第1マスク層90a及び第1触媒層80aの少なくとも一方は、導電基板10から除去しなくてもよい。
次に、図6に示すように、導電基板10上に第2マスク層90bを形成する。第2マスク層90bは、部分Pの上面と、部分Pの側面のうち凹部Rの開口部に隣接した領域とが露出し、各凹部Rのうちその底部側の領域が埋め込まれるように形成する。第2マスク層90bは、凹部Rの底面と、凹部Rの側壁のうち底面と隣接した領域とが、後述する貴金属と接触するのを防止する。
第2マスク層90bの材料としては、例えば、第1マスク層90aについて例示したものを使用することができる。また、第2マスク層90bは、例えば、第1マスク層90aについて例示した方法により形成することができる。
次に、部分Pの上面と、部分Pの側面のうち凹部Rの開口部に隣接した領域とに、第2触媒層80bを形成する。第2触媒層80bは、第2貴金属を含んだ不連続層である。具体的には、第2触媒層80bは、第2貴金属を含んだ第2触媒粒子81bからなる粒状層である。
第2貴金属としては、例えば、第1貴金属について例示したものを使用することができる。第2触媒層80b及び第2触媒粒子81bは、チタンなどの貴金属以外の金属を更に含んでいてもよい。
第2触媒層80bは、例えば、第1触媒層80aについて例示した方法により形成することができる。なお、第2触媒層80bは、例えば、第2触媒粒子81b間に、第1触媒粒子81a間の隙間と比較してより大きな隙間を生じるように形成する。
次に、第2貴金属の触媒としての作用のもとで導電基板10をエッチングして、図1、図2及び図8に示す孔Hを導電基板10に形成する。
具体的には、図7に示すように、導電基板10を第2エッチング剤100bでエッチングする。例えば、導電基板10を液状の第2エッチング剤100bに浸漬させて、第2エッチング剤100bを、部分Pの上面と、部分Pの側面のうち凹部Rの開口部と隣接した領域とに接触させる。第2エッチング剤100bとしては、例えば、第1エッチング剤100aについて例示したものを使用することができる。このようにして、図8に示すように、部分Pに孔Hを形成する。
その後、第2マスク層90b及び第2触媒粒子81bを導電基板10から除去する。第2触媒粒子81bは、導電基板10から除去しなくてもよい。
次に、導電基板10上に、図9に示す誘電体層50及び第1層20b1をこの順に形成する。
誘電体層50は、例えば、CVD(chemical vapor deposition)によって形成することができる。或いは、誘電体層50は、導電基板10の表面を、酸化、窒化、又は酸窒化することにより形成することができる。
第1層20b1が、P型又はN型の不純物がドープされたポリシリコンからなる場合、そのような第1層20b1は、例えば、LPCVD(low pressure chemical vapor deposition)によって形成することができる。
次いで、図1に示す、第2層20b2及び第1電極70aをこの順に形成し、更に、第2電極70bを形成する。
第2層20b2が、P型又はN型の不純物がドープされたポリシリコンからなる場合、そのような第2層20b2は、例えば、LPCVDによって形成することができる。
第1電極70a及び第2電極70bは、例えば、スパッタリング又はめっきにより形成することができる。
以上のようにして、図1に示すコンデンサ1を得る。
図10は、図9に示す工程によって得られる構造の一例を示す電子顕微鏡写真である。図10に示す写真は、図9に示す部分PのX方向に垂直な断面を撮影することによって得られたものである。図10から、部分Pには孔Hが設けられており、これら孔Hの各々は、誘電体層50と第1層20b1との積層構造によって埋め込まれていることが分かる。
なお、上記の製造方法において、第1層20b1及び第2層20b2の少なくとも一方を金属層とする場合、そのような金属層は、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。
めっき液は、被めっき金属の塩を含んだ液体である。めっき液としては、硫酸銅五水和物と硫酸とを含んだ硫酸銅めっき液、ピロリン酸銅とピロリン酸カリウムとを含んだピロリン酸銅めっき液、及び、スルファミン酸ニッケルと硼素とを含んだスルファミン酸ニッケルめっき液などの一般的なめっき液を使用することができる。
この金属層は、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法により形成することが好ましい。このめっき法では、界面活性剤は、超臨界二酸化炭素からなる粒子と、被めっき金属の塩を含んだ溶液からなる連続相との間に介在させる。即ち、めっき液中で、界面活性剤にミセルを形成させ、超臨界二酸化炭素はこれらミセルに取り込ませる。
通常のめっき法では、凹部Rの底部近傍や孔H内への被めっき金属の供給が不十分となることがある。これは、凹部Rの深さDと幅又は径Wとの比D/Wや、孔Hの長さLと径dとの比L/dが大きい場合に、特に顕著である。
超臨界二酸化炭素を取り込んだミセルは、狭い隙間にも容易に入り込むことができる。そして、これらミセルの移動に伴い、被めっき金属の塩を含んだ溶液も移動する。それ故、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法によれば、厚さが均一な金属層を容易に形成することができる。
また、上記の製造方法では、2回のエッチングを行うことにより、凹部Rと孔Hとを形成している。これにより、部分Pに、非多孔質領域と多孔質領域とを生じさせている。
この方法において、条件を変えながら2回目のエッチングを繰り返すと、部分Pに、非多孔質領域と、多孔度が互いに異なり、非多孔質領域からの距離が大きくなるほど多孔度が高まるように配列した2以上の多孔質領域とを生じさせることができる。例えば、図6及び図7を参照しながら説明した工程からなるサイクルを、第2マスク層90bの厚さがサイクル毎に順次薄くなるように繰り返し行うと、非多孔質領域と、多孔度が互いに異なり、非多孔質領域からの距離が大きくなるほど多孔度が高まるように配列した2以上の多孔質領域とを生じさせることができる。
また、この方法において、例えば、第2触媒層80bを形成する際に、第2マスク層90bを形成せず、高粘度のめっき液を使用すると、凹部Rの側壁上における単位面積当たりの第2触媒粒子81bの数が、凹部Rの開口部から底部へ向けて連続的に減少した第2触媒層80bが得られる。このような第2触媒層80bを利用してMacEtchを行うと、部分Pの多孔度が、第1主面S1側から第2主面S2側へ向けて連続的に減少した構造を得ることができる。
また、凹部Rと孔Hとは、エッチング条件を適切に設定することにより、1回のエッチングで同時に形成することも可能である。
このコンデンサ1では、誘電体層50と第1層20b1とを含んだ積層構造は、第1主面S1上だけでなく、凹部Rの側壁及び底面上にも設けられている。それ故、このコンデンサ1は、大きな電気容量を達成し得る。
また、このコンデンサ1では、導電基板10のうち凹部Rの隣り合った2つに挟まれた部分Pに孔Hが設けられている。そして、誘電体層50と第1層20b1とを含んだ積層構造は、孔Hの壁面上にも設けられている。それ故、この構造を採用したコンデンサ1は、孔Hを省略したコンデンサと比較して、より大きな電気容量を達成し得る。
また、部分Pの全体に亘って多孔度が均一であるコンデンサでは、第2電極70bと部分Pの第1主面S1側の領域との間での電荷の移動を生じ難く、寄生抵抗が大きい。これに対し、上記のコンデンサ1では、孔Hは、部分Pに、第1主面S1側の領域が第2主面S2側の領域と比較してより大きな多孔度を有するように設けられている。それ故、このコンデンサ1は、小さな寄生抵抗を達成し得る。
また、部分Pの全体に亘って多孔度が均一であるコンデンサは、特にその製造過程で、部分Pの破損を生じ易い。これに対し、上記のコンデンサ1では、孔Hは、部分Pに、第1主面S1側の領域が第2主面S2側の領域と比較してより大きな多孔度を有するように設けられている。それ故、このコンデンサ1は、例えば、その製造過程で部分Pの破損を生じ難く、高い歩留まりで製造可能である。
<第2実施形態>
図11は、第2実施形態に係るコンデンサの一部を拡大して示す断面図である。第2実施形態に係るコンデンサは、以下の点を除き、第1実施形態に係るコンデンサ1と同様である。
即ち、第2実施形態に係るコンデンサでは、導電基板10は、基板本体10aと導電層20aとを含んでいる。
基板本体10aは、2つの主面を有している。基板本体10aの一方の主面には、凹部Rに対応して凹部が設けられている。また、基板本体10aのうち凹部Rの隣り合った2つに挟まれた部分には、孔Hに対応して孔が設けられている。
基板本体10aは、導電性を有していてもよく、導電性を有していなくてもよい。ここでは、一例として、基板本体10aは導電性を有しているとする。
導電層20aは、基板本体10aの凹部が設けられた主面と、これら凹部の側壁及び底面と、基板本体10aのうち凹部Rの隣り合った2つに挟まれた部分に設けられた孔の壁面とを覆っている。導電層20aは、基板本体10aの端面や凹部が設けられていない主面を更に覆っていてもよい。
導電層20aは、基板本体10aの表面に対してコンフォーマルである。即ち、導電層20aは、略金威圧な厚さを有する層であり、基板本体10aとともに、導電基板10の表面に凹部R及び孔Hを形成している。
導電層20aの材料としては、例えば、導電層20bについて例示したものを使用することができる。また、導電層20aは、イオンドーピングなどにより基板本体10aを低抵抗化して形成してもよい。一例によれば、導電層20aは、基板本体10aと比較して高い電気伝導度を有している。
導電層20aの厚さは、第1層20b1について上述した範囲内にあることが好ましい。導電層20aは、例えば、導電層20bについて例示した方法により形成することができる。
この構造を採用したコンデンサは、第1実施形態に係るコンデンサ1と同様の効果を奏する。また、この構造を採用したコンデンサは、基板本体10aが導電性を有し、導電層20aが基板本体10aと比較して高い電気伝導度を有している場合、より小さな寄生抵抗を達成し得る。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1…コンデンサ、10…導電基板、10a…基板本体、20a…導電層、20b…導電層、20b1…第1層、20b2…第2層、50…誘電体層、70a…第1電極、70b…第2電極、80a…第1触媒層、80b…第2触媒層、81a…第1触媒粒子、81b…第2触媒粒子、90a…第1マスク層、90b…第2マスク層、100a…第1エッチング剤、100b…第2エッチング剤、H…孔、P…部分、R…凹部、RS1…第1領域、RS2…第2領域、S1…第1主面、S2…第2主面。

Claims (8)

  1. 第1主面と第2主面とを有し、前記第1主面に複数の凹部が設けられ、前記複数の凹部の隣り合った2つによって各々が挟まれた1以上の部分に、前記第1主面側の領域が前記第2主面側の領域と比較してより大きな多孔度を有するように複数の孔が更に設けられた導電基板と、
    前記第1主面と前記複数の凹部の側壁及び底面と前記複数の孔の壁面とを覆った導電層と、
    前記導電基板と前記導電層との間に介在した誘電体層と
    を備えたコンデンサ。
  2. 前記1以上の部分の各々には、前記第1主面側の領域にのみ前記孔が設けられている請求項1に記載のコンデンサ。
  3. 前記複数の凹部の各々はトレンチである請求項1又は2に記載のコンデンサ。
  4. 前記第1主面と向き合い、前記導電層と電気的に接続された第1電極と、
    前記第2主面上に設けられた第2電極と
    を更に備えた請求項1乃至3の何れか1項に記載のコンデンサ。
  5. 前記導電基板は、不純物がドープされたシリコン基板である請求項1乃至4の何れか1項に記載のコンデンサ。
  6. 前記誘電体層はシリコン酸化物層を含んだ請求項1乃至5の何れか1項に記載のコンデンサ。
  7. 前記導電層は、不純物がドープされたポリシリコン層を含んだ請求項1乃至6の何れか1項に記載のコンデンサ。
  8. 前記複数の孔の各々は、前記誘電体層と前記導電層とによって埋め込まれている請求項1乃至7の何れか1項に記載のコンデンサ。
JP2019007776A 2019-01-21 2019-01-21 コンデンサ Active JP7027352B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019007776A JP7027352B2 (ja) 2019-01-21 2019-01-21 コンデンサ
US16/747,675 US11862667B2 (en) 2019-01-21 2020-01-21 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019007776A JP7027352B2 (ja) 2019-01-21 2019-01-21 コンデンサ

Publications (2)

Publication Number Publication Date
JP2020119936A true JP2020119936A (ja) 2020-08-06
JP7027352B2 JP7027352B2 (ja) 2022-03-01

Family

ID=71610162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019007776A Active JP7027352B2 (ja) 2019-01-21 2019-01-21 コンデンサ

Country Status (2)

Country Link
US (1) US11862667B2 (ja)
JP (1) JP7027352B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901185B2 (en) 2021-03-18 2024-02-13 Kabushiki Kaisha Toshiba Etching method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020234A (en) * 1998-03-05 2000-02-01 Taiwan Semiconductor Manufacturing Company Increasing capacitance for high density DRAM by microlithography patterning
JP2001523050A (ja) * 1997-11-12 2001-11-20 エプコス アクチエンゲゼルシャフト 少なくとも1つのコンデンサを有する回路構造およびその製造方法
US20030201479A1 (en) * 2000-11-10 2003-10-30 Albert Birner Method for fabricating trench capacitors and semiconductor device with trench capacitors
US20050269617A1 (en) * 2002-09-16 2005-12-08 Franz Hofmann Semi-conductor component with condensators buried in the substrate and insulated component layer thereof
JP2007095950A (ja) * 2005-09-28 2007-04-12 Denso Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160342A (ja) 1991-12-02 1993-06-25 Canon Inc 半導体装置及びその製造方法
JP2738256B2 (ja) 1992-01-31 1998-04-08 日本電気株式会社 半導体装置およびその製造方法
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
KR20130042975A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자
KR102329363B1 (ko) 2015-04-20 2021-11-19 보드 오브 레젼츠, 더 유니버시티 오브 텍사스 시스템 대면적 다단 나노구조의 제조
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
US10461148B1 (en) * 2018-05-31 2019-10-29 International Business Machines Corporation Multilayer buried metal-insultor-metal capacitor structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001523050A (ja) * 1997-11-12 2001-11-20 エプコス アクチエンゲゼルシャフト 少なくとも1つのコンデンサを有する回路構造およびその製造方法
US6020234A (en) * 1998-03-05 2000-02-01 Taiwan Semiconductor Manufacturing Company Increasing capacitance for high density DRAM by microlithography patterning
US20030201479A1 (en) * 2000-11-10 2003-10-30 Albert Birner Method for fabricating trench capacitors and semiconductor device with trench capacitors
US20050269617A1 (en) * 2002-09-16 2005-12-08 Franz Hofmann Semi-conductor component with condensators buried in the substrate and insulated component layer thereof
JP2007095950A (ja) * 2005-09-28 2007-04-12 Denso Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901185B2 (en) 2021-03-18 2024-02-13 Kabushiki Kaisha Toshiba Etching method

Also Published As

Publication number Publication date
JP7027352B2 (ja) 2022-03-01
US20200235200A1 (en) 2020-07-23
US11862667B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US11508525B2 (en) Capacitor having trenches on both surfaces
US11551864B2 (en) Capacitor and capacitor module
JP2023153775A (ja) エッチング方法
US11588059B2 (en) Structural body and method of manufacturing the same
JP7027352B2 (ja) コンデンサ
JP7317649B2 (ja) コンデンサ
US11901185B2 (en) Etching method
TWI692788B (zh) 電容器及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220216

R151 Written notification of patent or utility model registration

Ref document number: 7027352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151