TWI692788B - 電容器及其製造方法 - Google Patents
電容器及其製造方法 Download PDFInfo
- Publication number
- TWI692788B TWI692788B TW108101533A TW108101533A TWI692788B TW I692788 B TWI692788 B TW I692788B TW 108101533 A TW108101533 A TW 108101533A TW 108101533 A TW108101533 A TW 108101533A TW I692788 B TWI692788 B TW I692788B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- trenches
- holes
- capacitor
- substrate
- Prior art date
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明提供一種可達成大電容之電容器。實施形態之電容器(1A)包含:基板(10),其具有第1面及第2面,且設置有各自從前述第1面延伸至前述第2面之1個以上之貫通孔(TH1);第1導電層(20a),其覆蓋前述第1面、前述第2面、及前述1個以上之貫通孔(TH1)之側壁;第2導電層(20b),其隔著前述第1導電層(20a)而與前述第1面、前述第2面、及前述1個以上之貫通孔(TH1)之側壁對向;及介電層(50),其介置於前述第1導電層(20a)與前述第2導電層(20b)之間。
Description
本發明之實施形態係關於一種電容器及其製造方法。
許多電氣電子機器包含電容器。如上述之電容器例如藉由在矽基板形成導電層及介電層而獲得。
本發明所欲解決之問題在於提供一種可達成大電容之電容器。
根據第1態樣提供一種電容器,該電容器具備:基板,其具有第1面及第2面,且設置有各自從前述第1面延伸至前述第2面之1個以上之第1貫通孔;第1導電層,其覆蓋前述第1面、前述第2面、及前述1個以上之第1貫通孔之側壁;第2導電層,其隔著前述第1導電層而與前述第1面、前述第2面、及前述1個以上之第1貫通孔之側壁對向;及介電層,其介置於前述第1導電層與前述第2導電層之間。
根據第2態樣提供一種電容器,該電容器具備:基板,其具有第1主面及第2主面,且在前述第1主面設置有複數個溝渠,在各自夾在前述複數個溝渠之相鄰之2者間之1個以上之部分,設置有將前述相鄰之2個溝渠之一者與另一者相連之1個以上之貫通孔;第1導電層,其覆蓋前述第1主面、前述溝渠之側壁及底面、以及前述1個以上之貫通孔之側壁;第2導電層,其隔著前述第1導電層而與前述第1主面、前述溝渠之前述側壁及前述底面、以及前述1個以上之貫通孔之前述側壁對向;及介電層,其介置於前述第1導電層與前述第2導電層之間。
根據第3態樣提供一種電容器之製造方法,該電容器之製造方法包含:在基板上以局部地覆蓋前述基板之表面之方式形成包含第1貴金屬之第1觸媒層;在前述第1貴金屬作為觸媒之作用下蝕刻前述基板,而在前述基板形成1個以上之第1貫通孔;在形成有前述1個以上之第1貫通孔之前述基板上形成第1導電層;在前述第1導電層上形成介電層;及在前述介電層上形成第2導電層。
根據第4態樣提供一種電容器,該電容器具備:基板,其具有第1主面及第2主面,在前述第1主面設置有1個以上之第1溝渠,在前述1個以上之第1溝渠之側壁設置有各自朝相對於前述第1溝渠之前述側壁傾斜之第1方向延伸之複數個第1孔;第1導電層,其覆蓋前述第1主面、前述第1溝渠之側壁及底面、以及前述複數個第1孔之側壁;第2導電層,其隔著前述第1導電層而與前述第1主面、前述溝渠之前述側壁及前述底面、以及前述1個以上之貫通孔之前述側壁對向;及介電層,其介置於前述第1導電層與前述第2導電層之間。
根據第5態樣提供一種電容器之製造方法,該電容器之製造方法包含:在具有第1主面及第2主面之基板之前述第1主面,形成1個以上之第1溝渠;在前述1個以上之第1溝渠之側壁,以局部地覆蓋前述1個以上之第1溝渠之前述側壁之方式形成包含第1貴金屬之第1觸媒層;在前述第1貴金屬作為觸媒之作用下蝕刻前述第1溝渠之前述側壁,而在前述第1溝渠之前述側壁形成各自朝相對於前述第1溝渠之前述側壁傾斜之第1方向延伸之複數個第1孔;在形成有前述複數個第1孔之前述基板上形成第1導電層;在前述第1導電層上形成介電層;及在前述介電層上形成第2導電層。
以下,針對實施形態一面參照圖式一面詳細地說明。此外,對於發揮相同或類似之功能之構成要件在所有之圖式中賦予相同之參考編號,且省略重複之說明。
<第1實施形態>
圖1係概略地顯示第1實施形態之電容器之平面圖。圖2係沿圖1所示之電容器之II-II線之剖視圖。圖3係沿圖1所示之電容器之III-III線之剖視圖。圖4係沿圖1所示之電容器之IV-IV線之剖視圖。圖5係沿圖1所示之電容器之V-V線之剖視圖。圖6係沿圖1所示之電容器之VI-VI線之剖視圖。
圖1至圖6所示之電容器1A係如圖2至圖6所示般包含基板10、第1導電層20a、第2導電層20b、及介電層50。
此外,在各圖中,X方向係平行於基板10之主面之方向,Y方向係平行於基板10之主面且垂直於X方向之方向。又,Z方向係基板10之厚度方向、亦即垂直於X方向及Y方向之方向。
基板10係例如絕緣性基板、半導體基板、或導電性基板。基板10較佳者係半導體基板。又,基板10較佳者係矽基板等之包含矽之基板。如上述之基板可進行利用半導體製程之加工。
基板10係如圖2至圖6所示般具有第1主面S1、及其背面即第2主面S2。此處,第1主面S1及第2主面S2分別係第1面及第2面。
在第1主面S1設置有圖1、圖2、及圖4至圖6所示之第1凹部R1。此處,該等第1凹部R1係具有在X方向分別延伸之形狀之第1溝渠。第1凹部R1係如圖1、圖2及圖4所示般在Y方向排列。在第1主面S1可設置複數個第1凹部R1,亦可僅設置1個第1凹部R1。
在第2主面S2設置有圖1、圖3、及圖4至圖6所示之第2凹部R2。此處,該等第2凹部R2係具有在Y方向分別延伸之形狀之第2溝渠。第2凹部R2係如圖1、圖3及圖5所示般在X方向排列。在第2主面S2可設置複數個第2凹部R2,亦可僅設置1個第2凹部R2。
第1凹部R1之長度方向與第2凹部R2之長度方向彼此交叉。此處,第1凹部R1之長度方向與第2凹部R2之長度方向正交。第1凹部R1之長度方向與第2凹部R2之長度方向可傾斜地交叉。
此外,第1或第2凹部之「長度方向」係第1或第2凹部朝垂直於基板10之厚度方向之平面之正射影之長度方向。因而,第1凹部R1之長度方向與第2凹部R2之長度方向交叉意味著第1凹部朝垂直於基板10之厚度方向之平面之正射影之長度方向與第2凹部朝該平面之正射影之長度方向交叉。
第1凹部R1之深度D1與第2凹部R2之深度D2之和D1+D2為基板10之厚度T以上。若採用該構成,則第1凹部R1與第2凹部R2在其等交叉之位置彼此相連,並形成圖6所示之第1貫通孔TH1。
和D1+D2與厚度T之比(D1+D2)/T較佳為在1至1.4之範圍內,更佳的是在1.1至1.3之範圍內。基於增大電容之觀點,較佳為比(D1+D2)/T為大。又,基於使第1導電層20a及第2導電層20b中之位於第1凹部R1之側壁及底面上之部分與位於第2凹部R2之側壁及底面上之部分的電性連接良好之觀點亦然,較佳為比(D1+D2)/T為大。惟,若增大深度D1及D2,則電容器1A之機械性強度降低。
此外,比(D1+D2)/T可未達1。在此情形下,第1凹部R1與第2凹部R2在其等交叉之位置不形成圖6所示之第1貫通孔TH1。因而,在此情形下,除設置第1凹部R1及第2凹部R2外,還在基板10之任一位置設置第1貫通孔。在此情形下,可省略第1凹部R1及第2凹部R2之一者或兩者。
第1凹部R1及第2凹部R2之開口部之尺寸較佳為0.3 μm以上。此外,第1凹部R1及第2凹部R2之開口部之尺寸係第1凹部R1及第2凹部R2之開口部之直徑或寬度。此處,第1凹部R1及第2凹部R2之開口部之尺寸係垂直於其等之長度方向之方向之尺寸。若減小該等尺寸,則能夠達成更大之電容。惟,若減小該等尺寸,則在第1凹部R1及第2凹部R2內不易形成包含第1導電層20a、介電層50、及第2導電層20b之積層構造。
相鄰之第1凹部R1間之距離及相鄰之第2凹部R2間之距離較佳為0.1 μm以上。若減小該等距離,則能夠達成更大之電容。惟,若減小該等距離,則容易產生基板10中之被夾於第1凹部R1間之部分及被夾於第2凹部R2間之部分之破損。
第1凹部R1及第2凹部R2可具有各種形狀。例如,第1凹部R1及第2凹部R2只要朝垂直於Z方向之平面之正射影彼此交叉即可,既可具有彎曲或屈曲之形狀,亦可為圓形或正方形。
又,此處,平行於第1凹部R1及第2凹部R2之深度方向之剖面係矩形狀。該等剖面可並非是矩形狀。例如,該等剖面可具有漸細之形狀。
第1貫通孔TH1和第1凹部R1與第2凹部R2之交叉部對應地排列。各個第1貫通孔TH1由第1凹部R1之一部分與第2凹部R2之一部分構成。各個第1貫通孔TH1自第1主面S1延伸至第2主面S2。亦即,各個第1貫通孔TH1在作為基板10之厚度方向之Z方向延伸。
第1導電層20a係如圖2至圖6所示般設置於基板10上。第1導電層20a與基板10一起構成導電基板CS。
第1導電層20a為了提高導電性而包含摻雜有雜質之多晶矽、或鎳或銅等之金屬或合金。第1導電層20a可具有單層構造,亦可具有多層構造。
第1導電層20a之厚度較佳為在0.05 μm至1 μm之範圍內,更佳的是在0.1 μm至0.3 μm之範圍內。若第1導電層20a為薄,則有可能在第1導電層20a產生不連續部,或第1導電層20a之薄片電阻過分增大。若使第1導電層20a變厚,則有可能在第1凹部R1及第2凹部R2內不易形成第1導電層20a、介電層50、及第2導電層20b之積層構造。
第1導電層20a包含:圖2至圖4及圖6所示之第1部分P1、圖2、圖3、圖5及圖6所示之第2部分P2、圖2及圖4至圖6所示之第3部分P3、及圖3至圖6所示之第4部分P4。第1部分P1係第1導電層20a中之設置於第1主面S1上之部分。第2部分P2係第1導電層20a中之設置於第2主面S2上之部分。第3部分P3係第1導電層20a中之設置於第1凹部R1之內面上之部分。第4部分P4係第1導電層20a中之設置於第2凹部R2之內面上之部分。
亦即,第1導電層20a覆蓋第1主面S1、第2主面S2、及第1貫通孔TH1之側壁。再者,第1導電層20a覆蓋第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面。
根據圖2、圖4及圖6可知,第1部分P1及第3部分P3彼此電性連接。又,根據圖3、圖5及圖6可知,第2部分P2及第4部分P4亦彼此電性連接。而且,第3部分P3及第4部分P4在圖6所示之第1貫通孔TH1之位置彼此電性連接。
此外,在基板10係矽基板等之半導體基板之情形下,第1導電層20a可為在矽基板之表面區域高濃度地摻雜雜質之高濃度摻雜層。當矽基板本身之導電率高時,亦可省略第1導電層20a。在此情形下,基板10之至少表面區域、例如基板10之整體發揮第1導電層20a之作用。
第2導電層20b隔著介電層50而與第1導電層20a對向。第2導電層20b為了提高導電性而包含摻雜有雜質之多晶矽、或鎳或銅等之金屬或合金。第2導電層20b可具有單層構造,亦可具有多層構造。
第2導電層20b之厚度較佳為在0.05 μm至1 μm之範圍內,更佳的是在0.1 μm至0.3 μm之範圍內。若第2導電層20a為薄,則有可能在第2導電層20b產生不連續部,或第2導電層20b之薄片電阻過分增大。若第2導電層20b為厚,則有不易使第1導電層20a及介電層50形成為充分之厚度之情形。
第2導電層20b包含:圖2至圖4及圖6所示之第5部分P5、圖2、圖3、圖5及圖6所示之第6部分P6、圖2及圖4至圖6所示之第7部分P7、及圖3至圖6所示之第8部分P8。第5部分P5係第2導電層20b中之隔著第1部分P1而第1主面S1對向之部分。第6部分P6係第2導電層20b中之隔著第2部分P2而與第2主面S2對向之部分。第7部分P7係第2導電層20b中之隔著第3部分P3而與第1凹部R1之內面對向之部分。第8部分P8係第2導電層20b中之隔著第4部分P4而與第2凹部R2之內面對向之部分。
亦即,第2導電層20b隔著第1導電層20a而與第1主面S1、第2主面S2、及第1貫通孔TH1之側壁對向。再者,第2導電層20b隔著第1導電層20a而與第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面對向。
根據圖2、圖4及圖6可知,第5部分P5及第7部分P7彼此電性連接。根據圖3、圖5及圖6可知,第6部分P6及第8部分P8亦彼此電性連接。而且,第7部分P7及第8部分P8在圖6所示之第1貫通孔TH1之位置彼此電性連接。
此外,在圖2至圖6中,以第1凹部R1及第2凹部R2由第1導電層20a、第2導電層20b、及介電層50完全埋入之方式設置有第2導電層20b。第2導電層20b可為相對於第1導電層20a保形之層。亦即,第2導電層20b可為具有大致均一之厚度之層。在此情形下,第1凹部R1及第2凹部R2不由第1導電層20a、第2導電層20b、及介電層50完全埋入。
在第2導電層20b設置有複數個貫通孔。此處,該等貫通孔設置於第2導電層20b中隔著第1導電層20a及介電層50而與第1主面對向之部分,且為對應於第1凹部R1與第2凹部R2之交叉部之位置。在第2導電層20b中,亦可在其他之位置設置貫通孔。又,在第2導電層20b可僅設置1個貫通孔。
介電層50介置於第1導電層20a與第2導電層20b之間。介電層50為相對於第1導電層20a保形之層。介電層50將第1導電層20a與第2導電層20b彼此電性絕緣。
介電層50包含例如無機介電體。作為無機介電體雖然可使用強介電體,但較佳為例如矽氮化物、矽氧化物、矽氮氧化物、鈦氧化物、及鉭氧化物等之常介電體。該等常介電體之因溫度所致之介電常數之變化為小。因而,若將常介電體用作介電層50,則能夠提高電容器1A之耐熱性。
介電層50之厚度較佳為在0.005 μm至0.5 μm之範圍內,更佳的是在0.01 μm至0.1 μm之範圍內。若介電層50為薄,則有可能在介電層50產生不連續部,而第1導電層20a與第2導電層20b短路。又,若使介電層50變薄,則即便不短路但耐壓變低,而當施加電壓時短路之可能性提高。若使介電層50變厚,則耐壓變高但電容變小。
在介電層50設置有複數個貫通孔。介電層50之貫通孔與第2導電層20b之貫通孔相連。
該電容器1A更包含:圖1至圖6所示之絕緣層60、圖1、圖2、圖4及圖6所示之電極70a及70b、及圖1所示之墊70c及70d。
絕緣層60隔著第1導電層20a之一部分、第2導電層20b之一部分、及介電層50之一部分而與第1主面S1對向。具體而言,絕緣層60覆蓋第2導電層20b之第5部分P5及第7部分P7。
絕緣層60包含第1絕緣層61及第2絕緣層62。
第1絕緣層61覆蓋第2導電層20b之第5部分P5及第7部分P7。第1絕緣層61進而覆蓋設置於第2導電層20b之貫通孔之側壁、及設置於介電層50之貫通孔之側壁。第1絕緣層61包含例如矽氮化物等之無機絕緣體。
第2絕緣層62覆蓋第1絕緣層61。第2絕緣層62包含例如聚醯亞胺等之有機絕緣體。
絕緣層60可具有多層構造,亦可具有單層構造。
在絕緣層60設置有複數個貫通孔。該等貫通孔之一部分經由設置於第2導電層20b之貫通孔與設置於介電層50之貫通孔相連,並與其等一起形成第1接觸孔。設置於絕緣層60之貫通孔之其餘部分設置於在Y方向相鄰之第1接觸孔之中間位置,而形成第2接觸孔。
電極70a設置於絕緣層60上。電極70a係梳形電極。電極70a具有各自在X方向延伸且在Y方向排列之梳齒部。電極70b之梳齒部與電極70a之梳齒部朝Y方向交替排列。電極70a此處係第2電極。電極70a將第2接觸孔埋入。電極70a與第2導電層20b電性連接。此處,雖然電極70a係梳形電極,但電極70a可具有其他之形狀。
電極70b設置於絕緣層60上。電極70b係梳形電極。電極70b具有各自在X方向延伸且在Y方向排列之梳齒部。電極70b此處係第1電極。電極70b將第1接觸孔埋入。電極70b與第1導電層20a電性連接。此處,雖然電極70b係梳形電極,但電極70b可具有其他之形狀。
墊70c設置於絕緣層60上。墊70c與電極70a電性連接。
墊70d設置於絕緣層60上。墊70d與電極70b電性連接。
電極70a及70b以及墊70c及70d具有包含未圖示之障壁層、第1金屬層71、及第2金屬層72之積層構造。障壁層包含例如鈦。第1金屬層71設置於障壁層上。第1金屬層71包含例如銅。第2金屬層72被覆第1金屬層71之上表面及端面。第2金屬層72包含例如鎳或鎳合金層與金層之積層膜。可省略障壁層及第2金屬層72。
該電容器1A例如利用以下之方法製造。
圖7係概略地顯示圖1至圖6所示之電容器之製造之第1觸媒層形成步驟的剖視圖。圖8係概略地顯示圖1至圖6所示之電容器之製造之第2觸媒層形成步驟的剖視圖。圖9係概略地顯示圖1至圖6所示之電容器之製造之蝕刻步驟的剖視圖。圖10係概略地顯示圖1至圖6所示之電容器之製造之蝕刻步驟的另一剖視圖。圖11係概略地顯示由圖9及圖10之蝕刻步驟獲得之構造之一例之剖視圖。圖12係圖11所示之構造之另一剖視圖。
在該方法中,首先,準備圖7所示之基板10。此處,作為一例,基板10係單晶矽晶圓。雖然單晶矽晶圓之面方位無特別限定,但在本例中,使用第1主面S1係(100)面之矽晶圓。還可將第1主面S1係(110)面之矽晶圓用作基板10。
其次,利用MacEtch(Metal-Assisted Chemical Etching,金屬輔助化學蝕刻)在基板10形成第1貫通孔TH1。
亦即,首先,如圖7及圖8所示,在基板10上形成包含第1貴金屬之第1觸媒層80a及80b。第1觸媒層80a及80b分別形成為局部地覆蓋第1主面S1及第2主面S2。
具體而言,首先,在基板10之第1主面S1上形成第1遮罩層90a。
第1遮罩層90a在與第1凹部R1對應之位置開口。第1遮罩層90a防止第1主面S1中之由第1遮罩層90a覆蓋之部分與後述之貴金屬接觸。
作為第1遮罩層90a之材料可舉出例如聚醯亞胺、氟樹脂、酚樹脂、丙烯酸樹脂、及酚醛樹脂等之有機材料、或氧化矽及氮化矽等之無機材料。
第1遮罩層90a例如可利用既存之半導體製程形成。包含有機材料之第1遮罩層90a例如可利用光微影術形成。包含無機材料之第1遮罩層90a例如可藉由利用氣相沈積法使無機材料層成膜、利用光微影術形成遮罩、及利用蝕刻使無機材料層圖案化而成形。或,包含無機材料之第1遮罩層90a可藉由基板10之表面區域之氧化或氮化、利用光微影術形成遮罩、及利用蝕刻使氧化物或氮化物層圖案化而形成。第1遮罩層90a可省略。
其次,在第1主面S1中之未由第1遮罩層90a覆蓋之區域上形成觸媒層80a。觸媒層80a係例如包含貴金屬之不連續層。此處,作為一例,觸媒層80a係包含含有貴金屬之觸媒粒子81a之粒狀層。
貴金屬係例如金、銀、白金、銠、鈀、及釕之1者以上。觸媒層80a及觸媒粒子81a可更包含鈦等之貴金屬以外之金屬。
觸媒層80a例如可利用電解鍍覆、還原鍍覆、或置換鍍覆形成。觸媒層80a可使用包含貴金屬粒子之分散液之塗佈、或蒸鍍及濺射等之氣相沈積法形成。但在該等方法中,置換鍍覆因能夠使貴金屬在第1主面S1中之未由第1遮罩層90a覆蓋之區域直接且相同地析出故而尤佳。
其次,如圖8所示,在基板10之第2主面S2上形成第2遮罩層90b。
第2遮罩層90b在與第2凹部R2對應之位置開口。第2遮罩層90b防止第2主面S2中之由第2遮罩層90b覆蓋之部分與貴金屬接觸。
作為第2遮罩層90b之材料例如可使用針對第1遮罩層90a所例示之材料。第2遮罩層90b例如可利用與以上針對第1遮罩層90a所述之方法相同之方法形成。
其次,在第2主面S2中之未由第2遮罩層90b覆蓋之區域上形成觸媒層80b。觸媒層80b係例如包含貴金屬之不連續層。此處,作為一例,觸媒層80b係包含含有貴金屬之觸媒粒子81b之粒狀層。
針對觸媒層80b及觸媒粒子81b之材料例如可使用針對觸媒層80a及觸媒粒子81a所例示之材料。觸媒層80b例如可利用與以上針對觸媒層80a所述之方法相同之方法形成。
此外,可行的是,於在第1主面S1上形成第1遮罩層90a後,在第2主面S2上形成第2遮罩層90b,繼而,形成觸媒層80a及觸媒粒子81a,之後形成觸媒層80b及觸媒粒子81b。或,可行的是,於在第1主面S1上形成第1遮罩層90a後,在第2主面S2上形成第2遮罩層90b,之後使基板浸漬於鍍覆液,而同時形成觸媒層80a及觸媒粒子81a以及觸媒層80b及觸媒粒子81b。
其次,在貴金屬作為觸媒之作用下蝕刻基板10,而在基板10形成圖6所示之第1貫通孔TH1。
具體而言,如圖9及圖10所示,以蝕刻劑100蝕刻基板10。例如,使基板10浸漬於液狀之蝕刻劑100,而使蝕刻劑100與基板10接觸。
蝕刻劑100包含氧化劑及氟化氫。
蝕刻劑100之氟化氫之濃度較佳為在1 mol/L至20 mol/L之範圍內,更佳的是在5 mol/L至10 mol/L之範圍內,更為較佳為在3 mol/L至7 mol/L之範圍內。當氟化氫濃度低時,不易達成高蝕刻速率。當氟化氫濃度高時,有可能產生過量之側蝕。
由於在不產生有害之副產物下,亦不會產生半導體元件之污染,故作為氧化劑較佳的是過氧化氫。
氧化劑例如可選自過氧化氫、硝酸、AgNO3
、KAuCl4
、HAuCl4
、K2
PtCl6
、H2
PtCl6
、Fe(NO3
)3
、Ni(NO3
)2
、Mg(NO3
)2
、Na2
S2
O8
、K2
S2
O8
、KMnO4
及K2
Cr2
O7
。由於在不產生有害之副產物下,亦不會產生半導體元件之污染,故作為氧化劑較佳為過氧化氫。
蝕刻劑100之氧化劑之濃度較佳為在0.2 mol/L至8 mol/L之範圍內,更佳的是在2 mol/L至4 mol/L之範圍內,更為較佳為在3 mol/L至4 mol/L之範圍內。
蝕刻劑100可更包含緩衝劑。緩衝劑例如包含氟化銨及氨中至少一者。根據一例,緩衝劑係氟化銨。根據另一例,緩衝劑係氟化銨與氨之混合物。
蝕刻劑100可更包含水等之其他成分。
當使用如上述之蝕刻劑100時,僅在基板10中之與第1觸媒粒子81a或第2觸媒粒子82b接近之區域中將基板10之材料、此處為矽氧化。而後,藉此產生之氧化物係由氫氟酸溶解去除。因而,僅與第1觸媒粒子81a或第2觸媒粒子82b接近之部分被選擇性地蝕刻。
第1觸媒粒子81a與蝕刻之進行同時地朝向第2主面S2移動,因而進行與上述相同之蝕刻。其結果為,如圖9所示,在第1觸媒層80a之位置,自第1主面S1朝向第2主面S2在垂直於第1主面S1之方向持續進行蝕刻。
另一方面,第2觸媒粒子81b與蝕刻之進行同時地朝向第1主面S1移動,因而進行與上述相同之蝕刻。其結果為,如圖10所示,在第2觸媒層80b之位置,自第2主面S2朝向第1主面S1在垂直於第2主面S2之方向持續進行蝕刻。
如此,如圖11及圖12所示,在第1主面S1形成第1凹部R1,且在第2主面S2形成第2凹部R2。若第1凹部R1之深度D1與第2凹部R2之深度D2之和D1+D2為基板10之厚度T以上,則第1凹部R1與第2凹部R2在其等交叉之位置彼此相連,而形成圖6所示之第1貫通孔TH1。
之後,自基板10去除第1遮罩層90a及第2遮罩層90b以及觸媒層80a及80b。第1遮罩層90a及第2遮罩層90b以及觸媒層80a及80b之1者以上可無須自基板10去除。
其次,在基板10上形成圖2至圖6所示之第1導電層20a。包含多晶矽之第1導電層20a例如可利用LPCVD(low pressure chemical vapor deposition,低壓化學氣相沈積)形成。包含金屬之第1導電層20a例如可利用電解鍍覆、還原鍍覆、或置換鍍覆形成。
鍍覆液係包含被鍍覆金屬之鹽之液體。作為鍍覆液可使用包含五水硫酸銅及硫酸之硫酸銅鍍覆液、包含焦磷酸銅及焦磷酸鉀之焦磷酸銅鍍覆液、及包含胺基磺酸鎳及硼之胺基磺酸鎳鍍覆液等之一般的鍍覆液。
第1導電層20a較佳為利用使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液之鍍覆法形成。在該鍍覆法中,使界面活性劑介置於由包含超臨界二氧化碳之粒子、及包含被鍍覆金屬之鹽之溶液組成之連續相之間。亦即,在鍍覆液中,使界面活性劑形成膠束,並將超臨界二氧化碳擷取入該等膠束。
在通常之鍍覆法中,有被鍍覆金屬朝第1凹部R1及第2凹部R2之底部附近之供給不充分之情形。其在第1凹部R1之深度D1與寬度或直徑W1之比D1/W1、及第2凹部R2之深度D2與寬度或直徑W2之比D2/W2為大之情形下尤其顯著。
擷取有超臨界二氧化碳之膠束亦可容易地進入狹小之間隙。而後,伴隨著該等膠束之移動而包含被鍍覆金屬之鹽之溶液亦移動。因此,根據使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液之鍍覆法,能夠容易地形成厚度均一之第1導電層20a。
其次,在第1導電層20a上形成介電層50。介電層50例如可利用CVD(chemical vapor deposition,化學氣相沈積)形成。或,介電層50可藉由使第1導電層20a之表面氧化、氮化或氮氧化而形成。
其次,在介電層50上形成第2導電層20b。第2導電層20b例如可利用與以上針對第1導電層20a所述之方法相同之方法形成。第2導電層20b亦較佳為利用使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液之鍍覆法形成。
其次,在包含第2導電層20b及介電層50之積層體形成複數個貫通孔。此處,該等貫通孔形成於上述積層體中之隔著第1導電層20a而與第1主面對向之部分,且為和第1凹部R1與第2凹部R2之交叉部對應之位置。該等貫通孔例如可藉由利用光微影術形成遮罩、及利用蝕刻之圖案化而成形。
其次,在第2導電層20b之第5部分P5及第7部分P7上形成第1絕緣層61。第1絕緣層61例如可利用CVD形成。
之後,在第1絕緣層61上形成第2絕緣層62。在第2絕緣層62,在設置於上述積層體之貫通孔之位置設置貫通孔。在將感光性樹脂用作第2絕緣層62之材料之情形下,可利用光微影術獲得具有貫通孔之第2絕緣層62。
其次,將第2絕緣層62用作蝕刻遮罩,並蝕刻第1絕緣層61。藉此,去除第1絕緣層61中之被覆第1導電層20a之部分。
其次,將第1金屬層71及第2金屬層72按照該順序形成。第1金屬層71及第2金屬層72例如可利用濺射或鍍覆之成膜與光微影術之組合形成。
在該電容器1A中,包含第1導電層20a、介電層50、及第2導電層20b之積層構造不僅設置於第1主面S1上,還設置於第2主面S2上及第1貫通孔TH1內。因此,該電容器1A可達成大的電容。
又,在該電容器1A中,第1凹部R1及第2凹部R2係溝渠。上述之積層構造亦設置於溝渠之側壁及底面上。因此,該電容器1A可達成特別大之電容。
例如,在第1凹部R1及第2凹部R2之深度為100 μm,寬度為1 μm,相鄰之第1凹部R1間之距離及相鄰之第2凹部R2間之距離任一者均為1 μm,將厚度0.02 μm之矽氧化膜用作介電層50之情形下,若電容器1A之厚度為約0.2 mm,則可達成約650 nF/mm2
之電容密度。
又,在該電容器1A中,第1凹部R1及第2凹部R2彼此交叉,其等之深度之和D1+D2為基板10之厚度T以上。因此,若形成第1凹部R1及第2凹部R2,則在其等交叉之位置產生第1貫通孔TH1。亦即,不同於將和D1+D2小於厚度T之第1凹部R1及第2凹部R2分別單純地形成於第1主面S1及第2主面S2之情形,除形成第1凹部R1及第2凹部R2之步驟外,無須進行另行形成第1貫通孔TH1之步驟。
而且,在該電容器1A中,利用第1貫通孔TH1進行上述積層構造中之位於第1主面S1上之部分與位於第2主面S2上之部分的電性連接。因此,能夠將電極70a及70b兩者配置於電容器1A之單側。亦即,不同於將和D1+D2小於厚度T之第1凹部R1及第2凹部R2分別單純地形成於第1主面S1及第2主面S2之情形,由於無須在第2主面S2上形成電極70a及70b以及與其類似之配線,故能夠大幅地削減步驟數。再者,採用如上述之構成之電容器1A對配線基板等之安裝容易。
<第2實施形態>
圖13係概略地顯示第2實施形態之電容器之剖視圖。
圖13所示之電容器1B除採用了以下之構成以外,與第1實施形態之電容器1A相同。
即,該電容器1B包含第1介電層50a而取代介電層50。第1介電層50a與第1實施形態之電容器1A之介電層50相同。
又,在電容器1B中,第2導電層20b為相對於第1導電層20a保形之層。
而且,電容器1B更包含第2介電層50b及第3導電層20c。
第2介電層50b設置於第2導電層20b上。第2介電層50b為相對於第1導電層20a保形之層。針對第2介電層50b例如能夠採用與第1介電層50a相同之構成。
第3導電層20c設置於第2介電層50b上。針對第3導電層20c例如能夠採用與第2導電層20b相同之構成。
又,在該電容器1B中,電極70a及70b以及圖1所示之墊70c及70d係由除包含第1金屬層71及第2金屬層72外更包含第3金屬層73之積層體構成。針對第3金屬層73例如能夠採用與第1金屬層71相同之構成。
此外,在該電容器1B中,電極70a與第2導電層20b不接觸,該梳齒部之一部分與第1導電層20a接觸,該梳齒部之另一部分與第3導電層20c接觸。亦即,第1導電層20a與第3導電層20c彼此電性連接。而且,在該電容器1B中,電極70b與第1導電層20a及第3導電層20c不接觸,該梳齒部與第2導電層20b接觸。亦即,在該電容器1B中,電極70a係第1電極,電極70b係第2電極。
該電容器1B發揮與以上針對電容器1A所述之效果相同之效果。
此外,在該電容器1B中,第1導電層20a、第1介電層50a、第2導電層20b、第2介電層50b、及第3導電層20c形成積層構造。亦即,在該電容器1B中,與電容器1A比較,更多之導電層隔著介電層而積層。因此,該電容器1B可達成更大之電容。
例如,在第1凹部R1及第2凹部R2之深度為100 μm,寬度為1 μm,相鄰之第1凹部R1間之距離及相鄰之第2凹部R2間之距離任一者均為1 μm,將厚度0.02 μm之矽氧化膜用作第1介電層50a及第2介電層50b之情形下,若電容器1B之厚度為約0.2 mm,則可達成約1300 nF/mm2
之電容密度。
<第3實施形態>
圖14係概略地顯示第3實施形態之電容器之剖視圖。圖15係概略地顯示圖14所示之電容器之一部分之立體圖。此外,在圖15中描繪自圖14所示之電容器1C省略電極70b、電極70a、絕緣層60、及第2導電層20b之構造。
圖14所示之電容器1C除採用了以下之構成以外係與第1實施形態之電容器1A相同。
亦即,在該電容器1C中,省略第2凹部R2。亦即,該電容器1C不具有圖6所示之第1貫通孔TH1。
取而代之的是,在該電容器1C中,如圖15所示,在基板10中各自夾在第1凹部R1之相鄰之2者間之1個以上之部分,設置有將相鄰之2個第1凹部R1之一者與另一者相連之1個以上之第2貫通孔TH2。亦即,在該電容器1C中,相鄰之2個第1凹部R1中之一個第1凹部R1之側壁相當於第1面,另一第1凹部R1之側壁相當於第2面。
又,在該電容器1C中,包含第1導電層20a、介電層50、及第2導電層20b之積層構造不僅設置於第1主面S1、以及第1凹部R1之側壁及底面上,還設置於第2貫通孔TH2之側壁上。亦即,第1導電層20a除覆蓋第1主面S1、以及第1凹部R1之側壁及底面外,進而覆蓋第2貫通孔TH2之側壁。又,第2導電層20b隔著第1導電層20a除與第1主面S1、以及第1凹部R1之側壁及底面對向外,進而與第2貫通孔TH2之側壁對向。
第2貫通孔TH2之平均直徑為0.3 μm以上。若減小第2貫通孔TH2之直徑,則能夠配置更多之第2貫通孔TH2,因此,能夠達成更大之電容。惟,若過於減小第2貫通孔TH2之直徑,則有可能在第2貫通孔TH2內不易形成第1導電層20a、介電層50、及第2導電層20b之積層構造。
第2貫通孔TH2之開口部之總計面積佔第1凹部R1之側壁之面積之比例(以下稱為開口率)較佳為在30%至90%之範圍內,較佳為在50%至90%之範圍內。又,設置於第1凹部R1之側壁之第2貫通孔TH2之數目與該側壁之面積之比(以下稱為孔密度)較佳為在0.4個/μm2
至20個/μm2
之範圍內,更佳的是在2個/μm2
至8個/μm2
之範圍內。
若增大開口率及孔密度,則能夠達成更大之電容。惟,若過分增大開口率及孔密度,則有可能在第2貫通孔TH2內不易形成第1導電層20a、介電層50、及第2導電層20b之積層構造。
相鄰之第1凹部R1間之距離較佳為為0.1 μm以上,更佳的是為2 μm以上。若增大該距離,則能夠達成更大之電容。惟,由於電容相對於該距離之增加率伴隨著距離之增大而逐漸變小,故過度增大上述之距離是無效的。又,當增大該距離時,有可能在第2貫通孔TH2內不易形成第1導電層20a、介電層50、及第2導電層20b之積層構造。
該電容器1C例如利用以下之方法製造。
圖16係概略地顯示用於圖14所示之電容器之製造的設置有溝渠之基板之一例的立體圖。圖17係概略地顯示圖14所示之電容器之製造之觸媒層形成步驟之立體圖。圖18係概略地顯示由圖14所示之電容器之製造之蝕刻步驟獲得之構造之一例的立體圖。
在該方法中,首先,如圖16所示,準備在第1主面S1設置有複數個第1凹部R1之基板10。第1凹部R1例如利用一面參照圖7至圖12一面所說明之MacEtch形成。
其次,利用MacEtch在基板10形成第2貫通孔TH2。
具體而言,首先,如圖17所示,使觸媒粒子81a堆積於第1凹部R1之側壁上。觸媒粒子81a之堆積以在觸媒粒子81a間產生充分之大小之間隙之方式進行。
此外,雖然可使觸媒粒子81a堆積於第1凹部R1之底面及第1主面,但不一定必須堆積。因而,可在觸媒粒子81a之堆積前,以覆蓋第1凹部R1之底面及第1主面之方式形成未圖示之遮罩層。
其次,在貴金屬作為觸媒之作用下蝕刻基板10,而在基板10形成圖18所示之第2貫通孔TH2。具體而言,以蝕刻劑蝕刻基板10。例如,使基板10浸漬於液狀之蝕刻劑,而使蝕刻劑與基板10接觸。作為蝕刻劑可使用在第1實施形態中所說明之蝕刻劑。
由於觸媒粒子81a以在其等之間產生充分之大小之間隙之方式堆積,故在第1凹部R1之側壁形成有複數個凹部。該等凹部伴隨著蝕刻之進行而深度增大,最終成為第2貫通孔TH2。如以上般,獲得圖18所示之構造。
此外,若其後在形成於第1凹部R1之側壁之凹部內且為該等之側壁上,能夠形成第1導電層20a、介電層50及第2導電層20b之積層構造,則該積層構造在形成於第1凹部R1之側壁之凹部內構成電容器。因而,形成於第1凹部R1之側壁之凹部之1個以上可不一定為貫通孔。
之後,利用與在第1實施形態中所說明之方法相同之方法形成第1導電層20a、介電層50、第2導電層20b、絕緣層60、及電極70a及70b等。如此,獲得電容器1C。
在該電容器1C中,設置有第1凹部R1,且在第1凹部R1之側壁設置有第2貫通孔TH2。而且,第1導電層20a、介電層50、及第2導電層20b之積層構造不僅設置於第1主面S1、以及第1凹部R1之側壁及底面上,還設置於第2貫通孔TH2之側壁上。因此,該電容器1C可達成大的電容。
例如,在第1凹部R1之深度為100 μm,寬度為1 μm,相鄰之第1凹部R1間之距離為1 μm,第1凹部R1之側壁之開口率為30%,孔密度為2個/μm2
,將厚度0.02 μm之矽氧化膜用作介電層50之情形下,若電容器1C之厚度為約0.2 mm,則可達成約500 nF/mm2
之電容密度。
<第4實施形態>
圖19係概略地顯示第4實施形態之電容器之一部分之立體圖。
第4實施形態之電容器除採用了以下之構成以外係與第1實施形態之電容器1A相同。
具體而言,在該電容器中,在基板10中之各自夾在第1凹部R1之相鄰之2者間之1個以上之部分,設置有將相鄰之2個第1凹部R1之一者與另一者相連之1個以上之第2貫通孔TH2。亦即,在該電容器中,相鄰之2個第1凹部R1中之一個第1凹部R1之側壁相當於第1面,另一第1凹部R1之側壁相當於第2面。
又,在該電容器中,在基板10中之各自夾在第2凹部R2之相鄰之2者間之1個以上之部分,設置有將相鄰之2個第2凹部R2之一者與另一者相連之1個以上之第3貫通孔TH3。亦即,在該電容器中,相鄰之2個第2凹部R2中之一個第2凹部R2之側壁亦相當於第1面,另一第2凹部R2之側壁亦相當於第2面。
再者,在該電容器中,包含第1導電層20a、介電層50、及第2導電層20b之積層構造不僅設置於第1主面S1、第2主面S2、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面上,還設置於第2貫通孔TH2之側壁及第3貫通孔TH3之側壁上。亦即,第1導電層20a除覆蓋第1主面S1、第2主面S2、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面外,進而覆蓋第2貫通孔TH2之側壁及第3貫通孔TH3之側壁。又,第2導電層20b隔著第1導電層20a除與第1主面S1、第2主面S2、以及第1凹部R1之側壁及底面對向外,進而與第2貫通孔TH2之側壁及第3貫通孔TH3之側壁對向。
第2貫通孔TH2之平均直徑及第3貫通孔TH3之平均直徑較佳為於在第3實施形態中針對第2貫通孔TH2所記載之範圍內。
第2貫通孔TH2之開口部之總計面積佔第1凹部R1之側壁之面積之比例較佳為於在第3實施形態中針對第1凹部R1之側壁所記載之開口率之範圍內。又,第3貫通孔TH3之開口部之總計面積佔第2凹部R2之側壁之面積之比例亦較佳為於在第3實施形態中針對第1凹部R1之側壁所記載之開口率之範圍內。
設置於第1凹部R1之側壁之第2貫通孔TH2之數目與該側壁之面積之比較佳為於在第3實施形態中所記載之孔密度之範圍內。又,設置於第2凹部R2之側壁之第3貫通孔TH3之數目與該側壁之面積之比亦較佳為於在第3實施形態中所記載之孔密度之範圍內。
相鄰之第1凹部R1間之距離及相鄰之第2凹部R2間之距離較佳為於在第3實施形態中針對相鄰之第1凹部R1間之距離所記載之範圍內。
第4實施形態之電容器例如可藉由進行在第1實施形態之電容器1A之製造中用於形成第2貫通孔TH2及第3貫通孔TH3之步驟而獲得。第2貫通孔TH2及第3貫通孔TH3例如可利用在第3實施形態中所說明之方法形成。
具體而言,首先,在基板10之第1主面S1形成複數個第1凹部R1,且在基板10之第2主面S2形成複數個第2凹部R2。第1凹部R1及第2凹部R2例如利用在第1實施形態中所說明之MacEtch形成。
其次,在基板10上,以局部地覆蓋第1凹部R1之側壁及第2凹部R2之側壁之方式形成包含第2貴金屬之第2觸媒層。
其次,在第2貴金屬作為觸媒之作用下蝕刻基板10,而在基板10中之各自夾在第1凹部R1之相鄰之2者間之1個以上之部分形成第2貫通孔TH2,且在基板10中之各自夾在第2凹部R2之相鄰之2者間之1個以上之部分形成第3貫通孔TH3。
此外,在形成上述之第2貫通孔TH2及第3貫通孔TH3之過程中,亦有形成孔徑小於較佳之徑之孔、及非貫通孔之情形。其等其後被第1導電層20a、介電層50、及第2導電層20b之任一者埋入,或在該等之位置,第1導電層20a、介電層50、及第2導電層20b被保形地成膜。
之後,利用與在第1實施形態中所說明之方法相同之方法,形成第1導電層20a、介電層50、第2導電層20b、絕緣層60、及電極70a及70b等。如此,獲得第4實施形態之電容器。
在該電容器中,設置有第1凹部R1及第2凹部R2,且在第1凹部R1之側壁及第2凹部R2之側壁分別設置有第2貫通孔TH2及第3貫通孔TH3。而且,第1導電層20a、介電層50、及第2導電層20b之積層構造不僅設置於第1主面S1、第2主面、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面上,亦設置於第2貫通孔TH2之側壁及第3貫通孔TH3之側壁上。因此,該電容器1C可達成大的電容。
又,在該電容器中,第1凹部R1及第2凹部R2係溝渠。上述之積層構造亦可設置於溝渠之側壁及底面上。因此,該電容器可達成特別大之電容。
例如,在第1凹部R1及第2凹部R2之深度為100 μm,寬度為1 μm,相鄰之第1凹部R1間之距離及相鄰之第2凹部R2間之距離任一者均為1 μm,第2貫通孔TH2及第3貫通孔TH3之第1凹部R1之側壁及第2凹部R2之側壁各自之開口率為30%,孔密度為2個/μm2
,將厚度0.02 μm之矽氧化膜用作介電層50之情形下,若電容器之厚度為約0.2 mm,則可達成約1000 nF/mm2
之電容密度。
又,在該電容器中,第1凹部R1及第2凹部R2彼此交叉,其等之深度之和D1+D2為基板10之厚度T以上。因此,若形成第1凹部R1及第2凹部R2,則在其等交叉之位置產生第1貫通孔TH1。亦即,與將和D1+D2小於厚度T之第1凹部R1及第2凹部R2分別單純地形成於第1主面S1及第2主面S2之情形不同,除形成第1凹部R1及第2凹部R2之步驟外,無須進行另行形成第1貫通孔TH1之步驟。
而且,在該電容器中,利用第1貫通孔TH1進行上述積層構造中之位於第1主面S1上之部分與位於第2主面S2上之部分的電性連接。因此,能夠將圖1所示之電極70a及70b之兩者配置於電容器之一側。亦即,與將和D1+D2小於厚度T之第1凹部R1及第2凹部R2分別單純地形成於第1主面S1及第2主面S2之情形不同,由於無須在第2主面S2上形成電極70a及70b以及與其類似之配線,故能夠大幅地削減步驟數。再者,採用如上述之構成之電容器朝配線基板等之安裝為容易。
<第5實施形態>
圖20係概略地顯示第5實施形態之電容器之剖視圖。圖21係概略地顯示圖20所示之電容器之一部分之立體圖。圖22係沿圖21所示之電容器之XXII-XXII線之剖視圖。此外,在圖21中描繪自圖20所示之電容器1D省略電極70b、電極70a、絕緣層60、及第2導電層20b之構造。
圖20所示之電容器1D除採用以下之構成以外係與第3實施形態之電容器1C相同。
亦即,在該電容器1D中,如圖21所示,在第1凹部R1之側壁設置有複數個第1孔H1及複數個第2孔H2而取代複數個第2貫通孔TH2。
第1孔H1係如圖22所示般朝相對於第1凹部R1之側壁傾斜之第1方向D1分別延伸。亦即,第1孔H1之長度方向或深度方向相互平行,且相對於第1凹部R1之側壁傾斜。
第1孔H1各者可為自2個以上之第1凹部R1之相鄰之2者之一者延伸且不延伸至另一者之盲孔。或,第1孔H1各者可為連接2個以上之第1凹部R1之相鄰之2者之一者與另一者之貫通孔。或,可行的是,第1孔H1之1者以上係盲孔,其餘之第1孔H1係貫通孔。
第2孔H2朝與第1方向D1交叉之第2方向D2分別延伸。亦即,第2孔H2之長度方向或深度方向相互平行,且相對於第1凹部R1之側壁傾斜。第2孔H2各者可與第1孔H1之1者以上連接,也可不連接。又,第2孔H2各者可與第1孔H1之1者以上交叉,也可不交叉。
第2孔H2各者可為自2個以上之第1凹部R1之相鄰之2者之一者延伸且不延伸至另一者之盲孔。或,第2孔H2各者可為連接2個以上之第1凹部R1之相鄰之2者之一者與另一者之貫通孔。或,可行的是,第2孔H2之1者以上係盲孔,其餘之第2孔H2係貫通孔。
又,在該電容器1D中,如圖20至圖22所示,包含第1導電層20a、介電層50、及第2導電層20b之積層構造不僅設置於第1主面S1、以及第1凹部R1之側壁及底面上,還設置於第1孔H1之側壁及第2孔H2之側壁上。亦即,第1導電層20a除覆蓋第1主面S1、以及第1凹部R1之側壁及底面外,進而覆蓋第1孔H1之側壁及第2孔H2之側壁。又,第2導電層20b隔著第1導電層20a除與第1主面S1、以及第1凹部R1之側壁及底面對向外,進而與第1孔H1之側壁及第2孔H2之側壁對向。
在該電容器1D中,在第1凹部R1之側壁設置有第1孔H1。因而,該電容器1D之基板10具有較在第1凹部R1之側壁未設置有孔之基板為大之表面積。
又,該等第1孔H1朝相對於第1凹部R1之側壁傾斜之第1方向D1分別延伸。因而,該電容器1D之基板10具有較在第1凹部R1之側壁設置有朝相對於第1凹部R1之側壁垂直之方向延伸之孔之基板為大之表面積。
而且,在該電容器1D中,第1導電層20a、介電層50及第2導電層20b之積層構造不僅設置於第1主面S1、以及第1凹部R1之側壁及底面上,還設置於第1孔H1之側壁上。
因而,該電容器1D可達成較在第1凹部R1之側壁未設置有孔之電容器為大之電容。又,該電容器1D可達成較設置有朝相對於第1凹部R1之側壁垂直之方向延伸之孔之電容器為大之電容。
例如,在第1凹部R1之側壁之開口率為80%,第1導電層20a之厚度為100 nm,每1 μm2
之第1孔H1之數目為數個左右時,第1方向D1相對於第1凹部R1之側壁所成之角度為45°時之第1導電層20a之表面積可為該角度為90°時之第1導電層20a之表面積的約1.36倍。由此可明確得知,第1方向D1相對於第1凹部R1之側壁傾斜之電容器可達成較第1方向D1相對於第1凹部R1之側壁垂直之電容器為大之電容。
又,在該電容器1D中,在第1凹部R1之側壁更設置有第2孔H2。若除第1孔H1外還設置第2孔H2,則能夠達成更大之電容。
而且,在該電容器1D中,第1孔H1之長度方向相互平行,第2孔H2之長度方向也相互平行。因而,不易產生起因於第1孔H1彼此連接、或第2孔H2彼此連接之機械性強度之降低。
因而,根據該構造,可達成大電容及高機械性強度。
第1方向D1相對於第1凹部R1之側壁所成之角度及第2方向D2相對於第1凹部R1之側壁所成之角度各者較佳為在10°至80°之範圍內,更佳為在30°至60°之範圍內。若減小該角度,則電容器1D之機械性強度變低。若增大該角度,則伴隨著使第1方向D1及第2方向D2傾斜之電容之增加變小。
第1方向D1與第2方向D2所成之角度較佳為在20°至160°之範圍內,更佳為在60°至120°之範圍內。第1方向D1與第2方向D2尤佳為正交。若過分減小或增大該角度,則電容器1D之機械性強度變低。
在第1凹部R1之側壁,除設置第1孔H1及第2孔H2外,也可更設置各自在一個方向延伸且長度方向與第1方向D1及第2方向D2不同的其他之孔。例如,在第1凹部R1之側壁作為此種其他之孔可更設置:長度方向相互平行且該長度方向與第1方向D1及第2方向D2交叉的複數個孔、及長度方向相互平行且該長度方向與第1方向D1及第2方向D2以及前文提及之孔之長度方向交叉的複數個孔。
圖23係顯示圖21所示之電容器之剖面之顯微鏡相片。圖23之顯微鏡相片係與圖22對應之剖面之顯微鏡相片。在圖23中,縱向係X方向,橫向係Y方向。
圖23之顯微鏡相片顯示與具有(001)面作為主面且將長度方向平行於<100>軸之第1凹部R1設置於前文提及之主面之單晶矽晶圓之(001)面平行的剖面。上述之第1方向D1及第2方向D2分別係平行於圖23之<110>軸及<-110>軸之方向。如此,第1方向D1及第2方向D2正交之構造在達成大電容及高機械性強度方面尤為有利。
第1孔H1之平均直徑及第2孔H2之平均直徑各者較佳為於在第3實施形態中針對第2貫通孔TH2所記載之範圍內。若減小第1孔H1之直徑及第2孔H2之直徑,則能夠配置更多個第1孔H1及第2孔H2,因而,能夠達成更大之電容。惟,若過分減小第1孔H1之直徑及第2孔H2之直徑,則有可能不易在第1孔H1內及第2孔H2內形成第1導電層20a、介電層50、及第2導電層20b之積層構造。
第1孔H1之開口部之總計面積與第2孔H2之開口部之總計面積之和佔第1凹部R1之側壁之面積之比例(以下稱為開口率)較佳為於在第3實施形態中針對第1凹部R1之側壁所記載之開口率之範圍內。又,設置於第1凹部R1之側壁之第1孔H1及第2孔H2之總計數目與該側壁之面積之比(以下稱為孔密度)較佳為於在第3實施形態中所記載之孔密度之範圍內。
若增大開口率及孔密度,則能夠達成更大之電容。惟,若過分增大開口率及孔密度,則有可能不易在第1孔H1內及第2孔H2內形成第1導電層20a、介電體層50、及第2導電層20b之積層構造。又,若過分增大孔密度,則伴隨著孔與孔容易連接,而第1凹部R1之側壁之表面積容易變小。因而,有可能不易達成大的電容。
此外,在該電容器1D中可省略第2孔H2。
基板10中與第1凹部R1相鄰之部分較佳為包含具有面心立方體構造之晶體。此時,基板10之主面較佳為(001)面。再者,此時,第1凹部R1之長度方向較佳為相對於<110>軸傾斜。如此,根據以下所說明之方法能夠形成第1孔H1及第2孔H2。此處,作為一例,作為包含具有面心立方體構造之晶體且主面為(001)面之基板10係使用單晶矽晶圓。
首先,在基板10之主面形成長度方向相對於<110>軸傾斜之第1凹部R1。例如,形成長度方向平行於<100>軸之第1凹部R1。第1凹部R1例如可根據利用一面參照圖7至圖12一面進行了說明之方法形成。
其次,使觸媒粒子堆積於第1凹部R1之側壁。觸媒粒子之堆積例如可利用一面參照圖17一面進行了說明之方法形成。
其次,在貴金屬作為觸媒之作用下蝕刻基板10,而形成第1孔H1及第2孔H2。具體而言,使基板10浸漬於蝕刻劑,使蝕刻劑與基板10接觸。作為蝕刻劑可使用在第1實施形態中所說明之蝕刻劑。
在觸媒粒子彼此相互接觸而成為一體時,蝕刻在觸媒層之厚度方向進行。
另一方面,在觸媒粒子彼此分隔時,構成基板之晶體之方位對蝕刻之進行方向產生影響。例如,在此處所記載之例中,蝕刻容易朝平行於<110>軸之方向、或平行於與其等效之軸、例如<-110>軸之方向進行。
因而,根據上述之方法獲得圖20至圖23所示之構造。
<第6實施形態>
圖24係概略地顯示第6實施形態之電容器之一部分之立體圖。
第6實施形態之電容器除採用以下之構成以外係與第4實施形態之電容器同樣。
亦即,在該電容器中,如圖24所示,在第1凹部R1之側壁設置有複數個第1孔H1及複數個第2孔H2而取代複數個第2貫通孔TH2。又,在第2凹部R2之側壁設置有複數個第3孔H3及複數個第4孔H4而取代複數個第3貫通孔TH3。
該電容器之第1孔H1及第2孔H2與第5實施形態之電容器1D之第1孔H1及第2孔H2相同。
第3孔H3朝相對於第2凹部R2之側壁傾斜之第3方向分別延伸。亦即,第3孔H3之長度方向或深度方向相互平行,且相對於第2凹部R2之側壁傾斜。
第3孔H3各者可為自2個以上之第2凹部R2之相鄰之2者之一者延伸且不到達另一者之盲孔。或,第3孔H3各者可為連接2個以上之第2凹部R2之相鄰之2者之一者與另一者之貫通孔。或,可行的是,第3孔H3之1者以上係盲孔,其餘之第3孔H3係貫通孔。
第4孔H4朝與第3方向交叉之第4方向分別延伸。亦即,第4孔H4之長度方向或深度方向相互平行,且相對於第2凹部R2之側壁傾斜。第4孔H4各者可與第3孔H3之1者以上連接,也可不連接。又,第4孔H4各者可與第3孔H3之1者以上交叉,也可不交叉。
第4孔H4各者可為自2者以上之第2凹部R2之相鄰之2者之一者延伸且不到達另一者之盲孔。或,第4孔H4各者可為連接2者以上之第2凹部R2之相鄰之2者之一者與另一者之貫通孔。或,可行的是,第4孔H4之1者以上係盲孔,其餘之第4孔H4係貫通孔。
又,在該電容器中,包含第1導電層20a、介電層50、及第2導電層20b之積層構造不僅設置於第1主面S1、第2主面S2、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面上,還設置於第1孔H1之側壁、第2孔H2之側壁、第3孔H3之側壁及第4孔H4之側壁上。亦即,第1導電層20a除覆蓋第1主面S1、第2主面S2、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面外,進而覆蓋第1孔H1之側壁、第2孔H2之側壁、第3孔H3之側壁及第4孔H4之側壁。又,第2導電層20b隔著第1導電層20a除與第1主面S1、第2主面S2、以及第1凹部R1之側壁及底面對向外,進而與第1孔H1之側壁、第2孔H2之側壁、第3孔H3之側壁及第4孔H4之側壁對向。
如上述般,該電容器除設置第1孔H1及第2孔H2而取代第2貫通孔TH2,設置第3孔H3及第4孔H4而取代第3貫通孔TH3以外,與第4實施形態之電容器同樣。因而,該電容器除與第2貫通孔TH2及第3貫通孔TH3關聯地進行了說明之事項外,實現與第4實施形態之電容器同樣之效果。
又,在該電容器中設置有第1孔H1、第2孔H2、第3孔H3及第4孔H4。因而,該電容器之基板10與在第1凹部R1及第2凹部R2之任一側壁均未設置有孔之基板比較具有更大之表面積。
又,第1孔H1及第2孔H2朝相對於第1凹部R1之側壁傾斜之方向分別延伸,第3孔H3及第4孔H4朝相對於第2凹部R2之側壁傾斜之方向分別延伸。因而,該電容器之基板10具有較在第1凹部R1之側壁設置朝相對於該等側壁垂直之方向延伸之孔,且在第2凹部R2之側壁設置朝相對於該等側壁垂直之方向延伸之孔的基板為大之表面積。
而且,第1導電層20a、介電層50、及第2導電層20b之積層構造不僅設置於第1主面S1、第2主面S2、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面上,還設置於第1孔H1、第2孔H2、第3孔H3及第4孔H4之側壁上。
因而,該電容器與在1凹部R1及第2凹部R2之任一側壁均未設置有孔之電容器比較可達成更大之電容。又,該電容器可達成較在第1凹部R1之側壁設置有朝相對於該等側壁垂直之方向延伸之孔,且在第2凹部R2之側壁設置有朝相對於該等側壁垂直之方向延伸之孔的電容器為大之電容。
第1方向D1相對於第1凹部R1之側壁所成之角度、第2方向D2相對於第1凹部R1之側壁所成之角度、第3方向相對於第2凹部R2之側壁所成之角度、及第4方向相對於第2凹部R2之側壁所成之角度各者較佳為於在第5實施形態中針對第1方向D1及第2方向D2相對於第1凹部R1之側壁所成之角度所記載之範圍內。
第1方向D1與第2方向D2所成之角度及第3方向與第4方向所成之角度各者較佳為於在第5實施形態中針對第1方向D1與第2方向D2所成之角度所記載之範圍內。
第1方向D1及第2方向D2之一者與第3方向及第4方向之一者較佳為平行或正交。此時,容易形成孔。
第1孔H1之平均直徑、第2孔H2之平均直徑、第3孔H3之平均直徑及第4孔H4之平均直徑各者較佳為於在第3實施形態中針對第2貫通孔TH2所記載之範圍內。
第1凹部R1之側壁之開口率、亦即第1孔H1之開口部之總計面積與第2孔H2之開口部之總計面積之和佔該側壁之面積之比例較佳為於在第3實施形態中針對第1凹部R1之側壁所記載之開口率之範圍內。又,第2凹部R2之側壁之開口率、亦即第3孔H3之開口部之總計面積與第4孔H4之開口部之總計面積之和佔該側壁之面積之比例也較佳為於在第3實施形態中針對第1凹部R1之側壁所記載之開口率之範圍內。
第1凹部R1之側壁之孔密度、亦即設置於該側壁之第1孔H1及第2孔H2之總計數目與該側壁之面積之比較佳為於在第3實施形態中所記載之孔密度之範圍內。又,第2凹部R2之側壁之孔密度、亦即 設置於該側壁之第3孔H3及第4孔H4之總計數目與該側壁之面積之比也較佳為於在第3實施形態中所記載之孔密度之範圍內。
若增大開口率及孔密度,則能夠達成更大之電容。惟,若過分增大開口率及孔密度,則有可能不易在第1孔H1、第2孔H2、第3孔H3及第4孔H4內形成第1導電層20a、介電層50、第2導電層20b之積層構造。又,若過分增大孔密度,則伴隨著孔與孔容易連接,而第1凹部R1及第2凹部R2之側壁之表面積容易變小。因而,有可能也不易達成大的電容。
此外,在該電容器中,只要設置第1孔H1、第2孔H2、第3孔H3及第4孔H4之1者以上,即可省略其餘之孔。
基板10中與第1凹部R1相鄰之部分及與第2凹部R2相鄰之部分較佳為包含具有面心立方體構造之晶體。此時,較佳為,第1主面S1為(001)面,第2主面S2為平行於第1主面S1之面。再者,此時,第1凹部R1及第2凹部R2之長度方向較佳為相對於<110>軸傾斜。如此,可根據以下說明之方法形成第1孔H1、第2孔H2、第3孔H3及第4孔H4。此處,作為一例,作為包含具有面心立方體構造之晶體,且第1主面S1為(001)面,第2主面S2為平行於第1主面S1之面的基板10係使用單晶矽晶圓。
首先,在基板10之第1主面S1形成長度方向相對於<110>軸傾斜之第1凹部R1,且在基板10之第2主面S2形成長度方向相對於<110>軸傾斜之第2凹部R2。第1凹部R1及第2凹部R例如利用在第1實施形態中所說明之MacEtch形成。
其次,在基板10上以局部地覆蓋第1凹部R1之側壁與第2凹部R2之側壁之方式形成包含第2貴金屬之第2觸媒層。
其次,在第2貴金屬作為觸媒之作用下蝕刻基板10,在第1凹部R1之側壁形成第1孔H1及第2孔H2,且在第2凹部R2之側壁形成第3孔H3及第4孔H4。
如在第5實施形態中所說明般,在觸媒粒子相互分隔時,構成基板之晶體之方位對蝕刻之進行方向產生影響。例如,在此處所記載之例中,蝕刻容易朝平行於<110>軸之方向、或平行於與其等效之軸、例如<-110>軸之方向進行。因而,根據上述之方法獲得圖24所示之構造。
雖然說明了本發明之若干個實施形態,但該等實施形態係作為例子而提出者,並非意圖限定本發明之範圍。該等實施形態可以其他各種形態實施,在不脫離本發明之要旨之範圍內可進行各種省略、置換、變更。該等實施形態及其變化係與包含於發明之範圍及要旨內同樣地包含於申請專利範圍所記載之發明及其均等之範圍內。
例如,第3至第6實施形態之電容器與第2實施形態之電容器1B同樣地可包含第1導電層20a、第1介電層50a、第2導電層20b、第2介電層50b、及第3導電層20c之積層構造而取代第1導電層20a、介電層50、及第2導電層20b之積層構造。
又,可自第4實施形態之電容器省略第2貫通孔TH2或第3貫通孔TH3。
1A‧‧‧電容器
1B‧‧‧電容器
1C‧‧‧電容器
1D‧‧‧電容器
10‧‧‧基板
20a‧‧‧第1導電層
20b‧‧‧第2導電層
20c‧‧‧第3導電層
50‧‧‧介電層
50a‧‧‧第1介電層
50b‧‧‧第2介電層
60‧‧‧絕緣層
61‧‧‧第1絕緣層
62‧‧‧第2絕緣層
70a‧‧‧電極
70b‧‧‧電極
70c‧‧‧墊
70d‧‧‧墊
71‧‧‧第1金屬層
72‧‧‧第2金屬層
73‧‧‧第3金屬層
80a‧‧‧第1觸媒層/觸媒層
80b‧‧‧第1觸媒層/觸媒層
81a‧‧‧觸媒粒子/第1觸媒粒子
81b‧‧‧觸媒粒子/第2觸媒粒子
90a‧‧‧第1遮罩層
90b‧‧‧第2遮罩層
100‧‧‧蝕刻劑
CS‧‧‧導電基板
D1‧‧‧深度/第1方向
D2‧‧‧深度/第2方向
H1‧‧‧第1孔
H2‧‧‧第2孔
H3‧‧‧第3孔
H4‧‧‧第4孔
P1‧‧‧第1部分
P2‧‧‧第2部分
P3‧‧‧第3部分
P4‧‧‧第4部分
P5‧‧‧第5部分
P6‧‧‧第6部分
P7‧‧‧第7部分
P8‧‧‧第8部分
R1‧‧‧第1凹部
R2‧‧‧第2凹部
S1‧‧‧第1主面
S2‧‧‧第2主面
TH1‧‧‧貫通孔/第1貫通孔
TH2‧‧‧第2貫通孔
TH3‧‧‧第3貫通孔
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
II-II‧‧‧線
III-III‧‧‧線
IV-IV‧‧‧線
V-V‧‧‧線
VI-VI‧‧‧線
XXII-XXII‧‧‧線
<100>‧‧‧軸
<110>‧‧‧軸
圖1係概略地顯示第1實施形態之電容器之平面圖。
圖2係圖1所示之電容器之一剖視圖。
圖3係圖1所示之電容器之另一剖視圖。
圖4係圖1所示之電容器之又一剖視圖。
圖5係圖1所示之電容器之又一剖視圖。
圖6係圖1所示之電容器之又一剖視圖。
圖7係概略地顯示圖1至圖6所示之電容器之製造之一步驟的剖視圖。
圖8係概略地顯示圖1至圖6所示之電容器之製造之另一步驟的剖視圖。
圖9係概略地顯示圖1至圖6所示之電容器之製造之又一步驟的剖視圖。
圖10係概略地顯示圖9之步驟之另一剖視圖。
圖11係概略地顯示由圖9及圖10之步驟獲得之構造之一例的剖視圖。
圖12係圖11所示之構造之另一剖視圖。
圖13係概略地顯示第2實施形態之電容器之剖視圖。
圖14係概略地顯示第3實施形態之電容器之剖視圖。
圖15係概略地顯示圖14所示之電容器之一部分之立體圖。
圖16係概略地顯示用於圖14所示之電容器之製造的設置有溝渠之基板之一例的立體圖。
圖17係概略地顯示圖14所示之電容器之製造之一步驟的立體圖。
圖18係概略地顯示由圖14所示之電容器之製造之另一步驟獲得之構造之一例的立體圖。
圖19係概略地顯示第4實施形態之電容器之一部分之立體圖。
圖20係概略地顯示第5實施形態之電容器之剖視圖。
圖21係概略地顯示圖20所示之電容器之一部分之立體圖。
圖22係沿圖21所示之電容器之XXII-XXII線之剖視圖。
圖23係顯示圖21所示之電容器之剖面之顯微鏡相片。
圖24係概略地顯示第6實施形態之電容器之一部分之立體圖。
1A‧‧‧電容器
10‧‧‧基板
20a‧‧‧第1導電層
20b‧‧‧第2導電層
50‧‧‧介電層
60‧‧‧絕緣層
61‧‧‧第1絕緣層
62‧‧‧第2絕緣層
70a‧‧‧電極
70b‧‧‧電極
71‧‧‧第1金屬層
72‧‧‧第2金屬層
CS‧‧‧導電基板
P1‧‧‧第1部分
P2‧‧‧第2部分
P3‧‧‧第3部分
P4‧‧‧第4部分
P5‧‧‧第5部分
P6‧‧‧第6部分
P7‧‧‧第7部分
P8‧‧‧第8部分
R1‧‧‧第1凹部
R2‧‧‧第2凹部
S1‧‧‧第1主面
S2‧‧‧第2主面
TH1‧‧‧貫通孔/第1貫通孔
Z‧‧‧方向
Claims (36)
- 一種電容器,其具備: 基板,其具有第1面及第2面,且設置有各自從前述第1面延伸至前述第2面之1個以上之第1貫通孔; 第1導電層,其覆蓋前述第1面、前述第2面、及前述1個以上之第1貫通孔之側壁; 第2導電層,其隔著前述第1導電層而與前述第1面、前述第2面、及前述1個以上之第1貫通孔之側壁對向;及 介電層,其介置於前述第1導電層與前述第2導電層之間。
- 如請求項1之電容器,其中前述第1面及前述第2面各自為垂直於前述基板之厚度方向之第1及第2主面,前述1個以上之貫通孔係各自在前述厚度方向延伸之1個以上之貫通孔。
- 如請求項2之電容器,其中1個以上之第1溝渠設置於前述第1主面,1個以上之第2溝渠設置於前述第2主面,前述1個以上之第1溝渠之長度方向與前述1個以上之第2溝渠之長度方向彼此交叉,前述1個以上之第1溝渠與前述1個以上之第2溝渠彼此相連而形成前述1個以上之第1貫通孔。
- 如請求項3之電容器,其中前述第1導電層進而覆蓋前述1個以上之第1溝渠之側壁及底面、以及前述1個以上之第2溝渠之側壁及底面,且前述第2導電層隔著前述第1導電層進而與前述1個以上之第1溝渠之前述側壁及前述底面、及前述1個以上之第2溝渠之前述側壁及前述底面對向。
- 如請求項3之電容器,其中前述1個以上之第1溝渠各者之深度與前述1個以上之第2溝渠各者之深度之和為前述基板之厚度以上。
- 如請求項3之電容器,其中前述1個以上之第1溝渠與前述1個以上之第2溝渠在其等交叉之位置形成有前述1個以上之第1貫通孔。
- 如請求項3之電容器,其中前述1個以上之第1溝渠係複數個第1溝渠,在前述基板中各自夾在前述複數個第1溝渠之相鄰之2者間之1個以上之部分,設置有將前述相鄰之2個第1溝渠之一者與另一者相連之1個以上之第2貫通孔,前述第1導電層進而覆蓋前述1個以上之第2貫通孔之側壁,前述第2導電層隔著前述第1導電層進而與前述1個以上之第2貫通孔之前述側壁對向。
- 如請求項3之電容器,其中前述1個以上之第2溝渠係複數個第2溝渠,在前述基板中各自夾在前述複數個第2溝渠之相鄰之2者間之1個以上之部分,設置有將前述相鄰之2個第2溝渠之一者與另一者相連之1個以上之第3貫通孔,前述第1導電層進而覆蓋前述1個以上之第3貫通孔之側壁,前述第2導電層隔著前述第1導電層進而與前述1個以上之第3貫通孔之前述側壁對向。
- 如請求項1之電容器,其中前述基板更具有垂直於前述基板之厚度方向之第1及第2主面,且在前述第1主面設置複數個溝渠,前述第1面及前述第2面係前述複數個溝渠之相鄰之2個側壁。
- 如請求項9之電容器,其中前述第1導電層進而覆蓋前述第1主面及前述複數個溝渠之底面,前述第2導電層隔著前述第1導電層進而與前述第1主面及前述複數個溝渠之前述底面對向。
- 一種電容器,其具備: 基板,其具有第1主面及第2主面,且在前述第1主面設置有複數個溝渠,在各自夾在前述複數個溝渠之相鄰之2者間之1個以上之部分,設置有將前述相鄰之2個溝渠之一者與另一者相連之1個以上之貫通孔; 第1導電層,其覆蓋前述第1主面、前述溝渠之側壁及底面、以及前述1個以上之貫通孔之側壁; 第2導電層,其隔著前述第1導電層而與前述第1主面、前述溝渠之前述側壁及前述底面、以及前述1個以上之貫通孔之前述側壁對向;及 介電層,其介置於前述第1導電層與前述第2導電層之間。
- 如請求項2、9或11之電容器,其更具備: 絕緣層,其隔著前述第1導電層之一部分、前述第2導電層之一部分、及前述介電層之一部分而與前述第1主面對向; 第1電極,其設置於前述絕緣層上,與前述第1導電層電性連接;及 第2電極,其設置於前述絕緣層上,與前述第2導電層電性連接。
- 如請求項1或11之電容器,其中前述第1導電層及前述第2導電層包含金屬。
- 如請求項1或11之電容器,其中前述基板包含矽。
- 一種電容器之製造方法,其包含: 在基板上以局部地覆蓋前述基板之表面之方式形成包含第1貴金屬之第1觸媒層; 在前述第1貴金屬作為觸媒之作用下蝕刻前述基板,而在前述基板形成1個以上之第1貫通孔; 在形成有前述1個以上之第1貫通孔之前述基板上形成第1導電層; 在前述第1導電層上形成介電層;及 在前述介電層上形成第2導電層。
- 如請求項15之方法,其中形成各自在前述基板之厚度方向延伸之1個以上之貫通孔作為前述1個以上之第1貫通孔。
- 如請求項16之方法,其中前述基板具有第1主面及第2主面;且 藉由在前述第1主面形成1個以上之第1溝渠,且將1個以上之第2溝渠以其等之長度方向與前述1個以上之第1溝渠之長度方向交叉之方式形成於前述第2主面,而形成前述1個以上之第1貫通孔。
- 如請求項17之方法,其更包含: 形成複數個第1溝渠作為前述1個以上之第1溝渠,形成複數個第2溝渠作為前述1個以上之第2溝渠; 在形成前述1個以上之第1貫通孔後,且在形成前述第1導電層前,在前述基板上以局部地覆蓋前述複數個第1溝渠之側壁及前述複數個第2溝渠之側壁之方式形成包含第2貴金屬之第2觸媒層;及 在前述第2貴金屬作為觸媒之作用下蝕刻前述基板,而在前述基板中各自夾在前述複數個第1溝渠之相鄰之2者間之1個以上之部分,形成將前述相鄰之2個第1溝渠之一者與另一者相連之1個以上之第2貫通孔,且在前述基板中各自夾在前述複數個第2溝渠之相鄰之2者間之1個以上之部分,形成將前述相鄰之2個第2溝渠之一者與另一者相連之1個以上之第3貫通孔。
- 如請求項15之方法,其更包含在形成前述第1觸媒層前,在前述基板形成複數個溝渠;且 在前述基板中各自夾在前述複數個溝渠之相鄰之2者間之1個以上之部分,形成將前述相鄰之2個溝渠之一者與另一者相連之1個以上之貫通孔作為前述1個以上之第1貫通孔。
- 如請求項15至19中任一項之方法,其中藉由使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液之鍍覆法,形成前述第1導電層及前述第2導電層各者。
- 一種電容器,其具備: 基板,其具有第1主面及第2主面,在前述第1主面設置有1個以上之第1溝渠,在前述1個以上之第1溝渠之側壁設置有各自朝相對於前述第1溝渠之前述側壁傾斜之第1方向延伸之複數個第1孔; 第1導電層,其覆蓋前述第1主面、前述第1溝渠之側壁及底面、以及前述複數個第1孔之側壁; 第2導電層,其隔著前述第1導電層而與前述第1主面、前述第1溝渠之前述側壁及前述底面、以及前述1個以上之第1孔之前述側壁對向;及 介電層,其介置於前述第1導電層與前述第2導電層之間。
- 如請求項21之電容器,其中前述1個以上之第1溝渠係2個以上之溝渠,前述複數個第1孔中至少一者係連接前述2個以上之第1溝渠之相鄰之2個溝渠之一者與另一者的貫通孔。
- 如請求項21之電容器,其中在前述第1溝渠之前述側壁更設置有各自朝與前述第1方向交叉之第2方向延伸之複數個第2孔,前述第1導電層進而覆蓋前述複數個第2孔之側壁,前述第2導電層隔著前述第1導電層進而與前述複數個第2孔之前述側壁對向。
- 如請求項23之電容器,其中前述第1方向與前述第2方向正交。
- 如請求項21之電容器,其中前述基板中與前述1個以上之第1溝渠相鄰之部分包含具有面心立方體構造之晶體。
- 如請求項25之電容器,其中前述第1方向平行於<110>軸。
- 如請求項21之電容器,其中1個以上之第2溝渠設置於前述第2主面,前述1個以上之第1溝渠之長度方向與前述1個以上之第2溝渠之長度方向相互交叉,前述1個以上之第1溝渠與前述1以上之第2溝渠相互連接而形成1個以上之第1貫通孔; 在前述第2溝渠之側壁設置有各自朝相對於前述第2溝渠之前述側壁傾斜之第3方向延伸之複數個第3孔,前述第1導電層進而覆蓋前述複數個第3孔之側壁,前述第2導電層隔著前述第1導電層進而與前述複數個第3孔之前述側壁對向。
- 如請求項27之電容器,其中前述基板中與前述1個以上之第2溝渠相鄰之部分包含具有面心立方體構造之晶體。
- 如請求項28之電容器,其中前述第3方向平行於<110>軸。
- 如請求項27之電容器,其中前述第1方向與前述第3方向平行或正交。
- 如請求項27之電容器,其中在前述第2溝渠之前述側壁更設置有各自朝與前述第3方向交叉之第4方向延伸之複數個第4孔,前述第1導電層進而覆蓋前述複數個第4孔之側壁,前述第2導電層隔著前述第1導電層進而與前述複數個第4孔之前述側壁對向。
- 如請求項31之電容器,其中前述第3方向與前述第4方向正交。
- 一種電容器之製造方法,其包含: 在具有第1主面及第2主面之基板之前述第1主面,形成1個以上之第1溝渠; 在前述1個以上之第1溝渠之側壁,以局部地覆蓋前述1個以上之第1溝渠之前述側壁之方式形成包含第1貴金屬之第1觸媒層; 在前述第1貴金屬作為觸媒之作用下蝕刻前述第1溝渠之前述側壁,在前述第1溝渠之前述側壁形成各自朝相對於前述第1溝渠之前述側壁傾斜之第1方向延伸之複數個第1孔; 在形成有前述複數個第1孔之前述基板上形成第1導電層; 在前述第1導電層上形成介電層;及 在前述介電層上形成第2導電層。
- 如請求項33之方法,其中前述基板中與前述1個以上之第1溝渠相鄰之部分包含具有面心立方體構造之晶體。
- 如請求項34之方法,其中前述第1方向平行於<110>軸。
- 如請求項33至35中任一項之方法,其中藉由使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液之鍍覆法,形成前述第1導電層及前述第2導電層各者。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107107846 | 2018-03-08 | ||
TW107107846 | 2018-03-08 | ||
CN107107846 | 2018-03-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201939541A TW201939541A (zh) | 2019-10-01 |
TWI692788B true TWI692788B (zh) | 2020-05-01 |
Family
ID=69023143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108101533A TWI692788B (zh) | 2018-03-08 | 2019-01-15 | 電容器及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI692788B (zh) |
-
2019
- 2019-01-15 TW TW108101533A patent/TWI692788B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201939541A (zh) | 2019-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11508525B2 (en) | Capacitor having trenches on both surfaces | |
US11551864B2 (en) | Capacitor and capacitor module | |
US20230307184A1 (en) | Capacitor and etching method | |
JP7391741B2 (ja) | 構造体 | |
TWI692788B (zh) | 電容器及其製造方法 | |
JP7027352B2 (ja) | コンデンサ | |
CN112542314B (zh) | 电容器 |