CN112542314B - 电容器 - Google Patents

电容器 Download PDF

Info

Publication number
CN112542314B
CN112542314B CN202010914347.2A CN202010914347A CN112542314B CN 112542314 B CN112542314 B CN 112542314B CN 202010914347 A CN202010914347 A CN 202010914347A CN 112542314 B CN112542314 B CN 112542314B
Authority
CN
China
Prior art keywords
sub
regions
portions
capacitor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010914347.2A
Other languages
English (en)
Other versions
CN112542314A (zh
Inventor
佐野光雄
小幡进
樋口和人
下川一生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN112542314A publication Critical patent/CN112542314A/zh
Application granted granted Critical
Publication of CN112542314B publication Critical patent/CN112542314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明的实施方式涉及电容器。提供一种能够实现较大的电容量且不易产生翘曲的电容器。实施方式的电容器具备：导电基板(CS)，具有第一主面与第二主面，所述第一主面包含多个副区域(A1a、A1b)，在所述多个副区域(A1a、A1b)的各个设置分别具有沿一个方向延伸的形状且在宽度方向上排列的多个凹部(TR1a、TR1b)或凸部(WM1a、WM1b)，所述多个副区域的一个以上(A1a)与所述多个副区域的其他一个以上(A1b)的所述多个凹部或凸部的长度方向不同；导电层，覆盖所述多个凹部的侧壁及底面或者所述多个凸部的侧壁及上表面；以及电介质层，夹设于所述导电基板与所述导电层之间。

Description

电容器
本申请以日本专利申请2019－171151(申请日：9/20/2019)为基础，从该申请享受优先的利益。本申请通过参照该申请而包含该申请的全部内容。
技术领域
本发明的实施方式涉及电容器。
背景技术
伴随着通信设备的小型化以及高功能化，对搭载在它们上的电容器要求小型化以及薄型化。作为在维持容量密度的同时实现小型化以及薄型化的结构，有在基板形成沟槽而使表面积增大的沟槽电容器。
发明内容
本发明要解决的课题在于，提供一种能够实现较大的电容量且不易产生翘曲的电容器。
根据一方面，提供一种电容器，具备：导电基板，具有第一主面与第二主面，所述第一主面包含多个第一副区域，在所述多个第一副区域的各个设有分别具有沿一个方向延伸的形状且在宽度方向排列的多个第一凹部或第一凸部，所述多个第一副区域的一个以上与所述多个第一副区域的其他一个以上的所述多个第一凹部或第一凸部的长度方向不同；导电层，覆盖所述多个第一凹部的侧壁及底面或所述多个第一凸部的侧壁及上表面；以及电介质层，夹设于所述导电基板与所述导电层之间。
根据上述构成，能够提供一种可以实现较大的电容量且不易产生翘曲的电容器。
附图说明
图1是第一实施方式的电容器的俯视图。
图2是沿着图1所示的电容器的II－II线的剖面图。
图3是图1以及图2所示的电容器所包含的导电基板的俯视图。
图4是表示图1以及图2所示的电容器的制造中的一工序的剖面图。
图5是表示图1以及图2所示的电容器的制造中的其他工序的剖面图。
图6是表示通过图4以及图5的工序而得的结构的剖面图。
图7是第一变形例的电容器所包含的导电基板的立体图。
图8是第二变形例的电容器所包含的导电基板的立体图。
图9是第三变形例的电容器所包含的导电基板的立体图。
图10是表示副区域的排列与沟槽的排列的关系的一例的俯视图。
图11是表示副区域的排列与沟槽的排列的关系的其他例的俯视图。
图12是第二实施方式的电容器的剖面图。
图13是图12所示的电容器所包含的导电基板的俯视图。
具体实施方式
以下，参照附图对实施方式进行详细说明。另外，在所有附图中对发挥相同或类似的功能的构成要素标注相同的附图标记并省略的重复说明。
＜第一实施方式＞
在图1以及图2中，示出第一实施方式的电容器。
如图2所示，图1以及图2所示的电容器1包含导电基板CS、导电层20b、以及电介质层30。
另外，在各图中，X方向是与导电基板CS的主面平行的方向，Y方向是与导电基板CS的主面平行且与X方向垂直的方向。另外，Z方向是导电基板CS的厚度方向、即与X方向以及Y方向垂直的方向。
导电基板CS是至少与导电层20b相对的表面具有导电性的基板。导电基板CS发挥作为电容器的下部电极的作用。
导电基板CS具有第一主面S1、第二主面S2、以及从第一主面S1的边缘延伸到第二主面S2的边缘的端面。这里，导电基板CS具有扁平的大致立方体形状。导电基板CS也可以具有其他形状。
第一主面S1、这里为导电基板CS的上表面包含多个第一副区域。第一副区域的各个在它们的排列方向上的尺寸优选在5至1000μm的范围内，更优选在10至100μm的范围内。或者，第一副区域的各个在它们的排列方向上的尺寸与该排列方向上的导电基板CS的尺寸之比优选在1/500至1/2的范围内，更优选在1/200至1/20的范围内。
在第一副区域的各个中设有分别具有沿一个方向延伸的形状且在宽度方向上排列多个第一凹部。第一副区域的一个以上的第一凹部的长度方向与第一副区域的其他一个以上的第一凹部的长度方向不同。
这里，第一主面S1包含图2以及图3所示的多个第一副区域A1a及A1b。第一副区域A1a及A1b以方格图案(checkered pattern)状排列。即，第一副区域A1a及A1b在X方向上交替地排列。另外，如图3所示，各第一副区域A1a与第一副区域A1b的一个在Y方向上相邻。具体而言，第一副区域A1a及A1b在第一主面S1的中央部形成有2行3列的排列。
而且，在第一副区域A1a中分别设有多个第一凹部TR1a。在各第一副区域A1a中，第一凹部TR1a分别具有沿Y方向延伸的形状，并在X方向上排列。即，在各第一副区域A1a中，作为多个第一凹部TR1a，设有分别具有沿Y方向延伸的形状且在X方向上排列的多个沟槽。
另外，在第一副区域A1b分别设有多个第一凹部TR1b。在各第一副区域A1b中，第一凹部TR1b分别具有沿X方向延伸的形状，并在Y方向上排列。即，在各第一副区域A1b中，作为多个第一凹部TR1b，设有分别具有沿X方向延伸的形状且在Y方向上排列的多个沟槽。
这里，第一凹部TR1a及TR1b的长度方向正交，但它们的长度方向也可以倾斜地交叉。另外，这里，第一副区域包含第一凹部的长度方向不同的两种第一副区域A1a及A1b，但第一副区域也可以还包含与第一副区域A1a及A1b不同的1种以上的第一副区域。而且，这里，第一主面S1所含的第一副区域的数量为六个，但第一副区域的数量为两个以上即可。
第一凹部TR1a彼此分离。另外，第一凹部TR1b彼此分离。而且，第一凹部TR1b分别与第一凹部TR1a分离。
在导电基板CS中，由相邻的第一凹部TR1a的一方与另一方夹着的部分为第一凸部WM1a。第一凸部WM1a分别具有沿Y方向延伸的形状，并在X方向上排列。即，在各第一副区域A1a中，作为第一凸部WM1a，设有分别具有沿Y方向以及Z方向延伸的形状且在X方向上排列的多个壁部。
另外，在导电基板CS中，由相邻的第一凹部TR1b的一方与另一方夹着的部分为第一凸部WM1b。第一凸部WM1b分别具有沿X方向延伸的形状，并在Y方向上排列。即，在各第一副区域A1b中，作为第一凸部WM1b，设有分别具有沿X方向以及Z方向延伸的形状且在Y方向上排列的多个壁部。
而且，在导电基板CS中，在第一副区域A1a与第一副区域A1b的边界的位置被第一凹部TR1a与第一凹部TR1b夹着的部分为第一辅助壁部WS1。第一辅助壁部WS1使相邻的第一凸部WM1a一体化，并且使相邻的第一凸部WM1b一体化，发挥抑制它们的倒塌的作用。第一凹部TR1a及TR1b也可以配置为不产生第一辅助壁部WS1。
另外，第一凹部或第一凸部的“长度方向”是第一凹部或第一凸部向与导电基板的厚度方向垂直的平面的正投影的长度方向。同样，后述的第二凹部或第二凸部的“长度方向”是第二凹部或第二凸部向与导电基板的厚度方向垂直的平面的正投影的长度方向。
关于第一凹部的开口部的长度，根据一例，在10至500μm的范围内，根据其他例，在50至100μm的范围内。
第一凹部的开口部的宽度、即在宽度方向上相邻的第一凸部间的距离优选为0.3μm以上。若减小该宽度或距离，则能够实现更大的电容量。但是，若减小该宽度或距离，则难以在第一凹部内形成包含电介质层30与导电层20b的层叠结构。
关于第一凹部的深度或第一凸部的高度，根据一例，在10至300μm的范围内，根据其他例，在50至100μm的范围内。
在宽度方向上相邻的第一凹部间的距离、即第一凸部的厚度优选为0.1μm以上。若减小该距离或厚度，则能够实现更大的电容量。但是，若减小该距离或厚度，则容易产生第一凸部的破损。
另外，这里，第一凹部TR1a及TR1b的与长度方向垂直的截面为矩形状。这些截面也可以不是矩形状。例如，这些截面也可以具有顶端变细的形状。
如图2所示，导电基板CS包含基板10与导电层20a。
基板10具有与导电基板CS相同的形状。基板10例如是绝缘性基板、半导体基板、或导电性基板。基板10优选为半导体基板。另外，基板10优选为硅基板等包含硅的基板。这样的基板能够进行利用了半导体工序的加工。
导电层20a设于基板10上。导电层20a例如为了提高导电性而由掺杂有杂质的多晶硅、或钼、铝、金、钨、白金、镍以及铜等金属或合金构成。导电层20a可以具有单层结构，也可以具有多层结构。
导电层20a的厚度优选在0.05μm至1μm的范围内，更优选在0.1μm至0.3μm的范围内。若导电层20a较薄，则可能在导电层20a产生不连续部、或导电层20a的薄层电阻过度变大。若将导电层20a加厚，则制造成本增加。
这里，基板10为硅基板等半导体基板，导电层20a是在半导体基板的表面区域高浓度地掺杂有杂质的高浓度掺杂层。在该情况下，若第一凸部足够薄，则它们的整体能够用杂质高浓度地掺杂。
另外，在基板10的导电率较高的情况下，也可以省略导电层20a而将基板10用作导电基板CS。例如在基板10为由掺杂有P型或N型的杂质的半导体构成的半导体基板或金属基板的情况下，导电层20a能够省略。在该情况下，基板10的至少表面区域、例如基板10的整体发挥导电层20a的作用。
导电层20b发挥作为电容器的上部电极的作用。导电层20b设于第一副区域A1a及A1b上，覆盖第一凹部TR1a及TR1b的侧壁及底面。
导电层20b例如为了提高导电性，而由掺杂有杂质的多晶硅、或钼、铝、金、钨、白金、镍以及铜等金属或合金构成。导电层20b可以具有单层结构，也可以具有多层结构。
导电层20b的厚度优选在0.05μm至1μm的范围内，更优选在0.1μm至0.3μm的范围内。若导电层20b较薄，则可能在导电层20b产生不连续部、或者导电层20b的薄层电阻过度变大。若导电层20b较厚，则存在难以将导电层20a以及电介质层30形成为足够的厚度的情况。
另外，在图2中，导电层20b以第一凹部TR1a及TR1b被导电层20b与电介质层30完全埋入的方式设置。导电层20b也可以是相对于导电基板CS的表面保形的层。即，导电层20b也可以是具有大致均匀的厚度的层。在该情况下，第一凹部TR1a及TR1b不被导电层20b与电介质层30完全埋入。
电介质层30夹设于导电基板CS与导电层20b之间。电介质层30是相对于导电基板CS的表面保形的层。电介质层30使导电基板CS与导电层20b彼此电绝缘。
电介质层30例如由有机电介质或无机电介质构成。作为有机电介质，例如能够使用聚酰亚胺。作为无机电介质，虽然也能够使用铁电体，但优选例如硅氮化物、硅氧化物、硅氮氧化物、钛氧化物以及钽氧化物等顺电体。这些顺电体由温度引起的介电常数的变化小。因此，若将顺电体用于电介质层30，则能够提高电容器1的耐热性。
电介质层30的厚度优选在0.005μm至0.5μm的范围内，更优选在0.01μm至0.1μm的范围内。若电介质层30较薄，则可能在电介质层30产生不连续部，导电基板CS与导电层20b短路。另外，若将电介质层30减薄，则即使不短路耐压也降低，在施加了电压时短路的可能性升高。若将电介质层30加厚，则耐压变高，但电容量变小。
电介质层30在第一主面S1中的包围第一副区域A1a及A1b的排列的周边区域的位置开口。即，电介质层30在该位置使导电层20a露出。这里，电介质层30中的设于第一主面S1上的部分呈框形状开口。
该电容器1还包含绝缘层60、第一内部电极70a、第二内部电极70b、第一外部电极70c、以及第二外部电极70d。
第一内部电极70a设于第一副区域A1a及A1b上。第一内部电极70a与导电层20b电连接。这里，第一内部电极70a是位于第一主面S1的中央的矩形状的电极。
第二内部电极70b设于第一主面S1中的包围第一副区域A1a及A1b的排列的周边区域上。第二内部电极70b在设于电介质层30的开口的位置与导电基板CS接触。由此，第二内部电极70b与导电基板CS电连接。这里，第二内部电极70b是以包围第一内部电极70a的方式配置的框形状的电极。
第一内部电极70a以及第二内部电极70b可以具有单层结构，也可以具有多层结构。构成第一内部电极70a以及第二内部电极70b的各层例如由钼、铝、金、钨、白金、铜、镍以及包含它们中的一个以上的合金等金属构成。
绝缘层60覆盖导电层20b以及电介质层30中的位于第一主面S1上的部分、第一内部电极70a、以及第二内部电极70b。绝缘层60在第一内部电极70a的一部分的位置与第二内部电极70b的一部分的位置局部地开口。
绝缘层60可以具有单层结构，也可以具有多层结构。构成绝缘层60的各层例如由硅氮化物以及硅氧化物等无机绝缘体、或聚酰亚胺以及酚醛清漆树脂等有机绝缘体构成。
第一外部电极70c设于绝缘层60上。第一外部电极70c在设于绝缘层60的一个以上的开口的位置与第一内部电极70a接触。由此，第一外部电极70c与第一内部电极70a电连接。另外，在图1中，区域70R1是第一外部电极70c与第一内部电极70a接触的区域。
第二外部电极70d设于绝缘层60上。第二外部电极70d在设于绝缘层60的剩余的开口的位置与第二内部电极70b接触。由此，第二外部电极70d与第二内部电极70b电连接。另外，在图1中，区域70R2是第二外部电极70d与第二内部电极70b接触的区域。
第一外部电极70c具有包含第一金属层70c1与第二金属层70c2的层叠结构。第二外部电极70d具有包含第一金属层70d1与第二金属层70d2的层叠结构。
第一金属层70c1以及70d1例如由铜构成。第二金属层70c2以及70d2分别覆盖第一金属层70c1以及70d1的上表面以及端面。第二金属层70c2以及70d2例如由镍或镍合金层与金层的层叠膜构成。第二金属层70c2以及70d2能够省略。
第一外部电极70c或第一内部电极70a也可以在与它们之间的界面邻接的位置还包含阻挡层。另外，第二外部电极70d或第二内部电极70b也可以在与它们之间的界面邻接的位置还包含阻挡层。作为阻挡层的材料，例如能够使用钛。
该电容器1例如通过以下的方法制造。以下，参照图4至图6对电容器1的制造方法的一例进行说明。
在该方法中，首先，准备图4所示的基板10。这里，作为一例，设基板10为单晶硅晶片。单晶硅晶片的面方位没有特别限定，但在本例中，使用一个主面为(100)面的硅晶片。作为基板10，也能够使用一个主面为(110)面的硅晶片。
接下来，通过MacEtch(Metal-Assisted Chemical Etching，金属辅助化学蚀刻)，在基板10形成凹部。
即，首先，如图4所示，在基板10上，形成分别包含贵金属的催化剂层80。催化剂层80分别以局部地覆盖基板10的一方的主面(以下，称作第一面)的方式形成。
具体而言，首先，在基板10的第一面上形成掩模层90。
掩模层90在与第一凹部TR1a及TR1b对应的位置开口。掩模层90防止第一面中的被掩模层90覆盖的部分与后述的贵金属接触。
作为掩模层90的材料，例如可列举聚酰亚胺、氟树脂、酚醛树脂、丙烯酸树脂以及酚醛清漆树脂等有机材料、氧化硅以及氮化硅等无机材料。
掩模层90例如能够通过现有的半导体工序形成。由有机材料构成的掩模层90例如能够通过光刻形成。由无机材料构成的掩模层90例如能够通过基于气相沉积法的无机材料层的成膜、基于光刻的掩模的形成、以及基于蚀刻的无机材料层的图案化而成形。或者，由无机材料构成的掩模层90能够通过基板10的表面区域的氧化或氮化、基于光刻的掩模形成、以及基于蚀刻的氧化物或氮化物层的图案化而形成。掩模层90能够省略。
接下来，在第一面中的未被掩模层90覆盖的区域上形成催化剂层80。催化剂层80例如是包含贵金属的不连续层。这里，作为一例，催化剂层80是由包含贵金属的催化剂粒子81构成的粒状层。
贵金属例如为金、银、白金、铑、钯以及钌的一个以上。催化剂层80以及催化剂粒子81也可以还包含钛等贵金属以外的金属。
催化剂层80例如能够通过电镀、还原镀、或置换镀而形成。催化剂层80也可以使用包含贵金属粒子的分散液的涂覆、或者蒸镀以及溅射等气相沉积法而形成。在这些方法之中，置换镀也由于能够在第一面中的未被掩模层90覆盖的区域中使贵金属直接且均匀地析出而特别优选。
接下来，在贵金属的作为催化剂的作用下对基板10进行蚀刻，在第一面形成凹部。
具体而言，如图5所示，利用蚀刻剂100对基板10进行蚀刻。例如，使基板10浸渍于液状的蚀刻剂100而使蚀刻剂100与基板10接触。
蚀刻剂100包含氧化剂与氟化氢。
蚀刻剂100中的氟化氢的浓度优选在1mol/L至20mol/L的范围内，更优选在5mol/L至10mol/L的范围内，进一步优选在3mol/L至7mol/L的范围内。在氟化氢浓度较低的情况下，难以实现较高的蚀刻速率。在氟化氢浓度较高的情况下，可能产生过度的侧面蚀刻。
氧化剂例如能够选自过氧化氢、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4以及K2Cr2O7。由于不产生有害的副产物、也不产生半导体元件的污染，因此优选过氧化氢作为氧化剂。
蚀刻剂100中的氧化剂的浓度优选在0.2mol/L至8mol/L的范围内，更优选在2mol/L至4mol/L的范围内，进一步优选在3mol/L至4mol/L的范围内。
蚀刻剂100也可以还包含缓冲剂。缓冲剂例如包含氟化铵以及氨的至少一方。根据一例，缓冲剂为氟化铵。根据其他例，缓冲剂为氟化铵与氨的混合物。
蚀刻剂100也可以还包含水等其他成分。
在使用了这种蚀刻剂100的情况下，仅在基板10中的与催化剂粒子81接近的区域将基板10的材料、这里为硅氧化。然后，通过氢氟酸将由此产生的氧化物溶解去除。因此，仅与催化剂粒子81接近的部分被选择性地蚀刻。
催化剂粒子81随着蚀刻的进行而朝向基板10的另一方的主面(以下，称作第二面)移动，在此进行与上述相同的蚀刻。其结果，如图5所示，在催化剂层80的位置，蚀刻从第一面朝向第二面沿相对于第一面垂直的方向进行。
如此，作为第一凹部TR1a及TR1b，在第一面形成图6所示的第一凹部TR1。
之后，将掩模层90以及催化剂层80从基板10去除。
接下来，在基板10上形成图2所示的导电层20a而获得导电基板CS。导电层20a例如能够通过向基板10的表面区域高浓度地掺杂杂质而形成。由多晶硅构成的导电层20a例如能够通过LPCVD(low pressure chemical vapor deposition，低压力化学气相沉积)而形成。金属构成的导电层20a例如能够通过电镀、还原镀、或置换镀而形成。
镀液是包含被镀敷金属的盐的液体。作为镀液，能够使用包含硫酸铜五水合物与硫酸的硫酸铜镀液、包含焦磷酸铜与焦磷酸钾的焦磷酸铜镀液以及包含氨基磺酸镍与硼的氨基磺酸镍镀液等一般的镀液。
导电层20a优选通过使用了含被镀敷金属的盐、表面活性剂、以及超临界或亚临界状态的二氧化碳的镀液的镀覆法而形成。在该镀覆法中，表面活性剂介于由超临界二氧化碳构成的粒子与由包含被镀敷金属的盐的溶液构成的连续相之间。即，在镀液中，使表面活性剂形成胶束，超临界二氧化碳被取入这些胶束。
在通常的镀覆法中，被镀敷金属向凹部的底部附近的供给有时不充足。这在凹部的深度D与宽度或直径W之比D/W较大的情况下特别显著。
取入了超临界二氧化碳的胶束能够也容易地进入较窄的间隙。而且，伴随着这些胶束的移动，包含被镀敷金属的盐的溶液也移动。因此，通过使用了包含被镀敷金属的盐、表面活性剂以及超临界或亚临界状态的二氧化碳的镀液的镀覆法，能够容易地形成厚度均匀的导电层20a。
接下来，在导电层20a上形成电介质层30。电介质层30例如能够通过CVD(chemicalvapor deposition，化学气相沉积)而形成。或者，电介质层30能够通过使导电层20a的表面氧化、氮化、或氮氧化而形成。
接着，在电介质层30上形成导电层20b。作为导电层20b，例如形成由多晶硅或金属构成的导电层。这样的导电层20b例如能够通过与针对导电层20a所述的方法相同的方法来形成。
接下来，在电介质层30形成开口部。开口部形成于第一主面S1中的包围第一副区域A1a及A1b的排列的周边区域的位置。这里，使电介质层30中的位于第一主面S1上的部分呈框形状开口。该开口部例如能够通过基于光刻的掩模的形成、以及基于蚀刻的图案化而形成。
接着，对金属层进行成膜，并对其进行图案化，从而获得第一内部电极70a以及第二内部电极70b。第一内部电极70a以及第二内部电极70b例如能够通过基于溅射或镀覆的成膜与光刻的组合来形成。
之后，形成绝缘层60。绝缘层60在与第一内部电极70a的一部分以及第二内部电极70b的一部分对应的位置开口。绝缘层60例如能够通过基于CVD的成膜与光刻的组合来形成。
接下来，在绝缘层60上形成第一外部电极70c以及第二外部电极70d。具体而言，首先，形成第一金属层70c1以及70d1。接下来，形成第二金属层70c2以及70d2。第一金属层70c1及70d1以及第二金属层70c2及70d2例如能够通过基于溅射或镀覆的成膜与光刻的组合来形成。
之后，对如此获得的构造进行切割。如以上那样，获得了图1以及图2所示的电容器1。
在上述的方法中，通过MacEtch形成了第一凹部TR1a及TR1b，但也可以通过其他方法形成第一凹部TR1a及TR1b的至少一方。例如，在形成深度较小的凹部的情况下、在将宽度或直径较大的凹部彼此隔开充足的距离而形成的情况下，也可以利用反应性离子蚀刻(RIE)等MacEtch以外的蚀刻法。
在该电容器1中，在第一主面S1设置第一凹部TR1a及TR1b，包含电介质层30与导电层20b的层叠结构不仅设于第一主面S1，还设于这些第一凹部TR1a及TR1b内。因此，该电容器1能够实现较大的电容量。
另外，在设于第一主面S1的第一凹部的长度方向全部相等的情况下，导电基板CS在第一凹部的宽度方向上容易翘曲。与此相对，在该电容器1中，在第一主面S1配置多个第一副区域A1a及A1b，并使分别设于第一副区域A1a及A1b的第一凹部TR1a及TR1b的长度方向不同。即，导电基板CS在与第一副区域A1a对应部分和与第一副区域A1b对应的部分中，容易翘曲的方向不同。因此，该电容器1不易产生翘曲，也不易产生其制造过程中的导电基板CS的翘曲。
即，该电容器1能够实现较大的电容量且不易产生翘曲。
在该电容器1中能够进行各种变形。
(第一变形例)
图7是第一变形例的电容器所包含的导电基板的立体图。
第一变形例的电容器除了在导电基板CS中采用以下的结构以外与第一实施方式的电容器1相同。
即，在第一变形例的电容器中，各第一副区域A1a的第一凹部TR1a是分别向Y方向延伸的沟槽。这些第一凹部TR1a形成有分别由在Y方向上排列的两个以上的第一凹部TR1a构成且在X方向上排列的多个列。
导电基板CS中的被这些列夹着的部分为第一凸部WM1a。另外，导电基板CS中的被在Y方向上排列的第一凹部TR1a夹着的部分是使相邻的第一凸部WM1a一体化的第一辅助壁部WS1a。
如此，在第一变形例的电容器中，通过不仅在X方向上排列第一凹部TR1a，还在Y方向上排列第一凹部TR1a，使第一辅助壁部的数量增加。因而，在该电容器中，更不易产生第一凸部WM1a的倒塌。
另外，第一变形例的电容器能够实现与第一实施方式的电容器1大致相同的电容量，也不易产生翘曲。
而且，在第一变形例的电容器中，第一凹部TR1a所形成的列的相邻的各两个的第一辅助壁部WS1a的位置不同。另外，这里，“第一辅助壁部的位置”是Y方向上的位置。若采用该构成，则如以下说明的那样，能够抑制在第一凹部TR1a的深度上产生较大的偏差。
在上述的方法中，催化剂层80例如通过镀覆形成。在该情况下，催化剂层80的材料从镀液供给。
在占掩模层90的开口部的比例小的区域中，与占掩模层90的开口部的比例大的区域相比，供给到在开口部的位置露出的第一面的上述材料的量变多。因此，在占掩模层90的开口部的比例小的区域中，与占掩模层90的开口部的比例大的区域相比，催化剂层80的每单位面积的催化剂粒子81的量变多。
催化剂粒子的量对蚀刻速率产生影响。即，催化剂粒子的量越多，蚀刻速率越高。
在第一凹部TR1a所形成的列的相邻的各两个间采用了第一辅助壁部WS1a的位置相等的结构的情况下，与第一辅助壁部WS1a对应的位置的附近的区域和其他区域之间的占掩模层90的开口部的比例之差较大。因此，在该情况下，在第一辅助壁部WS1a的附近的区域和其他区域之间，可能在第一凹部TR1a的深度上产生较大的差。
在图7所示的配置中，在第一凹部TR1a所形成的列的相邻的各两个间第一辅助壁部WS1a的位置不同。因此，与在第一凹部TR1a所形成列的相邻的各两个间使第一辅助壁部WS1a的位置相等的情况相比，与第一辅助壁部WS1a对应的位置的附近的区域和其他区域之间的占掩模层90的开口部的比例之差较小。因而，若采用图7所示的配置，则能够减第一凹部TR1a的深度的偏差小。
另外，在采用了图7所示的配置的情况下，在形成第一凹部TR1a之后进行的成膜中，例如也能够更均匀地供给沉积材料。因而，能够实现较高的膜厚均匀性。
另外，在第一凹部TR1a所形成列的相邻的各两个间，第一辅助壁部WS1a的位置也可以相等。在该情况下，越是采用了图7的配置的情况下，越无法减小第一凹部TR1a的深度的偏差。但是，能够更不容易产生第一凸部WM1a的倒塌。
另外，在第一副区域A1b中，也能够与采用参照图7而说明的配置类似的配置。
即，将各第一副区域A1b的第一凹部TR1b设为分别向X方向延伸的沟槽。这些第一凹部TR1b以形成分别由在X方向上排列的两个以上的第一凹部TR1b构成且在Y方向上排列的多个列的方式配置。而且，使导电基板CS中的被在X方向上排列的第一凹部TR1b夹着的部分的位置在第一凹部TR1b所形成的列的相邻的各两个间不同。
在采用了这种配置的情况下，在第一副区域A1b中，也能够更不易产生第一凸部的倒塌、减小第一凹部TR1b的深度的偏差、以及实现较高的膜厚均匀性。另外，在第一副区域A1b中，在第一凹部TR1b所形成的列的相邻的各两个间，第一辅助壁部的位置也可以相等。
(第二变形例)
图8是第二变形例的电容器所包含的导电基板的立体图。
第二变形例的电容器除了在导电基板CS中采用以下的结构以外与第一实施方式的电容器1相同。
即，在第二变形例的电容器中，在各第一副区域A1a中还设有将在X方向上相邻的第一凹部TR1a相连的凹部G1a。由此，在各第一副区域A1a中，第一凸部WM1a形成分别由在Y方向上排列的两个以上的第一凸部WM1a构成且在X方向上排列的多个列。
第二变形例的电容器能够实现与第一实施方式的电容器1大致相同的电容量，也不易产生翘曲。
另外，在第二变形例的电容器中，第一凸部WM1a被凹部G1a分割成多个部分。因此，在该电容器中，与第一实施方式的电容器1相比，不易产生伴随着翘曲等变形的第一凸部WM1a的破坏。
另外，在第一副区域A1b中，也能够采用与参照图8而说明的配置类似的配置。
即，在各第一副区域A1b中还设有将在Y方向上相邻的第一凹部TR1b相连的凹部。由此，在各第一副区域A1a中，使第一凸部形成分别由在X方向上排列的两个以上的第一凸部构成且在Y方向上排列的多个列。
在采用了这种配置的情况下，在第一副区域A1b中，也能够不易产生伴随着翘曲等变形的第一凸部的破坏。
(第三变形例)
图9是第三变形例的电容器所包含的导电基板的立体图。
第三变形例的电容器除了在导电基板CS中采用以下的结构以外与第二变形例的电容器相同。即，在第三变形例的电容器中，在各第一副区域A1a中还设有使在X方向上相邻的第一凸部WM1a一体化的第一辅助壁部WS1a。
第三变形例的电容器能够实现与第二变形例的电容器大致相同的电容量，也不易产生翘曲。
另外，在第三变形例的电容器中，除了第一凸部WM1a被凹部G1a分割成多个部分的之外，还设有第一辅助壁部WS1a。因此，在该电容器中，不易产生伴随着翘曲等变形的第一凸部WM1a的破坏。
另外，在第一副区域A1b中，也能够采用与参照图9说明的配置类似的配置。
即，在各第一副区域A1b中还设有将在Y方向上相邻的第一凹部TR1b相连的凹部。由此，在各第一副区域A1a中，使第一凸部形成分别由在X方向上排列的两个以上的第一凸部构成且在Y方向上排列的多个列。而且，在各第一副区域A1b中，还设有使在Y方向上相邻的第一凸部一体化的第一辅助壁部。
在采用了这种配置的情况下，在第一副区域A1b中，也能够不易产生伴随着翘曲等变形的第一凸部的破坏。
(第四变形例)
图10是表示副区域的排列与沟槽的排列的关系的一例的俯视图。图11是表示副区域的排列与沟槽的排列的关系的其他例的俯视图。
图10的结构与图3所示的结构大致相等。在图10中，第一凹部TR1a及TR1b的长度方向相对于第一副区域A1a及A1b间的边界平行或垂直。
与此相对，在图11中，第一凹部TR1a及TR1b的长度方向相对于第一副区域A1a及A1b间的边界倾斜。而且，设于第一副区域A1a的第一凹部TR1a的一端和设于与其相邻的第一副区域A1b的第一凹部TR1b的一端相连。即，设于第一副区域A1a的第一凸部WM1a的一端和设于与其相邻的第一副区域A1b的第一凸部WM1b的一端相连。在第四变形例中，采用这种配置。
端部彼此相连的第一凸部WM1a以及WM1b的一方发挥抑制另一方的倒塌的作用。另外，若采用图11的配置，与采用了图10的配置的情况相比，有可能能够实现更大的电容量。
因而，第四变形例的电容器与第一实施方式的电容器1相同，不易产生翘曲、第一凸部的破坏。而且，第四变形例的电容器与第一实施方式的电容器1相比，有可能能够实现更大的电容量。
＜第二实施方式＞
在图12中示出第二实施方式的电容器。
图12所示的电容器1除了采用以下的构成以外与第一实施方式的电容器1相同。
即，第二主面S2包含多个第二副区域。在第二副区域的各个设有分别具有沿一个方向延伸的形状且在宽度方向上排列的多个第二凹部。第二副区域的一个以上的第二凹部的长度方向与第二副区域的其他一个以上的第二凹部的长度方向不同。
这里，第二主面S2包含图12以及图13所示的多个第二副区域A2a及A2b。第二副区域A2a及A2b呈方格图案(checkered pattern)状排列。即，第二副区域A2a及A2b在X方向上交替地排列。另外，如图13所示，各第二副区域A2a与第二副区域A2b的一个在Y方向上相邻。具体而言，第二副区域A2a及A2b在第二主面S2的中央部形成有2行3列的排列。
另外，这里，第二副区域A2a及A2b分别配置于与第一副区域A1a及A1b对应的位置。即，第二副区域A2a及A2b向与Z方向平行的平面的正投影分别与第一副区域A1a及A1b向该平面的正投影的位置相等。
而且，在第二副区域A2a分别设有多个第二凹部TR2a。在各第二副区域A2a中，第二凹部TR2a分别具有沿X方向延伸的形状，并在Y方向上排列。即，在各第二副区域A2a中，作为多个第二凹部TR2a，设有分别具有沿X方向延伸的形状且在Y方向上排列的多个沟槽。
另外，在第二副区域A2b分别设有多个第二凹部TR2b。在各第二副区域A2b中，第二凹部TR2b分别具有沿Y方向延伸的形状，并在X方向上排列。即，在各第二副区域A2b中，作为多个第二凹部TR2b，设有分别具有沿Y方向延伸的形状且在X方向上排列的多个沟槽。
这里，第二凹部TR2a及TR2b的长度方向正交，但它们的长度方向也可以倾斜地交叉。另外，这里，第二副区域包含第二凹部的长度方向不同的两种第二副区域A2a及A2b，但第二副区域也可以还包含第二凹部的长度方向与第二副区域A2a及A2b不同的1种以上的第二副区域。而且，这里，第二主面S2所包含的第二副区域的数量为六个，但第二副区域的数量只要为两个以上即可。
另外，这里，第一凹部TR1a的长度方向与第二凹部TR2a的长度方向正交，但它们也可以倾斜地交叉。同样，这里，第一凹部TR1b的长度方向与第二凹部TR2b的长度方向正交，但它们也可以倾斜地交叉。
第二凹部TR2a彼此分离。另外，第二凹部TR2b彼此分离。而且，第二凹部TR2b分别与第二凹部TR2a分离。
导电基板CS中的被相邻的第二凹部TR2a的一方与另一方夹着的部分为第二凸部WM2a。第二凸部WM2a分别具有在X方向上延伸的形状，并在Y方向上排列。即，在各第二副区域A2a中，作为第二凸部WM2a，设有分别具有在X方向以及Z方向延伸的形状且在Y方向上排列的多个壁。
另外，导电基板CS中的被相邻的第二凹部TR2b的一方与另一方夹着的部分为第二凸部WM2b。第二凸部WM2b分别具有在Y方向上延伸的形状，并在X方向上排列。即，在各第二副区域A2b中，作为第二凸部WM2b，设有分别具有在Y方向以及Z方向上延伸的形状且在X方向上排列的多个壁部。
而且，导电基板CS中的在第二副区域A2a与第二副区域A2b的边界的位置被第二凹部TR2a与第二凹部TR2b夹着的部分为第二辅助壁部WS2。第二辅助壁部WS2发挥如下作用：使相邻的第二凸部WM2a一体化并且使相邻的第二凸部WM2b一体化，抑制它们的倒塌。第二凹部TR2a及TR2b也可以配置为不产生第二辅助壁部WS2。
与第二凹部以及第二凸部相关的尺寸分别优选在针对第一凹部以及第一凸部所述的范围内。
第一凹部的深度d1与第二凹部的深度d2的和d1+d2为导电基板CS的厚度T以上。如采用该构成，则第一凹部与第二凹部在它们交叉的位置彼此相连，形成贯通孔。这里，第一凹部TR1a与第二凹部TR2a在它们交叉的位置彼此相连，形成贯通孔TH。另外，第一凹部TR1b与第二凹部TR2b在它们交叉位置彼此相连，形成贯通孔TH。
和d1+d2与厚度T之比(d1+d2)/T优选在1至1.4的范围内，更优选在1.1至1.3的范围内。从增大电容量的观点出发，比(d1+d2)/T优选为较大。另外，从使导电层20b中的位于第一凹部的侧壁及底面上的部分与位于第二凹部的侧壁及底面上的部分的电连接良好的观点出发，比(d1+d2)/T也优选为较大。但是，若增大深度d1以及d2，则电容器1的机械强度降低。
另外，比(d1+d2)/T也可以小于1。在该情况下，第一凹部与第二凹部不会在它们交叉的位置形成贯通孔。因而，在该情况下，除了设置第一凹部以及第二凹部之外，还在基板10中的任意一个位置设置贯通孔。
另外，深度d1与深度d2可以相等，也可以不同。
导电层20a的表面构成了第一主面S1、第二主面S2、第一凹部TR1a及TR1b的侧壁及底面、以及第二凹部TR2a及TR2b的侧壁及底面。导电层20b覆盖第一主面S1、第二主面S2、第一凹部TR1a及TR1b的侧壁及底面、以及第二凹部TR2a及TR2b的侧壁及底面。
该电容器1还包含绝缘层50。绝缘层50覆盖导电层20b中的位于第二主面S2侧的部分。绝缘层50可以具有单层结构，也可以具有多层结构。构成绝缘层50的各层例如由硅氮化物以及硅氧化物等无机绝缘体、或聚酰亚胺以及酚醛清漆树脂等有机绝缘体构成。
在该电容器1中，包含电介质层30与导电层20b的层叠结构不仅设于第一主面S1上以及第一凹部TR1a及TR1b内，还设于第二主面S2上以及第二凹部TR2a及TR2b内。因此，该电容器1能够实现更大的电容量。
另外，在该电容器1中，在第一主面S1配置多个第一副区域A1a及A1b，并使分别设置在第一副区域A1a及A1b的第一凹部TR1a及TR1b的长度方向不同。这种配置抑制导电基板CS的翘曲。除此之外，在该电容器1中，在第二主面S2配置多个第二副区域A2a及A2b，并使分别设置于第二副区域A2a及A2b的第二凹部TR2a及TR2b的长度方向不同。这种配置也抑制导电基板CS的翘曲。而且，在该电容器1中，由于在第一主面S1以及第二主面S2这两方设有凹部，因此不易产生由表面形状的不同而引起的翘曲。
即，该电容器1能够实现较大的电容量，不易产生翘曲。
另外，该电容器1如以下说明那样，容易制造。
在该电容器1中，设于各第一副区域A1a的第一凹部TR1a和设于与该第一副区域A1a对应的第二副区域A2a的第二凹部TR2a的长度方向相互交叉，它们的深度之和为导电基板CS的厚度以上。另外，在该电容器1中，设于各第一副区域A1b的第一凹部TR1b和设于与该第一副区域A1b对应的第二副区域A2b的第二凹部TR2b的长度方向相互交叉，它们的深度之和为导电基板CS的厚度以上。因此，当形成第一凹部TR1a及TR1b以及第二凹部TR2a及TR2b时，在它们交叉的位置产生图13所示的贯通孔TH。因而，除了形成第一凹部TR1a及TR1b以及第二凹部TR2a及TR2b工序之外，无需进行另外形成贯通孔的工序。
而且，在该电容器1中，利用贯通孔TH进行上述层叠结构中的位于第一主面S1上的部分与位于第二主面S2上的部分的电连接。因此，能够将第一内部电极70a以及第二内部电极70b这两方配置于电容器1的单侧。采用这样的构成的电容器1能够以相对较少的工序数进行制造。
而且，在该电容器1中，将第一内部电极70a以及第二内部电极70b这两方配置于电容器1的单侧。因此，能够将第一外部电极70c以及第二外部电极70d也配置于电容器1的单侧。采用这种构成的电容器1容易安装于布线基板等。
在该电容器1也能够进行各种变形。例如，在该电容器1中，第一主面S1以及第二主面S2的至少一方采用第一至第四变形例中所说明的结构中的任一个。
另外，本发明并不原样地限定于上述实施方式，在实施阶段中，在不脱离其主旨的范围内能够对构成要素进行变形而具体化。另外，通过上述实施方式所公开的多个构成要素的适当的组合，能够形成各种发明。例如，也可以从实施方式所示的全部构成要素中删除几个构成要素。而且，也可以适当组合不同实施方式中的构成要素。

Claims (11)

1.一种电容器，具备：导电基板，具有第一主面与第二主面，所述第一主面包括多个第一副区域，在所述多个第一副区域的每一个第一副区域设置有分别具有沿一个方向延伸的形状且在宽度方向上排列的多个第一凹部或多个第一凸部，所述多个第一副区域的一个以上之中的所述多个第一凹部或多个第一凸部的长度方向，与所述多个第一副区域的其他一个以上之中的所述多个第一凹部或多个第一凸部的长度方向不同；导电层，覆盖所述多个第一凹部的侧壁及底面或者所述多个第一凸部的侧壁及上表面；以及电介质层，夹设于所述导电基板与所述导电层之间，不仅将所述多个第一凹部或多个第一凸部在所述宽度方向上排列，还在所述长度方向上排列。
2.一种电容器，具备：导电基板，具有第一主面与第二主面，所述第一主面包括多个第一副区域，在所述多个第一副区域的每一个第一副区域设置分别有具有沿一个方向延伸的形状且在宽度方向上排列的多个第一凹部或多个第一凸部，所述多个第一副区域的一个以上之中的所述多个第一凹部或多个第一凸部的长度方向，与所述多个第一副区域的其他一个以上之中的所述多个第一凹部或多个第一凸部的长度方向不同；导电层，覆盖所述多个第一凹部的侧壁及底面或者所述多个第一凸部的侧壁及上表面；以及电介质层，夹设于所述导电基板与所述导电层之间，在所述多个第一副区域的每一个第一副区域中设有将在所述宽度方向上相邻的所述第一凹部或所述第一凸部相连的凹部或第一辅助壁部。
3.一种电容器，具备：导电基板，具有第一主面与第二主面，所述第一主面包括多个第一副区域，在所述多个第一副区域的每一个第一副区域设置有分别具有沿一个方向延伸的形状且在宽度方向上排列的多个第一凹部或多个第一凸部，所述多个第一副区域的一个以上之中的所述多个第一凹部或多个第一凸部的长度方向，与所述多个第一副区域的其他一个以上之中的所述多个第一凹部或多个第一凸部的长度方向不同；导电层，覆盖所述多个第一凹部的侧壁及底面或者所述多个第一凸部的侧壁及上表面；以及电介质层，夹设于所述导电基板与所述导电层之间，所述多个第一副区域中的一个第一副区域和与所述一个第一副区域相邻的另一个第一副区域为，所述多个第一凹部或多个第一凸部的长度方向相对于所述一个第一副区域与所述另一个第一副区域间的边界倾斜。
4.如权利要求1~3中任一项所述的电容器，所述多个第一副区域的所述一个以上与所述多个第一副区域的所述其他一个以上呈棋盘格状排列。
5.如权利要求1~3中任一项所述的电容器，在所述多个第一副区域的一个以上之中，作为所述多个第一凹部而设有多个沟槽。
6.如权利要求1~3中任一项所述的电容器，在所述多个第一副区域的一个以上之中，作为所述多个第一凸部而设有多个壁部。
7.如权利要求1~3中任一项所述的电容器，在所述多个第一副区域的一个以上之中，作为所述多个第一凹部而设有多个沟槽，在设有所述多个沟槽的、一个以上的所述第一副区域的每一个第一副区域中，所述多个沟槽形成分别由在长度方向上排列的两个以上的沟槽构成且在宽度方向上排列的多个列，或者在所述多个第一副区域的一个以上之中作为所述多个第一凸部而设置有多个壁部，在设有所述多个壁部的一个以上的所述第一副区域的每一个第一副区域中，所述多个壁部的在宽度方向上相邻的壁部彼此相连。
8.如权利要求1~3中任一项所述的电容器，所述第二主面包含多个第二副区域，在所述多个第二副区域的每一个第二副区域设置有分别具有沿一个方向延伸的形状且在宽度方向上排列的多个第二凹部或多个第二凸部，所述多个第二副区域的一个以上之中的所述多个第二凹部或多个第二凸部的长度方向，与所述多个第二副区域的其他一个以上之中的所述多个第二凹部或多个第二凸部的长度方向不同，所述导电层还覆盖所述多个第二凹部的侧壁及底面或者所述多个第二凸部的侧壁及上表面。
9.如权利要求8所述的电容器，所述多个第二副区域的所述一个以上与所述多个第二副区域的所述其他一个以上呈棋盘格状排列。
10.如权利要求8所述的电容器，所述多个第一副区域的每一个第一副区域中的所述多个第一凹部或多个第一凸部的所述长度方向和设于与该第一副区域对应的位置的第二副区域中的所述多个第二凹部或多个第二凸部的所述长度方向正交。
11.如权利要求3所述的电容器，设于所述一个第一副区域中的第一凹部或第一凸部的一端，与设于所述另一个第一副区域中的第一凹部或第一凸部的一端相连。
CN202010914347.2A 2019-09-20 2020-09-03 电容器 Active CN112542314B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019171151A JP7317649B2 (ja) 2019-09-20 2019-09-20 コンデンサ
JP2019-171151 2019-09-20

Publications (2)

Publication Number Publication Date
CN112542314A CN112542314A (zh) 2021-03-23
CN112542314B true CN112542314B (zh) 2022-08-23

Family

ID=74205925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010914347.2A Active CN112542314B (zh) 2019-09-20 2020-09-03 电容器

Country Status (6)

Country Link
US (1) US11322308B2 (zh)
JP (1) JP7317649B2 (zh)
KR (1) KR102385623B1 (zh)
CN (1) CN112542314B (zh)
FR (2) FR3101189A1 (zh)
TW (1) TWI750789B (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257864B2 (ja) 1993-05-10 2002-02-18 株式会社村田製作所 コンデンサの製造方法
DE102007009383A1 (de) * 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
JP4877017B2 (ja) * 2007-03-30 2012-02-15 Ｔｄｋ株式会社 薄膜コンデンサ
JP4952937B2 (ja) 2007-11-30 2012-06-13 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
JP2009246180A (ja) 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
JP2010171043A (ja) 2009-01-20 2010-08-05 Seiko Epson Corp 半導体装置及びその製造方法
US9608130B2 (en) * 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
JP6688489B2 (ja) 2016-06-17 2020-04-28 株式会社村田製作所 電子装置及びその製造方法
EP3477692A4 (en) * 2016-06-22 2020-02-19 Murata Manufacturing Co., Ltd. CAPACITOR
CN110326073B (zh) 2017-03-24 2021-09-21 株式会社村田制作所 电容器
KR101963286B1 (ko) * 2017-06-01 2019-07-31 삼성전기주식회사 커패시터
WO2018225268A1 (ja) 2017-06-09 2018-12-13 オリンパス株式会社 対物光学系及びそれを用いた硬性鏡用光学系、硬性鏡
KR102402798B1 (ko) * 2017-07-13 2022-05-27 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
US10276651B2 (en) * 2017-09-01 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor
CN111033656A (zh) * 2017-11-30 2020-04-17 株式会社村田制作所 电容器
KR102212747B1 (ko) * 2017-12-11 2021-02-04 주식회사 키 파운드리 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
WO2019171470A1 (ja) * 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
JP7421880B2 (ja) * 2019-07-30 2024-01-25 太陽誘電株式会社 トレンチキャパシタ
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ

Also Published As

Publication number Publication date
US20210090814A1 (en) 2021-03-25
CN112542314A (zh) 2021-03-23
TW202114235A (zh) 2021-04-01
FR3126539A1 (fr) 2023-03-03
FR3101189A1 (fr) 2021-03-26
JP2021048343A (ja) 2021-03-25
KR102385623B1 (ko) 2022-04-12
KR20210034493A (ko) 2021-03-30
TWI750789B (zh) 2021-12-21
US11322308B2 (en) 2022-05-03
JP7317649B2 (ja) 2023-07-31

Similar Documents

Publication Publication Date Title
US11508525B2 (en) Capacitor having trenches on both surfaces
US20230307184A1 (en) Capacitor and etching method
US11551864B2 (en) Capacitor and capacitor module
US20210296513A1 (en) Structural body and method of manufacturing the same
CN112542314B (zh) 电容器
CN112542313B (zh) 电容器以及蚀刻方法
JP2020119936A (ja) コンデンサ
TWI808465B (zh) 蝕刻方法
TWI692788B (zh) 電容器及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant