JP6688489B2 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP6688489B2
JP6688489B2 JP2018523876A JP2018523876A JP6688489B2 JP 6688489 B2 JP6688489 B2 JP 6688489B2 JP 2018523876 A JP2018523876 A JP 2018523876A JP 2018523876 A JP2018523876 A JP 2018523876A JP 6688489 B2 JP6688489 B2 JP 6688489B2
Authority
JP
Japan
Prior art keywords
capacitor
terminal
trench
forming
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018523876A
Other languages
English (en)
Other versions
JPWO2017217342A1 (ja
Inventor
竹内　雅樹
雅樹 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017217342A1 publication Critical patent/JPWO2017217342A1/ja
Application granted granted Critical
Publication of JP6688489B2 publication Critical patent/JP6688489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B9/00—Optical objectives characterised both by the number of the components and their arrangements according to their sign, i.e. + or -
    • G02B9/64—Optical objectives characterised both by the number of the components and their arrangements according to their sign, i.e. + or - having more than six components
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00163—Optical arrangements
    • A61B1/00195—Optical arrangements with eyepieces
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00163—Optical arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B13/00—Optical objectives specially designed for the purposes specified below
    • G02B13/18—Optical objectives specially designed for the purposes specified below with lenses having one or more non-spherical faces, e.g. for reducing geometrical aberration
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B23/00—Telescopes, e.g. binoculars; Periscopes; Instruments for viewing the inside of hollow bodies; Viewfinders; Optical aiming or sighting devices
    • G02B23/24—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes
    • G02B23/2407—Optical details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B23/00—Telescopes, e.g. binoculars; Periscopes; Instruments for viewing the inside of hollow bodies; Viewfinders; Optical aiming or sighting devices
    • G02B23/24—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes
    • G02B23/2407—Optical details
    • G02B23/2423—Optical details of the distal end
    • G02B23/243—Objectives for endoscopes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B9/00—Optical objectives characterised both by the number of the components and their arrangements according to their sign, i.e. + or -
    • G02B9/34—Optical objectives characterised both by the number of the components and their arrangements according to their sign, i.e. + or - having four components only
    • G02B9/58—Optical objectives characterised both by the number of the components and their arrangements according to their sign, i.e. + or - having four components only arranged - + + -
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B9/00—Optical objectives characterised both by the number of the components and their arrangements according to their sign, i.e. + or -
    • G02B9/62—Optical objectives characterised both by the number of the components and their arrangements according to their sign, i.e. + or - having six components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Surgery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pathology (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Manufacturing & Machinery (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Astronomy & Astrophysics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、キャパシタ及びその製造方法に関する。
ＤＲＡＭを始めとするメモリの高集積化に伴い、メモリセルの三次元化が進められている。メモリセルをより高密度に集積化させるために、１つのメモリセルに占める総表面積を減少させる必要がある。例えば、溝内に形成したキャパシタであるトレンチキャパシタを用いることで、表面積を低減させながら大容量化を実現することができる。
特許文献１には、集積回路用のトレンチキャパシタが開示されている。特許文献１に記載のトレンチキャパシタは、トレンチと、第１電極層と、絶縁膜と、誘電体層と、第２電極層とから形成される。トレンチは、半導体基板内に設けられ、側壁と底部を含み、該基板の上部に隣接してドープされた壁からなる。第１電極層は、該トレンチの側壁間に設けられ定電位源に電気的に接続される。絶縁膜は、該第１電極層とトレンチ側壁の間に配置され第１電極層を基板から絶縁する。誘電体層は、絶縁膜と、該第１電極層に隣接する。第２電極層は、誘電体層と、該誘電体層を覆ってキャパシタ内の蓄積データを表す可変電位源に接続され、第１電極層，誘電体層とともにトレンチ内にキャパシタを形成する。
特開平５−１２１６９０号公報
特許文献１に記載されているような従来のキャパシタは、チップと接触する面に当該チップとキャパシタとを電気的に接続させるための端子を有している。従って従来のキャパシタをチップにはんだ実装する場合、端子はいわゆる底面電極となり、外観検査の際に、はんだの接続性が検査しにくく、信頼性の観点から問題があった。
本発明はこのような事情に鑑みてなされたものであり、実装性において信頼性の高いキャパシタを提供することを目的とする。
本発明の一側面に係るトレンチキャパシタは、互いに対向し、それぞれが長手方向及び短手方向を有する第１面及び第２面と、当該第１面及び第２面をつなぐ側面を備えるキャパシタであって、基板と、基板の面のうち、第１面の方に設けられる第１トレンチキャパシタと、第１面において、長手方向の一方の辺近傍に設けられ、第１トレンチキャパシタを外部と電気的に接続させる第１端子と、を備える。
本発明によれば、実装性において信頼性の高いキャパシタを提供することができる。
本発明の第１実施形態に係るキャパシタの構造を概略的に示す斜視図である。 本発明の第１実施形態に係るキャパシタの構造を概略的に示す断面図である。 本発明の第１実施形態に係るキャパシタの構造を概略的に示す上面図である。 本発明の第１実施形態に係るキャパシタの実装態様を概略的に示す図である。 本発明の第１実施形態に係るキャパシタの実装態様を概略的に示す図である。 ウエハにおいて、本発明の第１実施形態に係るキャパシタを形成する領域を示す図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第１実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第２実施形態に係るキャパシタの構造を概略的に示す断面図である。 本発明の第２実施形態に係るキャパシタの構造を概略的に示す断面図である。 本発明の第２実施形態に係るキャパシタの実装態様を概略的に示す図である。 本発明の第３実施形態に係るキャパシタの構造を概略的に示す斜視図である。 本発明の第３実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第３実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第３実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第３実施形態に係るキャパシタの製造工程の一例を示す模式図である。 本発明の第３実施形態に係るキャパシタの製造工程の一例を示す模式図である。
［第１実施形態］
以下、添付の図１〜図７を参照して本発明の第１実施形態について説明する。
（１．キャパシタの斜視構造）
図１は、本実施形態に係るキャパシタ１０の構造を模式的に示した斜視図である。図１を用いて、キャパシタ１０の構造について説明する。なお、図１においては、キャパシタ１０の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ１０の構造における特徴が、他の図面において図示される構成によって特定されることを妨げるものではない。
図１に示すように、キャパシタ１０は、本実施形態では直方体の形状をしており、その上面１１（第１面の一例である。）において、端子２０１Ａ，２０２Ａ（第１端子の一例である。）を備え、その下面１２（第２面の一例である。）において、端子２０１Ｂ，２０２Ｂ（第２端子の一例である。）を備えている。また、キャパシタ１０の上面１１側には第１トレンチキャパシタ３０Ａが形成され、下面１２側には第２トレンチキャパシタ３０Ｂが形成されている。
キャパシタ１０の上面１１、下面１２はそれぞれ長辺と短辺を有する略矩形の形状をしている。また、上面１１と下面１２とは、１つの側面１３によってつながっている。側面１３は上面１１及び下面１２とその長辺を共有する略矩形の形状をしている。例えば、上面１１、下面１２及び側面１３の長辺は１ｍｍ程度である。また、上面１１及び下面１２の短辺は０．５ｍｍ程度であり、側面１３の短辺は０．４ｍｍ程度である。
端子２０１Ａ，２０２Ａ，２０１Ｂ，２０２Ｂは、キャパシタ１０を電気的に外部に接続させるための矩形形状の電極である。端子２０１Ａ、２０２Ａは上面１１の長手方向の一方（図１の例では側面１３側）の辺近傍に設けられる。より具体的には、端子２０１Ａ、２０２Ａは、上面１１と側面１３とに共有される長辺に接するように、それぞれ上面１１の一端と他端に設けられる。
他方で、端子２０１Ｂ，２０２Ｂは、下面１２において、それぞれ端子２０１Ａ、２０２Ａに対向する位置に設けられる。なお、端子２０１Ｂ、２０２Ｂは、下面１２の長手方向の一方の辺（図１の例では側面１３側）の辺近傍に設けられていればよく、端子２０１Ａ、２０２Ａに対向する位置に設けられる構成に限定されない。本実施形態では、端子２０１Ｂ、２０２Ｂは、下面１２において、下面１２と側面１３とに共有される長辺に接するように形成されている。
端子２０１Ａ，２０２Ａ，２０１Ｂ，２０２Ｂの露出部分の厚さは１μｍ以上１０μｍ以下程度であり、側面１３に沿った長さは２００μｍ程度であり、側面１３に垂直な方向に沿った長さは３００μｍ程度である。さらに、端子２０１Ａ，２０２Ａ，２０１Ｂ，２０２Ｂの露出部分の表面積は、上面１１の面積に対して、１０％以上５０％以下であることが好ましい。
キャパシタ１０は、直方体形状の基板３０１から形成される。基板３０１は、上面１１側の面（以下、「基板３０１の表面」とも呼ぶ。）において、１つ以上のトレンチ１００Ａを有し、下面１２側の面（以下、「基板３０１の裏面」とも呼ぶ。）において、１つ以上のトレンチ１００Ｂを有している。
トレンチ１００Ａは、上面１１と側面１３との接続辺に沿って、基板３０１の表面に略等間隔で並ぶ溝である。トレンチ１００Ａは、接続辺に沿った方向に短手方向を有し、接続辺に垂直な方向に長手方向を有している。他方で、トレンチ１００Ｂは、下面１２と側面１３との接続辺に沿って、基板３０１の裏面に略等間隔で並ぶ溝である。トレンチ１００Ｂは、接続辺に沿った方向に短手方向を有し、接続辺に垂直な方向に長手方向を有している。トレンチ１００Ａとトレンチ１００Ｂはそれぞれ互いに対向する位置に設けられることが好ましい。トレンチ１００Ａ，１００Ｂの短手方向の長さは、２０μｍ程度であり、長手方向の長さは５０μｍ程度である。
なお、トレンチ１００Ａ、１００Ｂの個数は１つ以上であればよく、図１に示した個数に限定されない。また、トレンチ１００Ａ、１００Ｂは、長手方向が接続辺に沿った方向に設けられる構成でもよい。さらにトレンチ１００Ａ、１００Ｂの上面から見た形状は矩形に限定されず、円形や多角形、または多角形の角が丸まった形状でもよい。また、トレンチ１００Ａ、１００Ｂは等間隔に設けられる構成に限定されず、ランダムに配置されてもよい。さらに基板３０１が備えるトレンチ１００Ａとトレンチ１００Ｂとの数は同じ数に限定されない。
（２．キャパシタの断面構造）
次に図２を用いてキャパシタ１０の断面構造について説明する。図２は図１のＡＡ´断面であり、本発明の第１実施形態に係るキャパシタ１０の構成例を概略的に示す断面図である。図２に示すように、キャパシタ１０は、基板３０１の表面（上面１１側の方）及び裏面（下面１２側の方）に、下部電極３０２と、誘電膜３０３と、上部電極３０４と、絶縁膜３０５とが積層されている。
基板３０１は、例えば、厚さ４００μｍ程度のｎ型Ｓｉ（シリコン）半導体又はｐ型Ｓｉ半導体から形成されている。ｎ型ドーパントとしてＰ（リン）やＡｓ（ヒ素）、Ｓｂ（アンチモン）などを含むことができる。ｐ型ドーパントとしては、Ｂ（ボロン）などを含むことができる。
なお、基板には、ガラスなど、絶縁性の基板を用いてもよい。この場合、上面１１に形成された電極端子と下面１２に形成された電極端子間の絶縁性が確保できる。
基板３０１の表面には、１つ以上のトレンチ１００Ａが形成されている。また、基板３０１の裏面には、１つ以上のトレンチ１００Ｂが形成されている。トレンチ１００Ａ、１００Ｂは、基板３０１の厚さ方向に形成された溝である。トレンチ１００Ａ、１００Ｂは、例えば、ドライエッチング等により形成される。トレンチ１００Ａ、１００Ｂの深さは、例えば０．１μｍ以上２００μｍ以下程度であることが好ましい。なお、トレンチ１００Ａ、１００Ｂの深さは、トレンチ１００Ａ、１００Ｂの開口部において基板３０１の表面に沿って広がる平面から、トレンチ１００Ａ，１００Ｂ内部における当該平面から最も離れた点までの距離をいう。
トレンチ１００Ａ，１００Ｂの内壁を含む基板３０１の表面及び裏面には、厚さ０．２μｍ程度の下部電極３０２が形成される。本実施形態では、下部電極３０２は、例えばＭｏ（モリブデン）やＡｌ（アルミニウム）、Ａu（金）、Ｗ(タングステン)、Ｐｔ（プラチナ）等を用いて形成される金属層である。なお、基板３０１の表面（トレンチ１００Ａ、１００Ｂの表面を含む）を低抵抗化させることで、基板３０１が下部電極３０２を兼ねる構成も可能である。
基板３０１の表面及び裏面において、トレンチ１００Ａ，１００Ｂの内壁を含む下部電極３０２の表面には、厚さ０．１μｍ以上３μｍ以下程度の誘電膜３０３が形成されている。誘電膜３０３は、窒化シリコン（例えばＳｉ3Ｎ4）等から形成されている。
さらに、基板３０１の表面及び裏面において、トレンチ１００Ａ，１００Ｂの内壁を含む誘電膜３０３の表面には、厚さ０．１μｍ以上１μｍ以下程度の上部電極３０４が形成されている。本実施形態では、上部電極３０４は、例えばＭｏ（モリブデン）やＡｌ（アルミニウム）、Ａu（金）、Ｗ(タングステン)、Ｐｔ（プラチナ）等を用いて形成される金属層である。また、上部電極３０４は、低抵抗化された多結晶シリコンを用いて形成されてもよい。
さらに、基板３０１の表面及び裏面において、トレンチ１００Ａ，１００Ｂの内壁を含む上部電極３０４の表面には、絶縁膜３０５が形成されている。絶縁膜３０５は、例えばポリイミド等を用いて形成される。なお、絶縁膜３０５は、トレンチ１００Ａ、１００Ｂの内部に充填される構成に限定されない。例えば、トレンチ１００Ａ、１００Ｂは、下部電極３０２、誘電膜３０３及び上部電極３０４によって充填され、絶縁膜３０５は、トレンチ１００Ａ、１００Ｂの外側において、上部電極３０４の表面を覆うように形成される構成でもよい。
絶縁膜３０５は、ビアＶ１Ａ，Ｖ１Ｂ，Ｖ２Ａ，Ｖ２Ｂを有している。ビアＶ１Ａは、基板３０１の表面の端子２０１Ａに対応する位置において、下部電極３０２の表面が露出するように形成されている。ビアＶ１Ｂは、基板３０１の裏面の端子２０１Ｂに対応する位置において、下部電極３０２の表面が露出するように形成されている。
また、ビアＶ２Ａは、基板３０１の表面の端子２０２Ａに対応する位置において、上部電極３０４の表面が露出するように形成されている。ビアＶ２Ｂは、基板３０１の裏面の端子２０２Ｂに対応する位置において、上部電極３０４の表面が露出するように形成されている。
ビアＶ１Ａ，Ｖ１Ｂ，Ｖ２Ａ，Ｖ２Ｂにはそれぞれ例えばＭｏ（モリブデン）やＡｌ（アルミニウム）、Ａu（金）、Ｗ(タングステン)、Ｐｔ（プラチナ）、Ｃｕ（銅）、Ｎｉ（ニッケル）等の金属が充填されており、端子２０１Ａ、２０１Ｂ、２０２Ａ、２０２Ｂが形成されている。
このようなビアＶ１Ａ，Ｖ１Ｂに形成された端子２０１Ａ，２０１Ｂは下部電極３０２を外部に電気的に接続させるための端子として機能する。他方でビアＶ２Ａ、Ｖ２Ｂに形成された端子２０２Ａ，２０２Ｂは上部電極３０４を外部に電気的に接続させるための端子として機能する。
以上のとおり、キャパシタ１０には、基板３０１の表面（上面１１側の方）に、下部電極３０２と、誘電膜３０３と、上部電極３０４と、絶縁膜３０５とが積層されることで、基板３０１の表面側に、第１トレンチキャパシタ３０Ａが形成されている。また、基板３０１の裏面（下面１２側の方）に、下部電極３０２と、誘電膜３０３と、上部電極３０４と、絶縁膜３０５とが積層され、基板３０１の裏面側に、第２トレンチキャパシタ３０Ｂが形成されている。このように本実施形態に係るキャパシタ１０は、上面１１及び下面１２の両方にトレンチキャパシタを備えているため、容量の高密度化を図ることができる。
（３．上面図）
図３は、本実施形態に係るキャパシタ１０の上面図である。図３に示すように、端子２０１Ａ，２０２Ａは、上面１１において、側面１３側に寄せて形成されている。また、端子２０１Ｂ，２０２Ｂは、下面１２において、端子２０１Ａ、２０２Ａに対向する位置に設けられる。なお、上述のとおり端子２０１Ｂ，２０２Ｂは、下面１２において、側面１３側に寄せて形成されていればよく、端子２０１Ａ、２０２Ａに対向する位置に形成される構成に限定されない。
（４．実装図）
図４及び図５を用いて、本実施形態に係るキャパシタ１０を実装基板５０上に実装した場合における、電気的な接続態様と、実装形態とについて説明する。
図４は、キャパシタ１０の電気的な接続態様を模式的に示した図である。図４に示すように、本実施形態においては、端子２０１Ａ及び端子２０１Ｂが互いに接続され同位相の電界が印加される。また端子２０２Ａ及び端子２０２Ｂが互いに接続され、端子２０１Ａ、２０１Ｂとは逆位相の電界が印加される。
図２に示したように、本実施形態においては端子２０１Ａ，２０１Ｂは下部電極３０２を外部に接続するための端子であり、端子２０２Ａ，２０２Ｂは上部電極３０４を外部に接続するための端子である。従って、本実施形態においては、キャパシタ１０の上面１１側に形成された第１トレンチキャパシタ３０Ａと下面１２側に形成された第２トレンチキャパシタ３０Ｂとは、下部電極３０２同士、及び上部電極３０４同士に同位相の電界が印加されることになる。即ち、本実施形態において、第１トレンチキャパシタ３０Ａと、第２トレンチキャパシタ３０Ｂとは並列接続される。
図５は、本実施形態に係るキャパシタ１０を実装基板５０上に実装した状態を模式的に示す図である。図５に示すように、本実施形態に係るキャパシタ１０は、側面１３を実装基板５０と対向する面（底面）として、実装基板５０上に実装される。端子２０１Ａ、２０２Ａは、上面１１において、側面１３側に寄せて形成されているため、側面１３を実装基板５０と対向する面（底面）にしてキャパシタ１０を載置した場合に、端子２０１Ａ，２０２Ａは、底面寄りに位置することになる。このため、端子２０１Ａ，２０２Ａをはんだ実装等によって、キャパシタ１０を実装基板５０と電気的に接続させることが容易になる。また、端子２０１Ａ，２０２Ａは、キャパシタ１０を実装基板５０に実装した場合に、底面ではなく側面に位置するため、はんだの接続性を容易に確認することができ、信頼性を向上させることができる。
なお、図５には示さないが、下面１２側に形成された端子２０１Ｂ、２０２Ｂも側面１３側に寄せて形成されているため、はんだ実装によって実装基板５０に電気的に接続させることが容易になる。
（５．プロセスフロー）
図６及び図７Ａ〜７Ｊを用いて本実施形態に係るキャパシタ１０の製造方法について説明する。
図６は、ウエハにおいて、本実施形態に係るキャパシタ１０を形成する領域５００を示す図である。図６においてラインＬ（第１ダイシングラインの一例である。）は、複数のキャパシタ１０を形成する領域５００のうち、長手方向において互いに隣接する領域５００間の境界を示している。また、ラインＭ（第２ダイシングラインの一例である。）は、複数のキャパシタ１０を形成する領域５００のうち、短手方向において互いに隣接する領域５００間の境界を示している。後述するダイシング工程によって、ラインＬで切断され、ウエハが複数のキャパシタ１０に分割される。
図７Ａ〜７Ｊは、図６に示したウエハを用いて、本実施形態に係るキャパシタ１０を製造する際のプロセスフローを示す図である。なお、図７Ａ（ａ）〜７Ｊ（ａ）は、図６のＢＢ´断面及び図７Ａ（ｂ）〜７Ｊ（ｂ）ＢＢ´断面に対応し、図７Ａ（ｂ）〜７Ｊ（ｂ）は、図６のＣＣ´断面及び図７Ａ（ａ）〜７Ｊ（ａ）のＣＣ´断面に対応する。また図７において上側の辺はウエハの表面の面を表し、下側の辺はウエハの裏面を表している。
まず、図７Ａに示す工程において、エッチング等によってウエハに１つ以上のトレンチ１００Ａが形成される。トレンチ１００Ａは、それぞれ、ウエハの厚さ方向の深さが略同じ程度になるように形成されることが好ましい。次に、トレンチ１００Ａの内壁を含むウエハの表面に、下部電極３０２が積層され、エッチング等によって所望の領域に形成される。
次に、図７Ｂ、７Ｃに示す工程において、誘電膜３０３及び上部電極３０４が、この順番で、トレンチ１００Ａの内壁を含むウエハの表面において積層され、エッチング等によって所望の領域に形成される。
次に、図７Ｄに示す工程において、トレンチ１００Ａの内壁を含むウエハの表面において、絶縁膜３０５が積層され、エッチバッグ等の処理によって、その表面が平坦化される。さらに、積層された絶縁膜３０５にエッチング等によってビアＶ１Ａ、Ｖ２Ａを形成する。図７Ｄ（ａ）（ｂ）に示すように、ビアＶ１Ａ、Ｖ２Ａは、ウエハの表面側において、ラインＬ近傍、かつラインＭ近傍に形成される。
次に、図７Ｅに示す工程において、ビアＶ１Ａ、Ｖ２Ａにモリブデン等の金属が充填され、端子２０１Ａ、２０２Ａが形成される。図７Ｅ（ｂ）には端子２０２Ａしか示していないが、本実施形態では、端子２０１Ａ、２０２Ａは、ラインＬに接するように形成される。
図７Ｆ〜図７Ｊに示す工程において、ウエハの裏面側に図７Ａ〜図７Ｅに示した工程を行うことで、ウエハの裏面側において、第２トレンチキャパシタと端子２０１Ｂ，２０２Ｂとを形成する。なお、図７Ｉ、７Ｊに示す工程において、端子２０１Ｂ，２０２Ｂは、ラインＬ近傍、かつラインＭ近傍（例えば端子２０１Ａ，２０２Ａに対応する位置）に形成される。
最後に、ラインＬ、ラインＭを含むダイシングラインに沿ってウエハを切断することで、キャパシタ１０を得ることができる。
図７Ａ〜図７Ｊに示した工程において形成されたキャパシタ１０は、側面１３を実装基板に対向する面面（底面）としてチップ上に実装される。なお、ラインＬによって切断された断面が、キャパシタ１０の側面１３に対応する。
このように、本実施形態に係るキャパシタ１０の製造方法によると、キャパシタ１０を形成するウエハの断面が、キャパシタ１０を実装基板５０に実装する場合の実装基板と対向する面（底面）となり、ウエハの表面及び裏面が実装時におけるキャパシタ１０の側面となる。従って、実装時に側面電極となる端子２０１Ａ、２０２Ａ、２０１Ｂ，２０２Ｂを容易に形成することができ、実装性を確かなものにすることができる。さらに、ウエハ厚さをそれほど薄くする必要がなくなるため、プロセス途中での基板の反りを低減することが可能になる。また、本実施形態に係るキャパシタ１０の実装方法によると、基板３０１の両面にトレンチキャパシタが形成されるため、容量の高密度化が可能になる。
［第２実施形態］
第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
図８は、本実施形態に係るキャパシタ１０の構成例を示す断面図である。なお、図２に示したキャパシタ１０と同等の構成には、同等の符号を付して説明を省略する。
図８に示すように、本実施形態に係るキャパシタ１０においては、基板３０１のうちトレンチ１００Ａ、１００Ｂを含む一部の領域に高濃度の不純物をドーピングして、下部電極３０２が形成される。下部電極３０２は、トレンチ１００Ａ、１００Ｂのそれぞれに対して個別に形成される。また、本実施形態において、ビアＶ１Ｂは上部電極３０４の表面が露出するように形成され、ビアＶ２Ｂは下部電極３０２が露出するように形成されている。
即ち、本実施形態においては、端子２０１Ａ、２０２Ｂは下部電極３０２を外部に電気的に接続させるための端子であり、他方で端子２０２Ａ、２０１Ｂは上部電極３０４を外部に電気的に接続させるための端子である。
なお、第２実施形態に係るキャパシタ１０は、図９に断面図を示すように、基板３０１全体を高濃度にドーピングして、第１トレンチキャパシタ３０Ａ、第２トレンチキャパシタ３０Ｂで下部電極３０２を共有する構成でもよい。
図１０は、本実施形態に係るキャパシタ１０の電気的な接続態様を模式的に示した図である。図１０に示すように、本実施形態においては、端子２０２Ａと端子２０１Ｂとに互いに逆位相の電界が印加される。
図８に示したように、本実施形態においては端子２０１Ａ、２０２Ｂは下部電極３０２を外部に接続するための端子であり、端子２０１Ａ、２０２Ｂは上部電極３０４を外部に接続するための端子である。従って、本実施形態においては、キャパシタ１０の上面１１側に形成された第１トレンチキャパシタ３０Ａと下面１２側に形成された第２トレンチキャパシタ３０Ｂとは、直列接続される。本実施形態に係るキャパシタ１０は、両面に形成された第１トレンチキャパシタ３０Ａと第２トレンチキャパシタ３０Ｂとを直列接続するため、高耐圧化が可能になる。
その他のキャパシタ１０の構成・効果は第１実施形態と同様である。
［第３実施形態］
図１１は、本実施形態に係るキャパシタ１０の構成例を示す斜視図である。なお、図１に示したキャパシタ１０と同等の構成には、同等の符号を付して説明を省略する。
図１１に示すように、本実施形態に係るキャパシタ１０では、上面１１から側面１３に亘って開口を有するトレンチＶ３Ａ、Ｖ４Ａ（第１端子トレンチの一例である。）に端子２０１Ａ、２０２Ａが形成されている。すなわち、トレンチＶ３Ａ、Ｖ４Ａは、上面１１と側面１３からなる角の一部を切り欠いた構造を有する。また、下面１２から側面１３に亘って開口を有するトレンチＶ３Ｂ、Ｖ４Ｂ（第２端子トレンチの一例である。）に端子２０１Ｂ、２０２Ｂが形成されている。本実施形態では、端子２０１Ａ，２０１Ｂ，２０２Ａ，２０２Ｂは側面１３においてその表面が露出するように形成されている。これによって、側面１３を実装基板と対向する面としてキャパシタ１０をチップ上に実装した場合、端子２０１Ａ，２０１Ｂ，２０２Ａ，２０２Ｂの側面１３において露出している部分が、底面電極として機能する。従って、キャパシタ１０を実装基板５０に実装する場合、実装基板５０上に底面電極と側面電極とを介して実装することができ、より信頼性の高い実装性を実現することができる。
図１２は、本実施形態に係るキャパシタ１０の製造方法を示すプロセスフローである。図１２Ａ〜１２Ｅを参照して、本実施形態に係るキャパシタ１０の製造方法のうち、ウエハ表面に行う工程を図示して説明する。なお、ウエハの裏面に対して行う工程については、ウエハ表面に行う工程と同様であるため説明を省略する。本実施形態においても、図６において説明したウエハを用いてキャパシタ１０が製造される例について説明する。また、図１２Ａ（ａ）〜１２Ｅ（ａ）は、図６のＢＢ´断面及び図１２Ａ（ｂ）〜１２Ｅ（ｂ）のＢＢ´断面に対応し、図１２Ａ（ｂ）〜１２Ｅ（ｂ）は、図６のＣＣ´断面及び図１２Ａ（ａ）〜１２Ｅ（ａ）のＣＣ´断面に対応する。
まず、図１２Ａに示す工程おいて、エッチング等によってウエハに１つ以上のトレンチ１００Ａが形成される。このとき、図１２Ａ（ｂ）に示すように、キャパシタ１０に対応する領域それぞれに少なくとも１つ、ラインＬをまたいでトレンチ（第１端子トレンチの一例である。）が形成される。図１２Ａ（ｂ）においては、トレンチＶ４Ａが形成される様子を示しているが、本実施形態では、各領域においてそれぞれ２つのトレンチＶ３Ａ、Ｖ４ＡがラインＬをまたいで形成される。さらに、図１２Ａ（ａ）に示すように、トレンチＶ３Ａ、Ｖ４Ａが形成される位置は、ラインＬをまたぎ、かつラインＭ近傍となる位置である。
次に、ウエハの表面に下部電極３０２が積層され、エッチング等によって所望の領域に形成される。さらに、ラインＬをまたいで形成されたトレンチＶ３Ａ、Ｖ４Ａの内部に積層された下部電極３０２がウェットエッチング等によって除去される。このとき下部電極３０２を残存させる領域にはマスキング等を行うことで、下部電極３０２をウェットエッチングから保護することができる。
次に、図１２Ｂ、１２Ｃに示す工程において、誘電膜３０３及び上部電極３０４が、この順番で、トレンチ１００Ａの内壁を含むウエハの表面において積層され、エッチング等によって所望の領域に形成される。本実施形態においては、一例として、上部電極３０４がトレンチ１００Ａ、Ｖ３Ａ、Ｖ４Ａの内部を充填するように形成された構成を例に説明する。トレンチ１００Ａ、Ｖ３Ａ、Ｖ４Ａの内部を充填するまで積層された上部電極３０４は、エッチバッグ等の処理によってその表面が平坦化される。
次に、図１２Ｄに示す工程において、ウエハの表面において、絶縁膜３０５が積層される。さらに、トレンチＶ３Ａ、Ｖ４Ａ上に積層された絶縁膜３０５が、エッチング等によって除去される。
次に、図１２Ｅに示す工程において、絶縁膜３０５が除去された部分にモリブデン等の金属が充填され、端子２０１Ａ、２０２Ａが形成される。なお、端子２０１Ａ、２０２Ａは、絶縁膜３０５が除去された部分から露出した上部電極３０４上に、例えば無電界メッキ等によって形成することも可能である。
この後、図１２Ａ〜１２Ｅに示した工程と同様の工程を、ウエハの裏面にも行う。このとき、ウエハの裏面にトレンチを形成する工程では、キャパシタ１０に対応する領域それぞれに少なくとも１つ、ラインＬをまたいでトレンチが形成される。最後に、ラインＬ、ラインＭを含むダイシングラインに沿ってウエハを切断することで、本実施形態に係るキャパシタ１０を得ることができる。
このように、本実施形態に係るキャパシタ１０の製造方法においては、端子２０１Ａ、２０２Ａのトレンチ（例えば図１２Ａ〜１２ＥにおけるトレンチＶ３Ａ、Ｖ４Ａ）を、キャパシタ用のトレンチ１００Ａと同時に形成することができる。また、詳細な説明は省略したが、端子２０１Ｂ、２０２Ｂのトレンチについても、キャパシタ用のトレンチ１００Ｂと同時に形成することができる。すなわち、本実施形態では、工程の追加なくキャパシタ１０の側面１３において露出する端子（底面電極）を形成することができる。
その他のキャパシタ１０の構成・機能は第１実施形態と同様である。
以上、本発明の例示的な実施形態について説明した。本発明の一実施形態に係るキャパシタ１０は、互いに対向し、それぞれが長手方向及び短手方向を有する上面１１及び下面１２と、当該上面１１及び下面１２をつなぐ側面１３を備えるキャパシタであって、基板３０１と、基板３０１の面のうち、上面１１の方に設けられる第１トレンチキャパシタ３０Ａと、基板３０１の面のうち、下面１２の方に設けられる第２トレンチキャパシタ３０Ｂと、上面１１において、長手方向の一方の辺近傍に設けられ、第１トレンチキャパシタ３０Ａを外部と電気的に接続させる端子２０１Ａ又は端子２０１Ｂと、下面１２において、長手方向の一方の辺近傍に設けられ、第２トレンチキャパシタ３０Ｂを外部と電気的に接続させる端子２０２Ａ，又は端子２０２Ｂと、備える。本実施形態に係る端子２０１Ａ、２０２Ａは、上面１１において、側面１３側に寄せて形成されているため、側面１３を接触面（底面）にしてキャパシタ１０を載置した場合に、端子２０１Ａ，２０２Ａは、底面に寄りに位置することになる。このため、端子２０１Ａ，２０２Ａをはんだ実装等によって、キャパシタ１０を実装基板５０と電気的に接続させることが容易になる。また、端子２０１Ａ，２０２Ａは、キャパシタ１０を実装基板５０に実装した場合に、底面ではなく側面に位置するため、はんだの接続性を容易に確認することができ、信頼性を向上させることができる。なお、下面１２側に形成された端子２０１Ｂ、２０２Ｂも側面１３側に寄せて形成されているため、はんだ実装によって実装基板５０に電気的に接続させることが容易になる。
また、キャパシタ１０は、上面１１から側面１３に亘って開口を有するトレンチＶ３Ａ、Ｖ４Ａと、下面１２から側面１３に亘って開口を有するトレンチＶ３Ｂ、Ｖ４Ｂとを備え、端子２０１Ａ、２０２Ａは、トレンチＶ３Ａ、Ｖ４Ａに形成され、端子２０１Ｂ、２０２Ｂは、トレンチＶ３Ｂ、Ｖ４Ｂに形成された、ことも好ましい。これによって、キャパシタ１０を実装基板５０に実装する場合、実装基板５０上に底面電極と側面電極とを介して実装することができ、より信頼性の高い実装性を実現することができる。
また、本発明に係る電子装置は、上述のキャパシタ１０が実装され、側面１３が実装基板５０に対向するように設けられる。これによって、本発明に係る電子装置は、端子２０１Ａ，２０２Ａ、２０１Ｂ、２０２Ｂをはんだ実装等によって、キャパシタ１０を実装基板５０と電気的に接続させることが容易になる。また、端子２０１Ａ、２０２Ａ、２０１Ｂ、２０２Ｂは、キャパシタ１０を実装基板５０に実装した場合に、底面ではなく側面に位置するため、はんだの接続性を容易に確認することができ、信頼性を向上させることができる。
また、本発明に係るキャパシタ製造方法は、それぞれが長手方向及び短手方向を有する複数の領域を含むウエハを用意するステップと、ウエハの表面において、複数の領域それぞれに、複数のトレンチ１００Ａを形成するステップと、表面に形成された、複数のトレンチ１００Ａに、第１トレンチキャパシタ３０Ａを形成するステップと、表面における、複数の領域それぞれにおいて、複数の領域のうち長手方向において互いに隣接する領域間の境界であるラインＬの近傍に、第１トレンチキャパシタ３０Ａを外部と電気的に接続させる端子２０１Ａ、２０２Ａを形成するステップと、ウエハの裏面において、複数の領域それぞれに複数のトレンチ１００Ｂを形成するステップと、裏面に形成された、複数のトレンチ１００Ｂに、第２トレンチキャパシタ３０Ｂを形成するステップと、裏面における、複数の領域それぞれにおいて、ラインＬの近傍に、第２トレンチキャパシタ３０Ｂを外部と電気的に接続させる端子２０１Ｂ、２０２Ｂを形成するステップと、ラインＬに沿って、ウエハを切断するステップと、を備える。本実施形態に係るキャパシタ製造方法によって製造されたキャパシタ１０においては、端子２０１Ａ、２０２Ａは、上面１１において、側面１３側に寄せて形成されている。従って、側面１３を接触面（底面）にしてキャパシタ１０を載置した場合に、端子２０１Ａ，２０２Ａは、底面に寄りに位置することになる。このため、端子２０１Ａ，２０２Ａをはんだ実装等によって、キャパシタ１０を実装基板５０と電気的に接続させることが容易になる。また、端子２０１Ａ，２０２Ａは、キャパシタ１０を実装基板５０に実装した場合に、底面ではなく側面に位置するため、はんだの接続性を容易に確認することができ、信頼性を向上させることができる。なお、下面１２側に形成された端子２０１Ｂ、２０２Ｂも側面１３側に寄せて形成されているため、はんだ実装によって実装基板５０に電気的に接続させることが容易になる。
ウエハの表面において、複数の領域のそれぞれに少なくとも１つ、ラインＬをまたいでトレンチＶ３Ａ、Ｖ４Ａを形成するステップと、ウエハの裏面において、複数の領域のそれぞれに少なくとも１つ、ラインＬをまたいでトレンチＶ３Ｂ、Ｖ４Ｂを形成するステップとをさらに備え、端子２０１Ａ、２０２Ａを形成するステップは、トレンチＶ３Ａ，Ｖ４Ａに端子２０１Ａ、２０２Ａを形成するステップを含み、端子２０１Ｂ、２０２Ｂを形成するステップは、トレンチＶ３Ｂ、Ｖ４Ｂに端子２０１Ｂ、２０２Ｂを形成するステップを含み、ウエハを切断するステップは、端子２０１Ａ、２０２Ａ及び端子２０１Ｂ、２０２ＢをそれぞれラインＬで分割するステップを含む、ことも好ましい。この好ましい態様によると、端子２０１Ａ、２０２ＡのトレンチＶ３Ａ、Ｖ４Ａを、キャパシタ用のトレンチ１００Ａと同時に形成することができる。また、端子２０１Ｂ、２０２Ｂのトレンチについても、キャパシタ用のトレンチ１００Ｂと同時に形成することができる。これにより、工程の追加なくキャパシタ１０の側面１３において露出する端子（底面電極）を形成することができる。
端子２０１Ａ、２０２Ａを形成するステップは、複数の領域のうち短手方向において互いに隣接する領域間の境界であるラインＭの近傍、かつラインＬの近傍に、端子２０１Ａ、２０２Ａを形成するステップを含み、端子２０１Ｂ、２０２Ｂを形成するステップは、ラインＭの近傍、かつラインＬの近傍に、端子２０１Ｂ、２０２Ｂを形成するステップを含み、ウエハを切断するステップは、ラインＭに沿って、ウエハをさらに切断するステップを含む、ことも好ましい。また、トレンチＶ３Ａ、Ｖ４Ａを形成するステップは、複数の領域のうち短手方向において互いに隣接する領域間の境界であるラインＭの近傍において、ラインＬをまたいでトレンチＶ３Ａ、Ｖ４Ａを形成するステップを含み、トレンチＶ３Ｂ、Ｖ４Ｂを形成するステップは、複数の領域のうち短手方向において互いに隣接する領域間の境界であるラインＭの近傍において、ラインＬをまたいでトレンチＶ３Ｂ、Ｖ４Ｂを形成するステップを含み、ウエハを切断するステップは、ラインＭに沿って、ウエハをさらに切断するステップを含む、ことも好ましい。
さらに本発明に係る電子装置製造方法は、本発明に係るキャパシタ製造方法によって製造されたキャパシタ１０を、ウエハを切断するステップによって形成された切断面を実装基板に対向させて、実装するステップを、備える。これによって、キャパシタ１０を実装基板５０に実装する場合、実装基板５０上に底面電極と側面電極とを介して実装することができ、より信頼性の高い実装性を実現することができる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。例えば、既述の実施形態では基板の表面及び裏面の双方にトレンチキャパシタを形成する構成について説明した。しかし、これに限定されず、トレンチキャパシタが形成されるのは、基板の表面及び裏面の何れか一方の面でもよい。なお、トレンチキャパシタが片方の面にしか形成されない場合でも、両方の面（表面及び裏面）に端子が形成されてもよい。
１０ キャパシタ
１１ 上面
１２ 下面
１３ 側面
３０Ａ 第１トレンチキャパシタ
３０Ｂ 第２トレンチキャパシタ
３０１ 基板
３０２ 下部電極
３０３ 誘電膜
３０４ 上部電極
３０５ 絶縁膜

Claims (10)

  1. それぞれが長手方向及び短手方向を有する複数の領域を含むウエハを用意するステップと、
    前記ウエハの表面において、前記複数の領域それぞれに、複数のトレンチを形成するステップと、
    前記表面に形成された、前記複数のトレンチに、第１トレンチキャパシタを形成するステップと、
    前記表面における、前記複数の領域それぞれにおいて、前記複数の領域のうち前記長手方向において互いに隣接する領域間の境界である第１ダイシングラインの近傍に、前記第１トレンチキャパシタを外部と電気的に接続させる第１端子であって、互いに逆位相の電界が印加される一対の端子からなる第１端子を形成するステップと、
    前記第１ダイシングラインに沿って、前記ウエハを切断するステップと、
    を備えるキャパシタ製造方法によって製造されたキャパシタを、前記ウエハを切断するステップによって形成された切断面を実装基板に対向させて、実装するステップを、
    備える、電子装置製造方法。
  2. 前記ウエハの裏面において、前記複数の領域それぞれに複数のトレンチを形成するステップと、
    前記裏面における、前記複数のトレンチに、第２トレンチキャパシタを形成するステップと、
    をさらに備える請求項１に記載の電子装置製造方法。
  3. 前記ウエハの裏面における、前記複数の領域それぞれにおいて、前記第１ダイシングラインの近傍に、前記第２トレンチキャパシタを外部と電気的に接続させる第２端子であって、互いに逆位相の電界が印加される一対の端子からなる第２端子を形成するステップ、
    をさらに備える請求項２に記載の電子装置製造方法。
  4. 前記ウエハの表面において、前記複数の領域のそれぞれに少なくとも１つ、前記第１ダイシングラインをまたいで第１端子トレンチを形成するステップと、
    前記ウエハの裏面において、前記複数の領域のそれぞれに少なくとも１つ、前記第１ダイシングラインをまたいで第２端子トレンチを形成するステップと
    をさらに備え、
    前記第１端子を形成するステップは、
    前記第１端子トレンチに第１端子を形成するステップを含み、
    前記第２端子を形成するステップは、
    前記第２端子トレンチに第２端子を形成するステップを含み、
    前記ウエハを切断するステップは、
    前記第１端子及び前記第２端子をそれぞれ前記第１ダイシングラインで分割するステップを含む、
    請求項３に記載の電子装置製造方法。
  5. 前記第１端子を形成するステップは、
    前記複数の領域のうち前記短手方向において互いに隣接する領域間の境界である第２ダイシングラインの近傍、かつ前記第１ダイシングラインの近傍に、前記第１端子を形成するステップを含み、
    前記第２端子を形成するステップは、
    前記第２ダイシングラインの近傍、かつ前記第１ダイシングラインの近傍に、前記第２端子を形成するステップを含み、
    前記ウエハを切断するステップは、
    前記第２ダイシングラインに沿って、前記ウエハをさらに切断するステップを含む、
    請求項３に記載の電子装置製造方法。
  6. 前記第１端子トレンチを形成するステップは、
    前記複数の領域のうち前記短手方向において互いに隣接する領域間の境界である第２ダイシングラインの近傍において、第１ダイシングラインをまたいで第１端子トレンチを形成するステップを含み、
    前記第２端子トレンチを形成するステップは、
    前記複数の領域のうち前記短手方向において互いに隣接する領域間の境界である第２ダイシングラインの近傍において、第１ダイシングラインをまたいで第２端子トレンチを形成するステップを含み、
    前記ウエハを切断するステップは、
    前記第２ダイシングラインに沿って、前記ウエハをさらに切断するステップを含む、
    請求項４に記載の電子装置製造方法。
  7. 互いに対向し、それぞれが長手方向及び短手方向を有する第１面及び第２面と、当該第１面及び第２面をつなぐ側面を備えるキャパシタであって、
    基板と、
    前記基板の面のうち、前記第１面の方に設けられる第１トレンチキャパシタと、
    前記第１面において、前記長手方向の一方の辺近傍に設けられ、前記第１トレンチキャパシタを外部と電気的に接続させる第１端子であって、互いに逆位相の電界が印加される一対の端子からなる第１端子と、
    を備えるキャパシタが実装された電子装置であって、前記側面が実装基板に対向するように設けられた電子装置。
  8. 前記基板の面のうち、前記第２面の方に設けられる第２トレンチキャパシタと、
    をさらに備える請求項７に記載の電子装置。
  9. 前記第２面において、前記長手方向の一方の辺近傍に設けられ、前記第２トレンチキャパシタを外部と電気的に接続させる第２端子であって、互いに逆位相の電界が印加される一対の端子からなる第２端子、
    をさらに備える請求項８に記載の電子装置。
  10. 前記キャパシタは、
    前記第１面から前記側面に亘って開口を有する第１端子トレンチと、前記第２面から前記側面に亘って開口を有する第２端子トレンチとを備え、
    前記第１端子は、前記第１端子トレンチに形成され、
    前記第２端子は、前記第２端子トレンチに形成された、
    請求項９に記載の電子装置。
JP2018523876A 2016-06-17 2017-06-09 電子装置及びその製造方法 Active JP6688489B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016121259 2016-06-17
JP2016121259 2016-06-17
PCT/JP2017/021538 WO2017217342A1 (ja) 2016-06-17 2017-06-09 キャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017217342A1 JPWO2017217342A1 (ja) 2019-03-07
JP6688489B2 true JP6688489B2 (ja) 2020-04-28

Family

ID=60664578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018523876A Active JP6688489B2 (ja) 2016-06-17 2017-06-09 電子装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP6688489B2 (ja)
WO (1) WO2017217342A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7112898B2 (ja) * 2018-06-27 2022-08-04 日産自動車株式会社 半導体装置及びその製造方法
JP7179634B2 (ja) 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
KR102250960B1 (ko) * 2019-02-19 2021-05-11 성균관대학교산학협력단 커패시터 및 커패시터 제조방법
JP7317649B2 (ja) 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
CN114188480A (zh) * 2020-09-14 2022-03-15 安徽寒武纪信息科技有限公司 一种电容器结构及其形成电容器结构的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185443A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 薄膜コンデンサ
WO2008068677A1 (en) * 2006-12-04 2008-06-12 Koninklijke Philips Electronics N.V. Solid-state structure comprising a battery and a variable capacitor having a capacitance which is controlled by the state-of charge of the battery
JP2009246180A (ja) * 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
JP2010045297A (ja) * 2008-08-18 2010-02-25 Tdk Corp トレンチ型コンデンサ及びその製造方法

Also Published As

Publication number Publication date
WO2017217342A1 (ja) 2017-12-21
JPWO2017217342A1 (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
JP6688489B2 (ja) 電子装置及びその製造方法
JP5801889B2 (ja) 裏面コンタクトがビアファースト構造体又はビアミドル構造体で接続された超小型電子素子
US9793340B2 (en) Capacitor structure
TWI479554B (zh) 晶圓穿孔及其製造方法
US8058708B2 (en) Through hole interconnection structure for semiconductor wafer
CN107123685A (zh) 具有非对称源极/漏极的半导体器件
CN103208415B (zh) 电容及其形成方法
JP7542659B2 (ja) 三次元メモリデバイスのコンタクトパッドおよびその製造方法
JP4432470B2 (ja) 半導体装置
JP2006229226A (ja) 集積回路を有する半導体装置
JP2020129577A (ja) コンデンサ及びコンデンサモジュール
US11355579B2 (en) Device integrated with three-dimensional MIM capacitor and method for making the same
JP6923303B2 (ja) ダイオード素子
CN113345898A (zh) 半导体器件及其制造方法
TW202332055A (zh) 半導體裝置
CN112689897B (zh) 三维存储器件的接触焊盘及其制造方法
KR20120045402A (ko) 반도체 집적회로 및 그의 제조 방법
CN114038903B (zh) 半导体结构及其制作方法
KR102719096B1 (ko) 반도체 장치 및 그 제조 방법
JP6314295B1 (ja) 半導体デバイス及びその製造方法
EP4456130A1 (en) Semiconductor device and method for manufacturing the same
JP7222481B2 (ja) 半導体装置
CN116096077A (zh) 半导体存储器件及其制造方法
KR20230159912A (ko) 수직형 반도체 소자
KR20240005321A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200319

R150 Certificate of patent or registration of utility model

Ref document number: 6688489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150