JP2020129577A - コンデンサ及びコンデンサモジュール - Google Patents

コンデンサ及びコンデンサモジュール Download PDF

Info

Publication number
JP2020129577A
JP2020129577A JP2019020614A JP2019020614A JP2020129577A JP 2020129577 A JP2020129577 A JP 2020129577A JP 2019020614 A JP2019020614 A JP 2019020614A JP 2019020614 A JP2019020614 A JP 2019020614A JP 2020129577 A JP2020129577 A JP 2020129577A
Authority
JP
Japan
Prior art keywords
conductive layer
main surface
capacitor
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019020614A
Other languages
English (en)
Other versions
JP7179634B2 (ja
Inventor
圭一郎 松尾
Keiichiro Matsuo
圭一郎 松尾
進 小幡
Susumu Obata
進 小幡
光雄 佐野
Mitsuo Sano
光雄 佐野
樋口　和人
Kazuto Higuchi
和人 樋口
下川　一生
Kazuo Shimokawa
一生 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019020614A priority Critical patent/JP7179634B2/ja
Priority to TW108145777A priority patent/TWI715351B/zh
Priority to US16/742,095 priority patent/US10964474B2/en
Priority to FR2000321A priority patent/FR3092697B1/fr
Priority to KR1020200012914A priority patent/KR102341132B1/ko
Priority to CN202010082333.9A priority patent/CN111540603B/zh
Publication of JP2020129577A publication Critical patent/JP2020129577A/ja
Priority to US17/181,033 priority patent/US11551864B2/en
Application granted granted Critical
Publication of JP7179634B2 publication Critical patent/JP7179634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】設置面積当たりの電気容量を容易に大きくし得る技術を提供する。【解決手段】実施形態のコンデンサ１は、第１主面と、第２主面と、前記第１主面の縁から前記第２主面の縁まで延びた端面とを有し、前記第１主面に１以上の凹部が設けられた導電基板と、前記第１主面と前記１以上の凹部の側壁及び底面とを覆った導電層と、前記導電基板と前記導電層との間に介在した誘電体層と、前記端面と向き合った第１電極部７０ｃ３を含み、前記導電層に電気的に接続された第１外部電極７０ｃと、前記端面と向き合った第２電極部７０ｄ３を含み、前記導電基板に電気的に接続された第２外部電極７０ｄとを備えている。【選択図】図１

Description

本発明の実施形態は、コンデンサに関する。
通信機器の小型化及び高機能化に伴い、それらに搭載されるコンデンサには、小型化及び薄型化が求められている。容量密度を維持しつつ、小型化及び薄型化を実現する構造として、基板にトレンチを形成して表面積を増大させたトレンチコンデンサがある（特許文献１）。
国際公開第２０１７／２１７３４２号
本発明が解決しようとする課題は、設置面積当たりの電気容量を容易に大きくし得る技術を提供することである。
第１側面によれば、第１主面と、第２主面と、前記第１主面の縁から前記第２主面の縁まで延びた端面とを有し、前記第１主面に１以上の凹部が設けられた導電基板と、前記第１主面と前記１以上の凹部の側壁及び底面とを覆った導電層と、前記導電基板と前記導電層との間に介在した誘電体層と、前記端面と向き合った第１電極部を含み、前記導電層に電気的に接続された第１外部電極と、前記端面と向き合った第２電極部を含み、前記導電基板に電気的に接続された第２外部電極とを備えたコンデンサが提供される。
第２側面によれば、第１主面と第２主面とを有し、前記第１主面に１以上の凹部が設けられた導電基板と、前記第１主面と前記１以上の凹部の側壁及び底面とを覆った導電層と、前記導電基板と前記導電層との間に介在した誘電体層と、前記第１及び第２主面とそれぞれ向き合った第１及び第２ボンディングパッドを含み、前記導電層に電気的に接続された第１外部電極と、前記第１及び第２主面とそれぞれ向き合った第３及び第４ボンディングパッドを含み、前記導電基板に電気的に接続された第２外部電極とを備えたコンデンサが提供される。
第３側面によれば、互いに積層された複数のコンデンサを含み、前記複数のコンデンサの各々は第１又は第２側面に係るコンデンサであり、前記複数のコンデンサの隣り合った２つは、前記第１外部電極が互いに電気的に接続されるとともに、前記第２外部電極が互いに電気的に接続された積層体と、前記積層体を支持した回路基板とを備えたコンデンサモジュールが提供される。
第４側面によれば、互いに積層された複数のコンデンサを含み、前記複数のコンデンサの各々は第１側面に係るコンデンサである積層体と、前記積層体を支持した回路基板と、前記複数のコンデンサの前記第１電極部と接するように設けられ、それらを電気的に接続した接合材と、前記複数のコンデンサの前記第２電極部と接するように設けられ、それらを電気的に接続した接合材とを備えたコンデンサモジュールが提供される。
第１実施形態に係るコンデンサを斜め上方向から見た様子を示す斜視図。 図１に示すコンデンサを斜め下方向から見た様子を示す斜視図。 図１及び図２に示すコンデンサの上面図。 図３に示すコンデンサのＩＶ−ＩＶ線に沿った断面図。 図３に示すコンデンサのＶ−Ｖ線に沿った断面図。 図３に示すコンデンサのＶＩ−ＶＩ線に沿った断面図。 図３に示すコンデンサのＶＩＩ−ＶＩＩ線に沿った断面図。 図３に示すコンデンサのＶＩＩＩ−ＶＩＩＩ線に沿った断面図。 図１及び図２に示すコンデンサのＩＸ−ＩＸ線に沿った断面図。 図１及び図２に示すコンデンサのＸ−Ｘ線に沿った断面図。 図１乃至図１０に示すコンデンサの製造における一工程を示す断面図。 図１乃至図１０に示すコンデンサの製造における他の工程を示す断面図。 図１乃至図１０に示すコンデンサの製造における更に他の工程を示す断面図。 図１乃至図１０に示すコンデンサの製造における更に他の工程を示す断面図。 図１３及び図１４の工程によって得られる構造を示す一断面図。 図１３及び図１４の工程によって得られる構造を示す他の断面図。 図１乃至図１０に示すコンデンサの製造における更に他の工程を示す断面図。 図１乃至図１０に示すコンデンサを含んだコンデンサモジュールの一例を示す断面図。 第２実施形態に係るコンデンサの一部を示す斜視図。 第２実施形態に係るコンデンサの製造における一工程を示す斜視図。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照番号を付し、重複する説明は省略する。
＜第１実施形態＞
図１乃至図１０に、第１実施形態に係るコンデンサを示す。
図１乃至図１０に示すコンデンサ１は、図４乃至図１０に示すように、導電基板ＣＳと、導電層２０ｂと、誘電体層５０とを含んでいる。
なお、各図において、Ｘ方向は導電基板ＣＳの主面に平行な方向であり、Ｙ方向は導電基板ＣＳの主面に平行であり且つＸ方向に垂直な方向である。また、Ｚ方向は、導電基板ＣＳの厚さ方向、即ち、Ｘ方向及びＹ方向に垂直な方向である。
導電基板ＣＳは、少なくとも表面が導電性を有している基板である。導電基板ＣＳは、第１主面Ｓ１と、第２主面Ｓ２と、第１主面Ｓ１の縁から第２主面Ｓ２の縁まで延びた端面Ｓ３とを有している。ここでは、導電基板ＣＳは、扁平な略直方体形状を有している。導電基板ＣＳは、他の形状を有していてもよい。
第１主面Ｓ１には、図３、図４、及び図６乃至図８に示す第１凹部Ｒ１が設けられている。ここでは、これら第１凹部Ｒ１は、第１方向であるＸ方向に各々が延びた形状を有している第１トレンチである。第１凹部Ｒ１は、図３、図４及び図６に示すように、第２方向であるＹ方向に配列している。第１主面Ｓ１には、複数の第１凹部Ｒ１を設けてもよく、第１凹部Ｒ１を１つのみ設けてもよい。
第２主面Ｓ２には、図３、図５、及び図６乃至図８に示す第２凹部Ｒ２が設けられている。ここでは、これら第２凹部Ｒ２は、第２方向であるＹ方向に各々が延びた形状を有している第２トレンチである。第２凹部Ｒ２は、図３、図５及び図７に示すように、第１方向であるＸ方向に配列している。第２主面Ｓ２には、複数の第２凹部Ｒ２を設けてもよく、第２凹部Ｒ２を１つのみ設けてもよい。
第１凹部Ｒ１の長さ方向と第２凹部Ｒ２の長さ方向とは、互いに交差している。ここでは、第１凹部Ｒ１の長さ方向と第２凹部Ｒ２の長さ方向とは直交している。第１凹部Ｒ１の長さ方向と第２凹部Ｒ２の長さ方向とは、斜めに交差していてもよい。
なお、第１又は第２凹部の「長さ方向」は、導電基板ＣＳの厚さ方向に垂直な平面への第１又は第２凹部の正射影の長さ方向である。従って、第１凹部Ｒ１の長さ方向と第２凹部Ｒ２の長さ方向とが交差していることは、導電基板ＣＳの厚さ方向に垂直な平面への第１凹部の正射影の長さ方向と、この平面への第２凹部の正射影の長さ方向とが交差していることを意味している。
第１凹部Ｒ１の深さＤ１と第２凹部Ｒ２の深さＤ２との和Ｄ１＋Ｄ２は、導電基板ＣＳの厚さＴ以上である。この構成を採用すると、第１凹部Ｒ１と第２凹部Ｒ２とは、それらが交差した位置で互いに繋がり、図８に示す貫通孔ＴＨを形成する。
和Ｄ１＋Ｄ２と厚さＴとの比（Ｄ１＋Ｄ２）／Ｔは、１乃至１．４の範囲内にあることが好ましく、１．１乃至１．３の範囲内にあることがより好ましい。電気容量を大きくする観点では、比（Ｄ１＋Ｄ２）／Ｔは大きいことが好ましい。また、導電層２０ｂのうち、第１凹部Ｒ１の側壁及び底面上に位置した部分と第２凹部Ｒ２の側壁及び底面上に位置した部分との電気的接続を良好にする観点でも、比（Ｄ１＋Ｄ２）／Ｔは大きいことが好ましい。但し、深さＤ１及びＤ２を大きくすると、コンデンサ１の機械的強度が低下する。
なお、比（Ｄ１＋Ｄ２）／Ｔは１未満であってもよい。この場合、第１凹部Ｒ１と第２凹部Ｒ２とは、それらが交差した位置で、図８に示す貫通孔ＴＨを形成することはない。従って、この場合、第１凹部Ｒ１及び第２凹部Ｒ２を設けるのに加え、基板１０の何れかの位置に貫通孔を設ける。この場合、第１凹部Ｒ１及び第２凹部Ｒ２の一方又は双方は省略することができる。
第１凹部Ｒ１の深さＤ１及び第２凹部Ｒ２の深さＤ２は、導電基板ＣＳの厚さＴにもよるが、一例によれば０．１μｍ乃至５００μｍの範囲内にあり、他の例によれば１μｍ乃至４００μｍの範囲内にある。
第１凹部Ｒ１及び第２凹部Ｒ２の開口部の寸法は、０．３μｍ以上であることが好ましい。なお、第１凹部Ｒ１及び第２凹部Ｒ２の開口部の寸法は、第１凹部Ｒ１及び第２凹部Ｒ２の開口部の径又は幅である。ここでは、第１凹部Ｒ１及び第２凹部Ｒ２の開口部の寸法は、それらの長さ方向に対して垂直な方向における寸法である。これら寸法を小さくすると、より大きな電気容量を達成できる。但し、これら寸法を小さくすると、第１凹部Ｒ１及び第２凹部Ｒ２内に、誘電体層５０と導電層２０ｂとを含んだ積層構造を形成することが難しくなる。
隣り合った第１凹部Ｒ１間の距離及び隣り合った第２凹部Ｒ２間の距離は、０．１μｍ以上であることが好ましい。これら距離を小さくすると、より大きな電気容量を達成できる。但し、これら距離を小さくすると、導電基板ＣＳのうち、第１凹部Ｒ１間に挟まれた部分及び第２凹部Ｒ２間に挟まれた部分の破損を生じ易くなる。
第１凹部Ｒ１及び第２凹部Ｒ２は、様々な形状を有し得る。例えば、第１凹部Ｒ１及び第２凹部Ｒ２は、Ｚ方向に垂直な平面への正射影が、互いに交差していれば、湾曲又は屈曲した形状を有していてもよく、円形又は正方形であってもよい。
また、ここでは、第１凹部Ｒ１及び第２凹部Ｒ２の深さ方向に平行な断面は矩形状である。これら断面は矩形状でなくてもよい。例えば、これら断面は、先細りした形状を有していてもよい。
貫通孔ＴＨは、第１凹部Ｒ１と第２凹部Ｒ２との交差部に対応して配列している。貫通孔ＴＨの各々は、第１凹部Ｒ１の一部と第２凹部Ｒ２の一部とで構成されている。貫通孔ＴＨの各々は、第１主面Ｓ１から第２主面Ｓ２まで延びている。即ち、貫通孔ＴＨの各々は、導電基板ＣＳの厚さ方向であるＹ方向に延びている。
導電基板ＣＳの端面Ｓ３には、図１乃至図３に示す第１溝Ｇ１及び第２溝Ｇ２が設けられている。第１溝Ｇ１及び第２溝Ｇ２の各々は、第１主面Ｓ１の縁から第２主面Ｓ２の縁まで延びている。
導電基板ＣＳは、図４乃至図１０に示すように、基板１０と導電層２０ａとを含んでいる。
基板１０は、導電基板ＣＳと同様の形状を有している。基板１０は、例えば、絶縁性基板、半導体基板、又は導電性基板である。基板１０は、半導体基板であることが好ましい。また、基板１０は、シリコン基板などのシリコンを含んだ基板であることが好ましい。そのような基板は、半導体プロセスを利用した加工が可能である。
導電層２０ａは、基板１０上に設けられている。例えば、導電層２０ａは、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。導電層２０ａは、単層構造を有していてもよく、多層構造を有していてもよい。
導電層２０ａの厚さは、０．０５μｍ乃至１μｍの範囲内にあることが好ましく、０．１μｍ乃至０．３μｍの範囲内にあることがより好ましい。導電層２０ａが薄いと、導電層２０ａに不連続部を生じるか、又は、導電層２０ａのシート抵抗が過剰に大きくなる可能性がある。導電層２０ａを厚くすると、製造コストが増加する。
導電層２０ａは、図４乃至図６及び図８に示す第１部分Ｐ１と、図４、図５、図７及び図８に示す第２部分Ｐ２と、図４及び図６乃至図８に示す第３部分Ｐ３と、図５乃至図８に示す第４部分Ｐ４とを含んでいる。第１部分Ｐ１は、導電層２０ａのうち、第１主面Ｓ１に対応した部分である。第２部分Ｐ２は、導電層２０ａのうち、第２主面Ｓ２に対応した部分である。第３部分Ｐ３は、導電層２０ａのうち、第１凹部Ｒ１に隣接した部分である。第４部分Ｐ４は、導電層２０ａのうち、第２凹部Ｒ２に隣接した部分である。
第１部分Ｐ１及び第３部分Ｐ３は、図４、図６及び図８から分かるように、互いに電気的に接続されている。また、第２部分Ｐ２及び第４部分Ｐ４も、図５、図７及び図８から分かるように、互いに電気的に接続されている。そして、第３部分Ｐ３及び第４部分Ｐ４は、図８に示す貫通孔ＴＨの位置で互いに電気的に接続されている。
なお、基板１０がシリコン基板などの半導体基板である場合、導電層２０ａは、半導体基板の表面領域に不純物を高濃度にドーピングした高濃度ドーピング層であってもよい。
また、基板１０の導電率が高い場合には、導電層２０ａを省略し、基板１０を導電基板ＣＳとして用いてもよい。例えば、基板１０が、Ｐ型又はＮ型の不純物がドープされた半導体からなる半導体基板又は金属基板である場合、導電層２０ａは省略することができる。この場合、基板１０の少なくとも表面領域、例えば、基板１０の全体が導電層２０ａの役割を果たす。
導電層２０ｂは、第１主面Ｓ１と、第２主面Ｓ２と、端面Ｓ３と、第１凹部Ｒ１の側壁及び底面と、第２凹部Ｒ２の側壁及び底面とを覆っている。導電層２０ｂのうち、端面Ｓ３を覆っている部分は、省略してもよい。
導電層２０ｂは、例えば、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。導電層２０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。
導電層２０ｂの厚さは、０．０５μｍ乃至１μｍの範囲内にあることが好ましく、０．１μｍ乃至０．３μｍの範囲内にあることがより好ましい。導電層２０ｂが薄いと、導電層２０ｂに不連続部を生じるか、又は、導電層２０ｂのシート抵抗が過剰に大きくなる可能性がある。導電層２０ｂが厚いと、導電層２０ａ及び誘電体層５０を十分な厚さに形成することが難しい場合がある。
導電層２０ｂは、図４乃至図６及び図８に示す第５部分Ｐ５と、図４、図５、図７及び図８に示す第６部分Ｐ６と、図４及び図６乃至図８に示す第７部分Ｐ７と、図５乃至図８に示す第８部分Ｐ８とを含んでいる。第５部分Ｐ５は、導電層２０ｂのうち、第１部分Ｐ１と向き合った部分である。第６部分Ｐ６は、導電層２０ｂのうち、第２部分Ｐ２と向き合った部分である。第７部分Ｐ７は、導電層２０ｂのうち、第３部分Ｐ３と向き合った部分である。第８部分Ｐ８は、導電層２０ｂのうち、第４部分Ｐ４と向き合った部分である。
第５部分Ｐ５及び第７部分Ｐ７は、図４、図６及び図８から分かるように、互いに電気的に接続されている。第６部分Ｐ６及び第８部分Ｐ８も、図５、図７及び図８から分かるように、互いに電気的に接続されている。そして、第７部分Ｐ７及び第８部分Ｐ８は、図８に示す貫通孔ＴＨの位置で互いに電気的に接続されている。
なお、図４乃至図１０では、導電層２０ｂは、第１凹部Ｒ１及び第２凹部Ｒ２が、導電層２０ｂと誘電体層５０とによって完全に埋め込まれるように設けられている。導電層２０ｂは、導電基板ＣＳの表面に対してコンフォーマルな層であってもよい。即ち、導電層２０ｂは、略均一な厚さを有する層であってもよい。この場合、第１凹部Ｒ１及び第２凹部Ｒ２は、導電層２０ｂと誘電体層５０とによって完全には埋め込まれない。
導電層２０ｂには、複数の貫通孔が設けられている。ここでは、これら貫通孔は、導電層２０ｂのうち、誘電体層５０を間に挟んで第１主面Ｓ１と向き合った部分であって、第１凹部Ｒ１間の領域と第２凹部Ｒ２との交差部に対応した位置に、Ｙ方向へ１つおきに配列するように設けられている。導電層２０ｂには、他の位置に貫通孔を設けてもよい。また、導電層２０ｂには、貫通孔を１つのみ設けてもよい。
誘電体層５０は、導電基板ＣＳと導電層２０ｂとの間に介在している。誘電体層５０は、導電基板ＣＳの表面に対してコンフォーマルな層である。誘電体層５０は、導電基板ＣＳと導電層２０ｂとを互いから電気的に絶縁している。
誘電体層５０は、例えば、有機誘電体又は無機誘電体からなる。有機誘電体としては、例えば、ポリイミドを使用することができる。無機誘電体としては、強誘電体も用いることができるが、例えば、シリコン窒化物、シリコン酸化物、シリコン酸窒化物、チタン酸化物、及びタンタル酸化物などの常誘電体が好ましい。これらの常誘電体は、温度による誘電率の変化が小さい。そのため、常誘電体を誘電体層５０に使用すると、コンデンサ１の耐熱性を高めることができる。
誘電体層５０の厚さは、０．００５μｍ乃至０．５μｍの範囲内にあることが好ましく、０．０１μｍ乃至０．１μｍの範囲内にあることがより好ましい。誘電体層５０が薄いと、誘電体層５０に不連続部を生じ、導電基板ＣＳと導電層２０ｂとが短絡する可能性がある。また、誘電体層５０を薄くすると、例え短絡していなくても耐圧が低くなり、電圧を印加した際に短絡する可能性が高まる。誘電体層５０を厚くすると、耐圧は高くなるが電気容量が小さくなる。
誘電体層５０には、複数の貫通孔が設けられている。誘電体層５０の貫通孔は、導電層２０ｂの貫通孔と繋がっている。
このコンデンサ１は、図４乃至図１０に示す絶縁層６０ａと、図３乃至図６及び図８乃至図１０に示す第１櫛形電極７０ａ及び第２櫛形電極７０ｂと、図４乃至図１０に示す絶縁層６０ｂと、図１乃至図３、図９及び図１０に示す第１外部電極７０ｃ及び第２外部電極７０ｄとを更に含んでいる。
絶縁層６０ａは、導電層２０ｂの一部と誘電体層５０の一部とを間に挟んで第１主面Ｓ１と向き合っている。具体的には、絶縁層６０ａは、導電層２０ｂの第５部分Ｐ５及び第７部分Ｐ７を覆っている。
絶縁層６０ａは、第１絶縁層６０ａ１と第２絶縁層６０ａ２とを含んでいる。
第１絶縁層６０ａ１は、導電層２０ｂの第５部分Ｐ５及び第７部分Ｐ７を覆っている。第１絶縁層６０ａ１は、導電層２０ｂに設けられた貫通孔の側壁と、誘電体層５０に設けられた貫通孔の側壁とを更に覆っている。第１絶縁層６０ａ１は、例えば、シリコン窒化物及びシリコン酸化物などの無機絶縁体からなる。
第２絶縁層６０ａ２は、第１絶縁層６０ａ１を覆っている。第２絶縁層６０ａ２は、例えば、ポリイミド及びノボラック樹脂などの有機絶縁体からなる。
絶縁層６０ａは、多層構造を有していてもよく、単層構造を有していてもよい。
絶縁層６０ａには、複数の貫通孔が設けられている。これら貫通孔の一部は、導電層２０ｂに設けられた貫通孔を介して誘電体層５０に設けられた貫通孔と繋がっており、それらとともに第２コンタクトホールを形成している。絶縁層６０ａに設けられた貫通孔の残りは、Ｙ方向に隣り合った第２コンタクトホールの中間位置に設けられており、第１コンタクトホールを形成している。
第１櫛形電極７０ａは、絶縁層６０ａ上に設けられている。第１櫛形電極７０ａは、内部電極である。第１櫛形電極７０ａは、Ｘ方向に各々が延び、Ｙ方向に配列した櫛歯部を有している。第１櫛形電極７０ａは、第１コンタクトホールを埋め込んでいる。第１櫛形電極７０ａは、導電層２０ｂへ電気的に接続されている。
第２櫛形電極７０ｂは、絶縁層６０ａ上に設けられている。第２櫛形電極７０ｂは、内部電極である。第２櫛形電極７０ｂは、Ｘ方向に各々が延び、Ｙ方向に配列した櫛歯部を有している。第２櫛形電極７０ｂの櫛歯部と第１櫛形電極７０ａの櫛歯部とは、Ｙ方向へ交互に配列している。第２櫛形電極７０ｂは、第２コンタクトホールを埋め込んでいる。第２櫛形電極７０ｂは、導電層２０ａへ電気的に接続されている。
第１櫛形電極７０ａ及び第２櫛形電極７０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。第１櫛形電極７０ａ及び第２櫛形電極７０ｂを構成している各層は、例えば、銅、チタン、ニッケル、及びニッケル合金などの金属からなる。
絶縁層６０ｂは、導電層２０ｂの一部と誘電体層５０の一部と第１櫛形電極７０ａと第２櫛形電極７０ｂとを間に挟んで、第１主面Ｓ１と向き合っている。更に、絶縁層６０ｂは、導電層２０ｂの他の一部と誘電体層５０の他の一部とを間に挟んで、第２主面Ｓ２及び端面Ｓ３と向き合っている。
絶縁層６０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。絶縁層６０ｂを構成する層は、例えば、シリコン窒化物などの無機絶縁体、又は、ポリイミドなどの有機絶縁体からなる。
絶縁層６０ｂには、第１櫛形電極７０ａ及び第２櫛形電極７０ｂの位置に、複数の貫通孔が設けられている。これら貫通孔のうち、第１櫛形電極７０ａの位置に設けられたものは第３コンタクトホールである。他方、これら貫通孔のうち、第２櫛形電極７０ｂの位置に設けられたものは第４コンタクトホールである。
第１外部電極７０ｃは、絶縁層６０ｂ上に設けられている。第１外部電極７０ｃは、第１櫛形電極７０ａを介して導電層２０ｂへ電気的に接続されている。
第１外部電極７０ｃは、第１ボンディングパッド７０ｃ１と、第２ボンディングパッド７０ｃ２と、第１電極部７０ｃ３とを含んでいる。
第１ボンディングパッド７０ｃ１は、誘電体層５０の一部と導電層２０ｂの一部と絶縁層６０ａの一部と第１櫛形電極７０ａの一部と絶縁層６０ｂの一部とを間に挟んで、第１主面Ｓ１と向き合っている。第１ボンディングパッド７０ｃ１は、第１溝Ｇ１の一端と隣接している。
第１ボンディングパッド７０ｃ１は、第３コンタクトホールを埋め込んでいる。第１ボンディングパッド７０ｃ１は、第１櫛形電極７０ａへ電気的に接続されている。また、第１ボンディングパッド７０ｃ１は、第１電極部７０ｃ３の一端に接続されている。
第２ボンディングパッド７０ｃ２は、誘電体層５０の他の一部と導電層２０ｂの他の一部と絶縁層６０ａの他の一部と絶縁層６０ｂの他の一部とを間に挟んで、第２主面Ｓ２と向き合っている。第２ボンディングパッド７０ｃ２は、第１溝Ｇ１の他端と隣接している。第２ボンディングパッド７０ｃ２は、第１電極部７０ｃ３の他端に接続されている。
第１電極部７０ｃ３は、誘電体層５０の更に他の一部と導電層２０ｂの更に他の一部と絶縁層６０ｂの更に他の一部とを間に挟んで、端面Ｓ３と向き合っている。第１電極部７０ｃ３は、第１溝Ｇ１の壁面に沿った形状を有している。
第２外部電極７０ｄは、絶縁層６０ｂ上に設けられている。第２外部電極７０ｄは、第２櫛形電極７０ｂを介して導電基板ＣＳへ電気的に接続されている。
第２外部電極７０ｄは、第３ボンディングパッド７０ｄ１と、第４ボンディングパッド７０ｄ２と、第２電極部７０ｄ３とを含んでいる。
第３ボンディングパッド７０ｄ１は、誘電体層５０の一部と導電層２０ｂの一部と絶縁層６０ａの一部と第２櫛形電極７０ｂの一部と絶縁層６０ｂの一部とを間に挟んで、第１主面Ｓ１と向き合っている。第３ボンディングパッド７０ｄ１は、第２溝Ｇ２の一端と隣接している。
第３ボンディングパッド７０ｄ１は、第４コンタクトホールを埋め込んでいる。第３ボンディングパッド７０ｄ１は、第２櫛形電極７０ｂへ電気的に接続されている。また、第３ボンディングパッド７０ｄ１は、第２電極部７０ｄ３の一端に接続されている。
第４ボンディングパッド７０ｄ２は、誘電体層５０の他の一部と導電層２０ｂの他の一部と絶縁層６０ａの他の一部と絶縁層６０ｂの他の一部とを間に挟んで、第２主面Ｓ２と向き合っている。第４ボンディングパッド７０ｄ２は、第２溝Ｇ２の他端と隣接している。第４ボンディングパッド７０ｄ２は、第２電極部７０ｄ３の他端に接続されている。
第２電極部７０ｄ３は、誘電体層５０の更に他の一部と導電層２０ｂの更に他の一部と絶縁層６０ｂの更に他の一部とを間に挟んで、端面Ｓ３と向き合っている。第２電極部７０ｄ３は、第２溝Ｇ２の壁面に沿った形状を有している。
第１ボンディングパッド７０ｃ１に対する第３ボンディングパッド７０ｄ１の相対的な位置は、第２ボンディングパッド７０ｃ２に対する第４ボンディングパッド７０ｄ２の相対的な位置と等しい。ここでは、一例として、Ｚ方向に垂直な平面への第２ボンディングパッド７０ｃ２の正射影は、この平面への第１ボンディングパッド７０ｃ１の正射影と重なり合っており、先の平面への第４ボンディングパッド７０ｄ２の正射影は、この平面への第３ボンディングパッド７０ｄ１の正射影と重なり合っているとする。
第１外部電極７０ｃ及び第２外部電極７０ｄは、単層構造を有していてもよく、多層構造を有していてもよい。第１外部電極７０ｃ及び第２外部電極７０ｄを構成している各層は、例えば、モリブデン、アルミニウム、金、タングステン、白金、銅、ニッケル、及びそれらの１以上を含んだ合金などの金属からなる。
第１外部電極７０ｃ及び第２外部電極７０ｄの厚さは、０．１μｍ乃至１０００μｍの範囲内にあることが好ましく、１μｍ乃至５００μｍの範囲内にあることがより好ましい。
このコンデンサ１は、例えば、以下の方法により製造する。以下、図１１乃至図１７を参照しながら、コンデンサ１の製造方法の一例を説明する。
この方法では、先ず、図１１に示す基板１０を準備する。ここでは、一例として、基板１０は単結晶シリコンウェハであるとする。単結晶シリコンウェハの面方位は特に問わないが、本例では、一主面が（１００）面であるシリコンウェハを用いる。基板１０としては、一主面が（１１０）面であるシリコンウェハを用いることもできる。
次に、ＭａｃＥｔｃｈ（Metal-Assisted Chemical Etching）により、基板１０に貫通孔を形成する。
即ち、先ず、図１１及び図１２に示すように、基板１０上に、第１貴金属を各々が含んだ第１触媒層８０ａ及び第２触媒層８０ｂを形成する。第１触媒層８０ａ及び第２触媒層８０ｂは、それぞれ、基板１０の一方の主面（以下、第１面という）及び他方の主面（以下、第２面という）を部分的に覆うように形成する。
具体的には、先ず、基板１０の第１面上に、第１マスク層９０ａを形成する。
第１マスク層９０ａは、第１凹部Ｒ１に対応した位置で開口している。第１マスク層９０ａは、第１面のうち第１マスク層９０ａによって覆われた部分が、後述する貴金属と接触するのを防止する。
第１マスク層９０ａの材料としては、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコン及び窒化シリコンなどの無機材料が挙げられる。
第１マスク層９０ａは、例えば、既存の半導体プロセスによって形成することができる。有機材料からなる第１マスク層９０ａは、例えば、フォトリソグラフィによって形成することができる。無機材料からなる第１マスク層９０ａは、例えば、気相堆積法による無機材料層の成膜と、フォトリソグラフィによるマスクの形成と、エッチングによる無機材料層のパターニングとによって成形することができる。或いは、無機材料からなる第１マスク層９０ａは、基板１０の表面領域の酸化又は窒化と、フォトリソグラフィによるマスク形成と、エッチングによる酸化物又は窒化物層のパターニングとによって形成することができる。第１マスク層９０ａは、省略可能である。
次に、第１面のうち第１マスク層９０ａによって覆われていない領域上に、第１触媒層８０ａを形成する。第１触媒層８０ａは、例えば、貴金属を含んだ不連続層である。ここでは、一例として、第１触媒層８０ａは、貴金属を含んだ第１触媒粒子８１ａからなる粒状層であるとする。
貴金属は、例えば、金、銀、白金、ロジウム、パラジウム、及びルテニウムの１以上である。第１触媒層８０ａ及び第１触媒粒子８１ａは、チタンなどの貴金属以外の金属を更に含んでいてもよい。
第１触媒層８０ａは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。第１触媒層８０ａは、貴金属粒子を含む分散液の塗布、又は、蒸着及びスパッタリング等の気相堆積法を用いて形成してもよい。これら手法の中でも、置換めっきは、第１面のうち第１マスク層９０ａによって覆われていない領域に、貴金属を直接的且つ一様に析出させることができるため特に好ましい。
次に、図１２に示すように、第２面上に、第２マスク層９０ｂを形成する。
第２マスク層９０ｂは、第２凹部Ｒ２に対応した位置で開口している。第２マスク層９０ｂは、第２面のうち第２マスク層９０ｂによって覆われた部分が、貴金属と接触するのを防止する。
第２マスク層９０ｂの材料としては、例えば、第１マスク層９０ａについて例示したものを使用することができる。第２マスク層９０ｂは、例えば、第１マスク層９０ａについて上述したのと同様の方法により形成することができる。
次に、第２面のうち第２マスク層９０ｂによって覆われていない領域上に、第２触媒層８０ｂを形成する。第２触媒層８０ｂは、例えば、貴金属を含んだ不連続層である。ここでは、一例として、第２触媒層８０ｂは、貴金属を含んだ第２触媒粒子８１ｂからなる粒状層であるとする。
第２触媒層８０ｂ及び第２触媒粒子８１ｂの材料には、例えば、第１触媒層８０ａ及び第１触媒粒子８１ａについて例示したものを使用することができる。第２触媒層８０ｂは、例えば、第１触媒層８０ａについて上述したのと同様の方法により形成することができる。
なお、第１面上に第１マスク層９０ａを形成した後、第２面上に第２マスク層９０ｂを形成し、続いて、第１触媒層８０ａを形成し、その後、第２触媒層８０ｂを形成してもよい。或いは、第１面上に第１マスク層９０ａを形成した後、第２面上に第２マスク層９０ｂを形成し、その後、基板をめっき液に浸漬させて、第１触媒層８０ａと第２触媒層８０ｂとを同時に形成してもよい。
次に、貴金属の触媒としての作用のもとで基板１０をエッチングして、図８に示す貫通孔に相当する孔を基板１０に形成する。
具体的には、図１３及び図１４に示すように、基板１０をエッチング剤１００でエッチングする。例えば、基板１０を液状のエッチング剤１００に浸漬させて、エッチング剤１００を基板１０と接触させる。
エッチング剤１００は、酸化剤と弗化水素とを含んでいる。
エッチング剤１００における弗化水素の濃度は、１ｍｏｌ/Ｌ乃至２０ｍｏｌ/Ｌの範囲内にあることが好ましく、５ｍｏｌ/Ｌ乃至１０ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至７ｍｏｌ/Ｌの範囲内にあることが更に好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
酸化剤は、例えば、過酸化水素、硝酸、ＡｇＮＯ３、ＫＡｕＣｌ４、ＨＡｕＣｌ４、Ｋ２ＰｔＣｌ６、Ｈ２ＰｔＣｌ６、Ｆｅ（ＮＯ３）３、Ｎｉ（ＮＯ３）２、Ｍｇ（ＮＯ３）２、Ｎａ２Ｓ２Ｏ８、Ｋ２Ｓ２Ｏ８、ＫＭｎＯ４及びＫ２Ｃｒ２Ｏ７から選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
エッチング剤１００における酸化剤の濃度は、０．２ｍｏｌ/Ｌ乃至８ｍｏｌ/Ｌの範囲内にあることが好ましく、２ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることが更に好ましい。
エッチング剤１００は、緩衝剤を更に含んでいてもよい。緩衝剤は、例えば、弗化アンモニウム及びアンモニアの少なくとも一方を含んでいる。一例によれば、緩衝剤は、弗化アンモニウムである。他の例によれば、緩衝剤は、弗化アンモニウムとアンモニアとの混合物である。
エッチング剤１００は、水などの他の成分を更に含んでいてもよい。
このようなエッチング剤１００を使用した場合、基板１０のうち第１触媒粒子８１ａ又は第２触媒粒子８１ｂと近接している領域においてのみ、基板１０の材料、ここではシリコンが酸化される。そして、これによって生じた酸化物は、フッ化水素酸により溶解除去される。そのため、第１触媒粒子８１ａ又は第２触媒粒子８１ｂと近接している部分のみが選択的にエッチングされる。
第１触媒粒子８１ａは、エッチングの進行とともに第２面へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図１３に示すように、第１触媒層８０ａの位置では、第１面から第２面へ向けて、第１面に対して垂直な方向にエッチングが進む。
他方、第２触媒粒子８１ｂは、エッチングの進行とともに第１面へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図１４に示すように、第２触媒層８０ｂの位置では、第２面から第１面へ向けて、第２面に対して垂直な方向にエッチングが進む。
このようにして、図１５及び図１６に示すように、第１凹部Ｒ１に相当する凹部を第１面に形成するとともに、第２凹部Ｒ２に相当する凹部を第２面に形成する。これら凹部の深さの和が基板１０の厚さ以上であると、これら凹部は、それらが交差した位置で互いに繋がる。このようにして、上記の交差部に貫通孔を形成する。
また、これら凹部を形成するのと同時に、第１溝Ｇ１及び第２溝Ｇ２に対応した位置にも、第１面及び第２面に凹部を形成する。これにより、基板１０の第１溝Ｇ１及び第２溝Ｇ２に対応した位置に、貫通孔を形成する。
ここでは、これら貫通孔の各々は、その長さ方向に垂直な断面の形状が円形である。この断面形状は、矩形などの他の形状であってもよい。
その後、第１マスク層９０ａ及び第２マスク層９０ｂ並びに第１触媒層８０ａ及び第２触媒層８０ｂを基板１０から除去する。第１マスク層９０ａ及び第２マスク層９０ｂ並びに第１触媒層８０ａ及び第２触媒層８０ｂの１以上は、基板１０から除去しなくてもよい。
次に、基板１０上に、図３乃至図１０に示す導電層２０ａを形成して、導電基板ＣＳを得る。ポリシリコンからなる導電層２０ａは、例えば、ＬＰＣＶＤ（low pressure chemical vapor deposition）によって形成することができる。金属からなる導電層２０ａは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。
めっき液は、被めっき金属の塩を含んだ液体である。めっき液としては、硫酸銅五水和物と硫酸とを含んだ硫酸銅めっき液、ピロリン酸銅とピロリン酸カリウムとを含んだピロリン酸銅めっき液、及び、スルファミン酸ニッケルと硼素とを含んだスルファミン酸ニッケルめっき液などの一般的なめっき液を使用することができる。
導電層２０ａは、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法により形成することが好ましい。このめっき法では、界面活性剤は、超臨界二酸化炭素からなる粒子と、被めっき金属の塩を含んだ溶液からなる連続相との間に介在させる。即ち、めっき液中で、界面活性剤にミセルを形成させ、超臨界二酸化炭素はこれらミセルに取り込ませる。
通常のめっき法では、凹部の底部近傍への被めっき金属の供給が不十分となることがある。これは、凹部の深さＤと幅又は径Ｗとの比Ｄ／Ｗが大きい場合に、特に顕著である。
超臨界二酸化炭素を取り込んだミセルは、狭い隙間にも容易に入り込むことができる。そして、これらミセルの移動に伴い、被めっき金属の塩を含んだ溶液も移動する。それ故、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法によれば、厚さが均一な導電層２０ａを容易に形成することができる。
次に、導電層２０ａ上に、誘電体層５０を形成する。誘電体層５０は、例えば、ＣＶＤ（chemical vapor deposition）によって形成することができる。或いは、誘電体層５０は、導電層２０ａの表面を、酸化、窒化、又は酸窒化することにより形成することができる。
次いで、誘電体層５０上に、導電層２０ｂを形成する。導電層２０ｂは、例えば、導電層２０ａについて上述したのと同様の方法により形成することができる。導電層２０ｂも、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法により形成することが好ましい。
次に、導電層２０ｂと誘電体層５０とからなる積層体に、複数の貫通孔を形成する。ここでは、これら貫通孔は、上記積層体のうち、第１主面Ｓ１上の部分であって、第１凹部Ｒ１間の領域と第２凹部Ｒ２との交差部に対応した位置に、Ｙ方向へ１つおきに配列するように形成する。これら貫通孔は、例えば、フォトリソグラフィによるマスクの形成と、エッチングによるパターニングとによって成形することができる。
次いで、導電層２０ｂの第５部分Ｐ５及び第７部分Ｐ７上に、第１絶縁層６０ａ１を形成する。第１絶縁層６０ａ１は、例えば、ＣＶＤにより形成することができる。
その後、第１絶縁層６０ａ１上に、第２絶縁層６０ａ２を形成する。第２絶縁層６０ａ２には、上記積層体に設けた貫通孔の位置に貫通孔を設ける。第２絶縁層６０ａ２の材料として感光性樹脂を使用した場合、フォトリソグラフィを利用して、貫通孔を有する第２絶縁層６０ａ２を得ることができる。
次に、第２絶縁層６０ａ２をエッチングマスクとして用いて、第１絶縁層６０ａ１をエッチングする。これにより、第１絶縁層６０ａ１のうち、導電層２０ａを被覆している部分を除去する。
次いで、第１金属層７１及び第２金属層７２をこの順に積層し、これらをパターニングして、第１櫛形電極７０ａ及び第２櫛形電極７０ｂを得る。第１櫛形電極７０ａ及び第２櫛形電極７０ｂは、例えば、スパッタリングやめっきによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
その後、導電層２０ｂ、絶縁層６０ａ及び第２金属層７２上に、絶縁層６０ｂを形成する。絶縁層６０ｂには、第１櫛形電極７０ａ及び第２櫛形電極７０ｂに対応した位置に貫通孔を設ける。絶縁層６０ｂは、例えば、絶縁層６０ａについて上述した方法により形成することができる。
次に、絶縁層上に、第１外部電極７０ｃ及び第２外部電極７０ｄを形成する。第１外部電極７０ｃ及び第２外部電極７０ｄは、例えば、第１櫛形電極７０ａ及び第２櫛形電極７０ｂについて上述した方法により形成することができる。以上のようにして、図１７に示す構造を得る。
その後、この構造をＡ−Ａ線に沿ってダイシングする。即ち、ダイシングラインが、第１溝Ｇ１及び第２溝Ｇ２に対応して設けられた貫通孔のＸ方向の配列及びＹ方向の配列に沿うように、ダイシングを行う。
このダイシングを行う前の構造では、第１外部電極７０ｃ及び第２外部電極７０ｄは、Ａ−Ａ線の位置で繋がっていないか、Ａ−Ａ線の位置で繋がっているものの、その位置では他の位置よりも薄いことが好ましい。こうすると、ダイシングに伴って、第１外部電極７０ｃ及び第２外部電極７０ｄに不所望な破損を生じるのを防止できる。
以上のようにして、図１乃至図１０に示すコンデンサ１を得る。
このコンデンサ１では、誘電体層５０と導電層２０ｂとを含んだ積層構造は、第１主面Ｓ１上だけでなく、第２主面Ｓ２上及び貫通孔ＴＨ内にも設けられている。それ故、このコンデンサ１は、大きな電気容量を達成し得る。
また、このコンデンサ１では、第１凹部Ｒ１及び第２凹部Ｒ２はトレンチである。上記の積層構造は、トレンチの側壁及び底面上にも設けられている。それ故、このコンデンサ１は、特に大きな電気容量を達成し得る。
また、このコンデンサ１では、第１凹部Ｒ１及び第２凹部Ｒ２は互いに交差しており、それらの深さの和は導電基板ＣＳの厚さ以上である。それ故、第１凹部Ｒ１及び第２凹部Ｒ２を形成すると、それらが交差している位置に、貫通孔ＴＨが生じる。従って、第１凹部Ｒ１及び第２凹部Ｒ２を形成する工程の他に、貫通孔ＴＨを別途形成する工程を行う必要がない。
そして、このコンデンサ１では、上記積層構造のうち、第１主面Ｓ１上に位置した部分と第２主面Ｓ２上に位置した部分との電気的接続を、貫通孔ＴＨを利用して行っている。それ故、第１櫛形電極７０ａ及び第２櫛形電極７０ｂの双方を、コンデンサ１の片側に配置することができる。そのような構成を採用したコンデンサ１は、比較的少ない工程数で製造することが可能である。
更に、このコンデンサ１は、以下に説明する通り、設置面積当たりの電気容量を容易に大きくすることを可能とする。
図１８は、上記のコンデンサ１を含んだコンデンサモジュールの一例を示す断面図である。
図１８に示すコンデンサモジュール１５０は、回路基板１１０と、複数のコンデンサ１とを含んでいる。
回路基板１１０は、絶縁基板１１１と導体パターン１１２とを含んでいる。回路基板１１０は、ここでは、導体パターン１１２をその最表面にのみ有している。回路基板１１０は、多層基板であってもよい。
複数のコンデンサ１の各々は、図１乃至図１０を参照しながら説明した構造を有している。それらコンデンサ１は互いに積層されており、それらの隣り合った２つは、第１外部電極７０ｃが互いに電気的に接続されるとともに、第２外部電極７０ｄが互いに電気的に接続されている。ここでは、２つのコンデンサ１が、一方の第１ボンディングパッド７０ｃ１及び第３ボンディングパッド７０ｄ１がそれぞれ他方の第２ボンディングパッド７０ｃ２及び第４ボンディングパッド７０ｄ２と向き合うように積層されている。また、この積層体では、コンデンサ１は、第１溝Ｇ１がそれらの長さ方向に並んで１つの溝を形成し、第２溝Ｇ２がそれらの長さ方向に並んで１つの溝を形成するように積層されている。これらコンデンサ１は、それらの間に介在した接着剤層１３０ｂによって互いに対して固定されている。
この積層体は、一方のコンデンサ１の第２ボンディングパッド７０ｃ２及び第４ボンディングパッド７０ｄ２がそれぞれ２つの導体パターン１１２と向き合うように、回路基板１１０上に載置されている。この積層体は、回路基板１１０によって支持されている。ここでは、この積層体は、これと絶縁基板１１１との間に介在した接着剤層１３０ａによって、回路基板１１０に固定されている。
このコンデンサモジュール１５０は、複数の接合材１２０を更に含んでいる。これら接合材１２０は、例えば、半田などの導電材料からなる。
接合材１２０の１つは、２つのコンデンサ１の第１電極部７０ｃ３及び導体パターン１１２と接するように設けられている。この接合材１２０は、複数のコンデンサ１の第１溝Ｇ１を連ねてなる１つの溝の略全長に亘って延びている。また、この接合材１２０は、隣り合ったコンデンサ１の第１ボンディングパッド７０ｃ１及び第２ボンディングパッド７０ｃ２間の隙間や、導体パターン１１２と第２ボンディングパッド７０ｃ２との間の隙間に介在した部分を含んでいる。一例によれば、この接合材１２０は、フィレットを形成している。この接合材１２０は、積層されたコンデンサ１の第１外部電極７０ｃ間での電気的接続及びこれら第１外部電極７０ｃと導体パターン１１２との電気的接続を確実にする。
接合材１２０の他の１つは、２つのコンデンサ１の第２電極部７０ｄ３及び他の導体パターン１１２と接するように設けられている。この接合材１２０は、複数のコンデンサ１の第２溝Ｇ２を連ねてなる１つの溝の略全長に亘って延びている。また、この接合材１２０は、隣り合ったコンデンサ１の第３ボンディングパッド７０ｄ１及び第４ボンディングパッド７０ｄ２間の隙間や、導体パターン１１２と第４ボンディングパッド７０ｄ２との間の隙間に介在した部分を含んでいる。一例によれば、この接合材１２０は、フィレットを形成している。この接合材１２０は、積層されたコンデンサ１の第２外部電極７０ｄ間での電気的接続及びこれら第２外部電極７０ｄと他の導体パターン１１２との電気的接続を確実にする。
このコンデンサモジュール１５０では、コンデンサ１は、それらの厚さ方向に積層されている。従って、この構造を採用した場合、設置面積当たりの電気容量を大きくすることが容易である。
また、このコンデンサモジュール１５０が含んでいるコンデンサ１では、第１外部電極７０ｃ及び第２外部電極７０ｄは、それぞれ、端面Ｓ３と向き合った第１電極部７０ｃ３及び第２電極部７０ｄ３を含んでいる。それ故、例えば、第１外部電極７０ｃ同士の電気的接続、第２外部電極７０ｄ同士の電気的接続、第１外部電極７０ｃと導体パターン１１２との電気的接続、及び、第２外部電極７０ｄと導体パターン１１２との電気的接続を、接合材１２０を形成することによって同時に実現可能である。従って、この点でも、上記の構造を採用すると、設置面積当たりの電気容量を大きくすることが容易である。
更に、このコンデンサモジュール１５０では、コンデンサ１は、第１溝Ｇ１がそれらの長さ方向に並んで１つの溝を形成し、第２溝Ｇ２がそれらの長さ方向に並んで１つの溝を形成するように積層されている。それ故、接合材１２０の材料として半田を使用した場合には、加熱によって溶融させた半田を、毛管現象によって、上記溝のほぼ全長に広げることができる。従って、この点でも、上記の構造を採用すると、設置面積当たりの電気容量を大きくすることが容易である。
＜第２実施形態＞
図１９に、第２実施形態に係るコンデンサの一部を示す。
第２実施形態に係るコンデンサは、以下の構成を採用したこと以外は、第１実施形態に係るコンデンサ１と同様である。また、第２実施形態に係るコンデンサモジュールは、コンデンサに以下の構成を採用したこと以外は、第１実施形態に係るコンデンサモジュール１５０と同様である。
即ち、第２実施形態に係るコンデンサでは、第１凹部Ｒ１の側壁に１以上の第１孔Ｈ１が設けられ、第２凹部Ｒ２の側壁に１以上の第２孔Ｈ２が設けられている。
第１孔Ｈ１の各々は、２以上の第１凹部Ｒ１の隣り合った２つの一方から延び、他方まで到達しない止り孔であってもよい。或いは、第１孔Ｈ１の各々は、２以上の第１凹部Ｒ１の隣り合った２つの一方と他方とを繋いだ貫通孔であってもよい。或いは、第１孔Ｈ１の１以上は止り孔であり、第１孔Ｈ１の残りは貫通孔であってもよい。
第２孔Ｈ２の各々は、２以上の第２凹部Ｒ２の隣り合った２つの一方から延び、他方まで到達しない止り孔であってもよい。或いは、第２孔Ｈ２の各々は、２以上の第２凹部Ｒ２の隣り合った２つの一方と他方とを繋いだ貫通孔であってもよい。或いは、第２孔Ｈ２の１以上は止り孔であり、第２孔Ｈ２の残りは貫通孔であってもよい。
また、このコンデンサでは、誘電体層５０と導電層２０ｂとを含んだ積層構造は、第１主面Ｓ１及び第２主面Ｓ２並びに第１凹部Ｒ１及び第２凹部Ｒ２の側壁及び底面上だけでなく、第１孔Ｈ１の側壁及び第２孔Ｈ２の側壁上にも設けられている。即ち、導電層２０ｂは、誘電体層５０を間に挟んで、第１主面Ｓ１及び第２主面Ｓ２並びに第１凹部Ｒ１及び第２凹部Ｒ２の側壁及び底面に向き合っているのに加え、第１孔Ｈ１の側壁及び第２孔Ｈ２の側壁に更に向き合っている。
第２実施形態に係るコンデンサは、例えば、第１実施形態に係るコンデンサ１の製造において、第１孔Ｈ１及び第２孔Ｈ２を形成するための工程を行うことにより得ることができる。第１孔Ｈ１及び第２孔Ｈ２は、例えば、以下の方法により形成することができる。
即ち、先ず、図１５及び図１６を参照しながら説明した構造を準備する。次に、図２０に示すように、基板１０上に、第２貴金属を含んだ第２触媒層を、第１凹部Ｒ１の側壁と第２凹部Ｒ２の側壁とを部分的に覆うように形成する。
なお、図２０において、参照符号８２ａ及び８２ｂは、触媒粒子を表している。触媒粒子８２ａ及び８２ｂの材料としては、例えば、第１触媒粒子８１ａ及び第２触媒粒子８１ｂについて例示したものを使用することができる。
次いで、ＭａｃＥｔｃｈにより、第１孔Ｈ１及び第２孔Ｈ２に相当する孔を形成する。即ち、貴金属の触媒としての作用のもとで基板１０をエッチングして、第１孔Ｈ１及び第２孔Ｈ２に相当する孔を形成する。
その後、第１実施形態において説明したのと同様の方法により、導電層２０ａ、誘電体層５０、導電層２０ｂなどを形成する。このようにして、第２実施形態に係るコンデンサを得る。
このコンデンサでは、第１凹部Ｒ１の側壁に第１孔Ｈ１が設けられ、第２凹部Ｒ２の側壁に第２孔Ｈ２が設けられている。従って、このコンデンサの導電基板ＣＳは、第１凹部Ｒ１及び第２凹部Ｒ２の側壁に孔が設けられていない基板よりも大きな表面積を有している。
そして、このコンデンサでは、誘電体層５０と導電層２０ｂとの積層構造は、第１主面Ｓ１及び第２主面Ｓ２並びに第１凹部Ｒ１及び第２凹部Ｒ２の側壁及び底面上だけでなく、第１孔Ｈ１及び第２孔Ｈ２の側壁上にも設けられている。従って、このコンデンサは、第１凹部Ｒ１及び第２凹部Ｒ２の側壁に孔が設けられていないコンデンサ１よりも大きな電気容量を達成し得る。
第２実施形態に係るコンデンサ及びコンデンサモジュールは、それぞれ、第１実施形態に係るコンデンサ１及びコンデンサモジュール１５０と同様の効果を奏する。そして、第２実施形態に係るコンデンサ及びコンデンサモジュールは、第１実施形態に係るコンデンサ１及びコンデンサモジュール１５０と比較して、より大きな電気容量を達成し得る。
第１孔Ｈ１の平均径は、０．３μｍ以上であることが好ましい。第１孔Ｈ１の径を小さくすると、より多くの第１孔Ｈ１を配置することができ、それ故、より大きな電気容量を達成することができる。但し、第１孔Ｈ１の径を小さくし過ぎると、第１孔Ｈ１内に、誘電体層５０と導電層２０ｂとの積層構造を形成することが難しくなる可能性がある。
第１凹部Ｒ１の側壁の面積に占める第１孔Ｈ１の開口部の合計面積の割合（以下、開口率という）は、３０％乃至９０％の範囲内にあることが好ましく、５０％乃至９０％の範囲内にあることが好ましい。また、第１凹部Ｒ１の側壁に設けられた第１孔Ｈ１の数と、その側壁の面積との比（以下、孔密度という）は、０．４個／μｍ２乃至２０個／μｍ２の範囲内にあることが好ましく、２個／μｍ２乃至８個／μｍ２の範囲内にあることがより好ましい。
開口率及び孔密度を大きくすると、より大きな電気容量を達成できる。但し、開口率及び孔密度を過剰に大きくすると、第１孔Ｈ１内に、誘電体層５０と導電層２０ｂとの積層構造を形成することが難しくなる可能性がある。
隣り合った第１凹部Ｒ１間の距離は、０．１μｍ以上であることが好ましく、２μｍ以上であることがより好ましい。この距離を大きくすると、より大きな電気容量を達成できる。但し、この距離に対する電気容量の増加率は、距離の増大に伴って次第に小さくなるため、上記の距離を過度に大きくすることは効果的ではない。また、この距離を大きくした場合、第１孔Ｈ１内に、誘電体層５０と導電層２０ｂとの積層構造を形成することが難しくなる可能性がある。
第２孔Ｈ２の平均径は、０．３μｍ以上であることが好ましい。第２孔Ｈ２の径を小さくすると、より多くの第２孔Ｈ２を配置することができ、それ故、より大きな電気容量を達成することができる。但し、第２孔Ｈ２の径を小さくし過ぎると、第２孔Ｈ２内に、誘電体層５０と導電層２０ｂとの積層構造を形成することが難しくなる可能性がある。
第２凹部Ｒ２の側壁の面積に占める第２孔Ｈ２の開口部の合計面積の割合（以下、開口率という）は、３０％乃至９０％の範囲内にあることが好ましく、５０％乃至９０％の範囲内にあることが好ましい。また、第２凹部Ｒ２の側壁に設けられた第２孔Ｈ２の数と、その側壁の面積との比（以下、孔密度という）は、０．４個／μｍ２乃至２０個／μｍ２の範囲内にあることが好ましく、２個／μｍ２乃至８個／μｍ２の範囲内にあることがより好ましい。
開口率及び孔密度を大きくすると、より大きな電気容量を達成できる。但し、開口率及び孔密度を過剰に大きくすると、第２孔Ｈ２内に、誘電体層５０と導電層２０ｂとの積層構造を形成することが難しくなる可能性がある。
隣り合った第２凹部Ｒ２間の距離は、０．１μｍ以上であることが好ましく、２μｍ以上であることがより好ましい。この距離を大きくすると、より大きな電気容量を達成できる。但し、この距離に対する電気容量の増加率は、距離の増大に伴って次第に小さくなるため、上記の距離を過度に大きくすることは効果的ではない。また、この距離を大きくした場合、第２孔Ｈ２内に、誘電体層５０と導電層２０ｂとの積層構造を形成することが難しくなる可能性がある。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、上記の実施形態では、第１櫛形電極７０ａ及び第２櫛形電極７０ｂを、導電基板ＣＳの一方の面と向き合うように配置しているが、第１櫛形電極７０ａ及び第２櫛形電極７０ｂは、導電基板ＣＳを間に挟んで向き合うように配置してもよい。
上記の実施形態では、内部電極として第１櫛形電極７０ａ及び第２櫛形電極７０ｂを設けているが、内部電極は他の形状を有していてもよい。また、第１櫛形電極７０ａ及び第２櫛形電極７０ｂを省略し、第１外部電極７０ｃ及び第２外部電極７０ｄをそれぞれ導電層２０ｂ及び導電基板ＣＳへ接続してもよい。
第１ボンディングパッド７０ｃ１、第２ボンディングパッド７０ｃ２、第３ボンディングパッド７０ｄ１、及び第４ボンディングパッド７０ｄ２は、省略してもよい。或いは、第１電極部７０ｃ３及び第２電極部７０ｄ３は省略してもよい。
第１凹部Ｒ１及び第２凹部Ｒ２は、貫通孔ＴＨが形成されない深さに形成してもよい。また、第１凹部Ｒ１及び第２凹部Ｒ２の一方を省略してもよい。
また、上記の実施形態では、ＭａｃＥｔｃｈを利用して第１凹部Ｒ１及び第２凹部Ｒ２を形成しているが、第１凹部Ｒ１及び第２凹部Ｒ２は、反応性イオンエッチング（ＲＩＥ）を利用して形成してもよい。
１…コンデンサ、１０…基板、２０ａ…導電層、２０ｂ…導電層、５０…誘電体層、６０ａ…絶縁層、６０ａ１…第１絶縁層、６０ａ２…第２絶縁層、６０ｂ…絶縁層、７０ａ…第１櫛形電極、７０ｂ…第２櫛形電極、７０ｃ…第１外部電極、７０ｃ１…第１ボンディングパッド、７０ｃ２…第２ボンディングパッド、７０ｃ３…第１電極部、７０ｄ…第２外部電極、７０ｄ１…第３ボンディングパッド、７０ｄ２…第４ボンディングパッド、７０ｄ３…第２電極部、７１…第１金属層、７２…第２金属層、８０ａ…第１触媒層、８０ｂ…第２触媒層、８１ａ…第１触媒粒子、８１ｂ…第２触媒粒子、８２ａ…触媒粒子、８２ｂ…触媒粒子、９０ａ…第１マスク層、９０ｂ…第２マスク層、１００…エッチング剤、１１０…回路基板、１１１…絶縁基板、１１２…導体パターン、１２０…接合材、１３０ａ…接着剤層、１３０ｂ…接着剤層、１５０…コンデンサモジュール、ＣＳ…導電基板、Ｇ１…第１溝、Ｇ２…第２溝、Ｈ１…第１孔、Ｈ２…第２孔、Ｐ１…第１部分、Ｐ２…第２部分、Ｐ３…第３部分、Ｐ４…第４部分、Ｐ５…第５部分、Ｐ６…第６部分、Ｐ７…第７部分、Ｐ８…第８部分、Ｒ１…第１凹部、Ｒ２…第２凹部、Ｓ１…第１主面、Ｓ２…第２主面、Ｓ３…端面、ＴＨ…貫通孔。

Claims (20)

  1. 第１主面と、第２主面と、前記第１主面の縁から前記第２主面の縁まで延びた端面とを有し、前記第１主面に１以上の凹部が設けられた導電基板と、
    前記第１主面と前記１以上の凹部の側壁及び底面とを覆った導電層と、
    前記導電基板と前記導電層との間に介在した誘電体層と、
    前記端面と向き合った第１電極部を含み、前記導電層に電気的に接続された第１外部電極と、
    前記端面と向き合った第２電極部を含み、前記導電基板に電気的に接続された第２外部電極と
    を備えたコンデンサ。
  2. 前記端面には、前記第１主面の縁から前記第２主面の縁まで各々が延びた第１及び第２溝が設けられ、前記第１及び第２電極部はそれぞれ前記第１及び第２溝内に配置された請求項１に記載のコンデンサ。
  3. 前記第１及び第２電極部はそれぞれ前記第１及び第２溝の壁面に沿った形状を有している請求項２に記載のコンデンサ。
  4. 前記第１外部電極は、前記第１及び第２主面とそれぞれ向き合った第１及び第２ボンディングパッドを更に含み、前記第２外部電極は、前記第１及び第２主面とそれぞれ向き合った第３及び第４ボンディングパッドを更に含んだ請求項１乃至３の何れか１項に記載のコンデンサ。
  5. 前記第１ボンディングパッドは前記第１電極部の一端に接続され、前記第２ボンディングパッドは前記第１電極部の他端に接続され、前記第３ボンディングパッドは前記第２電極部の一端に接続され、前記第４ボンディングパッドは前記第２電極部の他端に接続された請求項３又は４に記載のコンデンサ。
  6. 第１主面と第２主面とを有し、前記第１主面に１以上の凹部が設けられた導電基板と、
    前記第１主面と前記１以上の凹部の側壁及び底面とを覆った導電層と、
    前記導電基板と前記導電層との間に介在した誘電体層と、
    前記第１及び第２主面とそれぞれ向き合った第１及び第２ボンディングパッドを含み、前記導電層に電気的に接続された第１外部電極と、
    前記第１及び第２主面とそれぞれ向き合った第３及び第４ボンディングパッドを含み、前記導電基板に電気的に接続された第２外部電極と
    を備えたコンデンサ。
  7. 前記第１ボンディングパッドに対する前記第３ボンディングパッドの相対的な位置は、前記第２ボンディングパッドに対する前記第４ボンディングパッドの相対的な位置と等しい請求項３乃至６の何れか１項に記載のコンデンサ。
  8. 前記１以上の凹部は１以上の第１トレンチである請求項１乃至７の何れか１項に記載のコンデンサ。
  9. 前記１以上の第１トレンチの側壁に１以上の第１孔が設けられ、前記導電層は、前記第１トレンチの前記側壁及び底面と前記１以上の第１孔の側壁とを更に覆った請求項８に記載のコンデンサ。
  10. 前記１以上の第１孔の少なくとも１つは貫通孔である請求項９に記載のコンデンサ。
  11. 前記第２主面に１以上の第２トレンチが設けられ、前記導電層は、前記第２主面と前記１以上の第２トレンチの側壁及び底面とを更に覆った請求項８乃至１０の何れか１項に記載のコンデンサ。
  12. 前記１以上の第２トレンチの前記側壁に１以上の第２孔が設けられ、前記導電層は、前記１以上の第２トレンチの前記側壁及び底面と前記１以上の第２孔の側壁とを更に覆った請求項１１に記載のコンデンサ。
  13. 前記１以上の第２孔の少なくとも１つは貫通孔である請求項１２に記載のコンデンサ。
  14. 前記１以上の第１トレンチの長さ方向と前記１以上の第２トレンチの長さ方向とは互いに交差し、前記１以上の第１トレンチと前記１以上の第２トレンチとはそれらの交差部で互いに繋がっている請求項１１乃至１３の何れか１項に記載のコンデンサ。
  15. 前記第１主面と向き合い、前記導電層を前記第１外部電極へ電気的に接続した第１櫛形電極と、
    前記第１主面と向き合い、前記導電基板を前記第２外部電極へ電気的に接続した第２櫛形電極と
    を更に備え、
    前記第１及び第２櫛形電極の各櫛歯部は、前記１以上の第１トレンチの前記長さ方向と交差する方向に延びた請求項１４に記載のコンデンサ。
  16. 前記導電基板は、基板と、前記基板上に設けられた導電層とを含んだ請求項１乃至１５の何れか１項に記載のコンデンサ。
  17. 前記基板はシリコンを含んだ請求項１６に記載のコンデンサ。
  18. 互いに積層された複数のコンデンサを含み、前記複数のコンデンサの各々は請求項１乃至１７の何れか１項に係るコンデンサであり、前記複数のコンデンサの隣り合った２つは、前記第１外部電極が互いに電気的に接続されるとともに、前記第２外部電極が互いに電気的に接続された積層体と、
    前記積層体を支持した回路基板と
    を備えたコンデンサモジュール。
  19. 互いに積層された複数のコンデンサを含み、前記複数のコンデンサの各々は請求項１乃至５の何れか１項に係るコンデンサである積層体と、
    前記積層体を支持した回路基板と、
    前記複数のコンデンサの前記第１電極部と接するように設けられ、それらを電気的に接続した接合材と、
    前記複数のコンデンサの前記第２電極部と接するように設けられ、それらを電気的に接続した接合材と
    を備えたコンデンサモジュール。
  20. 前記接合材の各々は半田からなる請求項１９に記載のコンデンサモジュール。
JP2019020614A 2019-02-07 2019-02-07 コンデンサ及びコンデンサモジュール Active JP7179634B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2019020614A JP7179634B2 (ja) 2019-02-07 2019-02-07 コンデンサ及びコンデンサモジュール
TW108145777A TWI715351B (zh) 2019-02-07 2019-12-13 電容器及電容器模組
FR2000321A FR3092697B1 (fr) 2019-02-07 2020-01-14 Condensateur et module de condensateur
US16/742,095 US10964474B2 (en) 2019-02-07 2020-01-14 Capacitor and capacitor module
KR1020200012914A KR102341132B1 (ko) 2019-02-07 2020-02-04 콘덴서 및 콘덴서 모듈
CN202010082333.9A CN111540603B (zh) 2019-02-07 2020-02-07 电容器及电容器模块
US17/181,033 US11551864B2 (en) 2019-02-07 2021-02-22 Capacitor and capacitor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019020614A JP7179634B2 (ja) 2019-02-07 2019-02-07 コンデンサ及びコンデンサモジュール

Publications (2)

Publication Number Publication Date
JP2020129577A true JP2020129577A (ja) 2020-08-27
JP7179634B2 JP7179634B2 (ja) 2022-11-29

Family

ID=71946180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019020614A Active JP7179634B2 (ja) 2019-02-07 2019-02-07 コンデンサ及びコンデンサモジュール

Country Status (6)

Country Link
US (2) US10964474B2 (ja)
JP (1) JP7179634B2 (ja)
KR (1) KR102341132B1 (ja)
CN (1) CN111540603B (ja)
FR (1) FR3092697B1 (ja)
TW (1) TWI715351B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
JP2022147628A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106732A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd コンデンサの実装構造
JPH08102530A (ja) * 1994-08-11 1996-04-16 Internatl Business Mach Corp <Ibm> スタック・デバイス
JPH11121251A (ja) * 1997-10-21 1999-04-30 Ngk Spark Plug Co Ltd 積層形セラミック部品及びその製造方法
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
WO2014069363A1 (ja) * 2012-11-02 2014-05-08 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
WO2017217342A1 (ja) * 2016-06-17 2017-12-21 株式会社村田製作所 キャパシタ及びその製造方法
JP2018022787A (ja) * 2016-08-04 2018-02-08 日産自動車株式会社 半導体コンデンサの製造方法

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323076A (ja) 1999-03-05 2000-11-24 Canon Inc 画像形成装置
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6620701B2 (en) * 2001-10-12 2003-09-16 Infineon Technologies Ag Method of fabricating a metal-insulator-metal (MIM) capacitor
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6638830B1 (en) * 2002-09-18 2003-10-28 United Microelectronics Corp. Method for fabricating a high-density capacitor
JP2004111624A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
US6720232B1 (en) * 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
US6999298B2 (en) * 2003-09-18 2006-02-14 American Semiconductor, Inc. MIM multilayer capacitor
US6853024B1 (en) * 2003-10-03 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned MIM capacitor process for embedded DRAM
US7282757B2 (en) * 2003-10-20 2007-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor structure and method of manufacture
KR100604845B1 (ko) * 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
KR100642633B1 (ko) * 2004-06-11 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법
US7115467B2 (en) * 2004-07-30 2006-10-03 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall barrier removal aspect
US7250334B2 (en) * 2004-07-31 2007-07-31 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
KR20060027747A (ko) * 2004-09-23 2006-03-28 삼성전자주식회사 금속전극들을 갖는 커패시터 제조방법
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
US7388244B2 (en) * 2005-09-22 2008-06-17 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors and method of fabricating same
JP4835082B2 (ja) 2005-09-28 2011-12-14 株式会社デンソー 半導体装置及びその製造方法
US7880268B2 (en) * 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
KR100778865B1 (ko) * 2006-05-25 2007-11-22 동부일렉트로닉스 주식회사 엠아이엠 구조의 커패시터의 제조 방법
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
US20080122032A1 (en) * 2006-08-16 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with MIM-type decoupling capacitors and fabrication method thereof
US8424177B2 (en) * 2006-10-04 2013-04-23 Stmicroelectronics (Crolles 2) Sas MIM capacitor with enhanced capacitance
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
JP4552946B2 (ja) * 2007-01-31 2010-09-29 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN101246910B (zh) * 2007-02-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属-绝缘-金属型电容器及其制作方法
FR2914498A1 (fr) * 2007-04-02 2008-10-03 St Microelectronics Sa Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre
JP2008300676A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置およびその製造方法
KR100881488B1 (ko) * 2007-09-06 2009-02-05 주식회사 동부하이텍 Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US7659602B2 (en) * 2008-06-02 2010-02-09 Qimonda Ag Semiconductor component with MIM capacitor
US8143699B2 (en) * 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
US8242551B2 (en) * 2009-03-04 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure for system-on-chip technology
US8604586B2 (en) * 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
TW201225122A (en) 2010-12-01 2012-06-16 Holy Stone Entpr Co Ltd Ceramic capacitor structure
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012221990A (ja) 2011-04-04 2012-11-12 Renesas Electronics Corp 半導体装置及びその製造方法
US8384191B2 (en) 2011-05-25 2013-02-26 Nanya Technology Corp. Stack capacitor structure and forming method
US8748284B2 (en) * 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers
US8716100B2 (en) * 2011-08-18 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US8853810B2 (en) * 2011-08-25 2014-10-07 GlobalFoundries, Inc. Integrated circuits that include deep trench capacitors and methods for their fabrication
US8664076B2 (en) * 2011-09-21 2014-03-04 Texas Instruments Incorporated Method of forming a robust, modular MIS (metal-insulator-semiconductor) capacitor with improved capacitance density
JP5664597B2 (ja) 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
JP2014017461A (ja) * 2012-06-15 2014-01-30 Ps4 Luxco S A R L 半導体装置の製造方法
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
JP2014239207A (ja) * 2013-05-10 2014-12-18 株式会社村田製作所 コンデンサ素子の実装構造体およびコンデンサ素子の実装方法
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101434108B1 (ko) * 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
DE102014200869B4 (de) 2013-11-22 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
US9368392B2 (en) * 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9209305B1 (en) * 2014-06-06 2015-12-08 Stmicroelectronics, Inc. Backside source-drain contact for integrated circuit transistor devices and method of making same
US9653534B2 (en) * 2014-12-17 2017-05-16 International Business Machines Corporation Trench metal-insulator-metal capacitor with oxygen gettering layer
US9620582B2 (en) * 2015-01-27 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitors and forming methods
KR101702398B1 (ko) * 2015-02-16 2017-02-06 삼화콘덴서공업주식회사 방열 구조를 갖는 dc-링크 커패시터 모듈
KR102149786B1 (ko) * 2015-03-05 2020-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6477234B2 (ja) 2015-05-20 2019-03-06 Tdk株式会社 電子部品
KR20180007865A (ko) * 2016-07-14 2018-01-24 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
US10290701B1 (en) * 2018-03-28 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106732A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd コンデンサの実装構造
JPH08102530A (ja) * 1994-08-11 1996-04-16 Internatl Business Mach Corp <Ibm> スタック・デバイス
JPH11121251A (ja) * 1997-10-21 1999-04-30 Ngk Spark Plug Co Ltd 積層形セラミック部品及びその製造方法
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
WO2014069363A1 (ja) * 2012-11-02 2014-05-08 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
WO2017217342A1 (ja) * 2016-06-17 2017-12-21 株式会社村田製作所 キャパシタ及びその製造方法
JP2018022787A (ja) * 2016-08-04 2018-02-08 日産自動車株式会社 半導体コンデンサの製造方法

Also Published As

Publication number Publication date
JP7179634B2 (ja) 2022-11-29
TW202030753A (zh) 2020-08-16
US11551864B2 (en) 2023-01-10
US10964474B2 (en) 2021-03-30
KR102341132B1 (ko) 2021-12-21
US20200258682A1 (en) 2020-08-13
US20210175011A1 (en) 2021-06-10
FR3092697A1 (fr) 2020-08-14
CN111540603B (zh) 2022-01-28
KR20200097207A (ko) 2020-08-18
TWI715351B (zh) 2021-01-01
FR3092697B1 (fr) 2021-11-19
CN111540603A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
US11508525B2 (en) Capacitor having trenches on both surfaces
US20230307184A1 (en) Capacitor and etching method
US11551864B2 (en) Capacitor and capacitor module
US20210296513A1 (en) Structural body and method of manufacturing the same
US11862667B2 (en) Capacitor
CN112542314B (zh) 电容器
TWI692788B (zh) 電容器及其製造方法
US11901185B2 (en) Etching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221116

R151 Written notification of patent or utility model registration

Ref document number: 7179634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151