JP2018022787A - 半導体コンデンサの製造方法 - Google Patents

Abstract

【課題】洗浄工程時における破損の抑制と、容量密度の向上と、を両立できる半導体コンデンサの製造方法を提供すること。【解決手段】半導体コンデンサ１Ａは、トレンチに形成された電極４を備える。この半導体コンデンサ１Ａの製造方法において、電極形成処理を複数回実施し、半導体基板においてトレンチに挟まれた柱Ｐを介して電極４を形成する。電極形成処理は、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる。トレンチ形成工程は、半導体基板２にトレンチＴを形成する。洗浄工程は、トレンチ形成工程に続き、トレンチＴを洗浄する。絶縁膜形成工程は、洗浄工程に続き、トレンチＴに絶縁膜３を形成する。電極形成工程は、絶縁膜形成工程に続き、トレンチＴに電極材７を埋め込んで電極４を形成する。【選択図】図３

Description

本発明は、複数のトレンチ内部電極を備える半導体コンデンサの製造方法に関する。

従来、半導体コンデンサの製造方法では、半導体基板を掘り込んだトレンチと、半導体基板として残った柱とが並んだ凹凸構造を製造する方法が知られている（例えば、特許文献１参照)。この製造方法では、一度に全てのトレンチを形成し、トレンチ間の柱を断面Ｙ字状に形成する。これにより、トレンチの洗浄時、洗浄液の圧力によって柱が折れにくい。

特許第５７３２０８５号公報

しかし、半導体コンデンサの容量密度を稼ごうとすると、トレンチ間の柱を細長くする必要がある。即ち、トレンチ間の幅を狭め、トレンチを深く掘る必要がある。トレンチ間の幅を狭くし、トレンチ深さを深くすると、トレンチ間の柱の強度が下がり、洗浄液の圧力によって柱が折れるおそれがある。このため、洗浄工程時における破損の抑制と、容量密度の向上と、を両立できない、という問題がある。

本発明の目的は、上記問題に着目してなされたもので、洗浄工程時における破損の抑制と、容量密度の向上と、を両立できる半導体コンデンサの製造方法を提供することにある。

上記目的を達成するため、本発明は、トレンチに形成された電極を備える。
この半導体コンデンサの製造方法において、電極形成処理を複数回実施し、半導体基板においてトレンチに挟まれた非トレンチ形成部を介して電極を形成する。電極形成処理は、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる。
トレンチ形成工程は、半導体基板にトレンチを形成する。洗浄工程は、トレンチ形成工程に続き、トレンチを洗浄する。絶縁膜形成工程は、洗浄工程に続き、トレンチに絶縁膜を形成する。電極形成工程は、絶縁膜形成工程に続き、トレンチに電極材を埋め込んで電極を形成する。

この結果、洗浄工程時における破損の抑制と、容量密度の向上と、を両立できる半導体コンデンサの製造方法を提供することができる。

実施例１における半導体コンデンサの断面構造を示す断面図である。 実施例１における半導体コンデンサの平面構造を示す平面図であって、半導体基板の壁を上方から透過した平面図である。 実施例１における半導体コンデンサの製造方法を示す断面図である。 実施例１における多数のトレンチ内部電極を製造する半導体コンデンサの製造方法を示す断面図である。 比較例の半導体コンデンサにおいて破損が発生するメカニズムを示す断面図である。 実施例２における半導体コンデンサの断面構造を示す断面図である。 実施例２における半導体コンデンサの製造方法を示す断面図である。 実施例３における半導体コンデンサの断面構造を示す断面図である。 実施例３における半導体コンデンサの製造方法を示す断面図である。 実施例４における半導体コンデンサの平面構造を示す平面図であって、半導体基板の柱を上方から透過した平面図である。 実施例４における半導体コンデンサの断面構造を示す断面図であって、図１０のＡ−Ａ線断面図である。 実施例４における半導体コンデンサの断面構造を示す断面図であって、図１０のＢ−Ｂ線断面図である。 実施例５における半導体コンデンサの断面構造を示す断面図である。 実施例５における半導体コンデンサの製造方法を示す断面図である。 実施例５における半導体コンデンサの製造方法を示す断面図である。 実施例６における半導体コンデンサの断面構造を示す断面図である。 実施例６における半導体コンデンサの製造方法を示す断面図である。 実施例６における半導体コンデンサの変形例を示す断面図である。 実施例６における半導体コンデンサの変形例を示す断面図である。

以下、本発明の半導体コンデンサの製造方法を実現する最良の形態を、図面に示す実施例１〜実施例６に基づいて説明する。

まず、構成を説明する。
実施例１における製造方法は、半導体コンデンサに適用したものである。実施例１の構成を、「半導体コンデンサの構造」と、「半導体コンデンサの製造方法」と、「多数のトレンチ内部電極を製造する半導体コンデンサの製造方法」に分けて説明する。

［半導体コンデンサの構造］
図１は実施例１における半導体コンデンサの断面構造を示し、図２は平面構造を示す。以下、図１及び図２に基づいて、実施例１における半導体コンデンサの構造の詳細構成を説明する。

以下では、説明の便宜上、ＸＹＺ直交座標系を参照しつつ各部材の位置関係を説明する。詳細には、半導体コンデンサの幅方向をＸ軸方向（＋Ｘ方向)とする。また、Ｘ軸方向に直交して、半導体コンデンサの前後方向をＹ軸方向（＋Ｙ方向)、Ｘ軸方向及びＹ軸方向に直交し、半導体コンデンサの高さ方向をＺ軸方向（＋Ｚ方向)とする。なお、＋Ｘ方向を右方向（−Ｘ方向を左方向)、＋Ｙ方向を前方向（−Ｙ方向を後方向)、＋Ｚ方向を上方向（−Ｚ方向を下方向)として、適宜使用する。

実施例１の半導体コンデンサ１Ａは、図１に示すように、一対の端子電極５，６に挟まれた絶縁膜３を誘電体としたものである。半導体コンデンサ１Ａは、図１に示すように、半導体基板２（例えば、シリコン）と、絶縁膜３（例えば、酸化シリコン）と、複数の電極４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、端子電極６（例えば、アルミニウム）と、を備える。半導体コンデンサ１Ａは、図１に示すように、縦型コンデンサの構造を有する。
ここで、「縦型コンデンサ」とは、基板の両面に端子電極を有する構成のコンデンサを意味する。

半導体基板２には、図１に示すように、複数のトレンチＴ１〜Ｔ３が形成される。各トレンチＴ１〜Ｔ３は、図１に示すように、深さＤである。各トレンチＴ１〜Ｔ３は、図２に示すように、Ｙ軸方向に延在する。各トレンチＴ１〜Ｔ３は、図１及び図２に示すように、幅寸法Ｗを有する壁Ｐ（非トレンチ形成部）を介してＸ軸方向にストライプ状に隣接して配置される。各トレンチＴ１〜Ｔ３壁Ｐの幅Ｗ（図２参照）に対するトレンチＴの深さＤ（図１参照）の比（アスペクト比）は、１５である。各トレンチＴ１〜Ｔ３には、図１に示すように、絶縁膜３及びトレンチ内部電極４Ｔが形成される。また、第１トレンチＴ１は、図２に示すように、絶縁膜３及び第１トレンチ内部電極４Ｔ１と共に、Ｙ軸方向に延びる列Ｃ１を形成する。第２トレンチＴ２は、図２に示すように、絶縁膜３及び第２トレンチ内部電極４Ｔ２と共に、Ｙ軸方向に延びる列Ｃ２を形成する。第３トレンチＴ３は、図２に示すように、絶縁膜３及び第３トレンチ内部電極４Ｔ３と共に、Ｙ軸方向に延びる列Ｃ３を形成する。

絶縁膜３は、図１に示すように、半導体コンデンサ１Ａの誘電体となる。絶縁膜３は、図１に示すように、各トレンチＴ１〜Ｔ３と、壁Ｐの上面ＰＵとに沿って形成される。絶縁膜３は、図２に示すように、Ｙ軸方向に延在する。

電極４は、図１に示すように、トレンチ内部電極４Ｔと、平坦部４Ｆと、を備える。トレンチ内部電極４Ｔは、図１に示すように、Ｘ軸方向に半導体基板２の壁Ｐを介して形成される。トレンチ内部電極４Ｔは、図１に示すように、第１トレンチ内部電極４Ｔ１、第２トレンチ内部電極４Ｔ２及び第３トレンチ内部電極４Ｔ３を有する。第１トレンチ内部電極４Ｔ１は、図１に示すように、トレンチＴ１において絶縁膜３の内側に埋め込まれている。第２トレンチ内部電極４Ｔ２は、図１に示すように、トレンチＴ２において絶縁膜３の内側に埋め込まれている。第３トレンチ内部電極４Ｔ３は、図１に示すように、トレンチＴ３において絶縁膜３の内側に埋め込まれている。平坦部４Ｆは、図１に示すように、トレンチ内部電極４Ｔを端子電極５に接続する。また、平坦部４Ｆは、図１に示すように、互いに隣り合う第１トレンチ内部電極４Ｔ１、第２トレンチ内部電極４Ｔ２及び第３トレンチ内部電極４Ｔ３同士を接続する。平坦部４Ｆは、図１に示すように、絶縁膜３において＋Ｚ側の端面３Ｕに形成され、且つ、Ｘ軸方向に延在する平坦形状を有する。

端子電極５は、図１に示すように、平坦部４Ｆの上面４ＦＵに形成される。端子電極５は、図１に示すように、平坦部４Ｆを介して各トレンチ内部電極４Ｔに接続される。

端子電極６は、図１に示すように、半導体基板２の下面２Ｄに形成される。

［半導体コンデンサの製造方法］
図３は実施例１における半導体コンデンサの製造方法を示す。以下、図３に基づいて、実施例１における半導体コンデンサ１Ａの製造方法を構成する工程（ａ）〜（ｌ）を説明する。実施例１では、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる電極形成処理を２回実施し、互いに隣り合う第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２を形成する。実施例１では、先の電極形成処理で第１トレンチ内部電極４Ｔ１が形成され、続いて、次の電極形成処理で第２トレンチ内部電極４Ｔ２が形成された後、端子電極形成処理によって半導体コンデンサ１Ａが製造される。

（先の電極形成処理）
先の電極形成処理では、まず、図３（ａ）に示すように、母材となる半導体基板２を用意する。続いて、ＣＶＤ法により半導体基板２に酸化膜を堆積する工程があるが、図示を省略する。続いて、酸化膜にレジストを塗布する工程があるが、図示を省略する。続いて、マスクを介してレジストを露光する工程があるが、図示を省略する。続いて、レジストの露光部を除去する工程があるが、図示を省略する。続いて、酸化膜をエッチングする工程があるが、図示を省略する。続いて、レジストを酸化膜から剥離する工程があるが、図示を省略する。続いて、酸化膜をマスクとして、トレンチＴ１に対応する部分に、異方性エッチングによってトレンチＴ１を形成する工程があるが、図示を省略する。続いて、先のトレンチ形成工程では、図３（ｂ）に示すように、半導体基板２の上面２Ｕに付着した酸化膜マスク（不図示）を除去する。トレンチＴ１は、図３（ｂ）に示すように、所定の深さＤである。

続いて、先の洗浄工程では、図３（ｃ）に示すように、先のトレンチ形成工程にて形成されたトレンチＴ１を洗浄する。先の洗浄工程では、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、トレンチＴ１に付着した異物（不図示）を除去する。
ここで、「異物」とは、半導体コンデンサの製造装置から発生する塵等を意味する。

続いて、先の絶縁膜形成工程では、図３（ｄ）に示すように、先の洗浄工程にて洗浄されたトレンチＴ１に第１絶縁膜３１を形成する。先の絶縁膜形成工程は、半導体基板２を酸化炉（不図示）に入れて、酸素中で熱を掛ける熱酸化処理を施す。この熱酸化処理により、トレンチＴ１と、半導体基板２の上面２Ｕと、に第１絶縁膜３１が形成される。

続いて、先の電極形成工程では、図３（ｅ）に示すように、先の絶縁膜形成工程にて形成された第１絶縁膜３１の上面３１Ｕに、ＣＶＤ法を用いて多結晶シリコン７を堆積する。この堆積により、図３（ｅ）に示すように、トレンチＴ１において第１絶縁膜３１の内側が多結晶シリコン７で埋まる。続いて、多結晶シリコン７にレジストを塗布する工程があるが、図示を省略する。続いて、マスクを介してレジストを露光する工程があるが、図示を省略する。続いて、レジストの露光部を除去する工程があるが、図示を省略する。続いて、レジストをマスクとして、多結晶シリコン７をエッチングする工程があるが、図示を省略する。続いて、レジストを多結晶シリコン７から剥離する工程があるが、図示を省略する。続いて、図３（ｆ）に示すように、ドライエッチングにより、第１絶縁膜３１の一部及び多結晶シリコン７の一部を除去して、半導体基板２の上面２Ｕを露出させる。この露出により、図３（ｆ）に示すように、第１絶縁膜３１の内側に埋め込まれた多結晶シリコン７が、第１トレンチ内部電極４Ｔ１として形成される。これにより、先の電極形成処理が完了する。

（次の電極形成処理）
次のトレンチ形成工程では、図３（ｇ）に示すように、先の電極形成工程にて露出した半導体基板２の上面２ＵにトレンチＴ２を形成する。まず、ＣＶＤ法により半導体基板２に酸化膜を堆積する工程があるが、図示を省略する。続いて、酸化膜にレジストを塗布する工程があるが、図示を省略する。続いて、マスクを介してレジストを露光する工程があるが、図示を省略する。続いて、レジストの露光部を除去する工程があるが、図示を省略する。続いて、酸化膜をエッチングする工程があるが、図示を省略する。続いて、レジストを酸化膜から剥離する工程があるが、図示を省略する。続いて、酸化膜をマスクとして、トレンチＴ２に対応する部分に、異方性エッチングによってトレンチＴ２を形成する工程があるが、図示を省略する。トレンチＴ２は、図３（ｇ）に示すように、所定の深さＤである。このエッチングの際、壁Ｐの幅Ｗに対するトレンチＴ２の深さＤの比は１５に維持される。続いて、次のトレンチ形成工程では、図３（ｇ）に示すように、半導体基板２の上面２Ｕに付着した酸化膜マスク（不図示）を除去する。

続いて、次の洗浄工程では、図３（ｈ）に示すように、次のトレンチ形成工程にて形成されたトレンチＴ２に付着した異物（不図示）を、洗浄工程（図３（ｃ））と同様に、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって除去する。

続いて、次の絶縁膜形成工程では、図３（ｉ）に示すように、次の洗浄工程にて洗浄されたトレンチＴ２に第２絶縁膜３２を形成する。次の絶縁膜形成工程は、半導体基板２を酸化炉（不図示）に入れて、酸素中で熱を掛ける熱酸化処理を施す。この熱酸化処理により、各面に第２絶縁膜３２が形成される。これにより、第１トレンチ内部電極４Ｔ１は、第１絶縁膜３１と第２絶縁膜３２との間の領域に形成される。

続いて、次のコンタクトホール開口工程では、図３（ｊ）に示すように、次の絶縁膜形成工程にて第２絶縁膜３２が成膜された第１トレンチ内部電極４Ｔ１の上面４ＴＵ（表面）が露出するまで、ドライエッチングによって、第２絶縁膜３２の一部を除去する。この除去により、コンタクトホールＨ１を開口する。コンタクトホールＨ１は、第１トレンチ内部電極４Ｔ１と、第２トレンチ内部電極４Ｔ２（図３（ｌ））と、を端子電極５（図３（ｌ））に接続するために設けられる。

続いて、次の電極形成工程では、図３（ｋ）に示すように、ＣＶＤ法を用いて、第２絶縁膜３２の上面３２Ｕと、第１トレンチ内部電極４Ｔ１の上面と、に多結晶シリコン７を堆積する。この堆積により、トレンチＴ２において第２絶縁膜３２の内側が多結晶シリコン７で埋まる。第２トレンチ内部電極４Ｔ２が形成され、第２絶縁膜３２の上面３２Ｕに平坦部４Ｆが形成される。この形成により、平坦部４Ｆを介して、第１トレンチ内部電極４Ｔ１と、第２トレンチ内部電極４Ｔ２と、が互いに接続される。続いて、多結晶シリコン７にレジストを塗布する工程があるが、図示を省略する。続いて、マスクを介してレジストを露光する工程があるが、図示を省略する。続いて、レジストの露光部を除去する工程があるが、図示を省略する。続いて、レジストをマスクとして、多結晶シリコン７をエッチングする工程があるが、図示を省略する。続いて、レジストを多結晶シリコン７から剥離する工程があるが、図示を省略する。続いて、ＣＶＤ法により多結晶シリコン７に酸化膜を堆積する工程があるが、図示を省略する。続いて、酸化膜にレジストを塗布する工程があるが、図示を省略する。続いて、マスクを介してレジストを露光する工程があるが、図示を省略する。続いて、レジストの露光部を除去する工程があるが、図示を省略する。続いて、レジストの非露光部をマスクとして酸化膜をエッチングする工程があるが、図示を省略する。続いて、レジストの非露光部を酸化膜から剥離する工程があるが、図示を省略する。これにより、次の電極形成処理が完了する。

（端子電極形成処理）
端子電極形成処理では、図３（ｌ）に示すように、次の電極形成工程にて形成された平坦部４Ｆの上面４ＦＵに、アルミニウムを堆積して、端子電極５を形成する。続いて、端子電極５にレジストを塗布する工程があるが、図示を省略する。続いて、マスクを介してレジストを露光する工程があるが、図示を省略する。続いて、レジストの露光部を除去する工程があるが、図示を省略する。続いて、レジストの非露光部をマスクとして端子電極５をエッチングする工程があるが、図示を省略する。続いて、レジストの非露光部を端子電極５から剥離する工程があるが、図示を省略する。続いて、端子電極５の表面に表面保護膜（不図示）を形成する。続いて、図３（ｌ）に示すように、半導体基板２の下面２Ｄに、アルミニウムを堆積して、端子電極６を形成する。続いて、端子電極５の表面に形成した表面保護膜（不図示）を剥離する。これにより、端子電極形成処理が完了する。

上記製造方法では、図３に示すように、電極形成処理を２回実施して、トレンチ内部電極４Ｔを１つずつ形成した。しかし、実際の半導体コンデンサ１Ａには、多数のトレンチ内部電極が形成されている。そこで、以下では、１つずつトレンチ内部電極４Ｔを形成するよりも、電極形成処理の回数を減らして、さらに多数のトレンチ内部電極４Ｔを製造する半導体コンデンサの製造方法について説明する。

［多数のトレンチ内部電極を製造する半導体コンデンサの製造方法］
図４は実施例１における多数のトレンチ内部電極を製造する半導体コンデンサの製造方法を示す。以下、図４に基づいて、実施例１における半導体コンデンサの製造方法を説明する。なお、図４は、半導体基板２の一部を例示するに過ぎない。図４では、実施例１の電極形成処理を３回実施することによって、壁を介して６つのトレンチ内部電極が形成される場合について説明する。即ち、図４では、１回目の電極形成処理において、トレンチＴ１は、絶縁膜３及び第１トレンチ内部電極４Ｔ１と共に、列Ｃ１を形成する。また、２回目の電極形成処理において、トレンチＴ２は、絶縁膜３及び第２トレンチ内部電極４Ｔ２と共に、列Ｃ２を形成する。さらに、３回目の電極形成処理において、トレンチＴ３は、絶縁膜３及び第２トレンチ内部電極４Ｔ３と共に、列Ｃ３を形成する。なお、図４は、１回目の電極形成処理によって列Ｃ１が形成された後であって、２回目の電極形成処理において、列Ｃ２にトレンチＴ２が掘られた状態を示す。また、図４においては、列Ｃ３に掘られるトレンチＴ３の外形を＋Ｙ方向に透視した破線によって仮想的に表す。

１回目の電極形成処理は、先の電極形成処理（図３（ｂ）〜図３（ｆ））と同様に、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程が、この順に行われる。１回目の電極形成処理の実施時は、半導体基板２に第２トレンチ内部電極４Ｔ２（不図示）及び第３トレンチ内部電極４Ｔ３（不図示）が形成されていない。つまり、列Ｃ２，Ｃ３の何れにもトレンチＴ２，Ｔ３が掘られていない。よって、１回目の電極形成処理では、トレンチ形成工程で列Ｃ１に掘られたトレンチＴ１を洗浄する洗浄工程において、洗浄液の圧力に耐えうる強度を確保することが可能となる。そして、１回目の電極形成処理では、絶縁膜形成工程及び電極形成工程が実施され、列Ｃ１に第１トレンチ内部電極４Ｔ１が形成される。なお、２回目以降の電極形成処理では、列Ｃ１に掘られたトレンチＴ１の少なくとも一方が、絶縁膜３及び第１トレンチ内部電極４Ｔ１で埋まっている。よって、トレンチＴ２，Ｔ３を洗浄する際も、洗浄液の圧力に耐えうる強度を確保することが可能となる。このように、実施例１の電極形成処理を３回実施することによって、各トレンチＴ１〜Ｔ３の形成時に、トレンチ間の間隔を大きく確保でき、強度を上げることができる。

次に、作用を説明する。
実施例１の半導体コンデンサ１Ａの製造方法における作用を、「破損の発生メカニズム」、「半導体コンデンサ１Ａの製造方法における特徴作用」に分けて説明する。

「破損の発生メカニズム」
図５は、比較例の半導体コンデンサにおいて破損が発生するメカニズムを示す断面図である。以下、図５に基づいて、破損の発生メカニズムについて説明する。

例えば、半導体を用いたコンデンサは、半導体基板を掘り込んだトレンチと、半導体基板として残った柱とが並んだ凹凸状の断面構造を有する。このコンデンサ製造方法では、一度に、隣接するトレンチを形成する。このコンデンサ製造方法では、まず、シリコン等の高不純物濃度の半導体基板２に、上面２ＵからトレンチＴを形成する。この後、酸化工程によって、トレンチＴの側面及び底面と、半導体基板２の上面２Ｕとに、絶縁膜であるシリコン酸化膜（不図示）を形成する。その後、トレンチＴの内部に低抵抗の多結晶シリコン（不図示）を埋め込む。この後、半導体基板２の上面２Ｕ及び下面２Ｄには、多結晶シリコン（不図示）及び半導体基板２と接触し、電気的な導通が実現された金属電極（不図示）が形成される。このような構造は、トレンチＴの側面及び底面をコンデンサとして利用することで、容量密度を向上させることが可能である。特に、トレンチＴを深く掘ることにより、容量密度を向上させることが可能である。
ここで、「容量密度」とは、半導体基板の表面の単位面積当たりの静電容量（キャパシタンス）である。

しかし、実際には、半導体プロセスを用いて、このような構造を形成する場合、トレンチＴを形成した後に液体洗浄（ウェット洗浄）等の洗浄工程が必要となる。その際、洗浄液の流れにより、シリコンの壁や柱に対して圧力がかかり、その圧力によりシリコンの壁や柱が折れて破損するおそれがある。特に、容量密度を向上させるためにトレンチＴを深くしたり、トレンチＴ間の間隔を狭くしたりする（柱を細くする、壁を薄くする）ことで、壁や柱の破損が促進される、という課題がある。

このような課題を解決するための方策として、従来（特許第５７３２０８５号公報）の製造方法では、柱の形状をＹ字型にすることで柱の強度を向上させ、洗浄時の破損を抑制するというものがある。
この柱の形状をＹ字型にする製造方法では、Ｙ字型同士の柱の幅が従前のコンデンサよりも広いため、柱の強度は向上する。また、Ｙ字型の形状の効果により、柱の強度を向上させつつ、側面の面積を広げることで、容量密度を稼げる。
しかし、コンデンサの容量密度を従来よりも稼ごうとすると、トレンチ間の柱を細長くする必要がある。即ち、トレンチ間の幅を狭め、トレンチを深く掘る必要がある。トレンチ間の幅を狭くし、トレンチ深さを深くすると、トレンチ間の柱の強度が下がり、洗浄液の圧力によって柱が折れるおそれがある。
このため、上記特許公報に記載の技術には、洗浄工程時における破損の抑制と、容量密度の向上と、を両立できない、という課題がある。

「半導体コンデンサ１Ａの製造方法における特徴作用」
実施例１では、電極形成処理を複数回実施し、半導体基板２の壁Ｐを介して複数のトレンチ内部電極が形成される。
即ち、複数のトレンチ内部電極を形成する工程が、一度ではなく、複数回に分けて実施されるので、トレンチ間に挟まれた半導体基板２の柱Ｐの面方向（Ｘ軸方向）に平行な断面を大きくできる。このため、洗浄による圧力に対する耐量を向上させることが可能となる。また、トレンチ間に挟まれた半導体基板２の柱Ｐの幅を狭まることができるので、多数のトレンチを半導体基板２に対して形成できる。このため、半導体コンデンサ１Ａの容量密度を図５の比較例と比べて向上させることが可能となる。
その結果、洗浄工程時における破損の抑制と、容量密度の向上と、を両立できる。

実施例１では、第２トレンチ内部電極４Ｔ２は、複数の第１トレンチ内部電極４Ｔ１に挟まれた領域に形成される。
即ち、次の電極形成処理にて第２トレンチ内部電極４Ｔ２を形成する際は、複数の第１トレンチＴ１の両方が、絶縁膜３及び第１トレンチ内部電極４Ｔ１で埋まっている。このため、先の電極形成処理にて同時に形成された複数の第１トレンチＴ１は、その間隔が広く確保される。これにより、複数の第１トレンチＴ１の両方に挟まれた領域は、強度が十分に確保されている。よって、複数の第１トレンチＴ１の両方に挟まれた領域に第２トレンチＴ２を形成しても、洗浄液の圧力に対する耐量（強度）を十分に確保することが可能となる。
従って、トレンチ内部電極を複数回形成する場合でも、トレンチ内部電極の形成回数を少なくすることができる。

実施例１では、次の電極形成処理は、第１トレンチ内部電極４Ｔ１の上面４ＴＵが露出するまで第２絶縁膜３２の一部を除去して、第１トレンチ内部電極４Ｔ１と第２トレンチ内部電極４Ｔ２とを端子電極５に接続するコンタクトホールＨ１を開口する工程を有する。
即ち、コンタクトホールＨ１を介して、先に形成された第１トレンチ内部電極４Ｔ１の上面４ＴＵに、次に形成された第２トレンチ内部電極４Ｔ２が積層される。つまり、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２間の接触を実現することが可能となる。
従って、コンタクトホールＨ１を介して、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２と、端子電極５との電気的導通を実現することができる。

実施例１では、電極材７は、多結晶シリコンである。
即ち、トレンチ内部電極を形成する電極材として多結晶シリコンが使用される。
このため、半導体基板２と同様に、電極材の表面を酸化したり、電極材の表面をエッチングしてパターニングを施したりすることが可能となる。
従って、金属材料のような汚染の可能性がある物質を用いることなく、半導体コンデンサ１Ａを形成することが可能となる。
ここで、「汚染」とは、金属形成後のプロセスに使用する装置（例えば、エッチング装置、熱処理装置、洗浄装置、治具、ウェハキャリア等）に金属原子が付着する可能性があることを意味する。

実施例１では、壁Ｐの幅Ｗに対するトレンチＴの深さＤの比は、１５である。
例えば、壁Ｐの幅Ｗに対するトレンチＴの深さＤの比（アスペクト比）を１４以下とした場合、一度に、複数のトレンチを形成しても洗浄液の圧力によって壁Ｐが折れにくいことが確認されている。しかし、アスペクト比を１５（壁Ｐの幅Ｗ：トレンチＴの深さＤ＝１：１５）とした場合、一度に、複数のトレンチＴを形成すると、洗浄液の圧力によってトレンチＴ間の壁Ｐが折れるおそれがある。
これに対し、実施例１では、トレンチＴを形成する工程が、一度ではなく、複数回に分けて実施されるので、アスペクト比を１５としても、トレンチＴ間の壁Ｐが折れることが抑制される。
また、アスペクト比を１５にできるので、例えば、アスペクト比を１４以下とした場合と比べて容量密度を向上できる。
従って、アスペクト比を１５（壁Ｐの幅Ｗ：トレンチＴの深さＤ＝１：１５）とした場合に、洗浄工程時における破損の抑制と、容量密度の向上と、を両立できる点で有効である。

次に、効果を説明する。
実施例１における半導体コンデンサ１Ａの製造方法にあっては、下記に列挙する効果が得られる。

(1) 半導体コンデンサ（半導体コンデンサ１Ａ）は、トレンチ（トレンチＴ１，Ｔ２）に形成された電極を備える。
この半導体コンデンサ（半導体コンデンサ１Ａ）の製造方法において、電極形成処理（図３）を複数回実施し、半導体基板（半導体基板２）においてトレンチ（トレンチＴ１，Ｔ２）に挟まれた非トレンチ形成部（壁Ｐ）を介して電極（電極４）を形成する。電極形成処理は、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる。
トレンチ形成工程は、半導体基板（半導体基板２）にトレンチ（トレンチＴ１，Ｔ２）を形成する。洗浄工程は、トレンチ形成工程に続き、トレンチ（トレンチＴ１，Ｔ２）を洗浄する。絶縁膜形成工程は、洗浄工程に続き、トレンチ（トレンチＴ１，Ｔ２）に絶縁膜（第１絶縁膜３１及び第２絶縁膜３２）を形成する。電極形成工程は、絶縁膜形成工程に続き、トレンチ（トレンチＴ１，Ｔ２）に電極材（多結晶シリコン７）を埋め込んで電極（電極４）を形成する（図３）。
このため、洗浄工程時における破損の抑制と、容量密度の向上と、を両立できる半導体コンデンサ（半導体コンデンサ１Ａ）の製造方法を提供することができる。

(2) 電極形成処理のうち、先の電極形成処理によって形成された電極を第１電極（第１電極４）といい、次の電極形成処理によって形成された電極を第２電極（第２電極４）というとき、
第２電極（第２電極４）は、複数の第１電極（第１電極４）に挟まれた領域に形成される（図４）。
このため、(1)の効果に加え、電極（トレンチ内部電極４Ｔ１，４Ｔ２）を複数回形成する場合でも、電極（トレンチ内部電極４Ｔ１，４Ｔ２）の形成回数を少なくすることができる。

(3) 電極形成処理のうち、先の電極形成処理によって形成された絶縁膜及び電極の夫々を第１絶縁膜（第１絶縁膜３１）及び第１電極（第１電極４）といい、次の電極形成処理によって形成された絶縁膜及び電極の夫々を第２絶縁膜（第２絶縁膜３２）及び第２電極（第２電極４）というとき、
第１電極（第１電極４）は、第１絶縁膜（第１絶縁膜３１）と第２絶縁膜（第２絶縁膜３２）との間の領域に形成され、
次の電極形成処理は、絶縁膜形成工程に続き、第１電極（第１電極４）の表面が露出するまで第２絶縁膜（第２絶縁膜３２）の一部を除去して、第１電極（第１電極４）と第２電極（第２電極４）とを端子電極（端子電極５）に接続するためのコンタクトホール（コンタクトホールＨ１）を開口するコンタクトホール開口工程を有する（図３）。
このため、(1)及び(2)の効果に加え、コンタクトホール（コンタクトホールＨ１）を介して、第１電極（第１電極４）及び第２電極（第２電極４）と端子電極（端子電極５）との電気的導通を実現することができる。

(4) 電極材（電極材７）は、多結晶シリコンである（図３）。
このため、(1)〜(3)の効果に加え、金属材料といった汚染の可能性がある物質を用いることなく、半導体コンデンサ（半導体コンデンサ１Ａ）を形成することが可能となる。

(5) 非トレンチ形成部（壁Ｐ）の幅（幅Ｗ）に対するトレンチ（トレンチＴ）の深さ（深さＤ）の比は、１５である。
このため、(1)〜(4)の効果に加え、アスペクト比を１５（非トレンチ形成部（壁Ｐ）の幅（幅Ｗ）：トレンチ（トレンチＴ）深さ（深さＤ）＝１：１５）としても、洗浄工程時における破損の抑制と、容量密度の向上と、を両立できる。

実施例２は、第２絶縁膜の一部及び第２トレンチ内部電極の一部を除去して、コンタクトホールを開口する例である。

まず、構成を説明する。
実施例２における製造方法は、実施例１と同様に、半導体コンデンサに適用したものである。実施例２の構成を、「半導体コンデンサの構造」と、「半導体コンデンサの製造方法」に分けて説明する。

［半導体コンデンサの構造］
図６は実施例２における半導体コンデンサの断面構造を示す。以下、図６に基づいて、実施例２における半導体コンデンサの構造の詳細構成を説明する。

実施例２の半導体コンデンサ１Ｂは、実施例１と同様に、一対の端子電極５，６に挟まれた絶縁膜３を誘電体としたものである。半導体コンデンサ１Ｂは、半導体基板２（例えば、シリコン）と、絶縁膜３（例えば、酸化シリコン）と、複数の電極４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、端子電極６（例えば、アルミニウム）と、を備える。半導体コンデンサ１Ｂは、実施例１と同様に、縦型コンデンサの構造を有する。

半導体基板２には、複数のトレンチＴ１，Ｔ２が形成される。各トレンチＴ１，Ｔ２は、幅寸法Ｗ１を有する壁Ｐ（非トレンチ形成部）を介してＸ軸方向にストライプ状に隣接して配置される。第１トレンチＴ１は、深さＤ１である。第２トレンチＴ２は、深さＤ２である。各トレンチＴ１，Ｔ２には、絶縁膜３及びトレンチ内部電極４Ｔが形成される。

電極４は、電極４ａと、電極４ｂと、を備える。電極４ａは、第１トレンチ内部電極４Ｔ１と、第１平坦部４Ｆ１と、を備える。電極４ｂは、第２トレンチ内部電極４Ｔ２と、第２平坦部４Ｆ２と、を備える。第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２は、Ｘ軸方向に半導体基板２の壁Ｐを介して形成される。第１トレンチ内部電極４Ｔ１は、トレンチＴ１において絶縁膜３の内側に埋め込まれている。第２トレンチ内部電極４Ｔ２は、トレンチＴ２において絶縁膜３の内側に埋め込まれている。第１平坦部４Ｆ１及び第２平坦部４Ｆ２は、絶縁膜３の上面に形成され、且つ、Ｘ軸方向に延在する平坦形状を有する。第１平坦部４Ｆ１は、第１トレンチ内部電極４Ｔ１を端子電極５に接続する。第２平坦部４Ｆ２は、第２トレンチ内部電極４Ｔ２を端子電極５に接続する。

端子電極５は、第１平坦部４Ｆ１を介して第１トレンチ内部電極４Ｔ１に接続される。また、端子電極５は、第２平坦部４Ｆ２を介して第２トレンチ内部電極４Ｔ２に接続される。
なお、他の構成は、実施例１と同様であるので、対応する構成に同一符号を付して説明を省略する。

［半導体コンデンサの製造方法］
図７は実施例２における半導体コンデンサの製造方法を示す。以下、図７に基づいて、実施例２における半導体コンデンサ１Ｂの製造方法を構成する工程（ａ）〜（ｋ）を説明する。実施例２では、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる電極形成処理を２回実施し、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２を形成する。実施例２では、先の電極形成処理で第１トレンチ内部電極４Ｔ１が形成され、続いて、次の電極形成処理で第２トレンチ内部電極４Ｔ２が形成された後、端子電極形成処理によって半導体コンデンサ１Ｂが製造される。

（先の電極形成処理）
先の電極形成処理では、まず、図７（ａ）に示すように、母材となる半導体基板２を用意する。続いて、先のトレンチ形成工程では、図７（ｂ）に示すように、半導体基板２の上面２ＵにトレンチＴ１を形成する。先のトレンチ形成工程は、実施例１の図３（ｂ）と同様の異方性エッチングによって、半導体基板２の上面２ＵにトレンチＴ１を形成する。トレンチＴ１は、所定の深さＤ１である。

続いて、先の洗浄工程では、図７（ｃ）に示すように、先のトレンチ形成工程にて形成されたトレンチＴ１を洗浄する。先の洗浄工程は、実施例１の図３（ｃ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、トレンチＴ１に付着した異物（不図示）を除去する。この異物は実施例１と同様のものである。

続いて、先の絶縁膜形成工程では、図７（ｄ）に示すように、先の洗浄工程にて洗浄されたトレンチＴ１に第１絶縁膜３１を形成する。先の絶縁膜形成工程は、実施例１の図３（ｄ）と同様の熱酸化処理により、トレンチＴ１と、半導体基板２の上面２Ｕとに第１絶縁膜３１が形成される。

続いて、先の電極形成工程では、図７（ｅ）に示すように、先の絶縁膜形成工程にて形成された第１絶縁膜３１の上面３１Ｕに、実施例１の図３（ｅ）と同様のＣＶＤ法を用いて、多結晶シリコン７を堆積する。この堆積により、トレンチＴ１において第１絶縁膜３１の内側が多結晶シリコン７で埋まる。これにより、先の電極形成処理が完了する。なお、図７（ｅ）において、破線及び実線で囲まれた領域Ａ１は、トレンチＴ２（図７（ｆ））が形成される領域である。この領域Ａ１においては、半導体基板２の上面２Ｕに、第１絶縁膜３１及び多結晶シリコン７がこの順番で積層される。

（次の電極形成処理）
次のトレンチ形成工程では、図７（ｆ）に示すように、先の電極形成工程にて第１トレンチ内部電極４Ｔ１が形成された半導体基板２の上面２ＵにトレンチＴ２を形成する。次のトレンチ形成工程では、領域Ａ１（図７（ｅ））をエッチングして、所定の深さＤ２を有するトレンチＴ２を形成する。次のトレンチ形成工程では、トレンチＴ２の形成と同時に、第１平坦部４Ｆ１が形成される。

続いて、次の洗浄工程では、図７（ｇ）に示すように、次のトレンチ形成工程にて形成されたトレンチＴ２を洗浄する。次の洗浄工程は、実施例１の図３（ｈ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、トレンチＴ２に付着した異物（不図示）を除去する。

続いて、次の絶縁膜形成工程では、図７（ｈ）に示すように、次の洗浄工程にて洗浄されたトレンチＴ２に第２絶縁膜３２を形成する。次の絶縁膜形成工程は、半導体基板２を酸化炉（不図示）に入れて、酸素中で熱を掛ける熱酸化処理を施す。この熱酸化処理により、各面に第２絶縁膜３２が形成される。

続いて、次の電極形成工程では、図７（ｉ）に示すように、次の絶縁膜形成工程にて形成された第２絶縁膜３２の上面３２Ｕに、ＣＶＤ法を用いて多結晶シリコン７を堆積する。この堆積により、トレンチＴ２において第２絶縁膜３２の内側が多結晶シリコン７で埋まる。そして、トレンチＴ２に第２トレンチ内部電極４Ｔ２が形成される。なお、図７（ｉ）において、破線及び実線で囲まれた領域Ａ２は、コンタクトホールＨ２（図７（ｊ））が形成される領域である。この領域Ａ２においては、第１平坦部４Ｆ１の上面４Ｆ１ｕに、第２絶縁膜３２及び多結晶シリコン７がこの順番で積層される。

続いて、次のコンタクトホール開口工程では、図７（ｊ）に示すように、次の電極形成工程で形成された多結晶シリコン７の一部及び第２絶縁膜３２の一部を、ドライエッチングによって除去する。つまり、第１平坦部４Ｆ１の上面４Ｆ１ｕ（表面）が露出するまで領域Ａ２（図７（ｉ））を除去する。この除去により、第１トレンチ内部電極４Ｔ１と第２トレンチ内部電極と、を端子電極５（図７（ｋ））に接続するためのコンタクトホールＨ２を開口する。これにより、次の電極形成処理が完了する。

（端子電極形成処理）
端子電極形成処理では、図７（ｋ）に示すように、次のコンタクトホール開口工程にて開口されたコンタクトホールＨ２と、第１平坦部４Ｆ１の上面４Ｆ１ｕと、第２平坦部４Ｆ２の上面４Ｆ２ｕと、にアルミニウムを成膜して、端子電極５を形成する。端子電極形成処理では、図７（ｋ）に示すように、半導体基板２の下面２Ｄにアルミニウムを成膜して、端子電極６を形成する。これにより、端子電極形成処理が完了する。

次に、作用を説明する。
実施例２では、第１トレンチ内部電極４Ｔ１を第２トレンチ内部電極４Ｔ２に接続する第１平坦部４Ｆ１の上面４Ｆ１ｕが露出するまで、第２絶縁膜３２の一部及び多結晶シリコン７の一部を除去して、コンタクトホールＨ２を開口する。
即ち、コンタクトホールＨ２を介して、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２が、端子電極５に接続される。
従って、端子電極５と、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２と、の間に電気的導通を実現することができる。
なお、他の作用は、実施例１と同様であるので、説明を省略する。

次に、効果を説明する。
実施例２における半導体コンデンサ１Ｂの製造方法にあっては、実施例１の(1),(2),(4)の効果に加え、下記の効果が得られる。

(6) 電極形成処理のうち、先の電極形成処理によって形成された絶縁膜及びトレンチ内部電極の夫々を第１絶縁膜（第１絶縁膜３１）及び第１電極（第１電極４）といい、次の電極形成処理によって形成された絶縁膜及びトレンチ内部電極の夫々を第２絶縁膜（第２絶縁膜３２）及び第２電極（第２電極４）というとき、
第１電極（第１電極４）と第２電極（第２電極４）とを端子電極（端子電極５）に接続するためのコンタクトホール（コンタクトホールＨ２）を形成する領域（領域Ａ２）には、第２絶縁膜（第２絶縁膜３２）及び電極材（多結晶シリコン７）が順次積層され、
次の電極形成処理は、電極形成工程に続き、コンタクトホール（コンタクトホールＨ２）を介して第１電極（第１電極４）を第２電極（第２電極４）に接続する接続部（第１平坦部４Ｆ１）の表面（上面４Ｆ１ｕ）が露出するまで、第２絶縁膜（第２絶縁膜３２）の一部及び電極材（多結晶シリコン７）の一部を除去して、コンタクトホール（コンタクトホールＨ２）を開口するコンタクトホール開口工程を有する（図７）。
このため、端子電極（端子電極５）と、第１電極（第１電極４）及び第２電極（第２電極４）と、の間に電気的導通を実現することができる。

実施例３は、第２絶縁膜の一部及び第２トレンチ内部電極の一部を除去して、第１トレンチ内部電極の表面を平坦化する例である。

まず、構成を説明する。
実施例３における製造方法は、実施例１と同様に、半導体コンデンサに適用したものである。実施例３の構成を、「半導体コンデンサの構造」と、「半導体コンデンサの製造方法」に分けて説明する。

［半導体コンデンサの構造］
図８は実施例３における半導体コンデンサの断面構造を示す。以下、図８に基づいて、実施例３における半導体コンデンサの構造の詳細構成を説明する。

実施例３の半導体コンデンサ１Ｃは、実施例１と同様に、一対の端子電極５，６に挟まれた絶縁膜３を誘電体としたものである。半導体コンデンサ１Ｂは、半導体基板２（例えば、シリコン）と、絶縁膜３（例えば、酸化シリコン）と、複数の電極４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、端子電極６（例えば、アルミニウム）と、を備える。半導体コンデンサ１Ｃは、実施例１と同様に、縦型コンデンサの構造を有する。

半導体基板２には、複数のトレンチＴ１，Ｔ２が形成される。トレンチＴ１は、深さＤ３である。トレンチＴ２は、深さＤ４である。各トレンチＴ１，Ｔ２は、幅寸法Ｗ２を有する壁Ｐ（非トレンチ形成部）を介してＸ軸方向にストライプ状に隣接して配置される。各トレンチＴ１，Ｔ２には、絶縁膜３及びトレンチ内部電極４Ｔが形成される。

電極４は、電極４ａと、トレンチ内部電極４ｂと、を備える。電極４ａは、トレンチ内部電極４Ｔと、平坦部４Ｆと、を備える。トレンチ内部電極４Ｔ及びトレンチ内部電極４ｂは、Ｘ軸方向に半導体基板２の壁Ｐを介して形成される。トレンチ内部電極４Ｔは、トレンチＴ１において絶縁膜３の内側に埋め込まれている。トレンチ内部電極４ｂは、トレンチＴ２において絶縁膜３の内側に埋め込まれている。平坦部４Ｆは、トレンチ内部電極４Ｔを端子電極５に接続する。平坦部４Ｆは、絶縁膜３の上面に形成され、且つ、Ｘ軸方向に延在する平坦形状を有する。

端子電極５は、平坦部４Ｆを介してトレンチ内部電極４Ｔに接続される。端子電極５は、トレンチ内部電極４ｂに接続される。
なお、他の構成は、実施例１と同様であるので、対応する構成に同一符号を付して説明を省略する。

［半導体コンデンサの製造方法］
図９は実施例３における半導体コンデンサの製造方法を示す。以下、図９に基づいて、実施例３における半導体コンデンサ１Ｃの製造方法を構成する工程（ａ）〜（ｋ）を説明する。実施例３では、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる電極形成処理を２回実施し、トレンチ内部電極４Ｔ及びトレンチ内部電極４ｂを形成する。実施例３では、先の電極形成処理でトレンチ内部電極４Ｔが形成され、続いて、次の電極形成処理でトレンチ内部電極４ｂが形成された後、端子電極形成処理によって半導体コンデンサ１Ｃが製造される。

（先の電極形成処理）
先の電極形成処理では、まず、図９（ａ）に示すように、母材となる半導体基板２を用意する。続いて、先のトレンチ形成工程では、図９（ｂ）に示すように、半導体基板２の上面２ＵにトレンチＴ１を形成する。先のトレンチ形成工程は、実施例１の図３（ｂ）と同様の異方性エッチングによって、半導体基板２の上面２ＵにトレンチＴ１を形成する。トレンチＴ１は、所定の深さＤ３である。

続いて、先の洗浄工程では、図９（ｃ）に示すように、先のトレンチ形成工程にて形成されたトレンチＴ１を洗浄する。先の洗浄工程は、実施例１の図３（ｃ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、トレンチＴ１に付着した異物（不図示）を除去する。この異物は実施例１と同様のものである。

続いて、先の絶縁膜形成工程では、図９（ｄ）に示すように、先の洗浄工程にて洗浄されたトレンチＴ１に第１絶縁膜３１を形成する。先の絶縁膜形成工程は、実施例１の図３（ｄ）と同様の熱酸化処理により、トレンチＴ１と、半導体基板２の上面２Ｕとに第１絶縁膜３１が形成される。

続いて、先の電極形成工程では、図９（ｅ）に示すように、先の絶縁膜形成工程にて形成された第１絶縁膜３１の上面３１Ｕに、実施例１の図３（ｅ）と同様のＣＶＤ法を用いて、多結晶シリコン７を堆積する。この堆積により、トレンチＴ１において第１絶縁膜３１の内側が多結晶シリコン７で埋まる。そして、トレンチ内部電極４Ｔ及び平坦部４Ｆが形成される。これにより、先の電極形成処理が完了する。なお、図９（ｅ）において、破線及び実線で囲まれた領域Ａ３は、トレンチＴ２が形成される領域である。この領域Ａ３においては、半導体基板２の上面２Ｕに、第１絶縁膜３１及び多結晶シリコン７がこの順番で積層される。

（次の電極形成処理）
次のトレンチ形成工程では、図９（ｆ）に示すように、先の電極形成工程にてトレンチ内部電極４Ｔが形成された半導体基板２の上面２ＵにトレンチＴ２を形成する。次のトレンチ形成工程では、領域Ａ３（図９（ｅ））をエッチングして、所定の深さＤ４を有するトレンチＴ２を形成する。

続いて、次の洗浄工程では、図９（ｇ）に示すように、次のトレンチ形成工程にて形成されたトレンチＴ２を洗浄する。次の洗浄工程は、実施例１の図３（ｈ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、トレンチＴ２に付着した異物（不図示）を除去する。

続いて、次の絶縁膜形成工程では、図９（ｈ）に示すように、次の洗浄工程にて洗浄されたトレンチＴ２に第２絶縁膜３２を形成する。次の絶縁膜形成工程は、半導体基板２を酸化炉（不図示）に入れて、酸素中で熱を掛ける熱酸化処理を施す。この熱酸化処理により、各面に第２絶縁膜３２が形成される。

続いて、次の電極形成工程では、図９（ｉ）に示すように、次の絶縁膜形成工程にて形成された第２絶縁膜３２の上面３２Ｕに、ＣＶＤ法を用いて多結晶シリコン７を堆積する。この堆積により、トレンチＴ２において第２絶縁膜３２の内側が多結晶シリコン７で埋まる。そして、トレンチＴ２にトレンチ内部電極４ｂが形成される。これにより、次の電極形成処理が完了する。

（端子電極形成処理）
平坦化工程では、図９（ｊ）に示すように、次の電極形成工程にて形成された多結晶シリコン７の一部と、第２絶縁膜３２の一部とを、ＣＭＰ法により、平坦部４Ｆの上面４Ｆｕ（表面）が露出するまで除去する。この除去により、上面４Ｆｕを平坦化する。この平坦化工程では、平坦部４Ｆの上面４Ｆｕ（表面）と、第２絶縁膜３２の上面３２Ｕと、トレンチ内部電極４ｂの上面４ｂｕとが研磨される。そして、この研磨により、各面が面一となる状態に仕上げられる。

続いて、成膜処理では、図９（ｋ）に示すように、平坦化工程にて平坦化された平坦部４Ｆの上面４Ｆｕと、第２絶縁膜３２の上面３２Ｕと、トレンチ内部電極４ｂの上面４ｂｕと、にアルミニウムを成膜して、端子電極５を形成する。成膜処理では、図９（ｋ）に示すように、半導体基板２の下面２Ｄにアルミニウムを成膜して、端子電極６を形成する。これにより、端子電極形成処理が完了する。

次に、作用を説明する。
実施例３では、平坦部４Ｆの上面４Ｆｕが露出するまで第２絶縁膜３２の一部と、多結晶シリコン７とを除去して、上面４Ｆｕを平坦化する。
即ち、平坦化された上面４Ｆｕを介して、トレンチ内部電極４Ｔがトレンチ内部電極４ｂに接続される。
従って、平坦部４Ｆの上面４Ｆｕを介して、トレンチ内部電極４Ｔ及びトレンチ内部電極４ｂと、端子電極５と、の電気的導通を実現することができる。
加えて、半導体コンデンサ１Ｃの端子電極５を平坦面状に形成することができる。
従って、端子電極５と、トレンチ内部電極４Ｔ及びトレンチ内部電極４ｂと、の電気的導通の信頼性を向上できる。
なお、他の作用は、実施例１と同様であるので、説明を省略する。

次に、効果を説明する。
実施例３における半導体コンデンサ１Ｃの製造方法にあっては、実施例１の(1),(2),(4)の効果に加え、下記の効果が得られる。

(7) 電極形成処理のうち、先の電極形成処理によって形成された絶縁膜及びトレンチ内部電極の夫々を第１絶縁膜（第１絶縁膜３１）及び第１電極（第１電極４）といい、次の電極形成処理によって形成された絶縁膜及びトレンチ内部電極の夫々を第２絶縁膜（第２絶縁膜３２）及び第２電極（第２電極４）というとき、
端子電圧（端子電極５）を介して第１電極（第１電極４）を第２電極（第２電極４）に接続するための接続部（平坦部４Ｆ）が、第１絶縁膜（第１絶縁膜３１）と第２絶縁膜（第２絶縁膜３２）との間の領域に形成され、
次の電極形成処理は、電極形成工程に続き、接続部（平坦部４Ｆ）の表面（上面４Ｆｕ）が露出するまで第２絶縁膜（第２絶縁膜３２）の一部と、電極材（多結晶シリコン７）とを除去して、接続部（平坦部４Ｆ）の表面（上面４Ｆｕ）を平坦化する平坦化工程を有する（図９）。
このため、接続部（平坦部４Ｆ）の表面（上面４Ｆｕ）を介して、第１電極（第１電極４）及び第２電極（第２電極４）と、端子電極（端子電極５）と、の電気的導通を実現することができる。

実施例４は、半導体基板の非トレンチ形成部を桝目状に形成する例である。

まず、構成を説明する。
実施例４における製造方法は、実施例１と同様に、半導体コンデンサに適用したものである。実施例４の構成を、「半導体コンデンサの構造」と、「半導体コンデンサの製造方法」に分けて説明する。

［半導体コンデンサの構造］
図１０は実施例４における半導体コンデンサの平面構造を示し、図１１は断面構造を示す。以下、図１０及び図１１に基づいて、実施例４における半導体コンデンサの構造の詳細構成を説明する。なお、図１１においては、紙面左側に図１０のＡ−Ａ線断面図を示し、紙面右側に図１０のＢ−Ｂ線断面図を示す。なお、以下では、図１０において、Ｘ軸方向に延びるトレンチと、Ｙ軸方向に延びるトレンチとが重なる領域を交差部とする。

実施例４の半導体コンデンサ１Ｄは、図１１に示すように、一対の端子電極５，６に挟まれた絶縁膜３を誘電体としたものである。半導体コンデンサ１Ｄは、図１に示すように、半導体基板２（例えば、シリコン）と、絶縁膜３（例えば、酸化シリコン）と、複数の電極４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、端子電極６（例えば、アルミニウム）と、を備える。

半導体基板２は、図１１に示すように、トレンチＴが形成される。実施例４では、先の電極形成処理で形成されるトレンチＴを第１トレンチＴ１とし、次の電極形成処理で形成されるトレンチＴを第２トレンチＴ２とする。第１トレンチＴ１及び第２トレンチＴ２は、図１０に示すように、連続している。第１トレンチＴ１は、図１１に示すように、その底面Ｔ１ｂから半導体基板２の上面２Ｕ（表面）までの距離Ｄ５である。第２トレンチＴ２は、図１１に示すように、その底面Ｔ２ｂから半導体基板２の上面２Ｕ（表面）までの距離Ｄ６である。この距離Ｄ６は、図１１に示すように、距離Ｄ５と同じである（Ｄ５＝Ｄ６）。第１トレンチＴ１及び第２トレンチＴ２は、図１０に示すように、Ｘ軸方向及びＹ軸方向に延在する。第１トレンチＴ１及び第２トレンチＴ２は、図１０及び図１１に示すように、幅寸法Ｗ３を有する柱Ｐ（非トレンチ形成部）を介してＸ軸方向に隣接して配置される。この柱Ｐは、図１０に示すように、桝目状に形成される。柱Ｐの外形は、図１０に示すように、正方形状に形成される。また、第１トレンチＴ１は、図１０に示すように、絶縁膜３及び第１トレンチ内部電極４Ｔ１と共に、Ｘ軸方向に延びる行Ｒ１及びＹ軸方向に延びる列Ｃ１を形成する。第２トレンチＴ２は、図１０に示すように、絶縁膜３及び第２トレンチ内部電極４Ｔ２と共に、Ｘ軸方向に延びる行Ｒ２及びＹ軸方向に延びる列Ｃ２を形成する。図１０では、行Ｒ１，Ｒ２は、交互にＹ軸方向に隣接して配置される。列Ｃ１，Ｃ２は、交互にＸ軸方向に隣接して配置される。行Ｒ１，Ｒ２及び列Ｃ１，Ｃ２は、図１０に示すように、メッシュ状に配置される。図１０では、列Ｃ１を形成する第１トレンチＴ１と、行Ｒ２を形成する第２トレンチＴ２との交差部を、交差部Ｊとする。第１トレンチＴ１には、図１１に示すように、絶縁膜３及び第１トレンチ内部電極４Ｔ１が形成される。第２トレンチＴ２には、図１１に示すように、絶縁膜３及び第２トレンチ内部電極４Ｔ２が形成される。交差部Ｊには、図１１に示すように、絶縁膜３及び第２トレンチ内部電極４Ｔ２が形成される。

絶縁膜３は、図１１に示すように、半導体コンデンサ１Ｄの誘電体となる。絶縁膜３は、図１１に示すように、第１トレンチＴ１及び第２トレンチＴ２と、交差部Ｊと、壁Ｐの上面ＰＵとに沿って形成される。絶縁膜３は、図１０に示すように、柱Ｐの周面を取り囲んでいる。絶縁膜３の外形は、図１０に示すように、正方形状に形成される。

電極４は、図１１に示すように、平坦部４Ｆと、トレンチ内部電極４Ｔと、を備える。平坦部４Ｆは、図１１に示すように、第１トレンチ内部電極４Ｔ１を端子電極５に接続する。平坦部４Ｆは、図１１に示すように、絶縁膜３において＋Ｚ側の端面に形成され、且つ、Ｘ軸方向に延在する平坦形状を有する。トレンチ内部電極４Ｔは、第１トレンチ内部電極４Ｔ１と、第２トレンチ内部電極４Ｔ２と、を備える。第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２は、図１１に示すように、Ｘ軸方向に半導体基板２の柱Ｐを介して形成される。第１トレンチ内部電極４Ｔ１は、図１１に示すように、第１トレンチＴ１において絶縁膜３の内側に埋め込まれている。第２トレンチ内部電極４Ｔ２は、図１１に示すように、第２トレンチＴ２において絶縁膜３の内側に埋め込まれている。第２トレンチ内部電極４Ｔ２は、図１１に示すように、交差部Ｊにおいて絶縁膜３の内側に埋め込まれている。

端子電極５は、図１１に示すように、平坦部４Ｆの上面４ＦＵに形成される。端子電極５は、図１１に示すように、平坦部４Ｆを介して各トレンチ内部電極４Ｔに接続される。

端子電極６は、図１１に示すように、半導体基板２の下面２Ｄに形成される。

［半導体コンデンサの製造方法］
図１２は実施例４における半導体コンデンサの製造方法を示す。以下、図１２に基づいて、実施例４における半導体コンデンサ１Ｄの製造方法を構成する工程（ａ）〜（ｋ）を説明する。なお、工程（ａ）〜（ｋ）においては、紙面左側に図１０のＡ−Ａ線断面図を示し、紙面右側に図１０のＢ−Ｂ線断面図を示す。実施例４では、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる電極形成処理を２回実施し、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２を形成する。実施例４では、先の電極形成処理で第１トレンチ内部電極４Ｔ１が形成され、続いて、次の電極形成処理で第２トレンチ内部電極４Ｔ２が形成された後、端子電極形成処理によって半導体コンデンサ１Ｄが製造される。

（先の電極形成処理）
先の電極形成処理では、まず、図１２（ａ）に示すように、母材となる半導体基板２を用意する。続いて、先のトレンチ形成工程では、図１２（ｂ）に示すように、半導体基板２の上面２Ｕに第１トレンチＴ１を形成する。先のトレンチ形成工程は、実施例１の図３（ｂ）と同様であり、トレンチパターン（不図示）を利用した異方性エッチングによって、半導体基板２の上面２Ｕに、所定の深さＤ５を有するトレンチＴ１が形成される。

続いて、先の洗浄工程では、図１２（ｃ）に示すように、先のトレンチ形成工程にて形成された第１トレンチＴ１を洗浄する。先の洗浄工程は、実施例１の図３（ｃ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、第１トレンチＴ１に付着した異物（不図示）を除去する。この異物は実施例１と同じものである。

続いて、先の絶縁膜形成工程では、図１２（ｄ）に示すように、先の洗浄工程にて洗浄された第１トレンチＴ１に第１絶縁膜３１を形成する。先の絶縁膜形成工程は、実施例１の図３（ｄ）と同様の熱酸化処理により、第１トレンチＴ１と、半導体基板２の上面２Ｕと、に第１絶縁膜３１が形成される。

続いて、先の電極形成工程では、図１２（ｅ）に示すように、先の絶縁膜形成工程にて形成された第１絶縁膜３１の上面３１Ｕに、実施例１の図３（ｅ）と同様のＣＶＤ法を用いて、多結晶シリコン７を堆積する。この堆積により、第１トレンチＴ１において第１絶縁膜３１の内側が多結晶シリコン７で埋まる。そして、第１トレンチ内部電極４Ｔ１及び平坦部４Ｆが形成される。これにより、先の電極形成処理が完了する。なお、図１２（ｅ）において、破線及び実線で囲まれた領域Ａ４は、トレンチＴ２が形成される領域である。図１２（ｅ）において、破線及び実線で囲まれた領域Ａ５は、交差部Ｊが形成される領域である。

（次の電極形成処理）
次のトレンチ形成工程では、図１２（ｆ）に示すように、先の電極形成工程にて第１トレンチ内部電極４Ｔ１が形成された半導体基板２の上面２Ｕに第２トレンチＴ２及び交差部Ｊを形成する。次のトレンチ形成工程では、領域Ａ４，Ａ５（図１２（ｅ））をエッチングして、第２トレンチＴ２及び交差部Ｊを形成する。交差部Ｊにおいては、図１２（ｆ）に示すように、先の絶縁膜形成工程（図１２（ｄ））で第１トレンチＴ１の底面Ｔ１ｂに形成された第１絶縁膜３１が除去される。これにより、交差部Ｊの底面Ｔ１ｂは、図１２（ｆ）に示すように、半導体基板２が露出する位置に配置される。

続いて、次の洗浄工程では、図１２（ｇ）に示すように、次のトレンチ形成工程にて形成された第２トレンチＴ２及び交差部Ｊを洗浄する。次の洗浄工程は、実施例１の図３（ｈ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、第２トレンチＴ２及び交差部Ｊに付着した異物（不図示）を除去する。

続いて、次の絶縁膜形成工程では、図１２（ｈ）に示すように、次の洗浄工程にて洗浄された第２トレンチＴ２及び交差部Ｊに、実施例１の図３（ｄ）と同様の熱酸化処理を施して、第２絶縁膜３２を形成する。

続いて、次の電極形成工程では、図１２（ｉ）に示すように、次の絶縁膜形成工程にて形成された第２絶縁膜３２の上面３２Ｕに、ＣＶＤ法を用いて多結晶シリコン７を堆積する。この堆積により、第２トレンチＴ２及び交差部Ｊにおいて第２絶縁膜３２の内側が多結晶シリコン７で埋まる。そして、第２トレンチＴ２及び交差部Ｊに第２トレンチ内部電極４Ｔ２が形成される。これにより、次の電極形成処理が完了する。

（端子電極形成処理）
平坦化工程では、図１２（ｊ）に示すように、次の電極形成工程にて形成された多結晶シリコン７の一部と、第２絶縁膜３２の一部とを、ＣＭＰ法により除去して、平坦部４Ｆの上面４Ｆｕ（表面）が露出するまで上面４Ｆｕを平坦化する。この平坦化工程では、平坦部４Ｆの上面４Ｆｕ（表面）と、第２絶縁膜３２の上面３２Ｕと、第２トレンチ内部電極４Ｔ２の上面４Ｔ２ｕと、が研磨される。そして、この研磨により、各面が面一となる状態に仕上げられる。

続いて、成膜処理では、図１２（ｋ）に示すように、平坦化工程にて平坦化された各面にアルミニウムを成膜して、端子電極５を形成する。成膜処理では、図１２（ｋ）に示すように、半導体基板２の下面２Ｄにアルミニウムを成膜して、端子電極６を形成する。これにより、端子電極形成処理が完了する。

次に、作用を説明する。
実施例４では、次の電極形成処理に含まれるトレンチ形成工程で形成された第２トレンチＴ２の底面Ｔ２ｂから半導体基板２の上面２Ｕまでの距離Ｄ６は、先の電極形成処理に含まれるトレンチ形成工程で形成された第１トレンチＴ１の底面Ｔ１ｂから半導体基板２の上面２Ｕまでの距離Ｄ５と同じである（Ｄ５＝Ｄ６）。
即ち、第１トレンチＴ１と第２トレンチＴ２の交差部Ｊにおける底面Ｔ１ｂに形成される第２絶縁膜３２と、第２トレンチＴ２の底面Ｔ２ｂに形成される第２絶縁膜３２とは、同じ厚みとなる。このため、先の電極形成処理で形成された第１絶縁膜３１と、次の電極形成処理で形成された第２絶縁膜３２とは、同じ厚みとなる。これにより、交差部Ｊの底面Ｔ１ｂにおいても、その他の第１トレンチＴ１及び第２トレンチＴ２と同様の絶縁膜を形成することが可能となる。
従って、第１トレンチＴ１と、第２トレンチＴ２との交差部Ｊにおける底面Ｔ１ｂの領域も、コンデンサとして機能させることが可能となる。
なお、他の作用は、実施例１と同様であるので、説明を省略する。

次に、効果を説明する。
実施例４における半導体コンデンサ１Ｄの製造方法にあっては、実施例１の(1)の効果に加え、下記の効果が得られる。

(8) 半導体基板（半導体基板２）の非トレンチ形成部（柱Ｐ）は、桝目状に形成され、
電極形成処理のうち、先の電極形成処理によって形成された電極を第１電極（第１電極４）といい、次の電極形成処理によって形成された電極を第２電極（第２電極４）というとき、
第１電極（第１電極４）は、第２電極（第２電極４）と交差し、
次の電極形成処理に含まれるトレンチ形成工程（次のトレンチ形成工程）にて形成されたトレンチ（第２トレンチＴ１）の底面（底面Ｔ２ｂ）から半導体基板（半導体基板２）の表面（上面２Ｕ）までの距離（距離Ｄ６）は、先の電極形成処理に含まれるトレンチ形成工程（先のトレンチ形成工程）にて形成されたトレンチ（第１トレンチＴ１）の底面（底面Ｔ１ｂ）から半導体基板（半導体基板２）の表面（上面２Ｕ）までの距離（距離Ｄ５）と同じである（図１１及び図１２）。
このため、先のトレンチ形成工程にて形成されたトレンチ（第１トレンチＴ１）と、次のトレンチ形成工程にて形成されたトレンチ（第２トレンチＴ２）との交差部における底面（底面Ｔ１ｂ）の領域も、コンデンサとして機能させることが可能となる。

実施例５は、端子電極が基板と同一面側にある横型コンデンサを構成する例である。

まず、構成を説明する。
実施例５における製造方法は、実施例１と同様に、半導体コンデンサに適用したものである。実施例５の構成を、「半導体コンデンサの構造」と、「半導体コンデンサの製造方法」に分けて説明する。

［半導体コンデンサの構造］
図１３は実施例５における半導体コンデンサの断面構造を示す。以下、図１３に基づいて、実施例５における半導体コンデンサの構造の詳細構成を説明する。

実施例５の半導体コンデンサ１Ｅは、実施例１と同様に、一対の端子電極５，６に挟まれた絶縁膜３を誘電体としたものである。半導体コンデンサ１Ｅは、半導体基板２（例えば、シリコン）と、絶縁膜３（例えば、酸化シリコン）と、複数の電極４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、端子電極６（例えば、アルミニウム）と、を備える。半導体コンデンサ１Ｅは、Ｘ軸方向に一対の端子電極５，６を一組有する横型コンデンサの構造を有する。
ここで、「横型コンデンサ」とは、基板の片面（例えば、上面）に端子電極を有する構成のコンデンサを意味する。

半導体基板２は、複数のトレンチＴ１，Ｔ２が形成される。各トレンチＴ１，Ｔ２は、深さＤ９である。各トレンチＴ１，Ｔ２は、幅寸法Ｗ４を有する壁Ｐ（非トレンチ形成部）を介してＸ軸方向にストライプ状に隣接して配置される。各トレンチＴ１，Ｔ２には、絶縁膜３及びトレンチ内部電極４Ｔが形成される。

電極４は、電極４ａと、電極４ｂと、を備える。電極４ａは、第１トレンチ内部電極４Ｔ１と、第１平坦部４Ｆ１と、を備える。電極４ｂは、第２トレンチ内部電極４Ｔ２と、第２平坦部４Ｆ２と、を備える。第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２は、Ｘ軸方向に半導体基板２の壁Ｐを介して隣接している。第１トレンチ内部電極４Ｔ１は、トレンチＴ１において絶縁膜３の内側に埋め込まれている。第２トレンチ内部電極４Ｔ２は、トレンチＴ２において絶縁膜３の内側に埋め込まれている。第１平坦部４Ｆ１及び第２平坦部４Ｆ２は、絶縁膜３の上面に形成され、且つ、Ｘ軸方向に延在する平坦形状を有する。第１平坦部４Ｆ１は、第１トレンチ内部電極４Ｔ１を端子電極５に接続する。第２平坦部４Ｆ２は、第２トレンチ内部電極４Ｔ２を端子電極５に接続する。

端子電極５は、横型コンデンサの一方の端子電極となる。端子電極５は、第１平坦部４Ｆ１を介して第１トレンチ内部電極４Ｔ１に接続される。端子電極５は、第２平坦部４Ｆ２を介して第２トレンチ内部電極４Ｔ２にも接続される。

端子電極６は、横型コンデンサの他方の端子電極となる。端子電極６は、半導体基板２の上面２Ｕに形成される。端子電極６は、絶縁膜３を介して第１トレンチ内部電極４Ｔ１及び前記第２トレンチ内部電極４Ｔ２と絶縁される。
他の構成は、実施例１と同様であるので、対応する構成に同一符号を付して説明を省略する。

［半導体コンデンサの製造方法］
図１４Ａ及び図１４Ｂは実施例５における半導体コンデンサの製造方法を示す。以下、図１４Ａ及び図１４Ｂに基づいて、実施例５における半導体コンデンサ１Ｅの製造方法を構成する工程（ａ）〜（ｐ）を説明する。実施例５では、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる電極形成処理を２回実施し、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２を形成する。実施例５では、先の電極形成処理で第１トレンチ内部電極４Ｔ１が形成され、続いて、次の電極形成処理で第２トレンチ内部電極４Ｔ２が形成された後、端子電極形成処理によって半導体コンデンサ１Ｅが製造される。

（先の電極形成処理）
先の電極形成処理では、まず、図１４Ａ（ａ）に示すように、母材となる半導体基板２を用意する。続いて、先のトレンチ形成工程では、図１４Ａ（ｂ）に示すように、実施例１の図３（ｂ）と同様の異方性エッチングによって、半導体基板２の上面２ＵにトレンチＴ１を形成する。これにより、半導体基板２の上面２Ｕに、所定の深さＤ９を有するトレンチＴ１が形成される。

続いて、先の洗浄工程では、図１４Ａ（ｃ）に示すように、先のトレンチ形成工程にて形成されたトレンチＴ１を洗浄する。先の洗浄工程は、実施例１の図３（ｃ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、トレンチＴ１に付着した異物（不図示）を除去する。この異物は実施例１と同様のものである。

続いて、先の絶縁膜形成工程では、図１４Ａ（ｄ）に示すように、先の洗浄工程にて洗浄されたトレンチＴ１に第１絶縁膜３１を形成する。先の絶縁膜形成工程は、実施例１の図３（ｄ）と同様に、半導体基板２を酸化炉（不図示）に入れて、酸素中で熱を掛ける熱酸化処理により、トレンチＴ１と、半導体基板２の上面２Ｕと、に第１絶縁膜３１が形成される。

続いて、先の電極形成工程では、図１４Ａ（ｅ）に示すように、先の絶縁膜形成工程にて形成された第１絶縁膜３１の上面３１Ｕに、実施例１の図３（ｅ）と同様のＣＶＤ法を用いて、多結晶シリコン７を堆積する。この堆積により、トレンチＴ１において第１絶縁膜３１の内側が多結晶シリコン７で埋まる。

続いて、先のエッチング工程では、図１４Ａ（ｆ）に示すように、先の電極形成工程にて形成された多結晶シリコン７の一部と、第１絶縁膜３１の一部とを、エッチングにより、半導体基板２の上面２Ｕが露出するまで除去する。これにより、先の電極形成処理が完了する。なお、図１４Ａ（ｆ）において、破線及び実線で囲まれた領域Ａ６は、トレンチＴ２（図１４Ａ（ｇ））が形成される領域である。

（次の電極形成処理）
次のトレンチ形成工程では、図１４Ａ（ｇ）に示すように、先のエッチング工程にて上面２Ｕが露出した半導体基板２にトレンチＴ２を形成する。次のトレンチ形成工程では、領域Ａ６（図１４Ａ（ｆ））をエッチングして、所定の深さＤ９を有するトレンチＴ２を形成する。

続いて、次の洗浄工程では、図１４Ａ（ｈ）に示すように、次のトレンチ形成工程にて形成されたトレンチＴ２を洗浄する。次の洗浄工程は、実施例１の図３（ｈ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、トレンチＴ２に付着した異物（不図示）を除去する。

続いて、次の絶縁膜形成工程では、図１４Ａ（ｉ）に示すように、次の洗浄工程にて洗浄されたトレンチＴ２に第２絶縁膜３２を形成する。次の絶縁膜形成工程は、半導体基板２を酸化炉（不図示）に入れて、酸素中で熱を掛ける熱酸化処理を施す。この熱酸化処理により、各面に第２絶縁膜３２が成膜される。

続いて、次のコンタクトホール開口工程では、図１４Ａ（ｊ）に示すように、次の絶縁膜形成工程にて形成された第２絶縁膜３２の一部を除去するドライエッチングによって、第１トレンチ内部電極４Ｔ１の上面４Ｔ１ｕを露出させる。この露出により、コンタクトホールＨ３を開口する。

続いて、次の電極形成工程では、図１４Ｂ（ｋ）に示すように、ＣＶＤ法を用いて、第２絶縁膜３２の上面３２Ｕに多結晶シリコン７を堆積させる。この堆積により、トレンチＴ２において第２絶縁膜３２の内側に多結晶シリコン７が埋まる。これにより、第２トレンチ内部電極４Ｔ２が形成される。なお、図１４Ｂ（ｋ）において、破線及び実線で囲まれた領域Ａ７は、コンタクトホールＨ４（図１４Ｂ（ｌ））が形成される領域である。破線及び実線で囲まれた領域Ａ８は、コンタクトホールＨ５（図１４Ｂ（ｌ））が形成される領域である。

続いて、次のコンタクトホール開口工程では、図１４Ｂ（ｌ）に示すように、次の電極形成工程にて多結晶シリコン７が堆積された領域Ａ７，Ａ８（図１４Ｂ（ｋ））を、半導体基板２の上面２Ｕが露出するまでドライエッチングして、半導体基板２とのコンタクトホールＨ４，Ｈ５を形成する。これにより、次の電極形成処理が完了する。

（端子電極形成処理）
絶縁膜形成工程では、図１４Ｂ（ｍ）に示すように、次のコンタクトホール開口工程にて開口したコンタクトホールＨ４，Ｈ５に絶縁膜３３を形成する。この絶縁膜形成工程では、ＣＶＤ法により、コンタクトホールＨ４，Ｈ５と、電極４ａの上面４ａｕと、電極４ｂの上面４ｂｕと、半導体基板２の上面２Ｕと、に絶縁膜３３が形成される。

続いて、コンタクトホール開口工程では、図１４Ｂ（ｎ）に示すように、絶縁膜形成工程にて形成された絶縁膜３３の一部をドライエッチングによって除去して、電極４ａの上面４ａｕと、電極４ｂの上面４ｂｕと、半導体基板２の上面２Ｕと、を露出させる。この露出により、コンタクトホールＨを開口する。

続いて、堆積工程では、図１４Ｂ（ｏ）に示すように、コンタクトホール開口工程により露出させた電極４ａの上面４ａｕと、電極４ｂの上面４ｂｕと、半導体基板２の上面２Ｕと、にアルミニウム８を堆積する。

続いて、エッチング処理では、図１４Ｂ（ｐ）に示すように、堆積工程にて堆積したアルミニウム８をエッチングして、電極４ａの上面４ａｕと、電極４ｂの上面４ｂｕとに端子電極５を形成し、半導体基板２の上面２Ｕに端子電極６を形成する。そして、半導体基板２において、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２の間の領域に、コンタクト領域ＣＡが形成される。これにより、端子電極形成処理が完了する。
ここで、「コンタクト領域」とは、端子電極６と半導体基板２とを導通するための領域を意味する。

次に、作用を説明する。
実施例５では、半導体基板２は、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２の間の領域に、端子電極６と半導体基板２とを導通するコンタクト領域ＣＡが形成される。
即ち、コンタクト領域ＣＡを介して、半導体基板２が端子電極６に接続される。このため、第１トレンチ内部電極４Ｔ１と半導体基板２との間にコンデンサ構造が形成されると共に、第２トレンチ内部電極４Ｔ２と半導体基板２との間にもコンデンサ構造が形成される。つまり、コンデンサの二つの端子電極のうち、端子電極５が、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２と導通する。端子電極６が、半導体基板２と導通する。
従って、半導体基板２に横型コンデンサの構造を形成する場合であっても、電極形成処理を複数回に分けることで、トレンチの洗浄強度を向上させることができる。
なお、他の作用は、実施例１と同様であるので、説明を省略する。

次に、効果を説明する。
実施例５における半導体コンデンサ１Ｅの製造方法にあっては、実施例１の(1)の効果に加え、下記の効果が得られる。

(9) 電極形成処理のうち、先の電極形成処理によって形成された電極を第１電極（第１電極４）といい、次の電極形成処理によって形成された電極を第２電極（第２電極４）というとき、
第１電極（第１電極４）は、第２電極（第２電極４）と隣接し、
半導体基板（半導体基板２）は、第１電極（第１電極４）及び第２電極（第２電極４）の間の領域に、第１電極（第１電極４）及び第２電極（第２電極４）と絶縁された電極（端子電極６）とのコンタクト領域（コンタクト領域ＣＡ）を有する。
このため、半導体基板（半導体基板２）に横型コンデンサの構造を形成する場合であっても、電極形成処理を複数回に分けることで、トレンチの洗浄強度を向上させることができる。

実施例６は、第１トレンチ内部電極を半導体基板の表面に形成し、第２トレンチ内部電極を半導体基板の裏面に形成する例である。

まず、構成を説明する。
実施例６における製造方法は、実施例１と同様に、半導体コンデンサに適用したものである。実施例５の構成を、「半導体コンデンサの構造」と、「半導体コンデンサの製造方法」に分けて説明する。

［半導体コンデンサの構造］
図１５は実施例６における半導体コンデンサの断面構造を示す。以下、図１５に基づいて、実施例６における半導体コンデンサの構造の詳細構成を説明する。

実施例６の半導体コンデンサ１Ｆは、半導体基板２（例えば、シリコン）と、絶縁膜３（例えば、酸化シリコン）と、複数の電極４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、端子電極６（例えば、アルミニウム）と、を備える。実施例６の半導体コンデンサ１Ｆは、半導体基板２と端子電極５との間がコンデンサ構造になると共に、半導体基板２と端子電極６との間もコンデンサ構造になる。

半導体基板２は、半導体コンデンサ１Ｆの一方の端子電極となる。半導体基板２には、複数のトレンチＴ１〜Ｔ４が形成される。各トレンチＴ１〜Ｔ４は、深さＤ１０である。各トレンチＴ１〜Ｔ４は、幅寸法Ｗ５を有する壁Ｐ（非トレンチ形成部）を介してＸ軸方向に隣接して配置される。各トレンチＴ１〜Ｔ４には、絶縁膜３及びトレンチ内部電極４Ｔが形成される。

絶縁膜３は、半導体コンデンサ１Ｆの誘電体となる。絶縁体３は、半導体基板２の壁Ｐに沿った形状を有する。絶縁体３は、第１絶縁体３１と、第２絶縁体３２と、を備える。第１絶縁体３１は、半導体基板２の上面２Ｕに形成される。第２絶縁体３２は、半導体基板２の下面２Ｄに形成される。

電極４は、トレンチ内部電極４Ｔと、平坦部４Ｆと、を備える。トレンチ内部電極４Ｔは、Ｘ軸方向に半導体基板２の壁Ｐを介して形成される。トレンチ内部電極４Ｔは、第１トレンチ内部電極４Ｔ１、第２トレンチ内部電極４Ｔ２、第３トレンチ内部電極４Ｔ３及び第４トレンチ内部電極４Ｔ４を有する。第１トレンチ内部電極４Ｔ１は、第１トレンチＴ１において第１絶縁体３１の内側に埋め込まれている。第２トレンチ内部電極４Ｔ２は、第２トレンチＴ２において第２絶縁体３２の内側に埋め込まれている。第３トレンチ内部電極４Ｔ３は、第３トレンチＴ３において第２絶縁体３２の内側に埋め込まれている。第４トレンチ内部電極４Ｔ４は、第４トレンチＴ４において第２絶縁体３２の内側に埋め込まれている。平坦部４Ｆは、Ｘ軸方向に延在する平坦形状を有する。平坦部４Ｆは、第１平坦部４Ｆ１と、第２平坦部４Ｆ２と、を備える。第１平坦部４Ｆ１は、第１絶縁体３１において＋Ｚ側の端面３１Ｕに形成される。第１平坦部４Ｆ１は、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２を端子電極５に接続する。第２平坦部４Ｆ２は、第２絶縁体３２において−Ｚ側の端面３２Ｄに形成される。第２平坦部４Ｆ２は、第３トレンチ内部電極４Ｔ３及び第４トレンチ内部電極４Ｔ４を端子電極６に接続する。

端子電極５は、第１平坦部４Ｆ１の上面に形成される。端子電極５は、第１平坦部４Ｆ１を介して第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２に接続される。

端子電極６は、第２平坦部４Ｆ２の下面に形成される。端子電極６は、第２平坦部４Ｆ２を介して第３トレンチ内部電極４Ｔ３及び第４トレンチ内部電極４Ｔ４に接続される。

［半導体コンデンサの製造方法］
図１６は実施例６における半導体コンデンサの製造方法を示す。以下、図１６に基づいて、実施例６における半導体コンデンサ１Ｆの製造方法を構成する工程（ａ）〜（ｊ）を説明する。実施例６では、トレンチ形成工程、洗浄工程、絶縁膜形成工程及び電極形成工程の順で行われる電極形成処理を２回実施し、第１トレンチ内部電極４Ｔ１、第２トレンチ内部電極４Ｔ２、第３トレンチ内部電極４Ｔ３及び第４トレンチ内部電極４Ｔ４を形成する。実施例６では、先の電極形成処理で半導体基板２の上面２Ｕ（表面）に第１トレンチ内部電極４Ｔ１（第１トレンチ内部電極）及び第２トレンチ内部電極４Ｔ２（第１トレンチ内部電極）が形成される。続いて、次の電極形成処理で半導体基板２の下面２Ｄ（裏面）に第３トレンチ内部電極４Ｔ３（第２トレンチ内部電極）及び第４トレンチ内部電極４Ｔ４（第２トレンチ内部電極）が形成される。その後、端子電極形成処理によって半導体コンデンサ１Ｆが製造される。

（先の電極形成処理）
先の電極形成処理では、まず、図１６（ａ）に示すように、母材となる半導体基板２を用意する。続いて、先のトレンチ形成工程では、図１６（ｂ）に示すように、半導体基板２の上面２Ｕに第１トレンチＴ１及び第２トレンチＴ２を形成する。先のトレンチ形成工程は、実施例１の図３（ｂ）と同様の異方性エッチングによって、半導体基板２の上面２Ｕに、第１トレンチＴ１及び第２トレンチＴ２を形成する。第１トレンチＴ１及び第２トレンチＴ２は、所定の深さＤ１０である。

続いて、先の洗浄工程では、図１６（ｃ）に示すように、先のトレンチ形成工程にて形成された第１トレンチＴ１及び第２トレンチＴ２を洗浄する。先の洗浄工程は、実施例１の図３（ｃ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、第１トレンチＴ１及び第２トレンチＴ２に付着した異物（不図示）を除去する。この異物は実施例１と同様のものである。

続いて、先の絶縁膜形成工程では、図１６（ｄ）に示すように、先の洗浄工程にて洗浄された第１トレンチＴ１と、第２トレンチＴ２と、に第１絶縁膜３１を形成する。先の絶縁膜形成工程は、実施例１の図３（ｄ）と同様の熱酸化処理により、第１トレンチＴ１と、第２トレンチＴ２と、半導体基板２の上面２Ｕと、に第１絶縁膜３１が形成される。

続いて、先の電極形成工程では、図１６（ｅ）に示すように、先の絶縁膜形成工程にて形成された第１絶縁膜３１の上面３１Ｕに、実施例１の図３（ｅ）と同様のＣＶＤ法を用いて、多結晶シリコン７を堆積する。この堆積により、第１トレンチＴ１及び第２トレンチＴ２において第１絶縁膜３１の内側が多結晶シリコン７で埋まる。これにより、先の電極形成処理が完了する。なお、図１６（ｅ）において、破線及び実線で囲まれた領域Ａ９は、第３トレンチＴ３（図１６（ｆ））が形成される領域である。破線及び実線で囲まれた領域Ａ１０は、第４トレンチＴ４（図１６（ｆ））が形成される領域である。

（次の電極形成処理）
次のトレンチ形成工程では、図１６（ｆ）に示すように、先の電極形成工程にて第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２が形成された半導体基板２の下面２Ｄに、第３トレンチＴ３及び第４トレンチＴ４を形成する。次のトレンチ形成工程は、実施例１の図３（ｂ）と同様の異方性エッチングによって、第３トレンチＴ３及び第４トレンチＴ４を形成する。第３トレンチＴ３は、所定の深さＤ１０である。第４トレンチＴ４は、所定の深さＤ１０である。

続いて、次の洗浄工程では、図１６（ｇ）に示すように、次のトレンチ形成工程にて形成された第３トレンチＴ３及び第４トレンチＴ４を洗浄する。次の洗浄工程は、実施例１の図３（ｃ）と同様であり、洗浄槽ＷＴに半導体基板２を浸漬するウェット洗浄（液体処理）によって、第３トレンチＴ３及び第４トレンチＴ４に付着した異物（不図示）を除去する。

続いて、次の絶縁膜形成工程では、図１６（ｈ）に示すように、次の洗浄工程にて洗浄された第３トレンチＴ３及び第４トレンチＴ４に第２絶縁膜３２を形成する。次の絶縁膜形成工程は、実施例１の図３（ｄ）と同様の熱酸化処理により、第３トレンチＴ３と、第４トレンチＴ４と、半導体基板２の下面２Ｄと、第１平坦部４Ｆ１の上面４Ｆ１ｕとに、第２絶縁膜３２が形成される。

続いて、次の電極形成工程では、図１６（ｉ）に示すように、次の絶縁膜形成工程にて形成された第２絶縁膜３２の下面３２Ｄに、実施例１の図３（ｅ）と同様のＣＶＤ法を用いて、多結晶シリコン７を堆積する。この堆積により、第３トレンチＴ３及び第４トレンチＴ４において第２絶縁膜３２の内側が多結晶シリコン７で埋まる。なお、図１６（ｉ）に示すように、次の絶縁膜形成工程にて第１平坦部４Ｆ１の上面４Ｆ１ｕに形成された第２絶縁膜３２（図１６（ｈ）参照）が除去される。これにより、次の電極形成処理が完了する。

（端子電極形成処理）
端子電極形成処理では、図１６（ｊ）に示すように、次の電極形成工程にて形成された第１平坦部４Ｆ１の上面４Ｆ１ｕに、端子電極５を形成する。端子電極形成処理では、図１６（ｊ）に示すように、次の電極形成工程にて形成された第２平坦部４Ｆ２の下面４Ｆ２ｄに、端子電極６を形成する。これにより、端子電極形成処理が完了する。
実施例６では、まず、上面２Ｕ側において、第１トレンチ内部電極４Ｔ１と、第２トレンチ内部電極４Ｔ２と、が同時に形成される。続いて、下面２Ｄ側において、第３トレンチ内部電極４Ｔ３と、第４トレンチ内部電極４Ｔ４と、が同時に形成される。つまり、実施例６は、２回の電極形成処理でトレンチを形成する場合、即ち、半導体基板２の同一面でなく、上面２Ｕ及び下面２Ｄの両面に１回ずつトレンチを形成する場合を示す。例えば、第１トレンチ内部電極４Ｔ１と、第２トレンチ内部電極４Ｔ２との間に、第３トレンチ内部電極４Ｔ３が形成される。このため、上面２Ｕ側のトレンチ内部電極と、下面２Ｄ側のトレンチ内部電極とは、隣り合う領域に形成される。これにより、上面２Ｕ側において第１トレンチ内部電極４Ｔ１と、第２トレンチ内部電極４Ｔ２と、を形成する際、第１トレンチＴ１と第２トレンチＴ２の間の距離が第３トレンチＴ３よりも長く確保される。また、下面２Ｄ側において、第３トレンチ内部電極４Ｔ３と、第４トレンチ内部電極４Ｔ４と、を形成する際、第３トレンチＴ３と第４トレンチＴ４の間の距離が第２トレンチＴ２よりも長く確保される。

次に、作用を説明する。
実施例６では、半導体基板２の上面に第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２が形成され、半導体基板２の下面に第３トレンチ内部電極４Ｔ３及び第４トレンチ内部電極４Ｔ４が形成される。
即ち、半導体基板２と、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２との間にコンデンサが形成されると共に、半導体基板２と、第３トレンチ内部電極４Ｔ３及び第４トレンチ内部電極４Ｔ４との間にもコンデンサが形成される。これにより、半導体基板２の上面２Ｕ又は下面２Ｄに半導体基板２用の端子電極（不図示）を形成すると、半導体コンデンサ１Ｆは、３端子コンデンサとなる。
従って、半導体基板２に３端子コンデンサを形成する場合であっても、電極形成処理を複数回に分けることで、トレンチの洗浄強度を向上させることができる。

実施例６では、第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２と、第３トレンチ内部電極４Ｔ３とは、半導体基板２のＺ軸方向（厚さ方向）で重ならない位置に配置される。
実施例６では、第２トレンチ内部電極４Ｔ２は、複数の第１トレンチ内部電極４Ｔ１に挟まれた領域に形成される。
即ち、上面２Ｕ側に第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２を形成する際は、第３トレンチＴ３の形成する前なので、半導体基板２を掘る前の状態である。このため、上面２Ｕ側において、第１トレンチＴ１と第２トレンチＴ２との間は強度が十分に確保されている。これにより、第１トレンチＴ１と第２トレンチＴ２とを形成しても、洗浄液の圧力に対する耐量（強度）を十分に確保することが可能となる。
また、下面２Ｄ側に第３トレンチ内部電極４Ｔ３を形成する際は、上面２Ｕ側の第１トレンチＴ１が、絶縁膜３１及び第１トレンチ内部電極４Ｔ１で埋まっている。同様に、上面２Ｕ側の第２トレンチＴ２も、絶縁膜３１及び第２トレンチ内部電極４Ｔ２で埋まっている。このため、下面２Ｄ側において、第１トレンチＴ１及び第２トレンチＴ２に挟まれた領域は、強度が十分に確保されている。これにより、第１トレンチＴ１及び第２トレンチＴ２に挟まれた領域に第３トレンチＴ３を形成しても、洗浄液の圧力に対する耐量（強度）を十分に確保することが可能となる。つまり、トレンチを片側（上面２Ｕ側又は下面２Ｄ側）にすべて且つ１回の電極形成処理で形成するよりも、同時に形成するトレンチ間の距離を広くとることになるため、洗浄液の圧力に対する耐量（強度）が有利になる。各面側の隣り合うトレンチ内部電極の間に別の面のトレンチ内部電極の領域が存在することから、洗浄液の圧力に対する耐量（強度）が増大する。
従って、半導体基板２の上面２Ｕ及び下面２Ｄの両面にトレンチを形成できる。
なお、他の作用は、実施例１と同様であるので、説明を省略する。

次に、効果を説明する。
実施例６における半導体コンデンサ１Ｆの製造方法にあっては、実施例１の(1),(2)の効果に加え、下記の効果が得られる。

(10) 電極形成処理のうち、先の電極形成処理によって形成された電極を第１電極（第１電極４及び第２電極４）といい、次の電極形成処理によって形成された電極を第２電極（第３電極４及び第４電極４）というとき、
第１電極（第１電極４及び第２電極４）は、半導体基板（半導体基板２）の表面（上面２Ｕ）に形成され、
第２トレンチ内部電極（第３電極４及び第４電極４）は、半導体基板（半導体基板２）の裏面（下面２Ｄ）に形成される（図１６）。
このため、半導体基板（半導体基板２）に３端子コンデンサの構造を形成する場合であっても、電極形成処理を複数回に分けることで、トレンチの洗浄強度を向上させることができる。

(11)第１トレンチ内部電極（第１トレンチ内部電極４Ｔ１及び第２トレンチ内部電極４Ｔ２）及び第２トレンチ内部電極（第３トレンチ内部電極４Ｔ３）は、半導体基板（半導体基板２）の厚さ方向（Ｚ軸方向）で重ならない位置に配置される（図１６）。
このため、(10)の効果に加え、半導体基板（半導体基板２）の表面（上面２Ｕ）及び裏面（下面２Ｄ）の両面にトレンチを形成できる。

以上、本発明の半導体コンデンサの製造方法を実施例１〜実施例６に基づいて説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。

実施例１〜実施例６では、半導体基板２を酸化炉（不図示）に入れて、酸素中で熱を掛ける熱酸化処理により半導体基板に絶縁膜を形成する例を示した。しかし、これに限られない。例えば、ＣＶＤ法を用いて半導体基板に絶縁膜を形成しても良い。

実施例１〜実施例６では、基板表面に金属を成膜する端子電極形成処理により、端子電極を形成する例を示した。しかし、これに限られない。例えば、スパッタリング法、真空蒸着法等の公知の手段を用いて端子電極を形成しても良い。

実施例１〜実施例６では、端子電極６をアルミニウムとする例を示した。しかし、これに限られない。例えば、端子電極６をTi（チタン）/Ni（ニッケル）/Ag（銀）としても良い。

実施例１では、隣接するトレンチ間の壁の幅に対するトレンチの深さの比（アスペクト比）を１５とする例を示した。しかし、これに限られない。例えば、アスペクト比を１５以上としても良い。例えば、アスペクト比を２０や３０にしても良い。アスペクト比をより大きい１００にしても良い。要するに、アスペクト比が１５以上であれば、アスペクト比を１５以上１００未満にしても良く、１００以上にしても良い。

実施例１では、図１〜図３に示すように、１つずつトレンチ内部電極４Ｔを形成する例を示した。また、実施例１では、図４に示すように、同時に２つのトレンチ内部電極４Ｔを形成し、３回の電極形成処理で６つのトレンチ内部電極４Ｔを形成する例を示した。しかし、これに限られない。例えば、図４において、一度に３つのトレンチ内部電極４Ｔを１つおきに形成し、２回の電極形成処理で６つのトレンチ内部電極４Ｔを形成しても良い。要するに、同時に複数のトレンチ内部電極を形成する際に、同時に形成されるトレンチ間の距離が大きく確保されていれば良い。

実施例４では、第２トレンチＴ２の底面Ｔ２ｂから半導体基板２の上面２Ｕまでの距離Ｄ６を、第１トレンチＴ１の底面Ｔ１ｂから半導体基板２の上面２Ｕまでの距離Ｄ５と同じ距離とする例を示した（Ｄ５＝Ｄ６）。しかし、これに限られない。例えば、距離Ｄ６を、距離Ｄ５以上としても良い（Ｄ５≦Ｄ６）。要するに、先の電極形成処理でトレンチに形成された第１絶縁膜３１と、次の電極形成処理で各トレンチの交差部に形成された第２絶縁膜３２と、が同じ厚みになれば良い。

実施例６では、端子電極５側に形成した複数のトレンチ内部電極４Ｔと、端子電極６側に形成した複数のトレンチ内部電極４Ｔとを、半導体基板２のＺ軸方向（厚さ方向）で重ならない位置に配置する例を示した。しかし、トレンチ内部電極４Ｔの配置はこれに限定されるものではない。
例えば、図１７に示すように、端子電極５側に形成した複数のトレンチ内部電極４Ｔと、端子電極６側に形成した複数のトレンチ内部電極４Ｔとを、半導体基板２のＺ軸方向（厚さ方向）で重なる位置（同じ位置）に配置しても良い。半導体基板２の同じ位置にトレンチを形成すると、容量を確保しつつ、アスペクト比は小さくなる。半導体基板２の上面２Ｕ及び下面２Ｄの両面にトレンチＴを形成しても、上面２Ｕ及び下面２Ｄの各面に複数回トレンチＴを形成することで、トレンチＴの洗浄強度を向上させることができる。
また、例えば、図１８に示すように、端子電極５側に形成した複数のトレンチ内部電極４Ｔと、端子電極６側に形成した複数のトレンチ内部電極４Ｔとを、半導体基板２の上面２Ｕ（表面）と下面２Ｄ（裏面）とで、Ｚ軸まわりに９０°回転させた位置に配置しても良い。言い換えると、例えば、半導体基板２の上面２Ｕ側でトレンチ内部電極４Ｔが並んだ方向を基準として、９０°回転させた向きに半導体基板２の下面２Ｄ側でトレンチ内部電極４Ｔを並べて配置しても良い。また、例えば、半導体基板２の下面２Ｄ側でトレンチ内部電極４Ｔが並んだ方向を基準として、９０°回転させた向きに半導体基板２の上面２Ｕ側でトレンチ内部電極４Ｔを並べて配置しても良い。なお、図１８において、端子電極６側に形成したトレンチ内部電極４Ｔは、半導体基板２の下面２Ｄを一回だけ掘って単一のトレンチを形成し、そのトレンチに絶縁膜や多結晶シリコンを埋めているわけではない。端子電極５側に形成したトレンチ内部電極４Ｔも同様である。
なお、図１７と図１８中の第１絶縁膜３１は、端子電極５側のトレンチ内部電極４Ｔと、半導体基板２との間に形成した絶縁膜を示す。第２絶縁膜３２は、端子電極６側のトレンチ内部電極４Ｔと、半導体基板２との間に形成した絶縁膜を示す。

１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ 半導体コンデンサ
２ 半導体基板
２Ｄ 下面（裏面）
２Ｕ 上面（表面）
３，３１，３２ 絶縁膜
４，４ａ，４ｂ 電極
４Ｆ，４Ｆ１，４Ｆ２ 平坦部
４Ｔ，４Ｔ１，４Ｔ２，４Ｔ３，４Ｔ４ トレンチ内部電極
５，６ 端子電極
７ 多結晶シリコン（電極材）
ＣＡ コンタクト領域
Ｈ，Ｈ１，Ｈ２，Ｈ３，Ｈ４，Ｈ５ コンタクトホール
Ｐ 柱（非トレンチ形成部）、壁（非トレンチ形成部）
Ｔ，Ｔ１，Ｔ２，Ｔ３，Ｔ４ トレンチ
Ｗ，Ｗ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５ 幅

Claims (11)

1. トレンチに形成された電極を備える半導体コンデンサの製造方法において、
   半導体基板に前記トレンチを形成するトレンチ形成工程と、
   前記トレンチ形成工程に続き、前記トレンチを洗浄する洗浄工程と、
   前記洗浄工程に続き、前記トレンチに絶縁膜を形成する絶縁膜形成工程と、
   前記絶縁膜形成工程に続き、前記トレンチに電極材を埋め込んで前記電極を形成する電極形成工程と、を有し、
   前記トレンチ形成工程、前記洗浄工程、前記絶縁膜形成工程及び前記電極形成工程の順で行われる電極形成処理を複数回実施し、前記半導体基板において前記トレンチに挟まれた非トレンチ形成部を介して前記電極を形成する
   ことを特徴とする半導体コンデンサの製造方法。
2. 請求項１に記載された半導体コンデンサの製造方法において、
   前記電極形成処理のうち、先の電極形成処理によって形成された電極を第１電極といい、次の電極形成処理によって形成された電極を第２電極というとき、
   前記第２電極は、複数の前記第１電極に挟まれた領域に形成される
   ことを特徴とする半導体コンデンサの製造方法。
3. 請求項１に記載された半導体コンデンサの製造方法において、
   前記電極形成処理のうち、先の電極形成処理によって形成された電極を第１電極といい、次の電極形成処理によって形成された電極を第２電極というとき、
   前記第１電極は、前記半導体基板の表面に形成され、
   前記第２電極は、前記半導体基板の裏面に形成される
   ことを特徴とする半導体コンデンサの製造方法。
4. 請求項３に記載された半導体コンデンサの製造方法において、
   前記第１電極及び前記第２電極は、前記半導体基板の厚さ方向で重ならない位置に配置される
   ことを特徴とする半導体コンデンサの製造方法。
5. 請求項１から請求項４までの何れか一項に記載された半導体コンデンサの製造方法において、
   前記電極形成処理のうち、先の電極形成処理によって形成された電極を第１電極といい、次の電極形成処理によって形成された電極を第２電極というとき、
   前記第１電極は、前記第２電極と隣接し、
   前記半導体基板は、前記第１電極及び前記第２電極の間の領域に、前記第１電極及び前記第２電極と絶縁された電極とのコンタクト領域を有する
   ことを特徴とする半導体コンデンサの製造方法。
6. 請求項１に記載された半導体コンデンサの製造方法において、
   前記半導体基板の非トレンチ形成部は、桝目状に形成され、
   前記電極形成処理のうち、先の電極形成処理によって形成された電極を第１電極といい、次の電極形成処理によって形成された電極を第２電極というとき、
   前記第１電極は、前記第２電極と交差し、
   次の電極形成処理に含まれるトレンチ形成工程で形成されたトレンチの底面から前記半導体基板の表面までの距離は、先の電極形成処理に含まれるトレンチ形成工程で形成されたトレンチの底面から前記半導体基板の表面までの距離以上である
   ことを特徴とする半導体コンデンサの製造方法。
7. 請求項１から請求項６までの何れか一項に記載された半導体コンデンサの製造方法において、
   前記電極形成処理のうち、先の電極形成処理によって形成された絶縁膜及び電極の夫々を第１絶縁膜及び第１電極といい、次の電極形成処理によって形成された絶縁膜及び電極の夫々を第２絶縁膜及び第２電極というとき、
   前記第１電極は、前記第１絶縁膜と前記第２絶縁膜との間の領域に形成され、
   前記次の電極形成処理は、前記絶縁膜形成工程に続き、前記第１電極の表面が露出するまで前記第２絶縁膜の一部を除去して、前記第１電極と前記第２電極とを端子電極に接続するためのコンタクトホールを開口するコンタクトホール開口工程を有する
   ことを特徴とする半導体コンデンサの製造方法。
8. 請求項１から請求項６までの何れか一項に記載された半導体コンデンサの製造方法において、
   前記電極形成処理のうち、先の電極形成処理によって形成された絶縁膜及び電極の夫々を第１絶縁膜及び第１電極といい、次の電極形成処理によって形成された絶縁膜及び電極の夫々を第２絶縁膜及び第２電極というとき、
   前記第１電極と前記第２電極とを端子電極に接続するためのコンタクトホールを形成する領域には、前記第２絶縁膜及び前記電極材が順次積層され、
   前記次の電極形成処理は、前記電極形成工程に続き、前記コンタクトホールを介して前記第１電極を前記第２電極に接続する接続部の表面が露出するまで、前記第２絶縁膜の一部及び前記電極材の一部を除去して、前記コンタクトホールを開口するコンタクトホール開口工程を有する
   ことを特徴とする半導体コンデンサの製造方法。
9. 請求項１から請求項６までの何れか一項に記載された半導体コンデンサの製造方法において、
   前記電極形成処理のうち、先の電極形成処理によって形成された絶縁膜及び電極の夫々を第１絶縁膜及び第１電極といい、次の電極形成処理によって形成された絶縁膜及び電極の夫々を第２絶縁膜及び第２電極というとき、
   端子電圧を介して前記第１電極を前記第２電極に接続するための接続部が、前記第１絶縁膜と前記第２絶縁膜との間の領域に形成され、
   前記次の電極形成処理は、前記電極形成工程に続き、前記接続部の表面が露出するまで前記第２絶縁膜の一部と、前記電極材とを除去して、前記接続部の表面を平坦化する平坦化工程を有する
   ことを特徴とする半導体コンデンサの製造方法。
10. 請求項１から請求項９までの何れか一項に記載された半導体コンデンサの製造方法において、
    前記電極材は、多結晶シリコンである
    ことを特徴とする半導体コンデンサの製造方法。
11. 請求項１から請求項９までの何れか一項に記載された半導体コンデンサの製造方法において、
    前記非トレンチ形成部の幅に対する前記トレンチの深さの比は、１５以上である
    ことを特徴とする半導体コンデンサの製造方法。