KR20120124787A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20120124787A
KR20120124787A KR1020110042632A KR20110042632A KR20120124787A KR 20120124787 A KR20120124787 A KR 20120124787A KR 1020110042632 A KR1020110042632 A KR 1020110042632A KR 20110042632 A KR20110042632 A KR 20110042632A KR 20120124787 A KR20120124787 A KR 20120124787A
Authority
KR
South Korea
Prior art keywords
pattern
forming
material layer
hard mask
layer
Prior art date
Application number
KR1020110042632A
Other languages
English (en)
Inventor
오규환
정경민
임동현
박두환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110042632A priority Critical patent/KR20120124787A/ko
Priority to US13/463,342 priority patent/US20120282751A1/en
Publication of KR20120124787A publication Critical patent/KR20120124787A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

고집적화된 반도체 소자를 제조할 수 있는 반도체 소자의 제조 방법을 개시한다. 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은 대상층(target layer) 및 금속 산화층이 형성된 기판 상에 제1 방향으로 연장되는 복수개의 제1 하드마스크 패턴을 형성하는 단계, 복수개의 제1 하드마스크 패턴을 식각 마스크로 금속 산화층을 식각하여 금속 산화물 패턴을 형성하는 단계, 제1 하드마스크 패턴의 잔류물 및 금속 산화물 패턴 사이의 스페이스를 모두 채우도록 기판 상에 매립 물질층을 형성하는 단계, 매립 물질층 상에 제1 방향과 다른 방향인 제2 방향으로 연장되는 복수개의 제2 하드마스크 패턴을 형성하는 단계, 복수개의 제2 하드마스크 패턴을 식각 마스크로 제1 하드마스크 패턴의 잔류물과 매립 물질층을 식각하여 교차 패턴을 형성하는 단계 및 금속 산화물 패턴 및 교차 패턴을 식각 마스크로 대상층을 금속 산화물 패턴이 내식각성을 가지는 식각 공정으로 식각하여 복수개의 홀을 형성하는 단계를 포함한다.

Description

반도체 소자의 제조 방법{Method for fabricating of semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 홀을 형성하는 반도체 소자의 제조 방법에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 소자의 고집적화가 요구되고 있다. 그러나 반도체 소자의 고집적화를 위한 반도체 소자의 제조 공정의 미세화에 어려움을 겪고 있다.
본 발명의 기술적 과제는 상기 문제점을 극복하기 위하여 고집적화된 반도체 소자를 제조할 수 있는 홀을 형성하는 반도체 소자의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 소자의 제조 방법을 제공한다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은 대상층(target layer) 및 금속 산화층이 형성된 기판 상에 제1 방향으로 연장되는 복수개의 제1 하드마스크 패턴을 형성하는 단계, 상기 복수개의 제1 하드마스크 패턴을 식각 마스크로 상기 금속 산화층을 식각하여 금속 산화물 패턴을 형성하는 단계, 상기 제1 하드마스크 패턴의 잔류물 및 상기 금속 산화물 패턴 사이의 스페이스를 모두 채우도록 상기 기판 상에 매립 물질층을 형성하는 단계, 상기 매립 물질층 상에 상기 제1 방향과 다른 방향인 제2 방향으로 연장되는 복수개의 제2 하드마스크 패턴을 형성하는 단계, 상기 복수개의 제2 하드마스크 패턴을 식각 마스크로 상기 제1 하드마스크 패턴의 잔류물과 상기 매립 물질층을 식각하여 교차 패턴을 형성하는 단계 및 상기 금속 산화물 패턴 및 상기 교차 패턴을 식각 마스크로 상기 대상층을 상기 금속 산화물 패턴이 내식각성을 가지는 식각 공정으로 식각하여 복수개의 홀을 형성하는 단계를 포함한다.
상기 복수개의 제1 하드마스크 패턴을 형성하는 단계는, 제1 피치를 가지는 제1 포토 레지스트 패턴을 형성하는 단계를 포함하며, 상기 복수개의 제1 하드마스크 패턴이 상기 제1 피치의 1/2의 크기인 제2 피치를 가지도록 형성할 수 있다.
상기 복수개의 제2 하드마스크 패턴을 형성하는 단계는, 제3 피치를 가지는 제2 포토 레지스트 패턴을 형성하는 단계를 포함하며, 상기 복수개의 제2 하드마스크 패턴이 상기 제3 피치의 1/2의 크기인 제4 피치를 가지도록 형성할 수 있다.
상기 제1 방향과 상기 제2 방향은 서로 수직일 수 있다.
상기 복수개의 제1 하드마스크 패턴을 형성하는 단계는, 상기 금속 산화층 상에 제1 물질층을 형성하는 단계, 상기 제1 물질층 상에 상기 제1 포토 레지스트 패턴을 형성하는 단계, 상기 제1 포토 레지스트 패턴을 식각 마스크로 상기 제1 물질층을 식각하여 제1 물질층 패턴을 형성하는 단계 및 인접하는 2개의 상기 제1 물질층 패턴 각각의 사이의 스페이스에 상기 제1 물질층 패턴과 이격되는 제2 물질층 패턴을 형성하는 단계를 포함하며, 상기 제2 물질층 패턴을 형성하는 단계 전에, 상기 제1 물질층 패턴과 상기 제2 물질층 패턴 사이의 이격되는 공간을 각각 채우는 제1 스페이서 패턴들을 형성하는 단계 와 상기 제2 물질층 패턴을 형성하는 단계 후에, 상기 제1 스페이서 패턴들을 제거하는 단계를 더 포함할 수 있다.
상기 복수개의 제2 하드마스크 패턴을 형성하는 단계는, 상기 매립 물질층 상에 제3 물질층을 형성하는 단계, 상기 제3 물질층 상에 상기 제2 포토 레지스트 패턴을 형성하는 단계, 상기 제2 포토 레지스트 패턴을 식각 마스크로 상기 제3 물질층을 식각하여 제3 물질층 패턴을 형성하는 단계, 인접하는 2개의 상기 제3 물질층 패턴 각각의 사이의 스페이스들에 상기 제1 물질층 패턴의 측벽을 덮되, 서로 이격되는 제2 스페이서 패턴들을 형성하는 단계 및 상기 제3 물질층 패턴을 제거하는 단계를 포함할 수 있다.
상기 제1 하드마스크 패턴의 잔류물과 상기 매립 물질층은 동일 또는 유사한 식각 특성을 가질 수 있다.
상기 복수개의 홀을 형성하는 단계는, 불화탄소 가스를 식각 가스로 사용하여 상기 대상층을 식각할 수 있다.
상기 금속 산화층을 형성하는 단계 전에, 상기 기판에 복수개의 활성 영역을 형성시키는 단계를 더 포함하며, 상기 복수개의 홀은 상기 복수개의 활성 영역에 각각 적어도 하나의 홀이 대응되도록 형성할 수 있다.
상기 복수개의 홀을 형성하는 단계 후에 상기 복수개의 홀을 각각 채우는 도전성 플러그를 형성하는 단계;를 더 포함할 수 있다.
상기 복수개의 홀을 형성하는 단계 후에 제1 도전성을 가지는 제1 반도체 물질 플러그 및 상기 제1 도전성과 다른 제2 도전성의 제2 반도체 물질 플러그를 각각 상기 홀 내에 형성하는 단계를 더 포함할 수 있다.
상기 제1 및 제2 반도체 물질 플러그는 상기 홀을 모두 채우도록 형성되며, 상기 제1 및 제2 반도체 물질 플러그를 형성하는 단계 후에, 상기 제2 반도체 물질 플러그 상에 상변화 물질층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 및 제2 반도체 물질 플러그는 상기 홀의 일부분만을 채우도록 형성되며, 상기 제1 및 제2 반도체 물질 플러그를 형성하는 단계 후에, 상기 홀을 채우도록 상기 제2 반도체 물질 플러그 상에 상변화 물질층을 형성하는 단계를 더 포함할 수 있다.
상기 복수개의 홀을 형성하는 단계 후에 상기 복수개의 홀을 각각 채우는 상변화 물질층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은 대상층(target layer) 및 금속 산화층이 순차적으로 형성된 기판 상에 제1 방향으로 연장되는 복수개의 제1 하드마스크 패턴을 형성하여, 상기 복수개의 제1 하드마스크 패턴을 식각 마스크로 상기 금속 산화층을 식각하여 금속 산화물 패턴을 형성하는 단계, 상기 금속 산화물 패턴이 형성된 상기 기판 상에 오버레이 물질층을 형성하는 단계, 상기 오버레이 물질층 상에 상기 제1 방향과 다른 방향인 제2 방향으로 연장되는 복수개의 제2 하드마스크 패턴을 형성하여, 상기 복수개의 제2 하드마스크 패턴을 식각 마스크로 상기 오버레이 물질층을 식각하여 교차 패턴을 형성하는 단계 및 상기 금속 산화물 패턴 및 상기 교차 패턴을 식각 마스크로 상기 대상층을 상기 금속 산화물 패턴이 내식각성을 가지는 식각 공정으로 식각하여 복수개의 홀을 형성하는 단계를 포함하되, 상기 복수개의 제1 하드마스크 패턴을 형성하는 단계는 제1 피치를 가지는 제1 포토 레지스트 패턴을 형성하는 단계;를 포함하며, 상기 복수개의 제1 하드마스크 패턴이 상기 제1 피치의 1/2의 크기인 제2 피치를 가지도록 형성하고, 상기 복수개의 제2 하드마스크 패턴을 형성하는 단계는 제3 피치를 가지는 제2 포토 레지스트 패턴을 형성하는 단계;를 포함하며, 상기 복수개의 제2 하드마스크 패턴은 상기 제3 피치의 1/2의 크기인 제4 피치를 가진다.
본 발명에 따른 반도체 소자의 제조 방법은 포토리소그래피 공정의 한계를 극복하여 더욱 미세한 홀을 형성할 수 있으며, 이를 통하여 고집적화된 반도체 소자를 제조할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 제1 물질층을 형성하는 단계를 나타내는 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 제1 포토 레지스트 패턴을 형성하는 단계를 나타내는 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 제1 물질층 패턴을 형성하는 단계를 나타내는 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 제1 스페이서 패턴을 형성하는 단계를 나타내는 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 제2 물질층 패턴을 형성하는 단계를 나타내는 단면도이다.
도 6은 본 발명의 일 실시 예에 따른 제1 하드마스크 패턴을 형성하는 단계를 나타내는 단면도이다.
도 7 및 도 8은 본 발명의 일 실시 예에 따른 금속 산화물 패턴을 형성하는 단계를 나타내는 단면도 및 사시도이다.
도 9는 본 발명의 일 실시 예에 따른 매립 물질층을 형성하는 단계를 나타내는 사시도이다.
도 10은 본 발명의 일 실시 예에 따른 제2 포토 레지스트 패턴을 형성하는 단계를 나타내는 단면도이다.
도 11은 본 발명의 일 실시 예에 따른 제3 물질층 패턴을 형성하는 단계를 나타내는 단면도이다.
도 12는 본 발명의 일 실시 예에 따른 제2 스페이서 패턴을 형성하는 단계를 나타내는 단면도이다.
도 13은 본 발명의 일 실시 예에 따른 제2 하드마스크 패턴을 형성하는 단계를 나타내는 단면도이다.
도 14는 본 발명의 일 실시 예에 따른 교차 패턴을 형성하는 단계를 나타내는 단면도이다.
도 15 및 도 16은 본 발명의 일 실시 예에 따른 대상층을 식각하는 단계를 나타내는 사시도 및 평면도이다.
도 17 및 도 18은 본 발명의 일 실시 예에 따른 금속 산화물 패턴 및 교차 패턴을 제거하는 단계를 나타내는 사시도이다.
도 19는 본 발명의 일 실시 예에 따른 식각 정지층을 일부 제거하는 단계를 나타내는 단면도이다.
도 20a 내지 도 20d는 본 발명의 일 실시 예에 따른 복수의 홀이 형성된 대상층을 가지는 기판의 양상들을 나타내는 단면도들이다.
도 21a 내지 도 21c는 본 발명의 일 실시 예들에 따른 상변화 메모리 셀의 양상들을 나타내는 단면도들이다.
도 22는 본 발명의 일 실시 예에 따른 도전성 플러그를 형성하는 단계를 나타내는 단면도이다.
도 23 및 도 25c는 본 발명의 일 실시 예에 따른 캐패시터를 형성하는 양상들을 나타내는 단면도들이다.
도 26 내지 도 32는 본 발명의 일 실시 예에 따른 홀을 형성하는 단계를 나타내는 단면도들이다.
도 33 내지 도 35는 본 발명의 일 실시 예에 따른 홀을 형성하는 단계를 나타내는 단면도들이다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 1 내지 도 8은 본 발명의 일 실시 예에 따른 금속 산화물 패턴을 형성하는 과정을 나타내는 단면도 및 사시도이다.
도 1은 본 발명의 일 실시 예에 따른 제1 물질층을 형성하는 단계를 나타내는 단면도이다.
도 1을 참조하면, 대상층(200) 및 금속 산화층(300)이 형성된 기판(100) 상에 제1 물질층(410)을 형성한다. 기판(100)과 대상층(200) 사이에는 식각 정지층(180)을 더 형성할 수 있다.
기판(100)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(100)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다. 또는 기판(100)은 SOI(Silicon On Insulator) 기판, 갈륨-비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등으로 이루어질 수 있다. 기판(100)에는 예를 들면, 다양한 종류의 능동 소자 또는 수동 소자와 같은 반도체 소자 형성에 필요한 단위 소자들(미도시)이 형성되어 있을 수 있다. 또한 상기 단위 소자들을 분리하기 위한 소자 분리막(미도시)들이 형성되어 있을 수 있다. 예를 들면, 상기 소자 분리막들은 실리콘 부분 산화(LOCOS, local oxidation of siliocn) 공정 또는 쉘로우 트렌치 소자 분리(STI, shallow trench isolation : STI) 공정에 의하여 형성될 수 있다. 상기 단위 소자들을 덮고 있는 층간절연막(미도시)이 기판(100)에 형성되어 있을 수 있다. 또한, 기판(100)에는 상기 층간절연막을 통해 상기 단위 소자들에 전기적으로 연결 가능한 도전 영역들(미도시)이 형성되어 있을 수 있다. 또한 상기 단위 소자들 또는 상기 도전 영역들을 연결하는 도전 라인들(미도시)이 형성되어 있을 수 있다. 기판(100)의 구조는 뒤에서 자세히 설명하도록 한다.
대상층(200)은 후술할 공정에서 식각되어 홀이 형성될 수 있다. 대상층(200)은 예를 들면, 산화물로 이루어질 수 있다. 금속 산화층(300)은 대상층(200)과 식각 선택비를 가지는 물질로 이루어질 수 있다. 금속 산화층(300)은 금속 산화물 또는 금속 실리케이트로 이루어질 수 있다. 금속 산화층(300)은 예를 들면, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 실리케이트, 하프늄 실리케이트, 알루미늄-하프늄 실리케이트, 지르코늄 실리케이트, 텅스텐 산화물, 코발트 산화물, 루테늄 산화물, 이리듐 산화물 또는 탄탈늄 산화물으로 이루어질 수 있다. 금속 산화층(300)은 대상층(200)과 모든 식각 공정에서 식각 선택비를 가질 수도 있으나, 특정한 식각 가스를 사용하는 건식 식각 공정에서만 대상층(200)과 식각 선택비를 가질 수도 있다.
식각 정지층(180)은 대상층(200)을 식각하여 홀을 형성할 때, 과식각(over etching)이 발생하여 기판(100)의 일부분이 식각되는 것을 방지하기 위하여 사용될 수 있다. 식각 정지층(180)은 예를 들면, 질화물로 이루어질 수 있다. 식각 정지층(180)은 기판(100)이 대상층(200)과 큰 식각 선택비를 가질 경우에는 생략될 수 있다.
제1 물질층(410)은 대상층(200) 및 금속 산화층(300)에 대하여 식각 선택비를 가지는 물질로 이루어질 수 있다. 제1 물질층(410)은 예를 들면, 폴리 실리콘으로 이루어질 수 있다. 후술할 공정에서, 제1 물질층(410)의 일부 및 금속 산화층(300)의 일부는 대상층(200)을 식각하기 위한 식각 마스크로 사용될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 제1 포토 레지스트 패턴을 형성하는 단계를 나타내는 단면도이다.
도 2를 참조하면, 제1 물질층(410) 상에 제1 포토 레지스트 패턴(510)을 형성한다. 제1 포토 레지스트 패턴(510)은 일 방향(xz 평면에 수직 방향)으로 연장되는 복수의 라인 형상일 수 있다. 제1 포토 레지스트 패턴(510)은 제1 폭(W1)과 제1 피치(P1)를 가지도록 형성될 수 있다. 제1 폭(W1)은 예를 들면, 제1 피치(P1)의 절반 미만의 값을 가지도록 형성될 수 있다. 제1 폭(W1)은 예를 들면, 제1 피치(P1)의 1/4 값을 가지도록 형성될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 제1 물질층 패턴을 형성하는 단계를 나타내는 단면도이다.
도 2 및 도 3을 참조하면, 제1 포토 레지스트 패턴(510)을 식각 마스크로 제1 물질층(410)을 식각하여, 제1 물질층 패턴(412)을 형성한다. 따라서 제1 물질층 패턴(412)은 제1 폭(W1)과 제1 피치(P1)를 가지도록 형성될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 제1 스페이서 패턴을 형성하는 단계를 나타내는 단면도이다.
도 4를 참조하면, 복수개의 제1 물질층 패턴(412) 각각의 양 측면에 제1 스페이서 패턴(440)을 형성한다. 제1 스페이서 패턴(440)은 제2 폭(W2)을 가지도록 형성될 수 있다. 인접하는 2개의 제1 물질층 패턴(412) 사이에서, 2개의 제1 물질층 패턴(412)의 측면에 각각 형성되는 2개의 제1 스페이서 패턴(440) 사이에는 제1 스페이스(450)가 형성될 수 있다.
제1 스페이스(450)는 제3 폭(W3)을 가질 수 있다. 제1 폭(W1)과 제3 폭(W3)은 동일한 값을 가지도록 형성될 수 있다. 제1 폭(W1)이 제1 피치(P1)의 1/4 값을 가지는 경우, 제2 폭(W2)을 제1 피치(P1)의 1/4 값을 가지도록 하며, 제3 폭(W3) 또한 제1 피치(P1)의 1/4 값을 가질 수 있다. 제1 폭(W1)이 제1 피치(P1)의 1/4 값보다 작은 경우, 제2 폭(W2)을 제1 피치(P1)의 1/4 값보다 크게 하고, 제1 폭(W1)이 제1 피치(P1)의 1/4 값보다 큰 경우, 제2 폭(W2)을 제1 피치(P1)의 1/4 값보다 작게 하여, 제1 폭(W1)과 제3 폭(W3)이 동일한 값을 가지도록 형성할 수 있다.
제1 스페이서 패턴(440)은 제1 물질층 패턴(412)과 금속 산화층(300)의 노출면 상에 제1 예비 스페이서층(미도시)을 제2 폭(W2)을 가지도록 형성한 후, 제1 물질층 패턴(412)의 상면 및 금속 산화층(300)이 노출되도록 에치백 공정을 통하여 상기 제1 예비 스페이서층의 일부분을 제거하여 형성할 수 있다. 상기 제1 예비 스페이서층은 예를 들면, 산화물로 이루어질 수 있다. 상기 제1 예비 스페이서층은 예를 들면, 실리콘 산화물로 이루어질 수 있다.
도 5는 본 발명의 일 실시 예에 따른 제2 물질층 패턴을 형성하는 단계를 나타내는 단면도이다.
도 4 및 도 5를 참조하면, 제1 스페이스(450)를 채우는 제2 물질층 패턴(414)을 형성한다. 제2 물질층 패턴(414)은 제1 스페이스(450)를 채우도록 제2 물질층(미도시)를 형성한 후, 제1 물질층 패턴(412) 및 제1 스페이서 패턴(440)이 노출되도록 상기 제2 물질층의 일부를 제거하여 형성할 수 있다. 제2 물질층 패턴(414)은 제1 스페이스(450) 내에 형성되므로, 제3 폭(W3)을 가질 수 있다.
따라서 인접하는 2개의 제1 물질층 패턴(412) 각각의 사이인 제1 스페이스(450) 내에 제2 물질층 패턴(414)은 제1 물질층 패턴(412)과 이격되며, 제1 물질층 패턴(412)과 제2 물질층 패턴(414) 사이의 이격되는 공간에는 제1 스페이서 패턴(440)이 채워질 수 있다.
제2 물질층 패턴(414)은 제1 물질층 패턴(412)과 식각 특성이 동일 또는 유사한 물질로 이루어질 수 있다. 제2 물질층 패턴(414)은 예를 들면 폴리실리콘으로 이루어질 수 있다.
도 6은 본 발명의 일 실시 예에 따른 제1 하드마스크 패턴을 형성하는 단계를 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 제1 스페이서 패턴(440)을 제거하여, 제1 물질층 패턴(412)과 제2 물질층 패턴(414)을 포함하는 제1 하드마스크 패턴(420)을 형성한다. 제1 하드마스크 패턴(420)은 제1 물질층 패턴(412)과 제2 물질층 패턴(414)을 모두 포함하므로, 제1 하드마스크 패턴(420)은 제1 피치(P1)의 1/2 크기인 제2 피치(P2)를 가지도록 형성될 수 있다.
즉, 제1 하드마스크 패턴(420)을 형성하기 위하여 사용된 포토리소그래피 공정은 도 2에 보인 제1 포토 레지스트 패턴(510)을 형성하는 데에 사용된 것뿐이다. 따라서 제1 피치(P1)를 형성할 수 있는 포토리소그래피 공정을 통하여, 제1 피치(P1)의 1/2 크기인 제2 피치(P2)를 가지는 제1 하드마스크 패턴(420)을 형성할 수 있다. 따라서 하나의 제1 포토 레지스트 패턴(510)을 형성하여, 2개의 제1 하드마스크 패턴(420)을 형성할 수 있다. 이와 같이 제1 피치(P1)를 형성할 수 있는 포토리소그래피 공정을 통하여, 제1 피치(P1)의 1/2 값을 가지는 제2 피치(P2)인 패턴을 형성하여, 제1 피치(P1)에 2개의 패턴을 가지도록 형성하는 공정을 더블 패터닝 기법(DPT, Double Patterning Technology)이라 한다.
제1 하드마스크 패턴(420)은 도 1 내지 도 6에서 설명된 방법 외에도, 제1 물질층 패턴(412)과 제2 물질층 패턴(414)을 별도로 형성하는 방법을 이용하는 다양한 더블 패터닝 기법(DPT)이 모두 적용될 수 있다.
도 7 및 도 8은 본 발명의 일 실시 예에 따른 금속 산화물 패턴을 형성하는 단계를 나타내는 단면도 및 사시도이다.
도 6 내지 도 8을 참조하면, 제1 하드마스크 패턴(420)을 식각 마스크로 대상층(200)이 노출되도록 금속 산화층(300)을 일부 제거하는 식각 공정을 통하여, 금속 산화물 패턴(310)을 형성한다. 금속 산화물 패턴(310)은 금속 산화층(300)과 대상층(200)이 서로 다른 식각 선택비를 가지는 식각 공정에 의하여 형성될 수 있다. 예를 들면, 염화붕소(BCl3)를 사용하는 건식 식각 공정에 의하여 형성될 수 있다.
또는 금속 산화물 패턴(310)은 식각 공정 시간을 제어하여, 금속 산화층(300)의 일부를 제거하고 대상층(200)이 노출되도록 습식 식각 공정을 수행하여 형성할 수 있다. 금속 산화물 패턴(310)은 예를 들면, 불산(HF) 또는 버퍼 산화물 식각액(BOE, Buffer Oxide Etchant)를 사용하는 습식 식각 공정에 의하여 형성될 수 있다.
제1 하드마스크 패턴(420)은 금속 산화물 패턴(310)을 형성하기 위한 식각 공정의 과정에서 거의 제거가 되지 않거나 또는 일부가 제거되어, 제1 하드마스크 패턴의 잔류물(420a)로 남아있을 수 있다. 제1 하드마스크 패턴의 잔류물(420a)은 제1 물질층 패턴의 잔류물(412a)과 제2 물질층 패턴의 잔류물(414a)을 포함할 수 있다. 금속 산화물 패턴(310)이 형성된 후, 제1 하드마스크 패턴의 잔류물(420a)에 대한 별도의 제거 공정은 수행되지 않을 수 있다. 서로 대응되는 제1 하드마스크 패턴의 잔류물(420a) 및 금속 산화물 패턴(310) 각각들의 사이에는 제2 스페이스(350)가 형성될 수 있다.
도 2에 대한 설명에서 언급한 바와 같이, 제1 포토 레지스트 패턴(510)은 일 방향(xz 평면에 수직 방향), 즉 제2 방향(y 방향)으로 연장되며, 제1 방향(x 방향)으로 반복 배열되는 복수의 라인 형상일 수 있으며, 따라서 제1 하드마스크 패턴의 잔류물(420a) 및 금속 산화물 패턴(310) 또한 제2 방향(y 방향)으로 연장되는 복수의 라인 형상일 수 있다.
도 9는 본 발명의 일 실시 예에 따른 매립 물질층을 형성하는 단계를 나타내는 사시도이다.
도 8 및 도 9를 참조하면, 제2 스페이스(350)를 모두 채우도록 매립 물질층(430)을 형성한다. 매립 물질층(430)은 금속 산화물 패턴(310) 및 제1 하드마스크 패턴의 잔류물(420a)을 모두 덮도록 형성될 수 있다. 매립 물질층(430)은 금속 산화물 패턴(310) 및 제1 하드마스크 패턴의 잔류물(420a)을 모두 덮도록 예비 매립 물질층(미도시)을 형성한 후, 상기 예비 매립 물질층을 평탄화하여 형성할 수 있다.
매립 물질층(430)은 제1 하드마스크 패턴의 잔류물(420a)과 식각 특성이 동일 또는 유사한 물질로 이루어질 수 있다. 매립 물질층(430)은 예를 들면, 폴리실리콘으로 이루어질 수 있다.
매립 물질층(430)과 제1 하드마스크 패턴의 잔류물(420a)이 식각 특성이 동일 또는 유사한 물질로 이루어진 경우, 매립 물질층(430)과 제1 하드마스크 패턴의 잔류물(420a)을 총칭하여 오버레이 물질층(400)이라 부를 수 있다. 오버레이 물질층(400)은 금속 산화물 패턴(310)을 덮은 형상을 가질 수 있다. 이하에서 오버레이(overlay) 물질층(400)이라 호칭하는 구성요소는 매립 물질층(430)과 제1 하드마스크 패턴의 잔류물(420a)을 포함하는 것을 의미한다.
도 10은 본 발명의 일 실시 예에 따른 제2 포토 레지스트 패턴을 형성하는 단계를 나타내는 단면도이다.
도 10를 참조하면, 오버레이 물질층(400) 상에 오버레이 물질층(400)을 덮는 제3 물질층(600)을 형성한다. 제3 물질층(600)은 오버레이 물질층(400)과 식각 선택비를 가지는 물질로 이루어질 수 있다. 제3 물질층(600)은 예를 들면, 탄소를 포함하는 물질로 이루어질 수 있다. 제3 물질층(600)은 예를 들면, ACL(Amorphous Carbon Layer) 또는 SOH(Spin-On Hardmark)로 이루어질 수 있다. 제3 물질층(600) 상에는 제2 포토 레지스트 패턴(520)을 형성한다. 제2 포토 레지스트 패턴(520)은 일 방향(yz 평면에 수직 방향)으로 연장되는 복수의 라인 형상일 수 있다. 제2 포토 레지스트 패턴(520)은 금속 산화물 패턴(310)과 다른 방향으로 연장되는 복수의 라인 형상일 수 있다. 제2 포토 레지스트 패턴(520)은 예를 들면, 금속 산화물 패턴(310)의 연장 방향과 수직 방향으로 연장될 수 있다. 도 2에 보인 제1 포토 레지스트 패턴(510)이 제2 방향(y 방향)으로 연장되도록 형성된 경우, 제2 포토 레지스트 패턴(520)은 제1 방향(x 방향)으로 연장되도록 형성될 수 있다.
제2 포토 레지스트 패턴(520)은 제4 폭(W4)과 제3 피치(P1)를 가지도록 형성될 수 있다. 제4 폭(W4)은 예를 들면, 제3 피치(P3)의 절반 미만의 값을 가지도록 형성될 수 있다. 제4 폭(W4)은 예를 들면, 제3 피치(P3)의 1/4 값을 가지도록 형성될 수 있다.
도 11은 본 발명의 일 실시 예에 따른 제3 물질층 패턴을 형성하는 단계를 나타내는 단면도이다.
도 10 및 도 11을 참조하면, 제2 포토 레지스트 패턴(520)을 식각 마스크로 제3 물질층(600)을 식각하여, 제3 물질층 패턴(610)을 형성한다. 따라서 제3 물질층 패턴(610)은 제4 폭(W4)과 제3 피치(P3)를 가지도록 형성될 수 있다.
도 12는 본 발명의 일 실시 예에 따른 제2 스페이서 패턴을 형성하는 단계를 나타내는 단면도이다.
도 12를 참조하면, 복수개의 제3 물질층 패턴(610) 각각의 양 측면에 제2 스페이서 패턴(620)을 형성한다. 제2 스페이서 패턴(620)은 제5 폭(W5)을 가지도록 형성될 수 있다. 인접하는 2개의 제3 물질층 패턴(610) 사이에서, 2개의 제3 물질층 패턴(610)의 측면에 각각 형성되는 2개의 제2 스페이서 패턴(620) 사이에는 제3 스페이스(630)가 형성될 수 있다. 즉, 2개의 제3 물질층 패턴(610)의 측면에 각각 형성되는 2개의 제2 스페이서 패턴(620)은 서로 이격될 수 있다. 제3 스페이스(630)는 제6 폭(W3)을 가질 수 있다. 제4 폭(W4)이 제3 피치(P3)의 1/4 값을 가지는 경우, 제5 폭(W5)을 제3 피치(P3)의 1/4 값을 가지도록 하며, 제6 폭(W6) 또한 제3 피치(P3)의 1/4 값을 가질 수 있다.
제2 스페이서 패턴(620)은 제3 물질층 패턴(610)과 오버레이 물질층(400)의 노출면 상에 제2 예비 스페이서층(미도시)을 제5 폭(W5)을 가지도록 형성한 후, 제3 물질층 패턴(610)의 상면 및 오버레이 물질층(400)이 노출되도록 에치백 공정을 통하여 상기 제2 예비 스페이서층의 일부분을 제거하여 형성할 수 있다. 상기 제2 예비 스페이서층은 예를 들면, 산화물로 이루어질 수 있다. 상기 제2 예비 스페이서층은 예를 들면, 실리콘 산화물로 이루어질 수 있다.
도 13은 본 발명의 일 실시 예에 따른 제2 하드마스크 패턴을 형성하는 단계를 나타내는 단면도이다.
도 12 및 도 13을 참조하면, 제3 물질층 패턴(610)을 제거하여, 제2 스페이서 패턴(620)을 남기도록 한다. 제2 스페이서 패턴(620)은 후속 공정에서 하드마스크의 역할을 하므로, 이하에서는 제2 하드마스크 패턴(620)이라 호칭하도록 한다. 제2 하드마스크 패턴(620)은 제3 피치(P3)의 1/2 크기인 제4 피치(P4)를 가지도록 형성될 수 있다.
제2 하드마스크 패턴(620)은 도 11 내지 도 13에서 보인 것과 같이 스페이서를 이용하여 형성하는 방법 외에도, 도 1 내지 도 6에서 보인 제1 하드마스크 패턴(420)을 형성하는 데에 사용될 수 있는 더블 패터닝 기법(DPT)을 이용해서도 형성할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 교차 패턴을 형성하는 단계를 나타내는 단면도이다.
도 13 및 14를 참조하면, 제2하드마스크 패턴(620)을 식각 마스크로 오버레이 물질층(400)을 식각하여, 교차 패턴(460)을 형성한다. 교차 패턴(460)은 금속 산화물 패턴(310)과 다른 방향으로 연장되어, 교차되는 형상으로 가지도록 형성될 수 있다. 따라서 교차 패턴(460)과 금속 산화물 패턴(310)은 격자(grid) 형상을 가질 수 있다. 교차 패턴(460)을 형성하기 위하여 오버레이 물질층(400)을 관통하도록 식각이 진행되므로, 대상층(200) 상에 금속 산화물 패턴(310)이 형성되어 있지 않은 부분 중 일부는 노출될 수 있다. 따라서, 대상층(200)은 금속 산화물 패턴(310)과 교차 패턴(460)이 형성된 부분을 제외하고는 노출될 수 있다.
교차 패턴(460)은 금속 산화물 패턴(310) 및 대상층(200)과 서로 다른 식각 선택비를 가지는 식각 공정에 의하여 형성될 수 있다.
제2 하드마스크 패턴(620)은 교차 패턴(460)을 형성하기 위한 식각 공정의 과정에서 거의 제거가 되지 않거나 또는 일부가 제거되어, 제2 하드마스크 패턴의 잔류물(620a)로 남아있을 수 있다.
도 15 및 도 16은 본 발명의 일 실시 예에 따른 대상층을 식각하는 단계를 나타내는 사시도 및 평면도이다.
도 15 및 도 16을 참조하면, 금속 산화물 패턴(310) 및 교차 패턴(460)을 식각 마스크로 대상층(200)을 식각하여 대상층(200)을 관통하는 복수의 홀(250)을 형성한다. 복수의 홀(250)에 의하여 기판(100)은 노출될 수 있다. 기판(100) 상에 식각 정지층(180)이 형성된 경우, 복수의 홀(250)에 의하여 식각 정지층(180)이 노출될 수 있다.
복수의 홀(250)은 대상층(200)이 금속 산화물 패턴(310) 및 교차 패턴(460)과 서로 다른 식각 선택비를 가지는 식각 공정에 의하여 형성될 수 있다. 대상층(200)이 산화물일 경우, 금속 산화물 패턴(310)과 유사한 식각 특성을 가지는 식각 공정들이 있을 수 있다. 따라서, 복수의 홀(250)은 특히 금속 산화물 패턴(310)이 내식각성을 가지는 식각 공정으로 대상층(200)을 식각하여 형성할 수 있다. 예를 들면, 복수의 홀(250)은 CF4, C2F6, C3F8, CH2F2 또는 C4F8 와 같은 불화탄소(C-F) 계열의 식각 가스를 사용하는 건식 식각 공정에 의하여 형성될 수 있다.
도 14에 보인 제2 하드마스크 패턴의 잔류물(620a)은 대상층(200)과 다른 식각 선택비를 가질 필요가 없으며, 제2 하드마스크 패턴의 잔류물(620a)은 복수의 홀(250)을 형성하는 식각 공정에 의하여 제거될 수 있다.
도 17 및 도 18은 본 발명의 일 실시 예에 따른 금속 산화물 패턴 및 교차 패턴을 제거하는 단계를 나타내는 사시도이다.
도 15, 도 17 및 도 18을 참조하면, 교차 패턴(460) 및 금속 산화물 패턴(310)을 제거하여, 복수의 홀(250)에 형성된 대상층(200)을 노출시킬 수 있다. 교채 패턴(460)은 예를 들면, 에치백 공정에 의하여 제거될 수 있다. 금속 산화물 패턴(310)은 예를 들면, 불산(HF) 또는 버퍼 산화물 식각액(BOE, Buffer Oxide Etchant)를 사용하는 습식 식각 공정에 의하여 제거될 수 있다.
복수의 홀(250)은 제3 폭(W3)과 제4 및 제6 폭(W4, W6)이 동일한 값을 가지도록 하면, 기판(100)에 대한 수평 단면이 정사각형 형상을 가질 수 있다. 또는 복수의 홀(250)은 제3 폭(W3)과 제4 및 제6 폭(W4, W6)이 다른 값을 가지도록 하면, 기판(100)에 대한 수평 단면이 직사각형 형상을 가질 수 있다. 또는 도 15에 보인 교차 패턴(460) 및 금속 산화물 패턴(310)이 수직 교차하지 않고, 사선 형태로 교차하는 경우에는 복수의 홀(250)은 기판(100)에 대한 수평 단면이 평행사변형 형상을 가질 수 있다.
또한 복수의 홀(250)은 기판(100)에 대한 수평 단면이 사각형 형상을 가지도록 도시되었으나, 대상층(200)에 대한 식각 공정 단계에서의 식각 조건에 따라서 기판(100)에 대한 수평 단면이 원형 또는 원형에 가까운 형상을 가질 수도 있다.
이를 통하여, 포토리소그래피 공정만으로 구현할 수 있는 홀보다 더 작은 폭(W3, W4, W6)을 가지는 홀(250)을 형성할 수 있다. 예를 들어, 포토리소그래피 공정만으로 30㎚의 폭을 가지는 홀을 형성하는 것이 한계일 경우, 본 발명의 일 실시 예에 따른 홀(250)은 최저 15㎚의 폭을 가지도록 형성할 수 있다.
도 19는 본 발명의 일 실시 예에 따른 식각 정지층을 일부 제거하는 단계를 나타내는 단면도이다.
도 19를 참조하면, 복수의 홀(250) 하부에 노출되는 식각 정지층(180)의 일부분을 제거하여 기판(100)을 노출할 수 있다. 식각 정지층(180)을 형성하지 않은 경우, 이 단계는 생략할 수 있다.
도 20a 내지 도 20d는 본 발명의 일 실시 예에 따른 복수의 홀이 형성된 대상층을 가지는 기판의 양상들을 나타내는 단면도들이다. 구체적으로 도 20a 내지 도 20d는 도 19의 C 영역을 확대하여 나타낸 단면도들이다.
도 20a는 본 발명의 일 실시 예에 따른 홀이 형성된 대상층을 가지는 기판의 일 양상을 나타내는 단면도이다.
도 20a를 참조하면, 기판(100)은 기본 물질층(100a) 및 활성 영역(110)을 정의하는 소자분리층(120)을 포함할 수 있다. 각 활성 영역(110)에는 적어도 하나의 홀(250)이 대응되도록 형성되어, 홀(250)은 활성 영역(110)을 노출시킬 수 있다. 활성 영역(110)과 소자분리층(120)은 대상층(200) 또는 식각 정지층(180)을 형성하기 전에 형성할 수 있다.
기본 물질층(100a)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 또는 기본 물질층(100a)은 SOI(Silicon On Insulator) 기판, 갈륨-비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등으로 이루어질 수 있다.
도 20b는 본 발명의 일 실시 예에 따른 홀이 형성된 대상층을 가지는 기판의 일 양상을 나타내는 단면도이다.
도 20b를 참조하면, 기판(100)은 활성 영역(110)을 정의하는 소자분리층(120)이 형성된 기본 물질층(100a) 및 기본 물질층(100a) 상에 형성되는 층간 절연층(160)을 포함할 수 있다. 층간 절연층(160)에는 층간 절연층(160)을 관통하는 콘택 플러그(172)가 형성될 수 있다. 콘택 플러그(172)는 활성 영역(110)과 연결되도록 형성될 수 있다.
홀(250)은 콘택 플러그(172)에 대응되도록 형성되어, 홀(250)은 콘택 플러그(172)의 상면을 노출시킬 수 있다. 콘택 플러그(172)는 홀(250) 내부에 형성될 물질(미도시)과 활성 영역(110)을 전기적으로 연결할 수 있다.
도 20c는 본 발명의 일 실시 예에 따른 홀이 형성된 대상층을 가지는 기판의 일 양상을 나타내는 단면도이다.
도 20c를 참조하면, 기판(100)은 활성 영역(110)을 정의하는 소자분리층(120)이 형성된 기본 물질층(100a) 및 기본 물질층(100a) 상에 형성되는 층간 절연층(160)을 포함할 수 있다. 층간 절연층(160)에는 층간 절연층(160)을 관통하는 콘택 플러그(174)가 형성될 수 있다. 콘택 플러그(174)는 활성 영역(110)과 연결되도록 형성될 수 있다.
도 20b에 보인 콘택 플러그(172)와 도 20c에 보인 콘택 플러그(174)는 기판(100)에 대한 수평 단면의 면적이 다를 수 있다. 즉, 도 20b에 보인 콘택 플러그(172)는 홀(250)에 의하여 상면이 모두 노출될 수 있으나, 도 20c에 보인 콘택 플러그(174)는 홀(250)에 의하여 상면이 일부분만 노출될 수 있다.
도 20d는 본 발명의 일 실시 예에 따른 홀이 형성된 대상층을 가지는 기판의 일 양상을 나타내는 단면도이다.
도 20d를 참조하면, 기판(100)은 기본 물질층(100a) 및 층간 절연층(160a)을 포함할 수 있다. 층간 절연층(160a)에는 도전성 라인(176)이 형성될 수 있다. 홀(250)에 의하여 도전성 라인(176)이 노출될 수 있다. 홀(250) 내부에 형성될 물질(미도시)은 도전성 라인(176)과 전기적으로 연결될 수 있다.
도 20a 내지 도 20d에 보인 기판(100)의 양상들은, 본 발명의 실시 예들에 선택적으로 적용될 수 있다.
도 21a 내지 도 21c는 본 발명의 일 실시 예들에 따른 상변화 메모리 셀의 양상들을 나타내는 단면도들이다. 구체적으로 도 21a 내지 도 21c는 도 19의 C 영역을 확대하여 나타낸 단면도들이다.
도 21a는 본 발명의 일 실시 예에 따른 상변화 메모리셀의 일 양상을 나타내는 단면도이다.
도 21a를 참조하면, 대상층(200)에 형성된 홀(250)의 내부에 제1 도전성을 가지는 제1 반도체 물질 플러그(720a) 및 상기 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체 물질 플러그(720b)을 형성한다. 제1 및 제2 반도체 물질 플러그(720a, 720b)는 홀(250)의 일부만을 채우도록 형성할 수 있다. 제1 및 제2 반도체 물질 플러그(720a, 720b)는 일방향으로만 전류를 흐르도록 하는 다이오드(720)의 역할을 수행할 수 있다.
이후, 홀(250)을 완전히 채우도록 다이오드(720) 상에 상변화 물질층(740a)을 형성한다. 상변화 물질층(740a)은 홀(250)의 내부에만 형성하거나, 홀(250)의 내부 및 대상층(200)의 상부에 형성할 수 있다. 따라서 상변화 물질층(740a)은 제2 반도체 물질 플러그(720b) 상에 형성될 수 있다. 상변화 물질층(740a) 상에는 전극층(760)을 형성할 수 있다. 상변화 물질층(740a) 및 전극층(760)은 예비 상변화물질층(미도시) 및 예비 전극층(미도시)을 형성한 후, 상기 예비 상변화물질층 및 상기 예비 전극층을 일부 제거하여 각 홀(250)에 대응하여 각 상변화 물질층(740)이 분리되도록 형성할 수 있다.
이를 통하여 다이오드(720)와 전극층(760) 사이의 상변화 물질층(740a)이 상변화 메모리셀로 작용할 수 있다.
도 21b는 본 발명의 일 실시 예에 따른 상변화 메모리셀의 일 양상을 나타내는 단면도이다.
도 21b를 참조하면, 대상층(200)에 형성된 홀(250)의 내부에 제1 도전성을 가지는 제1 반도체 물질 플러그(720a) 및 상기 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체 물질 플러그(720b)을 형성한다. 제1 및 제2 반도체 물질 플러그(720a, 720b)는 홀(250)을 완전히 채우도록 형성할 수 있다. 제1 및 제2 반도체 물질 플러그(720a, 720b)는 일방향으로만 전류를 흐르도록 하는 다이오드(720)의 역할을 수행할 수 있다.
이후, 다이오드(720) 및 대상층의 상에 상변화 물질층(740b)을 형성한다. 상변화 물질층(740b) 상에는 전극층(760)을 형성할 수 있다. 상변화 물질층(740b)은 면적은 홀(250)의 단면적보다 크도록 형성할 수 있다.
이를 통하여 다이오드(720)와 전극층(760) 사이의 상변화 물질층(740b)이 상변화 메모리셀로 작용할 수 있다.
도 21c는 본 발명의 일 실시 예에 따른 상변화 메모리셀의 일 양상을 나타내는 단면도이다.
도 21c를 참조하면, 대상층(200)에 형성된 홀(250)의 내부에 상변화 물질층(740c)을 형성한다. 상변화 물질층(740c) 상에는 전극층(760)을 형성할 수 있다. 상변화 물질층(740c)은 홀(250)을 완전히 채우도록 형성할 수 있다. 또는 도시하지는 않았으나 상변화 물질층(740c)은 홀(250)의 일부만을 채우도록 형성하고, 홀(250)의 나머지 부분은 전극층(760)이 채우도록 형성할 수 있다.
이를 통하여 기판(100)과 전극층(760) 사이의 상변화 물질층(740c)이 상변화 메모리셀로 작용할 수 있다.
도 22는 본 발명의 일 실시 예에 따른 도전성 플러그를 형성하는 단계를 나타내는 단면도이다.
도 22를 참조하면, 대상층(200)에 형성된 홀(250)의 내부에 도전 물질을 채워 도전성 플러그(820)를 형성한다. 도전성 플러그(820) 상에는 도전성 플러그(820)와 전기적으로 연결되는 도전성 배선 라인(840)을 형성할 수 있다.
도 23 및 도 25c는 본 발명의 일 실시 예에 따른 캐패시터를 형성하는 양상들을 나타내는 단면도들이다.
도 23은 본 발명의 일 실시 예에 따른 캐패시터를 형성하는 일 양상을 나타내는 단면도이다.
도 23을 참조하면, 대상층(200)에 형성된 홀(250) 내부의 측벽 및 바닥을 덮는 하부 전극층(920a) 및 캐패시터 유전층(940a)을 형성한다. 하부 전극층(920a) 및 캐패시터 유전층(940a)은 홀(250)을 모두 채우지 않도록 형성할 수 있다. 하부 전극층(920a) 및 캐패시터 유전층(940a)은, 홀(250)의 내면 및 대상층(200)의 상면을 모두 덮도록 예비 하부 전극층(미도시) 및 예비 캐패시터 유전층(미도시)을 각각 형성한 후 홀(250)을 몰드 물질(미도시)로 홀을 모두 채우고, 에치백 공정 또는 화학적 기계적 연마(CMP)를 수행하여 형성할 수 있다. 이후 홀(250)을 모두 채우도록 상부 전극층(960a)을 형성하여 캐패시터(900a)를 형성할 수 있다.
도 24a 내지 도 24c는 본 발명의 일 실시 예에 따른 캐패시터를 형성하는 일 양상을 나타내는 단면도들이다.
도 24a를 참조하면, 대상층(200)에 형성된 홀(250) 내부의 측벽 및 바닥을 덮는 하부 전극층(920b)을 형성한다. 하부 전극층(920b)은 홀(250)을 모두 채우지 않도록 형성할 수 있다.
도 24b를 참조하면, 하부 전극층(920b)이 잔류하도록 대상층(200)을 제거한다. 이를 통하여 하부 전극층(920b)은 내부 공간을 가지는 기둥 형상, 예를 들면 실린더형상 또는 사각 파이프 형상을 가질 수 있다.
도 24c를 참조하면, 하부 전극층(920b)의 노출된 표면을 모두 덮도록 기판(100) 상에 캐패시터 유전층(940b)을 형성하고, 캐패시터 유전층(940b) 상에 상부 전극층(960b)을 형성하여, 캐피시터(900b)를 형성할 수 있다.
도 25a 내지 도 25c는 본 발명의 일 실시 예에 따른 캐패시터를 형성하는 일 양상을 나타내는 단면도들이다.
도 25a를 참조하면, 대상층(200)에 형성된 홀(250)을 채우도록 하부 전극층(920c)을 형성한다. 하부 전극층(920c)은 홀(250)을 모두 채우도록 형성할 수 있다.
도 25b를 참조하면, 하부 전극층(920c)이 잔류하도록 대상층(200)을 제거한다. 이를 통하여 하부 전극층(920c)은 필라(pillar) 형상을 가질 수 있다.
도 25c를 참조하면, 하부 전극층(920c)의 노출된 표면을 모두 덮도록 기판(100) 상에 캐패시터 유전층(940c)을 형성하고, 캐패시터 유전층(940c) 상에 상부 전극층(960c)을 형성하여, 캐피시터(900c)를 형성할 수 있다.
도 21a 내지 도 25c에 보인 것과 같이, 본 발명의 일 실시 예에 따라 형성된 홀(250)을 이용하여, 캐패시터, 상변화 메모리셀, 도전성 플러그 등을 형성할 수 있으며, 도 20a 내지 도 20d에 보인 기판(100)의 양상들을 선택적으로 결합하여, 다양한 반도체 소자 또는 반도체 메모리 소자를 형성할 수 있다.
도 26 내지 도 32는 본 발명의 일 실시 예에 따른 홀을 형성하는 단계를 나타내는 단면도들이다.
도 26은 본 발명의 일 실시 예에 따른 제1 하드마스크 패턴을 형성하는 단계를 나타내는 단면도이다. 구체적으로 도 26은 도 1 이후의 단계를 나타낸다.
도 26을 참조하면, 대상층(200) 및 금속 산화층(300)이 형성된 기판(100) 상에 제1 하드마스크 패턴(470)을 형성한다. 기판(100)과 대상층(200) 사이에는 식각 정지층(180)을 더 형성할 수 있다. 제1 하드마스크 패턴(470)은 도 1에 보인 제1 물질층(410)을 패터닝하여 형성할 수 있다. 제1 하드마스크 패턴(470)은 제7 폭(W7)과 제1 피치(P1a)를 가지도록 형성될 수 있다. 제7 폭(W7)은 예를 들면, 제1 피치(P1a)의 1/2 값 또는 1/2보다 큰 값을 가지도록 형성될 수 있다. 인접한 제1 하드마스크 패턴(470) 사이에는 제8 폭(W8)을 가지는 스페이스가 형성될 수 있다.
도 6에 보인 제1 하드마스크 패턴(420)이 더블 패터닝 기법에 의하여 형성되어 제1 피치(P1) 내에 2개의 패턴을 가질 수 있으나, 도 26에 보인 제1 물질층 패턴(470)은 제1 피치(P1a) 내에 1개의 패턴을 가질 수 있다.
도 27은 본 발명의 일 실시 예에 따른 금속 산화물 패턴을 형성하는 단계를 나타내는 단면도이다.
도 27을 참조하면, 제1 하드마스크 패턴(470)을 식각 마스크로 대상층(200)이 노출되도록 금속 산화층(300)을 일부 제거하는 식각 공정을 통하여 금속 산화물 패턴(320)을 형성한다.
제1 하드마스크 패턴(470)은 금속 산화물 패턴(320)을 형성하기 위한 식각 공정의 과정에서 거의 제거가 되지 않거나 또는 일부가 제거되어, 제1 하드마스크 패턴의 잔류물(470a)로 남아있을 수 있다. 금속 산화물 패턴(320)이 형성된 후, 제1 하드마스크 패턴의 잔류물(470a)에 대한 별도의 제거 공정은 수행되지 않을 수 있다. 서로 대응되는 제1 하드마스크 패턴의 잔류물(470a) 및 금속 산화물 패턴(320) 각각들의 사이에는 제2 스페이스(360)가 형성될 수 있다.
도 28은 본 발명의 일 실시 예에 따른 매립 물질층을 형성하는 단계를 나타내는 사시도이다.
도 27 및 도 28을 참조하면, 제2 스페이스(360)를 모두 채우도록 매립 물질층(470b)을 형성한다. 매립 물질층(470b)은 금속 산화물 패턴(320) 및 제1 하드마스크 패턴의 잔류물(470a)을 모두 덮도록 형성될 수 있다. 매립 물질층(470b)은 금속 산화물 패턴(320) 및 제1 하드마스크 패턴의 잔류물(470a)을 모두 덮도록 예비 매립 물질층(미도시)을 형성한 후, 상기 예비 매립 물질층을 평탄화하여 형성할 수 있다.
매립 물질층(470b)은 제1 하드마스크 패턴의 잔류물(470a)과 식각 특성이 동일 또는 유사한 물질로 이루어질 수 있다.
매립 물질층(470b)과 제1 하드마스크 패턴의 잔류물(470a)이 식각 특성이 동일 또는 유사한 물질로 이루어진 경우, 매립 물질층(470b)과 제1 하드마스크 패턴의 잔류물(470a)을 총칭하여 오버레이 물질층(400a)이라 부를 수 있다. 오버레이 물질층(400a)은 금속 산화물 패턴(320)을 덮은 형상을 가질 수 있다. 이하에서 오버레이(overlay) 물질층(400a)이라 호칭하는 구성요소는 매립 물질층(470b)과 제1 하드마스크 패턴의 잔류물(470a)을 포함하는 것을 의미한다.
도 29 및 도 30은 본 발명의 일 실시 예에 따른 제2 하드마스크 패턴을 형성하는 단계를 나타내는 단면도들이다.
도 29 및 도 30을 참조하면, 도 11 내지 도 13에 보인 것과 같은 방법으로, 제4 폭(W4)과 제3 피치(P3)를 가지는 제3 물질층 패턴(610)을 형성한 후, 제3 물질층 패턴(610) 각각의 양 측면에 제5 폭(W5)을 가지는 제2 스페이서 패턴(620)을 형성한다. 이후 제3 물질층 패턴(610)을 제거하여, 제2 스페이서 패턴(620)을 남기도록 한다. 제2 스페이서 패턴(620)은 후속 공정에서 하드마스크의 역할을 하므로, 이하에서는 제2 하드마스크 패턴(620)이라 호칭하도록 한다. 제2 하드마스크 패턴(620)은 제3 피치(P3)의 1/2 크기인 제4 피치(P4)를 가지도록 형성될 수 있다.
도 31은 본 발명의 일 실시 예에 따른 교차 패턴을 형성하는 단계를 나타내는 단면도이다.
도 30 및 31을 참조하면, 제2하드마스크 패턴(620)을 식각 마스크로 오버레이 물질층(400a)을 식각하여, 교차 패턴(460a)을 형성한다. 교차 패턴(460a)은 금속 산화물 패턴(320)과 다른 방향으로 연장되어, 교차되는 형상으로 가지도록 형성될 수 있다. 따라서 교차 패턴(460a)과 금속 산화물 패턴(320)은 격자(grid) 형상을 가질 수 있다.
도 32는 본 발명의 일 실시 예에 따른 복수의 홀을 형성하는 단계를 나타내는 사시도이다.
도 31 및 도 32를 참조하면, 교차 패턴(460a) 및 금속 산화물 패턴(320)을 식각 마스크로 대상층(200)을 식각하여 대상층(200)을 관통하는 복수의 홀(250a)을 형성한다. 복수의 홀(250a)에 의하여 기판(100)은 노출될 수 있다. 기판(100) 상에 식각 정지층(180)이 형성된 경우, 복수의 홀(250a)에 의하여 식각 정지층(180)이 노출될 수 있다. 제2 하드마스크 패턴의 잔류물(620a)은 복수의 홀(250)을 형성하는 식각 공정에 의하여 제거될 수 있다.
그 후 교차 패턴(460a) 및 금속 산화물 패턴(320)을 제거하여, 복수의 홀(250a)에 형성된 대상층(200)을 노출시킬 수 있다.
복수의 홀(250a)은 도 17에 보인 복수의 홀(250)과 달리, 제1 방향(x 방향)과 제2 방향(y 방향)의 폭이 다르도록 형성할 수 있다. 즉, 도 17 및 도 32에 보인 복수의 홀(250, 250a)을 형성하는데에 사용되는 2번의 포토리소그래피 공정이 모두 동일한 피치의 포토 레지스트 패턴을 형성하는 경우, 도 17에 보인 복수의 홀(250)은 제1 방향(x 방향)의 폭과 제2 방향(y 방향)의 폭이 동일할 수 있으나, 도 32에 보인 복수의 홀(250a)은 제1 방향(x 방향)의 폭(W8)이 제2 방향(y 방향)의 폭(W4, W6)의 2배가 되도록 형성할 수 있다. 따라서 복수의 홀(250a)은 기판(100)에 대한 수평 단면이 바(bar) 형상, 즉 직사각형 형상을 가질 수 있다.
도 33 내지 도 35는 본 발명의 일 실시 예에 따른 홀을 형성하는 단계를 나타내는 단면도들이다.
도 33은 본 발명의 일 실시 예에 따른 제2 하드마스크 패턴을 형성하는 단계를 나타내는 단면도이다. 구체적으로 도 33은 도 9 이후의 단계를 나타낸다.
도 33을 참조하면, 오버레이 물질층(400) 상에 제2 하드마스크 패턴(660)을 형성한다. 제2 하드마스크 패턴(660)은 예비 제2 하드마스크층(미도시)을 형성한 후 포토리소그래피 공정을 통하여 형성할 수 있다. 상기 예비 제2 하드마스크층은 예를 들면, 산화물로 이루어질 수 있다.
제2 하드마스크 패턴(660)은 제3 피치(P3a)와 제9 폭(W9)을 가지도록 형성할 수 있다. 인접한 제2 하드마스크 패턴(660)들 사이에는 제10 폭(W10)을 가지는 스페이스가 형성될 수 있다.
도 34는 본 발명의 일 실시 예에 따른 교차 패턴을 형성하는 단계를 나타내는 단면도이다.
도 33 및 도 34를 참조하면, 제2 하드마스크 패턴(660)을 식각 마스크로 오버레이 물질층(400)을 식각하여, 교차 패턴(460b)을 형성한다. 교차 패턴(460b)은 금속 산화물 패턴(310)과 다른 방향으로 연장되어, 교차되는 형상으로 가지도록 형성될 수 있다. 따라서 교차 패턴(460b)과 금속 산화물 패턴(310)은 격자(grid) 형상을 가질 수 있다.
제2 하드마스크 패턴(660)은 교차 패턴(460b)을 형성하기 위한 식각 공정의 과정에서 거의 제거가 되지 않거나 또는 일부가 제거되어, 제2 하드마스크 패턴의 잔류물(660a)로 남아있을 수 있다.
도 35는 본 발명의 일 실시 예에 따른 복수의 홀을 형성하는 단계를 나타내는 사시도이다.
도 34 및 도 35를 참조하면, 교차 패턴(460b) 및 금속 산화물 패턴(310)을 식각 마스크로 대상층(200)을 식각하여 대상층(200)을 관통하는 복수의 홀(250b)을 형성한다. 복수의 홀(250b)에 의하여 기판(100)은 노출될 수 있다. 기판(100) 상에 식각 정지층(180)이 형성된 경우, 복수의 홀(250b)에 의하여 식각 정지층(180)이 노출될 수 있다. 제2 하드마스크 패턴의 잔류물(620a)은 복수의 홀(250b)을 형성하는 식각 공정에 의하여 제거될 수 있다.
그 후 교차 패턴(460b) 및 금속 산화물 패턴(310)을 제거하여, 복수의 홀(250b)에 형성된 대상층(200)을 노출시킬 수 있다.
복수의 홀(250b)은 도 17에 보인 복수의 홀(250)과 달리, 제1 방향(x 방향)과 제2 방향(y 방향)의 폭이 다르도록 형성할 수 있다. 즉, 도 17 및 도 35에 보인 복수의 홀(250, 250b)을 형성하는데에 사용되는 2번의 포토리소그래피 공정이 모두 동일한 피치의 포토 레지스트 패턴을 형성하는 경우, 도 17에 보인 복수의 홀(250)은 제1 방향(x 방향)의 폭과 제2 방향(y 방향)의 폭이 동일할 수 있으나, 도 32에 보인 복수의 홀(250a)은 제2 방향(y 방향)의 폭(W10)이 제1 방향(x 방향)의 폭(W2)의 2배가 되도록 형성할 수 있다. 따라서 복수의 홀(250b)은 기판(100)에 대한 수평 단면이 바 형상, 즉 직사각형 형상을 가질 수 있다.
이상에서 설명한 본 발명이 전술한 실시 예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (10)

  1. 대상층(target layer) 및 금속 산화층이 형성된 기판 상에 제1 방향으로 연장되는 복수개의 제1 하드마스크 패턴을 형성하는 단계;
    상기 복수개의 제1 하드마스크 패턴을 식각 마스크로 상기 금속 산화층을 식각하여 금속 산화물 패턴을 형성하는 단계;
    상기 제1 하드마스크 패턴의 잔류물 및 상기 금속 산화물 패턴 사이의 스페이스를 모두 채우도록 상기 기판 상에 매립 물질층을 형성하는 단계;
    상기 매립 물질층 상에 상기 제1 방향과 다른 방향인 제2 방향으로 연장되는 복수개의 제2 하드마스크 패턴을 형성하는 단계;
    상기 복수개의 제2 하드마스크 패턴을 식각 마스크로 상기 제1 하드마스크 패턴의 잔류물과 상기 매립 물질층을 식각하여 교차 패턴을 형성하는 단계; 및
    상기 금속 산화물 패턴 및 상기 교차 패턴을 식각 마스크로 상기 대상층을 상기 금속 산화물 패턴이 내식각성을 가지는 식각 공정으로 식각하여 복수개의 홀을 형성하는 단계;를 포함하는 반도체 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 복수개의 제1 하드마스크 패턴을 형성하는 단계는,
    제1 피치를 가지는 제1 포토 레지스트 패턴을 형성하는 단계;를 포함하며,
    상기 복수개의 제1 하드마스크 패턴이 상기 제1 피치의 1/2의 크기인 제2 피치를 가지도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1 항에 있어서,
    상기 복수개의 제2 하드마스크 패턴을 형성하는 단계는,
    제3 피치를 가지는 제2 포토 레지스트 패턴을 형성하는 단계;를 포함하며,
    상기 복수개의 제2 하드마스크 패턴이 상기 제3 피치의 1/2의 크기인 제4 피치를 가지도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1 항에 있어서,
    상기 제1 방향과 상기 제2 방향은 서로 수직인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1 항에 있어서,
    상기 복수개의 제1 하드마스크 패턴을 형성하는 단계;는
    상기 금속 산화층 상에 제1 물질층을 형성하는 단계;
    상기 제1 물질층 상에 상기 제1 포토 레지스트 패턴을 형성하는 단계;
    상기 제1 포토 레지스트 패턴을 식각 마스크로 상기 제1 물질층을 식각하여 제1 물질층 패턴을 형성하는 단계; 및
    인접하는 2개의 상기 제1 물질층 패턴 각각의 사이의 스페이스에 상기 제1 물질층 패턴과 이격되는 제2 물질층 패턴을 형성하는 단계;를 포함하며,
    상기 제2 물질층 패턴을 형성하는 단계 전에, 상기 제1 물질층 패턴과 상기 제2 물질층 패턴 사이의 이격되는 공간을 각각 채우는 제1 스페이서 패턴들을 형성하는 단계; 와 상기 제2 물질층 패턴을 형성하는 단계 후에, 상기 제1 스페이서 패턴들을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제2 항에 있어서,
    상기 복수개의 제2 하드마스크 패턴을 형성하는 단계는,
    상기 매립 물질층 상에 제3 물질층을 형성하는 단계;
    상기 제3 물질층 상에 상기 제2 포토 레지스트 패턴을 형성하는 단계;
    상기 제2 포토 레지스트 패턴을 식각 마스크로 상기 제3 물질층을 식각하여 제3 물질층 패턴을 형성하는 단계;
    인접하는 2개의 상기 제3 물질층 패턴 각각의 사이의 스페이스들에 상기 제1 물질층 패턴의 측벽을 덮되, 서로 이격되는 제2 스페이서 패턴들을 형성하는 단계; 및
    상기 제3 물질층 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1 항에 있어서,
    상기 제1 하드마스크 패턴의 잔류물과 상기 매립 물질층은 동일 또는 유사한 식각 특성을 가지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제1 항에 있어서,
    상기 복수개의 홀을 형성하는 단계; 후에
    제1 도전성을 가지는 제1 반도체 물질 플러그 및 상기 제1 도전성과 다른 제2 도전성의 제2 반도체 물질 플러그를 각각 상기 홀 내에 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제8 항에 있어서,
    상기 제1 및 제2 반도체 물질 플러그는 상기 홀의 일부분만을 채우도록 형성되며,
    상기 제1 및 제2 반도체 물질 플러그를 형성하는 단계 후에, 상기 홀을 채우도록 상기 제2 반도체 물질 플러그 상에 상변화 물질층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 대상층(target layer) 및 금속 산화층이 순차적으로 형성된 기판 상에 제1 방향으로 연장되는 복수개의 제1 하드마스크 패턴을 형성하여, 상기 복수개의 제1 하드마스크 패턴을 식각 마스크로 상기 금속 산화층을 식각하여 금속 산화물 패턴을 형성하는 단계;
    상기 금속 산화물 패턴이 형성된 상기 기판 상에 오버레이 물질층을 형성하는 단계;
    상기 오버레이 물질층 상에 상기 제1 방향과 다른 방향인 제2 방향으로 연장되는 복수개의 제2 하드마스크 패턴을 형성하여, 상기 복수개의 제2 하드마스크 패턴을 식각 마스크로 상기 오버레이 물질층을 식각하여 교차 패턴을 형성하는 단계; 및
    상기 금속 산화물 패턴 및 상기 교차 패턴을 식각 마스크로 상기 대상층을 상기 금속 산화물 패턴이 내식각성을 가지는 식각 공정으로 식각하여 복수개의 홀을 형성하는 단계;를 포함하되,
    상기 복수개의 제1 하드마스크 패턴을 형성하는 단계는 제1 피치를 가지는 제1 포토 레지스트 패턴을 형성하는 단계;를 포함하며, 상기 복수개의 제1 하드마스크 패턴이 상기 제1 피치의 1/2의 크기인 제2 피치를 가지도록 형성하고,
    상기 복수개의 제2 하드마스크 패턴을 형성하는 단계는 제3 피치를 가지는 제2 포토 레지스트 패턴을 형성하는 단계;를 포함하며, 상기 복수개의 제2 하드마스크 패턴은 상기 제3 피치의 1/2의 크기인 제4 피치를 가지는 반도체 소자의 제조 방법.
KR1020110042632A 2011-05-04 2011-05-04 반도체 소자의 제조 방법 KR20120124787A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110042632A KR20120124787A (ko) 2011-05-04 2011-05-04 반도체 소자의 제조 방법
US13/463,342 US20120282751A1 (en) 2011-05-04 2012-05-03 Methods of fabricating semiconductor devices including fine patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110042632A KR20120124787A (ko) 2011-05-04 2011-05-04 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120124787A true KR20120124787A (ko) 2012-11-14

Family

ID=47090491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110042632A KR20120124787A (ko) 2011-05-04 2011-05-04 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20120282751A1 (ko)
KR (1) KR20120124787A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142365A (ko) * 2014-06-11 2015-12-22 삼성전자주식회사 높은 종횡비를 갖는 반도체 소자 형성 방법 및 관련된 소자
KR20160119573A (ko) * 2015-04-06 2016-10-14 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402578B1 (ko) * 2010-02-19 2014-05-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 제조 장치
KR101883327B1 (ko) * 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9564361B2 (en) 2013-09-13 2017-02-07 Qualcomm Incorporated Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
CN107112212B (zh) * 2014-12-22 2021-03-12 东京毅力科创株式会社 使用接枝聚合物材料图案化基底
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
US11049721B2 (en) * 2019-07-31 2021-06-29 Tokyo Electron Limited Method and process for forming memory hole patterns
CN114446769A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体器件的制备方法
US11791163B1 (en) 2022-04-13 2023-10-17 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure
CN116959974A (zh) * 2022-04-13 2023-10-27 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376358B1 (en) * 2001-03-15 2002-04-23 Micron Technology, Inc. Method of forming plugs and local interconnect for embedded memory/system-on-chip (SOC) applications
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
KR100698103B1 (ko) * 2005-10-11 2007-03-23 동부일렉트로닉스 주식회사 듀얼 다마센 형성방법
KR100858083B1 (ko) * 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
KR100801746B1 (ko) * 2006-12-29 2008-02-11 주식회사 하이닉스반도체 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법
KR100825801B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 반도체 소자의 제조방법
US7960835B2 (en) * 2009-05-04 2011-06-14 Macronix International Co., Ltd. Fabrication of metal film stacks having improved bottom critical dimension
US8691697B2 (en) * 2010-11-11 2014-04-08 International Business Machines Corporation Self-aligned devices and methods of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142365A (ko) * 2014-06-11 2015-12-22 삼성전자주식회사 높은 종횡비를 갖는 반도체 소자 형성 방법 및 관련된 소자
KR20160119573A (ko) * 2015-04-06 2016-10-14 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
US20120282751A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
KR20120124787A (ko) 반도체 소자의 제조 방법
TWI597846B (zh) 半導體裝置及其製造方法
US9953857B2 (en) Semiconductor device with buried local interconnects
TWI713147B (zh) 半導體裝置的形成方法
US9012296B2 (en) Self-aligned deep trench capacitor, and method for making the same
KR101717549B1 (ko) 반도체 소자 제조방법
US10366917B2 (en) Methods of patterning variable width metallization lines
KR102631912B1 (ko) 반도체 장치의 레이아웃 설계 방법 및 반도체 장치
KR20140112701A (ko) 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR20130082333A (ko) 반도체 장치의 제조 방법
KR20160122695A (ko) 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리
KR20130134139A (ko) 반도체 소자 및 그 형성 방법
US7666800B2 (en) Feature patterning methods
US9054051B2 (en) Method of fabricating semiconductor device
KR20170077764A (ko) 반도체 장치 및 그 제조 방법
KR20190078034A (ko) 비아 플러그를 갖는 반도체 소자
CN113539954B (zh) 半导体结构及其制作方法
KR20100095905A (ko) 반도체 장치의 제조 방법
TW201724360A (zh) 半導體元件的製造方法
CN112786535A (zh) 半导体结构的形成方法
KR102167618B1 (ko) 배선 형성 방법
CN113903660B (zh) 半导体器件的制造方法
TWI351736B (en) Methods for forming a semiconductor device
US20130157384A1 (en) Method for fabricating semiconductor device
KR101159693B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid