JP5101575B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5101575B2
JP5101575B2 JP2009175310A JP2009175310A JP5101575B2 JP 5101575 B2 JP5101575 B2 JP 5101575B2 JP 2009175310 A JP2009175310 A JP 2009175310A JP 2009175310 A JP2009175310 A JP 2009175310A JP 5101575 B2 JP5101575 B2 JP 5101575B2
Authority
JP
Japan
Prior art keywords
insulating film
plug
semiconductor substrate
contact
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009175310A
Other languages
English (en)
Other versions
JP2011029491A (ja
Inventor
和隆 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009175310A priority Critical patent/JP5101575B2/ja
Priority to US12/685,415 priority patent/US8415750B2/en
Publication of JP2011029491A publication Critical patent/JP2011029491A/ja
Application granted granted Critical
Publication of JP5101575B2 publication Critical patent/JP5101575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置として、配線の高密度化を図るためにSi基板に貫通電極を設けたものが知られている。
貫通電極を有する半導体装置のうち、Si基板上に形成されたコンタクトプラグを介して貫通プラグを上層配線に接続するものがある(例えば、特許文献1参照)。Si基板上に形成された電極パッドに貫通プラグを接続する場合、Si基板に貫通プラグのコンタクトホールを形成する際に、オーバーエッチングにより電極パッドが除去されてしまうおそれがあったが、コンタクトプラグは電極パッドよりも厚いため、エッチングが及んでも除去されるおそれが少ない。
しかし、コンタクトプラグにエッチングが及んだ場合、コンタクトプラグの底面にエッチングダメージが発生し、コンタクトプラグと貫通プラグが適切に接続されず、接続部分の電気抵抗が上昇してしまうおそれがある。更には、コンタクトプラグと貫通プラグが導通しなくなるおそれもある。
特開2007−123857号公報
本発明の目的は、配線構造に接続される低抵抗の貫通プラグ、または貫通プラグ及びコンタクトプラグを有する半導体装置およびその製造方法を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板の表面近傍に埋め込まれた素子分離絶縁膜と、前記素子分離絶縁膜を貫通するように前記半導体基板の裏面から前記表面まで貫通し、前記半導体基板中で前記素子分離絶縁膜に囲まれた領域を有する上段部と前記上段部よりも径が大きい下段部とを含む多段構造を有する貫通プラグと、前記貫通プラグの前記半導体基板の前記表面側の端部に接続され、前記半導体基板の前記表面側の上方に形成された導電部材と前記貫通プラグを接続するコンタクトプラグと、を有する半導体装置を提供する。
本発明の他の態様は、半導体基板の表面近傍に素子分離絶縁膜を埋め込む工程と、前記素子分離絶縁膜上に、底面が前記素子分離絶縁膜の上面に接するコンタクトプラグを形成する工程と、前記素子分離絶縁膜をストッパとして用いて前記半導体基板の裏面にエッチングを施し、前記半導体基板中にコンタクトホールを形成する工程と、前記コンタクトホールの内面を覆うように絶縁膜を形成する工程と、前記コンタクトホールの底部の前記絶縁膜および前記素子分離絶縁膜にエッチングを施して前記コンタクトホールを深くし、前記コンタクトプラグの前記底面の少なくとも一部を露出させる工程と、前記コンタクトホール中に、前記コンタクトプラグの前記底面に接続されるように貫通プラグを形成する工程と、を含む半導体装置の製造方法を提供する。
本発明の他の態様は、半導体基板の表面近傍に素子分離絶縁膜を埋め込む工程と、前記素子分離絶縁膜上に、ダミーゲートリングを形成する工程と、前記半導体基板、前記素子分離絶縁膜、および前記ダミーゲートリングの上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に導電部材を形成する工程と、前記素子分離絶縁膜をストッパとして用いて前記半導体基板の裏面にエッチングを施し、前記半導体基板中にコンタクトホールを形成する工程と、前記コンタクトホールの内面を覆うように絶縁膜を形成する工程と、前記コンタクトホールの底部の前記絶縁膜および前記素子分離絶縁膜にエッチングを施して前記コンタクトホールを深くし、前記層間絶縁膜の前記ダミーゲートリングの外側の領域を露出させずに内側の領域を露出させる工程と、前記ダミーゲートリングをマスクとして用いて前記層間絶縁膜の露出した領域にエッチングを施して前記コンタクトホールをさらに深くし、前記導電部材の少なくとも一部を露出させる工程と、前記コンタクトホール中に、前記導電部材に接続されるように貫通プラグを形成する工程と、を含む半導体装置の製造方法を提供する。
本発明によれば、配線構造に接続される低抵抗の貫通プラグ、または貫通プラグ及びコンタクトプラグを有する半導体装置およびその製造方法を提供することができる。
本発明の第1の実施の形態に係る半導体装置の断面図。 (a)、(b)は、それぞれ本発明の第1の実施の形態に係る半導体装置の上面図および図1の線分A−Aで切断したときの断面図。 (a)〜(c)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。 (d)〜(f)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。 (g)〜(i)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。 (a)〜(c)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第3の実施の形態に係る半導体装置の断面図。 (a)、(b)は、それぞれ本発明の第3の実施の形態に係る半導体装置の上面図および図5の線分B−Bで切断したときの断面図。 (a)、(b)は、本発明の第3の実施の形態に係る半導体装置の変形例の上面図。 本発明の第3の実施の形態に係る半導体装置の変形例の断面図。 (a)〜(c)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。 (d)〜(f)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。 (g)、(h)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。 (a)〜(c)は、本発明の第4の実施の形態に係る半導体装置の製造工程を示す断面図。 (d)は、本発明の第4の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第5の実施の形態に係る半導体装置の断面図。 (a)、(b)は、それぞれ本発明の第5の実施の形態に係る半導体装置の上面図および図11の線分C−Cで切断したときの断面図。 (a)〜(c)は、本発明の第5の実施の形態に係る半導体装置の製造工程を示す断面図。 (d)〜(f)は、本発明の第5の実施の形態に係る半導体装置の製造工程を示す断面図。 (g)〜(i)は、本発明の第5の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第6の実施の形態に係る半導体装置の断面図。 (a)、(b)は、それぞれ本発明の第6の実施の形態に係る半導体装置の上面図および図14の線分D−Dで切断したときの断面図。 (a)、(b)は、本発明の第6の実施の形態に係る半導体装置の製造工程を示す断面図。
〔第1の実施の形態〕
(半導体装置の構成)
図1は、本発明の第1の実施の形態に係る半導体装置100の断面図である。また、図2(a)は、半導体装置100の上面図である。また、図2(b)は、半導体装置100を図1の線分A−Aで切断したときの断面図である。なお、図2(a)においては、後述する層間絶縁膜3、4、配線8、9、電極パッド104、およびゲート側壁52の図示を省略する。
半導体装置100は、半導体基板1上に形成され、素子分離絶縁膜2により他の素子と電気的に分離されたトランジスタ5と、半導体基板2上に形成された層間絶縁膜3、4と、半導体基板2の裏面から表面まで貫通する貫通プラグ101と、層間絶縁膜4中に形成された電極パッド104と、層間絶縁膜3中に形成され、貫通プラグ101と電極パッド104を接続するコンタクトプラグ103と、を有する。
半導体基板2は、Si結晶等のSi系結晶からなる。
素子分離絶縁膜2は、半導体基板1の表面近傍に埋め込まれたSiO等の絶縁材料からなり、例えば、STI(Shallow Trench Isolation)構造を有する。素子分離絶縁膜2の底面の半導体基板1の表面からの深さは、例えば、0.2μmである。
層間絶縁膜3は、例えば、厚さ0.03μmのSiN膜と厚さ0.5μmのSiO膜とからなる積層構造を有する。層間絶縁膜4は、SiO等の絶縁材料からなる。
トランジスタ5は、半導体基板1上にゲート絶縁膜(図示しない)を介して形成されるゲート電極51と、ゲート電極51の側面に形成されるゲート側壁52と、半導体基板1中のゲート電極51の両側の領域に形成されたソース・ドレイン領域53と、を有する。
ゲート電極51は、層間絶縁膜3中のコンタクトプラグ6を介して層間絶縁膜4中の配線8に接続される。また、ソース・ドレイン領域53は、層間絶縁膜3中のコンタクトプラグ7を介して層間絶縁膜4中の配線9に接続される。
ゲート電極51は、多結晶Si、金属等からなる。
ゲート側壁52は、SiO等の絶縁材料からなる。
ソース・ドレイン領域53は、導電型不純物を半導体基板1に注入することにより形成される。
貫通プラグ101は、Cu等の導電材料からなる。また、貫通プラグ101の表面には、Ti等からなるバリアメタルが形成されてもよい。
貫通プラグ101は、半導体基板1の表面側の上段部101aと、上段部101a下の下段部101bとを含む2段構造を有する。上段部101aは、半導体基板1中で素子分離絶縁膜2および絶縁膜102に囲まれる。下段部101bは、上段部101aよりも径が大きく、外周部が素子分離絶縁膜2の直下に位置する。この様な2段構造は、素子分離絶縁膜2を形成した後に、素子分離絶縁膜2をストッパとして用いて貫通プラグ101のためのコンタクトホールを形成するために形成される。なお、上段部101aおよび下段部101bを含む構造であれば、3段以上の多段構造であってもよい。
絶縁膜102は、SiO等の絶縁材料からなる。絶縁膜102は、貫通プラグ101と半導体基板1を絶縁するために貫通プラグ101の側面に形成される。
コンタクトプラグ6、7、103は、例えば、W、Cu、Al、またはSuを主元素として含む導電材料からなる。また、コンタクトプラグ6、7、103の表面には、Ti等からなるバリアメタルが形成されてもよい。
配線8、9、および電極パッド104は、Cu等の導電材料からなる。配線8、9、および電極パッド104の表面には、Ti等からなるバリアメタルが形成されてもよい。
以下に、本実施の形態に係る半導体装置100の製造方法の一例を示す。
(半導体装置の製造)
図3A(a)〜(c)、図3B(d)〜(f)、図3C(g)〜(i)は、本発明の第1の実施の形態に係る半導体装置100の製造工程を示す断面図である。
まず、図3A(a)に示すように、半導体基板1上に素子分離絶縁膜2およびトランジスタ5を形成して、半導体基板1、素子分離絶縁膜2、およびトランジスタ5上に層間絶縁膜3を形成する。
層間絶縁膜3は、CVD(Chemical Vapor Deposition)法を用いて半導体基板1上の全面に絶縁材料を堆積させた後、これにCMP(Chemical Mechanical Polishing)法を用いた平坦化処理を施すことにより形成される。
次に、図3A(b)に示すように、フォトリソグラフィ法とRIE法の組み合わせにより、層間絶縁膜3中にコンタクトホール60、70、110を形成する。
次に、図3A(c)に示すように、コンタクトホール60、70、110中にコンタクトプラグ6、7、103をそれぞれ形成し、その上に層間絶縁膜4、配線8、9、および電極パッド104を形成する。
コンタクトプラグ6、7、103は、PVD(Physical Vapor Deposition)法を用いてコンタクトホール60、70、110を埋めるように半導体基板1上の全面に導電材料を堆積させた後、これにCMP法を用いた平坦化処理を施すことにより形成される。
層間絶縁膜4は、CVD法を用いて層間絶縁膜3上に絶縁材料を堆積させることにより形成される。配線8、9、および電極パッド104は、フォトリソグラフィ法とRIE法の組み合わせにより層間絶縁膜4中に形成した溝に、PVD法により導電材料を埋め込み、これにCMP法を用いた平坦化処理を施すことにより形成される。
次に、図3B(d)に示すように、半導体基板1の裏面にエッチングを施してコンタクトホール111aを形成する。
具体的には、まず層間絶縁膜4の上面に(層間絶縁膜4上に他の層を形成する場合は、その層の上面に)図示しない支持基板を貼り合わせた後、半導体基板1を裏面が上になるように裏返す。次に、図示しないが、半導体基板1の裏面に研磨処理またはウェット処理を施し、半導体基板1の厚さを50μm程度になるまで薄くする。次に、フォトリソグラフィ法とRIE法の組み合わせによりコンタクトホール111aを形成する。このとき、素子分離絶縁膜2がエッチングストッパとして機能し、コンタクトプラグ103の底面(素子分離絶縁膜2と接する面)がエッチングされることを防ぐ。
次に、図3B(e)に示すように、コンタクトホール111aの内面を覆うように絶縁膜102を形成する。
絶縁膜102は、CVD法を用いて絶縁材料を堆積させることにより形成される。
次に、図3B(f)に示すように、フォトリソグラフィ法により、開口パターンが貫通プラグ101の上段部101aのパターンであるエッチングマスク112を形成する。
ここで、エッチングマスク112は、次のエッチング工程においてコンタクトホール111aの側面の絶縁膜102にエッチングが及ばないように、それを覆うように形成される。そのため、エッチングマスク112の開口径(貫通プラグ101の上段部101aの径)は、内面に絶縁膜102が形成されたコンタクトホール111aの径よりも小さい。
なお、エッチングマスク112をコンタクトホール111aの側面の絶縁膜102をちょうど覆うように形成した場合は、エッチングマスク112の開口径は、内面に絶縁膜102が形成されたコンタクトホール111aの底部の径と等しくなる。この場合は、上段部101aと下段部101bの間に段が形成されない。
次に、図3C(g)に示すように、エッチングマスク112をマスクとして用いて、コンタクトホール111aの底の絶縁膜102および素子分離絶縁膜2にRIE法によるエッチングを施し、コンタクトホール111bを形成する。
次に、図3C(h)に示すように、エッチングマスク112を除去した後、コンタクトホール111a、111bに導電材料を埋め込んで貫通プラグ101を形成する。
ここで、導電材料のコンタクトホール111b中に埋め込まれた部分が上段部101aとなり、コンタクトホール111a中に埋め込まれた部分が下段部101bとなる。
Cuを用いて貫通プラグ101を形成する場合は、まず、コンタクトホール111a、111bの内面を覆うようにTi等からなるバリアメタルとCuのシード膜を形成する。次に、シード膜のコンタクトホール111a、111bの外側の領域上にマスクを形成した後、Cuのめっきを行い、コンタクトホール111a、111b中に貫通プラグ101を形成する。次に、貫通プラグ101をマスクとして用いて、シード膜、バリアメタル、および絶縁膜102のコンタクトホール111a、111bの外側の領域に酸性のエッチャントを用いたウェットエッチングを施し、これらを除去する。
なお、図3C(i)に示すように、コンタクトホール111a、111b中の貫通プラグ101の内面上にエポキシ等の樹脂からなる保護樹脂113を形成してもよい。
(第1の実施の形態の効果)
本発明の第1の実施の形態によれば、貫通プラグ101のためのコンタクトホール111aを形成する際に、素子分離絶縁膜2をエッチングストッパとして用いることにより、コンタクトプラグ103の底面へのエッチングダメージを抑えることができる(図3B(d)参照)。
貫通プラグに接続される層間絶縁膜中のコンタクトプラグが、素子分離絶縁膜が形成されていない領域において半導体基板上に直に形成されていた場合、半導体基板にエッチングを施して貫通プラグのためのコンタクトホールを形成する際に、ストッパがないために半導体基板だけでなくコンタクトプラグの底面にまでエッチングが及び、ダメージが生じるおそれがある。例えば、コンタクトプラグがWからなる場合、Siを加工するために用いるSFガスがWもエッチングため、この様な問題が生じる。
コンタクトプラグの底面にエッチングダメージが発生した場合、コンタクトプラグと貫通プラグが適切に接続されず、接続部分の電気抵抗が上昇してしまうおそれがある。更には、コンタクトプラグと貫通プラグが導通しなくなるおそれもある。
〔第2の実施の形態〕
本発明の第2の実施の形態は、素子分離絶縁膜上のコンタクトプラグを形成する領域にダミーゲート電極を形成した後に層間絶縁膜を形成する点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については説明を省略または簡略化する。
以下に、本実施の形態に係る半導体装置の製造方法の一例を示す。
(半導体装置の製造)
図4(a)〜(c)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図4(a)に示すように、半導体基板1上に素子分離絶縁膜2、トランジスタ5、ダミーゲート電極212を形成して、半導体基板1、素子分離絶縁膜2、およびトランジスタ5上に層間絶縁膜3を形成する。
層間絶縁膜3は、CVD法を用いて半導体基板1上の全面に絶縁材料を堆積させた後、これにCMP法を用いた平坦化処理を施すことにより形成される。
ここで、ダミーゲート電極212は、ゲート電極51と同様の材料からなり、ゲート電極51と同時に形成することができる。また、ダミーゲート電極212の側面のゲート側壁213は、ゲート側壁52と同様の材料からなり、ゲート側壁52と同時に形成することができる。
ダミーゲート電極212を形成することにより、層間絶縁膜3の下地の凹凸パターンの分布の偏りを減らすことができ、層間絶縁膜3に平坦化処理を施す際に局所的に凹みが生じること(以下、ディシングとする)を抑制できる。
ダミーゲート電極212を形成しない場合、トランジスタ5の形成される領域にはゲート電極51による凸部がある一方、素子分離絶縁膜2上は平坦になるため、層間絶縁膜3の素子分離絶縁膜2上の領域にディシングが生じやすい。ディシングが発生すると、リソグラフィ法を用いて層間絶縁膜3上の部材をパターニングする際、凹み部分上では露光時に焦点が合わなくなり、パターン形状が崩れてしまう。
次に、図4(b)に示すように、フォトリソグラフィ法とRIE法の組み合わせにより、層間絶縁膜3中にコンタクトホール60、70、210を形成する。このとき、ゲート側壁213が除去されてもよい。
次に、図4(c)に示すように、ダミーゲート電極212をエッチングにより除去した後、コンタクトホール60、70、210中にコンタクトプラグ6、7、103をそれぞれ形成し、その上に層間絶縁膜4、配線8、9、および電極パッド104を形成する。
なお、ダミーゲート電極212は除去せずに残してもよい。この場合、後のコンタクトホール111bを形成する工程において、エッチング時のプラズマ発光を検出することにより、ダミーゲート電極212をエッチングエンドポイントとして用いることができる。
その後、第1の実施の形態と同様の工程を経て、第1の実施の形態の半導体装置100と同様の構成を有する半導体装置を形成する。
(第2の実施の形態の効果)
本発明の第1の実施の形態によれば、ダミーゲート電極212を形成することにより、層間絶縁膜3におけるディシングの発生を抑制することができる。これにより、層間絶縁膜3の上層の部材をリソグラフィ法を用いて精度よくパターニングすることができる。
〔第3の実施の形態〕
本発明の第3の実施の形態は、コンタクトプラグおよび電極パッドのパターンにおいて第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については説明を省略または簡略化する。
(半導体装置の構成)
図5は、本発明の第3の実施の形態に係る半導体装置300の断面図である。また、図6(a)は、半導体装置300の上面図である。また、図6(b)は、半導体装置300を図5の線分B−Bで切断したときの断面図である。なお、図6(a)においては、後述する層間絶縁膜3、4、配線8、9、電極パッド304、およびゲート側壁52の図示を省略する。
半導体装置300は、半導体基板1上に形成され、素子分離絶縁膜2により他の素子と電気的に分離されたトランジスタ5と、半導体基板2上に形成された層間絶縁膜3、4と、半導体基板2の裏面から表面まで貫通する貫通プラグ301と、層間絶縁膜4中に形成された電極パッド304と、貫通プラグ301に接続されるダミーゲート電極305と、層間絶縁膜3中に形成され、ダミーゲート電極305と電極パッド304を接続するコンタクトプラグ303と、を有する。
貫通プラグ301は、Cu等の導電材料からなる。また、貫通プラグ301の表面には、Ti等からなるバリアメタルが形成されてもよい。
貫通プラグ301は、半導体基板1の表面側の上段部301aと、上段部301a下の下段部301bとを含む2段構造を有する。上段部301aは、半導体基板1中で素子分離絶縁膜2および絶縁膜302に囲まれる。下段部301bは、上段部301aよりも径が大きく、外周部が素子分離絶縁膜2の直下に位置する。なお、上段部301aおよび下段部301bを含む構造であれば、3段以上の多段構造であってもよい。
貫通プラグ301は、ダミーゲート電極305に接していればよいが、接続部の電気抵抗を小さくするために、ダミーゲート電極305およびコンタクトプラグ303の両方に接することが好ましい。
絶縁膜302は、第1の実施の形態の絶縁膜102と同様の構成を有する。
コンタクトプラグ303は、例えば、W、Cu、Al、またはSuを主元素として含む導電材料からなる。また、コンタクトプラグ303の表面には、Ti等からなるバリアメタルが形成されてもよい。コンタクトプラグ303は、ダミーゲート電極305に接続される。また、コンタクトプラグ303を、コンタクトプラグ6、7と同じ材料を用いて同じ工程で形成することができる。
電極パッド304は、Cu等の導電材料からなる。電極パッド304の表面には、Ti等からなるバリアメタルが形成されてもよい。
ダミーゲート電極305は、ゲート電極51と同様の材料からなり、ゲート電極51と同時に形成することができる。また、ダミーゲート電極305がSi系結晶からなる場合、全領域が金属シリサイド化されたフルシリサイド電極であることが好ましい。金属シリサイドの金属としては、Co、Ni、Mn、Fe、Cu、Ta、Nb、Hf、Zr、Cr、Ru、Ir、Pt、Rh、Pd等を用いることができる。
図6(a)に示すように、コンタクトプラグ303は、格子状のパターンを有する。これにより、パターンに面積の広い領域が含まれなくなるため、コンタクトプラグ303におけるディシングの発生を抑えることができる。ダミーゲート電極305は、コンタクトプラグ303と同様のパターンを有する。
また、電極パッド304は平板形状であってよいが、ディシングの発生を抑えるために、コンタクトプラグ303と同様のパターンを有することが好ましい。
また、図7(a)に示すように、コンタクトプラグ303はゲート電極51と同様にラインアンドスペースパターンを有してもよい。
また、コンタクトプラグ303の格子パターンの格子の数は図6(a)に示したものに限られない。例えば、図7(b)に示すように、コンタクトプラグ303の径を大きくすることにより格子の数が増えてもよい。また、パターンは連続していなくともよく、例えば、複数のドットパターンが格子状に並ぶパターンであってもよい。
また、図8に示すように、コンタクトプラグ303のパターンの1本のラインが間隔の狭い2つのダミーゲート電極305で構成されてもよい。この場合、コンタクトプラグ303の下部が2つのダミーゲート電極305の間に入り込み、コンタクトプラグ303の底面が貫通プラグ301に接する。
以下に、本実施の形態に係る半導体装置300の製造方法の一例を示す。
(半導体装置の製造)
図9A(a)〜(c)、図9B(d)〜(f)、図9C(g)、(h)は、本発明の第3の実施の形態に係る半導体装置300の製造工程を示す断面図である。
まず、図9A(a)に示すように、半導体基板1上に素子分離絶縁膜2、トランジスタ5、およびダミーゲート電極305を形成して、半導体基板1、素子分離絶縁膜2、トランジスタ5、およびダミーゲート電極305上に層間絶縁膜3を形成する。
層間絶縁膜3は、CVD法を用いて半導体基板1上の全面に絶縁材料を堆積させた後、これにCMP法を用いた平坦化処理を施すことにより形成される。
ここで、ダミーゲート電極305は、ゲート電極51と同様の材料からなり、ゲート電極51と同時に形成することができる。また、ダミーゲート電極305の側面のゲート側壁313は、ゲート側壁52と同様の材料からなり、ゲート側壁52と同時に形成することができる。
ダミーゲート電極305を形成することにより、層間絶縁膜3におけるディシングの発生を抑制できる。
次に、図9A(b)に示すように、フォトリソグラフィ法とRIE法の組み合わせにより、層間絶縁膜3中にコンタクトホール60、70、310を形成する。ここで、コンタクトホール210の開口パターンは、ダミーゲート電極305のパターンとほぼ同じである。
次に、図9A(c)に示すように、コンタクトホール60、70、310中にコンタクトプラグ6、7、303をそれぞれ形成し、その上に層間絶縁膜4、配線8、9、および電極パッド304を形成する。
コンタクトプラグ303は、PVD法を用いてコンタクトホール310を埋めるように半導体基板1上の全面に導電材料を堆積させた後、これにCMP法を用いた平坦化処理を施すことにより形成される。ここで、コンタクトプラグ303のパターンには面積の広い領域が存在しないため、コンタクトプラグ303におけるディシングの発生を抑えることができる。
電極パッド304は、フォトリソグラフィ法とRIE法の組み合わせにより層間絶縁膜4中に形成した溝に、PVD法により導電材料を埋め込み、これにCMP法を用いた平坦化処理を施すことにより形成される。ここで、電極パッド304のパターンはコンタクトプラグ303のパターンとほぼ同じであり、面積の広い領域が存在しないため、電極パッド304におけるディシングの発生を抑えることができる。
次に、図9B(d)に示すように、半導体基板1の裏面にエッチングを施してコンタクトホール311aを形成する。
具体的には、まず層間絶縁膜4の上面に(層間絶縁膜4上に他の層を形成する場合は、その層の上面に)図示しない支持基板を貼り合わせた後、半導体基板1を裏面が上になるように裏返す。次に、図示しないが、半導体基板1の裏面に研磨処理またはウェット処理を施し、半導体基板1の厚さを50μm程度になるまで薄くする。次に、フォトリソグラフィ法とRIE法の組み合わせによりコンタクトホール311aを形成する。このとき、素子分離絶縁膜2がエッチングストッパとして機能し、ダミーゲート電極305の底面(素子分離絶縁膜2と接する面)がエッチングされることを防ぐ。
次に、図9B(e)に示すように、コンタクトホール311aの内面を覆うように絶縁膜302を形成する。
次に、図9B(f)に示すように、フォトリソグラフィ法により、開口パターンが貫通プラグ301の上段部301aのパターンであるエッチングマスク312を形成する。
ここで、エッチングマスク312は、次のエッチング工程においてコンタクトホール311aの側面の絶縁膜302にエッチングが及ばないように、それを覆うように形成される。そのため、エッチングマスク312の開口径(貫通プラグ301の上段部301aの径)は、内面に絶縁膜302が形成されたコンタクトホール311aの径よりも小さい。
なお、エッチングマスク312をコンタクトホール311aの側面の絶縁膜302をちょうど覆うように形成した場合は、エッチングマスク312の開口径は、内面に絶縁膜302が形成されたコンタクトホール311aの底部の径と等しくなる。この場合は、上段部301aと下段部301bの間に段が形成されない。
次に、図9C(g)に示すように、エッチングマスク312をマスクとして用いて、コンタクトホール311aの底の絶縁膜302および素子分離絶縁膜2にRIE法によるエッチングを施し、コンタクトホール311bを形成する。
このとき、エッチング時のプラズマ発光を検出することにより、ダミーゲート電極305をエッチングエンドポイントとして用いることができる。さらに、貫通プラグ301をダミーゲート電極305およびコンタクトプラグ303の両方に接するように形成する場合は、コンタクトホール311bの底にダミーゲート電極305の底面が露出した後も層間絶縁膜3に対してエッチングを続け、コンタクトホール311bの底がダミーゲート電極305とコンタクトプラグ303の境界よりもコンタクトプラグ303側に位置するようにする。
次に、図9C(h)に示すように、エッチングマスク312を除去した後、コンタクトホール311a、311bに導電材料を埋め込んで貫通プラグ301を形成する。
ここで、導電材料のコンタクトホール311b中に埋め込まれた部分が上段部301aとなり、コンタクトホール311a中に埋め込まれた部分が下段部301bとなる。
(第3の実施の形態の効果)
本発明の第3の実施の形態によれば、ダミーゲート電極305を形成することにより、層間絶縁膜3におけるディシングの発生を抑制することができる。
また、コンタクトプラグ303および電極パッド304のパターンが格子パターン等の面積の広い領域を含まないパターンであるため、コンタクトプラグ303および電極パッド304におけるディシングの発生を抑制することができる。
〔第4の実施の形態〕
本発明の第4の実施の形態は、素子分離絶縁膜のパターンにおいて、第3の実施の形態と異なる。なお、第3の実施の形態と同様の点については説明を省略または簡略化する。
以下に、本実施の形態に係る半導体装置の製造方法の一例を示す。
(半導体装置の製造)
図10A(a)〜(c)、図10B(d)は、本発明の第4の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図10A(a)に示すように、半導体基板1上に素子分離絶縁膜401、トランジスタ5、およびダミーゲート電極305を形成して、半導体基板1、素子分離絶縁膜2、トランジスタ5、およびダミーゲート電極305上に層間絶縁膜3を形成する。
ここで、素子分離絶縁膜401は、複数の分割された絶縁膜により構成される。分割された個々の絶縁膜は大きい面積を有さないため、素子分離絶縁膜401におけるディシングの発生を抑えることができる。
次に、図10A(b)に示すように、フォトリソグラフィ法とRIE法の組み合わせにより、層間絶縁膜3中にコンタクトホール60、70、310を形成する。
次に、図10A(c)に示すように、コンタクトホール60、70、310中にコンタクトプラグ6、7、303をそれぞれ形成し、その上に層間絶縁膜4、配線8、9、および電極パッド304を形成する。
次に、図10B(d)に示すように、半導体基板1の裏面にエッチングを施してコンタクトホール411aを形成する。
具体的には、まず層間絶縁膜4の上面に(層間絶縁膜4上に他の層を形成する場合は、その層の上面に)図示しない支持基板を貼り合わせた後、半導体基板1を裏面が上になるように裏返す。次に、図示しないが、半導体基板1の裏面に研磨処理またはウェット処理を施し、半導体基板1の厚さを50μm程度になるまで薄くする。次に、フォトリソグラフィ法とRIE法の組み合わせによりコンタクトホール411aを形成する。このとき、素子分離絶縁膜401がエッチングストッパとして機能し、ダミーゲート電極305の底面(素子分離絶縁膜2と接する面)がエッチングされることを防ぐ。
なお、素子分離絶縁膜401における個々の絶縁膜の間の領域は半導体基板1であるため、コンタクトホール411aを形成する際に同時に除去されるが、この領域へのエッチングは層間絶縁膜3で止まる。
その後、第3の実施の形態と同様の工程を経て、第3の実施の形態の半導体装置300と同様の構成を有する半導体装置を形成する。
(第4の実施の形態の効果)
本発明の第4の実施の形態によれば、素子分離絶縁膜401が複数の分割された絶縁膜により構成されるため、素子分離絶縁膜401におけるディシングの発生を抑制することができる。
〔第5の実施の形態〕
本発明の第5の実施の形態は、貫通プラグの形態において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については説明を省略または簡略化する。
(半導体装置の構成)
図11は、本発明の第5の実施の形態に係る半導体装置500の断面図である。また、図12(a)は、半導体装置500の上面図である。また、図12(b)は、半導体装置300を図11の線分C−Cで切断したときの断面図である。なお、図12(a)においては、後述する層間絶縁膜3、4、配線8、9、電極パッド504、およびゲート側壁52、506の図示を省略する。
半導体装置500は、半導体基板1上に形成され、素子分離絶縁膜2により他の素子と電気的に分離されたトランジスタ5と、半導体基板2上に形成された層間絶縁膜3、4と、層間絶縁膜4中に形成された電極パッド504と、半導体基板2および層間絶縁膜3を貫通し、電極パッド504に接続される貫通プラグ501と、層間絶縁膜3中において貫通プラグ501の周囲を囲むダミーゲートリング505と、を有する。
貫通プラグ501は、Cu等の導電材料からなる。また、貫通プラグ301の表面には、Ti等からなるバリアメタルが形成されてもよい。
貫通プラグ501は、半導体基板1中の上段部501aおよび下段部501bと、層間絶縁膜3中のコンタクト部501cを含み、第1の実施の形態の貫通プラグ101とコンタクトプラグ103を組み合わせて一体に形成したような構成を有する。
貫通プラグ501は、半導体基板1中において、半導体基板1の表面側の上段部501aと、上段部501a下の下段部501bとを含む2段構造を有する。上段部501aは、半導体基板1中で素子分離絶縁膜2および絶縁膜502に囲まれる。下段部501bは、上段部501aよりも径が大きく、外周部が素子分離絶縁膜2の直下に位置する。なお、上段部501aおよび下段部501bを含む構造であれば、半導体基板1中において3段以上の多段構造を有してもよい。
コンタクト部501cは、電極パッド504に接続される。また、コンタクト部501cの径は、上段部501aの径よりも小さい。これは、コンタクト部501cのためのコンタクトホールがダミーゲートリング505をマスクとして用いたエッチングにより形成されるためである。
ダミーゲートリング505は、ゲート電極51と同様の材料からなり、ゲート電極51と同時に形成することができる。また、ダミーゲートリング505は、内周側面がコンタクト部501cに接し、底面の外周部が素子分離絶縁膜2に接し、底面の内周部が上段部501aに接する。
ダミーゲートリング505の外周側面に形成されるゲート側壁506は、ゲート側壁52と同様の材料からなり、ゲート側壁52と同時に形成することができる。
絶縁膜502は、SiO等の絶縁材料からなる。絶縁膜502は、貫通プラグ501と半導体基板1を絶縁するために貫通プラグ501の側面に形成される。
電極パッド504は、Cu等の導電材料からなる。電極パッド504の表面には、Ti等からなるバリアメタルが形成されてもよい。
以下に、本実施の形態に係る半導体装置500の製造方法の一例を示す。
(半導体装置の製造)
図13A(a)〜(c)、図13B(d)〜(f)、図13C(g)〜(i)は、本発明の第5の実施の形態に係る半導体装置500の製造工程を示す断面図である。
まず、図13A(a)に示すように、半導体基板1上に素子分離絶縁膜2、トランジスタ5、およびダミーゲートリング505を形成して、半導体基板1、素子分離絶縁膜2、トランジスタ5、およびダミーゲートリング505上に層間絶縁膜3を形成する。
ここで、ダミーゲートリング505は、ゲート電極51と同様の材料からなり、ゲート電極51と同時に形成することができる。また、ダミーゲートリング505の側面のゲート側壁506は、ゲート側壁52と同様の材料からなり、ゲート側壁52と同時に形成することができる。
次に、図13A(b)に示すように、フォトリソグラフィ法とRIE法の組み合わせにより、層間絶縁膜3中にコンタクトホール60、70を形成する。
次に、図13A(c)に示すように、コンタクトホール60、70中にコンタクトプラグ6、7をそれぞれ形成し、その上に層間絶縁膜4、配線8、9、および電極パッド504を形成する。
次に、図13B(d)に示すように、半導体基板1の裏面にエッチングを施してコンタクトホール511aを形成する。
具体的には、まず層間絶縁膜4の上面に(層間絶縁膜4上に他の層を形成する場合は、その層の上面に)図示しない支持基板を貼り合わせた後、半導体基板1を裏面が上になるように裏返す。次に、図示しないが、半導体基板1の裏面に研磨処理またはウェット処理を施し、半導体基板1の厚さを50μm程度になるまで薄くする。次に、フォトリソグラフィ法とRIE法の組み合わせによりコンタクトホール511aを形成する。このとき、素子分離絶縁膜2がエッチングストッパとして機能する。
次に、図13B(e)に示すように、コンタクトホール511aの内面を覆うように絶縁膜502を形成する。
次に、図13B(f)に示すように、フォトリソグラフィ法により、開口パターンが貫通プラグ501の上段部501aのパターンであるエッチングマスク512を形成する。
ここで、エッチングマスク512は、次のエッチング工程においてコンタクトホール511aの側面の絶縁膜502にエッチングが及ばないように、それを覆うように形成される。そのため、エッチングマスク512の開口径(貫通プラグ501の上段部501aの径)は、内面に絶縁膜502が形成されたコンタクトホール511aの径よりも小さい。また、エッチングマスク512の開口径は、ダミーゲートリング505の内径よりも小さい。
なお、エッチングマスク512をコンタクトホール511aの側面の絶縁膜502をちょうど覆うように形成した場合は、エッチングマスク512の開口径は、内面に絶縁膜502が形成されたコンタクトホール511aの底部の径と等しくなる。この場合は、上段部501aと下段部501bの間に段が形成されない。
次に、図13C(g)に示すように、エッチングマスク512をマスクとして用いて、コンタクトホール511aの底の絶縁膜502にRIE法によるエッチングを施し、コンタクトホール511bを形成する。
このとき、コンタクトホール511bの底にダミーゲートリング505の底部の内周部が露出する。エッチング時のプラズマ発光を検出することにより、ダミーゲートリング505をエッチングエンドポイントとして用いることができる。
次に、図13C(h)に示すように、エッチングマスク512およびダミーゲートリング505をマスクとして用いて、コンタクトホール511bの底の層間絶縁膜3およびゲート側壁506にRIE法によるエッチングを施し、コンタクトホール511cを形成する。このとき、コンタクトホール511cの底に電極パッド504が露出する。
次に、図13C(i)に示すように、エッチングマスク512を除去した後、コンタクトホール511a、511bに導電材料を埋め込んで貫通プラグ501を形成する。
ここで、導電材料のコンタクトホール511c中に埋め込まれた部分がコンタクト部501cとなり、コンタクトホール511b中に埋め込まれた部分が上段部501aとなり、コンタクトホール511a中に埋め込まれた部分が下段部501bとなる。
(第5の実施の形態の効果)
本発明の第5の実施の形態によれば、層間絶縁膜3中のコンタクトプラグの形成後に半導体基板1中に貫通プラグのコンタクトホールを形成するという工程がない。このため、層間絶縁膜3中のコンタクトプラグの底面がエッチングされるという問題がない。
また、半導体基板1中の貫通プラグと層間絶縁膜3中のコンタクトプラグとを同じ工程で一体に形成することができるため、工程数を減らすことができる。
また、貫通プラグ501が層間絶縁膜3中のコンタクトプラグを兼ねるため、半導体基板1中の貫通プラグと層間絶縁膜3中のコンタクトプラグとの接続部分における電気抵抗の上昇のおそれがない。
また、コンタクトホール511cを形成する際のエッチングマスクとしてダミーゲートリング505を用いることにより、コンタクトホール511cの加工制御性を向上させることができる(図13C(h)参照)。
また、貫通プラグ101のためのコンタクトホール511aを形成する際に、素子分離絶縁膜2をエッチングストッパとして用いることにより、ダミーゲートリング505の底面へのエッチングダメージを抑えることができる(図13B(d)参照)。特に、ダミーゲートリング505がSi系結晶からなる場合は、Si系結晶からなる半導体基板1にコンタクトホール511aを形成する工程においてダミーゲートリング505へのエッチングを防ぐことは重要である。
〔第6の実施の形態〕
本発明の第6の実施の形態は、ダミーゲートリング上にコンタクトプラグが形成される点において第5の実施の形態と異なる。なお、第5の実施の形態と同様の点については説明を省略または簡略化する。
(半導体装置の構成)
図14は、本発明の第6の実施の形態に係る半導体装置600の断面図である。また、図15(a)は、半導体装置600の上面図である。また、図15(b)は、半導体装置600を図14の線分D−Dで切断したときの断面図である。なお、図15(a)においては、後述する層間絶縁膜3、4、配線8、9、電極パッド604、およびゲート側壁52、606の図示を省略する。
半導体装置600は、半導体基板1上に形成され、素子分離絶縁膜2により他の素子と電気的に分離されたトランジスタ5と、半導体基板2上に形成された層間絶縁膜3、4と、層間絶縁膜4中に形成された電極パッド604と、半導体基板2および層間絶縁膜3を貫通し、電極パッド604に接続される貫通プラグ601と、層間絶縁膜3中において貫通プラグ601の周囲を囲むダミーゲートリング605と、ダミーゲートリング605と電極パッド604とを接続するコンタクトプラグ607と、を有する。
貫通プラグ601は、第5の実施の形態の貫通プラグ501と同様の構成を有する。
ダミーゲートリング605は、第5の実施の形態のダミーゲートリング505と同様の構成を有する。なお、ダミーゲート電極605がSi系結晶からなる場合、電気抵抗を小さくするために全領域が金属シリサイド化されたフルシリサイド電極であることが好ましい。金属シリサイドの金属としては、Co、Ni、Mn、Fe、Cu、Ta、Nb、Hf、Zr、Cr、Ru、Ir、Pt、Rh、Pd等を用いることができる。
コンタクトプラグ607は、例えば、W、Cu、Al、またはSuを主元素として含む導電材料からなる。また、コンタクトプラグ607の表面には、Ti等からなるバリアメタルが形成されてもよい。コンタクトプラグ607は、ダミーゲート電極305の上面に接続される。また、コンタクトプラグ607を、コンタクトプラグ6、7と同じ材料を用いて同じ工程で形成することができる。また、コンタクトプラグ607の配置および数は図15(a)に示したものに限られない。
絶縁膜602は、第5の実施の形態の絶縁膜502と同様の構成を有する。
電極パッド604は、第5の実施の形態の電極パッド504と同様の構成を有する。
以下に、本実施の形態に係る半導体装置600の製造方法の一例を示す。
(半導体装置の製造)
図16(a)、(b)は、本発明の第6の実施の形態に係る半導体装置600の製造工程を示す断面図である。
まず、層間絶縁膜3を形成するまでの工程を第5の実施の形態と同様に行う。
次に、図16(a)に示すように、フォトリソグラフィ法とRIE法の組み合わせにより、層間絶縁膜3中にコンタクトホール60、70、613を形成する。
次に、図16(b)に示すように、コンタクトホール60、70、613中にコンタクトプラグ6、7、607をそれぞれ形成し、その上に層間絶縁膜4、配線8、9、および電極パッド604を形成する。
その後、第5の実施の形態と同様の工程を経て、図14に示した半導体装置600を得る。
(第6の実施の形態の効果)
本発明の第6の実施の形態によれば、コンタクトプラグ607を形成することにより、半導体基板1の裏面から電極パッドまでの電流経路をより多く確保することができる。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
100、300、500、600 半導体装置、 1 半導体基板、 2、401 素子分離絶縁膜、 101、301、501、601 貫通プラグ、 101a、301a、501a、601a 上段部、 101b、301b、501b、601b 下段部、 501c、601c コンタクト部、 102、302、502、602 絶縁膜、 103、303 コンタクトプラグ、 104、304、504、604 電極パッド、 505、605 ダミーゲートリング、 110、111a、111b、210、310、311a、311b、411a、511a、511b、511c コンタクトホール

Claims (5)

  1. 半導体基板と、
    前記半導体基板の表面近傍に埋め込まれた素子分離絶縁膜と、
    前記素子分離絶縁膜を貫通するように前記半導体基板の裏面から前記表面まで貫通し、前記半導体基板中で前記素子分離絶縁膜に囲まれた領域を有する上段部と前記上段部よりも径が大きい下段部とを含む多段構造を有する貫通プラグと、
    前記貫通プラグの前記半導体基板の前記表面側の端部に接続され、前記半導体基板の前記表面側の上方に形成された導電部材と前記貫通プラグを接続するコンタクトプラグと、
    を有する半導体装置。
  2. 前記コンタクトプラグは、下部がダミーゲート電極からなり、格子パターンまたはラインアンドスペースパターンを有する、
    請求項1に記載された半導体装置。
  3. 前記コンタクトプラグを囲むように形成され、底面の外周部が前記素子分離絶縁膜に接し、前記底面の内周部が前記貫通プラグに接するダミーゲートリングを更に有し、
    前記貫通プラグと前記コンタクトプラグは一体に形成され、
    前記コンタクトプラグの前記ダミーゲートリングに囲まれた領域の径は、前記貫通プラグの前記素子分離絶縁膜に囲まれた領域の前記径よりも小さい、
    請求項1に記載された半導体装置。
  4. 半導体基板の表面近傍に素子分離絶縁膜を埋め込む工程と、
    前記素子分離絶縁膜上に、底面が前記素子分離絶縁膜の上面に接するコンタクトプラグを形成する工程と、
    前記素子分離絶縁膜をストッパとして用いて前記半導体基板の裏面にエッチングを施し、前記半導体基板中にコンタクトホールを形成する工程と、
    前記コンタクトホールの内面を覆うように絶縁膜を形成する工程と、
    前記コンタクトホールの底部の前記絶縁膜および前記素子分離絶縁膜にエッチングを施して前記コンタクトホールを深くし、前記コンタクトプラグの前記底面の少なくとも一部を露出させる工程と、
    前記コンタクトホール中に、前記コンタクトプラグの前記底面に接続されるように貫通プラグを形成する工程と、
    を含む半導体装置の製造方法。
  5. 半導体基板の表面近傍に素子分離絶縁膜を埋め込む工程と、
    前記素子分離絶縁膜上に、ダミーゲートリングを形成する工程と、
    前記半導体基板、前記素子分離絶縁膜、および前記ダミーゲートリングの上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に導電部材を形成する工程と、
    前記素子分離絶縁膜をストッパとして用いて前記半導体基板の裏面にエッチングを施し、前記半導体基板中にコンタクトホールを形成する工程と、
    前記コンタクトホールの内面を覆うように絶縁膜を形成する工程と、
    前記コンタクトホールの底部の前記絶縁膜および前記素子分離絶縁膜にエッチングを施して前記コンタクトホールを深くし、前記層間絶縁膜の前記ダミーゲートリングの外側の領域を露出させずに内側の領域を露出させる工程と、
    前記ダミーゲートリングをマスクとして用いて前記層間絶縁膜の露出した領域にエッチングを施して前記コンタクトホールをさらに深くし、前記導電部材の少なくとも一部を露出させる工程と、
    前記コンタクトホール中に、前記導電部材に接続されるように貫通プラグを形成する工程と、
    を含む半導体装置の製造方法。
JP2009175310A 2009-07-28 2009-07-28 半導体装置およびその製造方法 Active JP5101575B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009175310A JP5101575B2 (ja) 2009-07-28 2009-07-28 半導体装置およびその製造方法
US12/685,415 US8415750B2 (en) 2009-07-28 2010-01-11 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009175310A JP5101575B2 (ja) 2009-07-28 2009-07-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011029491A JP2011029491A (ja) 2011-02-10
JP5101575B2 true JP5101575B2 (ja) 2012-12-19

Family

ID=43526187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009175310A Active JP5101575B2 (ja) 2009-07-28 2009-07-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8415750B2 (ja)
JP (1) JP5101575B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171503A (ja) * 2010-02-18 2011-09-01 Elpida Memory Inc 半導体装置、設計装置、及びプログラム
US8836116B2 (en) * 2010-10-21 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates
JP5861346B2 (ja) * 2011-09-15 2016-02-16 株式会社ソシオネクスト 半導体装置の製造方法
JP5802515B2 (ja) 2011-10-19 2015-10-28 株式会社東芝 半導体装置及びその製造方法
JP5994167B2 (ja) 2011-11-15 2016-09-21 ローム株式会社 半導体装置およびその製造方法、電子部品
JP5998459B2 (ja) 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
US9219032B2 (en) * 2012-07-09 2015-12-22 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits
US9799583B2 (en) * 2013-11-07 2017-10-24 Infineon Technologies Ag Semiconductor devices and methods of formation thereof
JP6499400B2 (ja) * 2014-04-04 2019-04-10 キヤノン株式会社 半導体装置の製造方法
US20190088598A1 (en) * 2017-09-21 2019-03-21 Innovative Micro Technology Method for forming through substrate vias in a trench
US11282769B2 (en) * 2020-06-11 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oversized via as through-substrate-via (TSV) stop layer
US20240021498A1 (en) * 2020-12-09 2024-01-18 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing semiconductor device
US20220367554A1 (en) * 2021-05-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with high via density

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Necエレクトロニクス株式会社 半導体装置およびその製造方法
JP5154000B2 (ja) * 2005-05-13 2013-02-27 ラピスセミコンダクタ株式会社 半導体装置
US7633167B2 (en) 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JP5021992B2 (ja) 2005-09-29 2012-09-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI362102B (en) * 2007-07-11 2012-04-11 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same
JP2009099591A (ja) 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP2009147218A (ja) 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ

Also Published As

Publication number Publication date
US20110024849A1 (en) 2011-02-03
JP2011029491A (ja) 2011-02-10
US8415750B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
JP5101575B2 (ja) 半導体装置およびその製造方法
US7943476B2 (en) Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area
KR20060091517A (ko) 엠. 아이. 엠 커패시터들 및 그 형성방법들
US8871638B2 (en) Semiconductor device and method for fabricating the same
JP2011210744A (ja) 半導体装置及びその製造方法
JP2015167153A (ja) 集積回路装置及びその製造方法
KR20130038603A (ko) 자기 메모리 소자의 제조 방법
TW201342525A (zh) 具有矽穿孔之雙重鑲嵌結構及其製造方法
KR101087880B1 (ko) 반도체 소자의 제조방법
JP4382687B2 (ja) 半導体装置およびその製造方法
KR100791697B1 (ko) 반도체 소자의 금속 배선 구조 및 이의 형성 방법
TWI497574B (zh) 半導體結構
JP2005354046A (ja) 半導体装置の製造方法
JP2007036181A (ja) 半導体素子の形成方法
JP2006228792A (ja) 半導体装置及びその製造方法
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
JP5891753B2 (ja) 半導体装置の製造方法
CN107346743B (zh) 半导体结构及其制造方法
CN104051433A (zh) 防止在半导体加工过程中产生蚀刻电弧的系统和方法
JP6308067B2 (ja) 半導体装置の製造方法
US11769725B2 (en) Integrated circuit device and formation method thereof
TWI479600B (zh) 半導體裝置之製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
JP6845483B2 (ja) 発光素子の製造方法
JP2009054879A (ja) 集積回路の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5101575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3