JP5101575B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5101575B2 JP5101575B2 JP2009175310A JP2009175310A JP5101575B2 JP 5101575 B2 JP5101575 B2 JP 5101575B2 JP 2009175310 A JP2009175310 A JP 2009175310A JP 2009175310 A JP2009175310 A JP 2009175310A JP 5101575 B2 JP5101575 B2 JP 5101575B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- plug
- semiconductor substrate
- contact
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 176
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims description 105
- 239000011229 interlayer Substances 0.000 claims description 84
- 238000002955 isolation Methods 0.000 claims description 76
- 238000005530 etching Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 description 19
- 239000002184 metal Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 15
- 239000011810 insulating material Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(半導体装置の構成)
図1は、本発明の第1の実施の形態に係る半導体装置100の断面図である。また、図2(a)は、半導体装置100の上面図である。また、図2(b)は、半導体装置100を図1の線分A−Aで切断したときの断面図である。なお、図2(a)においては、後述する層間絶縁膜3、4、配線8、9、電極パッド104、およびゲート側壁52の図示を省略する。
図3A(a)〜(c)、図3B(d)〜(f)、図3C(g)〜(i)は、本発明の第1の実施の形態に係る半導体装置100の製造工程を示す断面図である。
本発明の第1の実施の形態によれば、貫通プラグ101のためのコンタクトホール111aを形成する際に、素子分離絶縁膜2をエッチングストッパとして用いることにより、コンタクトプラグ103の底面へのエッチングダメージを抑えることができる(図3B(d)参照)。
本発明の第2の実施の形態は、素子分離絶縁膜上のコンタクトプラグを形成する領域にダミーゲート電極を形成した後に層間絶縁膜を形成する点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については説明を省略または簡略化する。
図4(a)〜(c)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。
本発明の第1の実施の形態によれば、ダミーゲート電極212を形成することにより、層間絶縁膜3におけるディシングの発生を抑制することができる。これにより、層間絶縁膜3の上層の部材をリソグラフィ法を用いて精度よくパターニングすることができる。
本発明の第3の実施の形態は、コンタクトプラグおよび電極パッドのパターンにおいて第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については説明を省略または簡略化する。
図5は、本発明の第3の実施の形態に係る半導体装置300の断面図である。また、図6(a)は、半導体装置300の上面図である。また、図6(b)は、半導体装置300を図5の線分B−Bで切断したときの断面図である。なお、図6(a)においては、後述する層間絶縁膜3、4、配線8、9、電極パッド304、およびゲート側壁52の図示を省略する。
図9A(a)〜(c)、図9B(d)〜(f)、図9C(g)、(h)は、本発明の第3の実施の形態に係る半導体装置300の製造工程を示す断面図である。
本発明の第3の実施の形態によれば、ダミーゲート電極305を形成することにより、層間絶縁膜3におけるディシングの発生を抑制することができる。
本発明の第4の実施の形態は、素子分離絶縁膜のパターンにおいて、第3の実施の形態と異なる。なお、第3の実施の形態と同様の点については説明を省略または簡略化する。
図10A(a)〜(c)、図10B(d)は、本発明の第4の実施の形態に係る半導体装置の製造工程を示す断面図である。
本発明の第4の実施の形態によれば、素子分離絶縁膜401が複数の分割された絶縁膜により構成されるため、素子分離絶縁膜401におけるディシングの発生を抑制することができる。
本発明の第5の実施の形態は、貫通プラグの形態において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については説明を省略または簡略化する。
図11は、本発明の第5の実施の形態に係る半導体装置500の断面図である。また、図12(a)は、半導体装置500の上面図である。また、図12(b)は、半導体装置300を図11の線分C−Cで切断したときの断面図である。なお、図12(a)においては、後述する層間絶縁膜3、4、配線8、9、電極パッド504、およびゲート側壁52、506の図示を省略する。
図13A(a)〜(c)、図13B(d)〜(f)、図13C(g)〜(i)は、本発明の第5の実施の形態に係る半導体装置500の製造工程を示す断面図である。
本発明の第5の実施の形態によれば、層間絶縁膜3中のコンタクトプラグの形成後に半導体基板1中に貫通プラグのコンタクトホールを形成するという工程がない。このため、層間絶縁膜3中のコンタクトプラグの底面がエッチングされるという問題がない。
本発明の第6の実施の形態は、ダミーゲートリング上にコンタクトプラグが形成される点において第5の実施の形態と異なる。なお、第5の実施の形態と同様の点については説明を省略または簡略化する。
図14は、本発明の第6の実施の形態に係る半導体装置600の断面図である。また、図15(a)は、半導体装置600の上面図である。また、図15(b)は、半導体装置600を図14の線分D−Dで切断したときの断面図である。なお、図15(a)においては、後述する層間絶縁膜3、4、配線8、9、電極パッド604、およびゲート側壁52、606の図示を省略する。
図16(a)、(b)は、本発明の第6の実施の形態に係る半導体装置600の製造工程を示す断面図である。
本発明の第6の実施の形態によれば、コンタクトプラグ607を形成することにより、半導体基板1の裏面から電極パッドまでの電流経路をより多く確保することができる。
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
Claims (5)
- 半導体基板と、
前記半導体基板の表面近傍に埋め込まれた素子分離絶縁膜と、
前記素子分離絶縁膜を貫通するように前記半導体基板の裏面から前記表面まで貫通し、前記半導体基板中で前記素子分離絶縁膜に囲まれた領域を有する上段部と前記上段部よりも径が大きい下段部とを含む多段構造を有する貫通プラグと、
前記貫通プラグの前記半導体基板の前記表面側の端部に接続され、前記半導体基板の前記表面側の上方に形成された導電部材と前記貫通プラグを接続するコンタクトプラグと、
を有する半導体装置。 - 前記コンタクトプラグは、下部がダミーゲート電極からなり、格子パターンまたはラインアンドスペースパターンを有する、
請求項1に記載された半導体装置。 - 前記コンタクトプラグを囲むように形成され、底面の外周部が前記素子分離絶縁膜に接し、前記底面の内周部が前記貫通プラグに接するダミーゲートリングを更に有し、
前記貫通プラグと前記コンタクトプラグは一体に形成され、
前記コンタクトプラグの前記ダミーゲートリングに囲まれた領域の径は、前記貫通プラグの前記素子分離絶縁膜に囲まれた領域の前記径よりも小さい、
請求項1に記載された半導体装置。 - 半導体基板の表面近傍に素子分離絶縁膜を埋め込む工程と、
前記素子分離絶縁膜上に、底面が前記素子分離絶縁膜の上面に接するコンタクトプラグを形成する工程と、
前記素子分離絶縁膜をストッパとして用いて前記半導体基板の裏面にエッチングを施し、前記半導体基板中にコンタクトホールを形成する工程と、
前記コンタクトホールの内面を覆うように絶縁膜を形成する工程と、
前記コンタクトホールの底部の前記絶縁膜および前記素子分離絶縁膜にエッチングを施して前記コンタクトホールを深くし、前記コンタクトプラグの前記底面の少なくとも一部を露出させる工程と、
前記コンタクトホール中に、前記コンタクトプラグの前記底面に接続されるように貫通プラグを形成する工程と、
を含む半導体装置の製造方法。 - 半導体基板の表面近傍に素子分離絶縁膜を埋め込む工程と、
前記素子分離絶縁膜上に、ダミーゲートリングを形成する工程と、
前記半導体基板、前記素子分離絶縁膜、および前記ダミーゲートリングの上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に導電部材を形成する工程と、
前記素子分離絶縁膜をストッパとして用いて前記半導体基板の裏面にエッチングを施し、前記半導体基板中にコンタクトホールを形成する工程と、
前記コンタクトホールの内面を覆うように絶縁膜を形成する工程と、
前記コンタクトホールの底部の前記絶縁膜および前記素子分離絶縁膜にエッチングを施して前記コンタクトホールを深くし、前記層間絶縁膜の前記ダミーゲートリングの外側の領域を露出させずに内側の領域を露出させる工程と、
前記ダミーゲートリングをマスクとして用いて前記層間絶縁膜の露出した領域にエッチングを施して前記コンタクトホールをさらに深くし、前記導電部材の少なくとも一部を露出させる工程と、
前記コンタクトホール中に、前記導電部材に接続されるように貫通プラグを形成する工程と、
を含む半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175310A JP5101575B2 (ja) | 2009-07-28 | 2009-07-28 | 半導体装置およびその製造方法 |
US12/685,415 US8415750B2 (en) | 2009-07-28 | 2010-01-11 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175310A JP5101575B2 (ja) | 2009-07-28 | 2009-07-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011029491A JP2011029491A (ja) | 2011-02-10 |
JP5101575B2 true JP5101575B2 (ja) | 2012-12-19 |
Family
ID=43526187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009175310A Active JP5101575B2 (ja) | 2009-07-28 | 2009-07-28 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8415750B2 (ja) |
JP (1) | JP5101575B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171503A (ja) * | 2010-02-18 | 2011-09-01 | Elpida Memory Inc | 半導体装置、設計装置、及びプログラム |
US8836116B2 (en) * | 2010-10-21 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates |
JP5861346B2 (ja) * | 2011-09-15 | 2016-02-16 | 株式会社ソシオネクスト | 半導体装置の製造方法 |
JP5802515B2 (ja) | 2011-10-19 | 2015-10-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP5994167B2 (ja) | 2011-11-15 | 2016-09-21 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
JP5998459B2 (ja) | 2011-11-15 | 2016-09-28 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
US9219032B2 (en) * | 2012-07-09 | 2015-12-22 | Qualcomm Incorporated | Integrating through substrate vias from wafer backside layers of integrated circuits |
US9799583B2 (en) * | 2013-11-07 | 2017-10-24 | Infineon Technologies Ag | Semiconductor devices and methods of formation thereof |
JP6499400B2 (ja) * | 2014-04-04 | 2019-04-10 | キヤノン株式会社 | 半導体装置の製造方法 |
US20190088598A1 (en) * | 2017-09-21 | 2019-03-21 | Innovative Micro Technology | Method for forming through substrate vias in a trench |
US11282769B2 (en) * | 2020-06-11 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oversized via as through-substrate-via (TSV) stop layer |
US20240021498A1 (en) * | 2020-12-09 | 2024-01-18 | Sony Semiconductor Solutions Corporation | Semiconductor device and method for manufacturing semiconductor device |
US20220367554A1 (en) * | 2021-05-17 | 2022-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure with high via density |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4439976B2 (ja) * | 2004-03-31 | 2010-03-24 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5154000B2 (ja) * | 2005-05-13 | 2013-02-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US7633167B2 (en) | 2005-09-29 | 2009-12-15 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
JP5021992B2 (ja) | 2005-09-29 | 2012-09-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TWI362102B (en) * | 2007-07-11 | 2012-04-11 | Ind Tech Res Inst | Three-dimensional dice-stacking package structure and method for manufactruing the same |
JP2009099591A (ja) | 2007-10-12 | 2009-05-07 | Toshiba Corp | 固体撮像素子及びその製造方法 |
JP2009147218A (ja) | 2007-12-17 | 2009-07-02 | Toshiba Corp | 半導体装置とその製造方法 |
JP4799542B2 (ja) * | 2007-12-27 | 2011-10-26 | 株式会社東芝 | 半導体パッケージ |
-
2009
- 2009-07-28 JP JP2009175310A patent/JP5101575B2/ja active Active
-
2010
- 2010-01-11 US US12/685,415 patent/US8415750B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110024849A1 (en) | 2011-02-03 |
JP2011029491A (ja) | 2011-02-10 |
US8415750B2 (en) | 2013-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5101575B2 (ja) | 半導体装置およびその製造方法 | |
US7943476B2 (en) | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area | |
KR20060091517A (ko) | 엠. 아이. 엠 커패시터들 및 그 형성방법들 | |
US8871638B2 (en) | Semiconductor device and method for fabricating the same | |
JP2011210744A (ja) | 半導体装置及びその製造方法 | |
JP2015167153A (ja) | 集積回路装置及びその製造方法 | |
KR20130038603A (ko) | 자기 메모리 소자의 제조 방법 | |
TW201342525A (zh) | 具有矽穿孔之雙重鑲嵌結構及其製造方法 | |
KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
JP4382687B2 (ja) | 半導体装置およびその製造方法 | |
KR100791697B1 (ko) | 반도체 소자의 금속 배선 구조 및 이의 형성 방법 | |
TWI497574B (zh) | 半導體結構 | |
JP2005354046A (ja) | 半導体装置の製造方法 | |
JP2007036181A (ja) | 半導体素子の形成方法 | |
JP2006228792A (ja) | 半導体装置及びその製造方法 | |
JP2006228977A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5891753B2 (ja) | 半導体装置の製造方法 | |
CN107346743B (zh) | 半导体结构及其制造方法 | |
CN104051433A (zh) | 防止在半导体加工过程中产生蚀刻电弧的系统和方法 | |
JP6308067B2 (ja) | 半導体装置の製造方法 | |
US11769725B2 (en) | Integrated circuit device and formation method thereof | |
TWI479600B (zh) | 半導體裝置之製造方法 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
JP6845483B2 (ja) | 発光素子の製造方法 | |
JP2009054879A (ja) | 集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110627 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110628 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110629 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5101575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |