TWI619281B - 製造元件之方法 - Google Patents

製造元件之方法 Download PDF

Info

Publication number
TWI619281B
TWI619281B TW101148430A TW101148430A TWI619281B TW I619281 B TWI619281 B TW I619281B TW 101148430 A TW101148430 A TW 101148430A TW 101148430 A TW101148430 A TW 101148430A TW I619281 B TWI619281 B TW I619281B
Authority
TW
Taiwan
Prior art keywords
layer
electrode assembly
magnetic
forming
bottom electrode
Prior art date
Application number
TW101148430A
Other languages
English (en)
Other versions
TW201338225A (zh
Inventor
喬伊迪普 古哈
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201338225A publication Critical patent/TW201338225A/zh
Application granted granted Critical
Publication of TWI619281B publication Critical patent/TWI619281B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本發明提供一種磁性隨機存取記憶體(MRAM,magnetoresistive random access memory)元件的形成方法。形成底部電極組件。形成磁性接合組件，其步驟包含沉積磁性接合組件層於底部電極組件上、形成圖案化遮罩於磁性接合組件層上、蝕刻磁性接合組件層以形成具有間隙之磁性接合組件、填補磁性接合組件、以及平坦化磁性接合組件。形成頂部電極組件。

Description

製造元件之方法 【相關申請案之交互參照】
本申請案根據35 U.S.C.§ 119(e)主張於2011年12月19日提出申請的美國臨時專利申請案第61/577,377號之優先權，其係特別併入於此作為參考。
本發明關於形成半導體元件之方法，更具體來說，本發明關於形成磁性隨機存取記憶體(MRAM,magnetoresistive random access memory)之方法。
在半導體晶圓處理期間，特徵部可被蝕刻通過金屬層。在磁性隨機存取記憶體(MRAM)之形成中，複數薄金屬層或是薄膜可陸續被蝕刻。
為達成前述內容及符合本發明之目的，提出形成磁性隨機存取記憶體(MRAM)元件之方法。形成底部電極組件。形成磁性接合組件。形成頂部電極組件。
在本發明之另一表現形式中，提供形成磁性隨機存取記憶體(MRAM)元件之方法。形成底部電極組件，包含將底部電極組件層沉積於基板上、形成圖案化遮罩於底部電極組件層上、蝕刻底部電極組件層以形成具有間隙之底部電極組件、填補底部電極組件之間隙、剝除位於底部電極組件上之圖案化遮罩、以及平坦化底部電極組件。形成磁性接合組件，包含將磁性接合組件層沉積於平坦化之底部電極組件上、形成圖案化遮罩於 磁性電極組件層上、蝕刻磁性接合組件層以形成具有間隙之磁性接合組件、填補磁性接合組件、剝除位於磁性接合組件上之圖案化遮罩、以及平坦化磁性接合組件。形成頂部電極組件，包含將頂部電極組件層沉積於平坦化之磁性接合組件上、形成圖案化遮罩於頂部電極組件層上、蝕刻頂部電極組件層以形成具有間隙之頂部電極組件、以及填補頂部電極組件。
在本發明之另一表現形式中，提供磁性隨機存取記憶體元件。形成底部電極組件。形成磁性電極組件。形成頂部電極組件。
本發明之這些及其它特徵將於以下的本發明之詳細說明並結合下列圖式予以詳細描述。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
200‧‧‧堆疊
204‧‧‧基板
208‧‧‧接觸層
212‧‧‧接點
216‧‧‧底部電極組件層
220‧‧‧底部電極組件遮罩
224‧‧‧底部電極
228‧‧‧間隙
232‧‧‧介電質填充物
236‧‧‧磁性接合組件
240‧‧‧底部磁性層
244‧‧‧穿隧氧化層
248‧‧‧頂部磁性層
252‧‧‧磁性接合組件遮罩
256‧‧‧磁接面
260‧‧‧間隙
264‧‧‧介電質填充物
268‧‧‧頂部電極組件層
272‧‧‧頂部電極組件遮罩
276‧‧‧頂部電極
280‧‧‧間隙
284‧‧‧介電質填充物
304‧‧‧步驟
308‧‧‧步驟
312‧‧‧步驟
316‧‧‧步驟
320‧‧‧步驟
324‧‧‧步驟
404‧‧‧步驟
408‧‧‧步驟
412‧‧‧步驟
416‧‧‧步驟
420‧‧‧步驟
424‧‧‧步驟
504‧‧‧步驟
508‧‧‧步驟
512‧‧‧步驟
516‧‧‧步驟
600‧‧‧堆疊
604‧‧‧基板層
608‧‧‧接觸層
610‧‧‧接點
612‧‧‧下電極組件層
616‧‧‧磁性組件層
620‧‧‧底部磁性層
624‧‧‧穿隧氧化層
628‧‧‧頂部磁性層
632‧‧‧上電極組件層
636‧‧‧圖案化遮罩
本發明係藉由例示而非限制之方式顯示於隨附圖式中之圖形，且其中相似的參考數字表示相似的元件，且其中：圖1係本發明的實施例之高階流程圖。
圖2A-K係根據本發明的實施例所處理之堆疊的示意圖。
圖3係形成底部電極組件的步驟之更詳細流程圖。
圖4係形成磁性接合組件的步驟之更詳細流程圖。
圖5係形成頂部電極組件的步驟之更詳細流程圖。
圖6A-6B係根據先前技術所處理之堆疊的示意圖。
本發明現將參照如隨附圖式中呈現之其若干較佳實施方式加以詳述。在以下敘述中，提出許多具體細節以提供對本發明之深入了解。然而對熟悉本技藝者將顯而易見，本發明可在缺少這些具體細節的部份或所有者的情況下實施。在其它情況下，已為人所熟知之程序步驟以及/或是結構將不再詳述，以不非必要地妨礙本發明。
為增進理解，圖1係實施例中所用製程之高階流程圖。底部電極組件係於基板上形成有一具有接點之疊層(步驟104)。磁性接合組件係形成於底部電極組件上(步驟108)。頂部電極組件係形成於磁性接合組件上(步驟112)。
實施例
在一實施例中，形成底部電極組件(步驟104)。圖2A為具有基板204之堆疊200的橫剖面圖，該基板204上已形成具有接點212之接觸層208。一或更多層可介於基板204以及接觸層208之間。圖3為形成底部電極組件之更詳細流程圖(步驟104)。底部電極組件層216係沉積於接觸層208上(步驟304)。此實施例中，底部電極組件層216為以下多層結構：其上設置覆蓋層之電極層設置於黏合層上。在本實施例的其中一例裡，底部電極組件層216係由氮化鈦(TiN)、鉭(Ta)，以及釕(Ru)層所形成。
底部電極組件遮罩220係形成於底部電極組件層216上方(步驟308)。在一實例裡，底部電極組件遮罩220為碳基微影材料，如光阻。另一實例裡，底部電極組件遮罩220為多步驟製程中形成的金屬或介電質硬遮罩材料，該多步驟製程例如於硬遮罩層上形成圖案化光阻遮罩並使用圖案化光阻遮罩使硬遮罩層圖案化。
底部電極組件層216受蝕刻以形成有複數底部電極之底部電極組件(步驟312)。圖2B為底部電極組件層216(圖2A)已受蝕刻以形成底部電極組件之底部電極224後的堆疊200之橫剖面圖。在不同的實施例中，活性離子蝕刻或濕蝕刻可用來蝕刻底部電極組件層216。較佳地，底部電極組件層216之蝕刻係藉由如活性離子蝕刻之乾式蝕刻來執行。剝除底部電極組件遮罩220(步驟316)。在本發明的選擇性實施例中，因為底部電極組件遮罩220可在其他步驟期間被剝除，所以底部電極組件遮罩220在此步驟不被剝除。圖2C為堆疊200在底部電極組件遮罩220(圖2B)經已被剝除後的橫剖面圖。間隙228位於底部電極組件的底部電極224之間。可於剝除或蝕刻後提供選擇性清洗步驟。
填充間隙228(步驟320)。較佳地，間隙228係以介電質材料填充。將介電質材料平坦化(步驟324)。圖2D為間隙228(圖2C)已利用已被平坦化之介電質填充物232加以填充後的堆疊200之橫剖面圖。本例中，平坦化係使用化學機械拋光(CMP,chemical mechanical polishing)達成。在其中底部電極組件遮罩220未經剝除的實施例中，底部電極組件遮罩220可藉由CMP移除。
形成磁性接合組件(步驟108)。圖4為形成磁性接合組件的 步驟(步驟108)之詳細流程圖。磁性接合組件層係沉積於底部電極組件224以及介電質填充物232(步驟404)上。圖2E為磁性接合組件236已沉積後之堆疊200的橫剖面圖。本實施例中，磁性接合組件層236包含底部磁層240、位於底部磁層240上之穿隧氧化層244、以及位於穿隧氧化層244上之頂部磁層248。一實施例中，底部磁層240以及頂部磁層248為固定式磁鐵。另一實施例中，底部磁層240為固定式磁鐵，且頂部磁層248為一自由磁層和一反鐵磁層。其它的實施例可提供額外的黏合、覆蓋、晶格匹配，以及功函數匹配層。
磁性接合組件遮罩252係形成於磁性接合組件層236上(步驟408)。一實例裡，磁性接合組件遮罩252為碳基微影材料，如光阻。另一實例中，磁性接合組件遮罩252為形成於多步驟製程中的金屬或介電質硬遮罩材料，該多步驟製程例如形成圖案化光阻遮罩於硬遮罩層上並使用圖案化光阻遮罩使硬遮罩層圖案化。
磁性接合組件層236受蝕刻以形成有複數磁接面之磁性接合組件(步驟412)。圖2F為磁性接合組件層已受蝕刻以形成磁性接合組件之磁接面256後之堆疊200的橫剖面圖。許多實施例中，活性離子蝕刻或濕蝕刻可用來蝕刻磁性接合組件層。較佳地，該蝕刻為非揮發性，其中所有的蝕刻副產物皆為非揮發性。較佳地，磁性接合組件層236之蝕刻係藉由例如活性離子蝕刻的乾式蝕刻來執行。剝除磁性接合組件遮罩252(步驟416)。在本發明的選擇性實施例中，由於磁性接合組件遮罩252可在其它步驟期間被剝除，因此磁性接合組件遮罩252在本步驟中不被剝除。圖2G為磁性接合組件遮罩已剝除後之堆疊200的橫剖面圖。間隙260介於磁性接合組件的磁接面256之間。可於剝除或蝕刻後提供選擇性之清洗步驟。
填充間隙260(步驟420)。較佳地，間隙260係以介電質材料填充。將介電質材料平坦化(步驟424)。圖2H為間隙已由平坦化的介電質填充物264填充後之堆疊200的橫剖面圖。在本例中，平坦化係使用化學機械拋光(CMP)達成。在其中磁性接合組件遮罩252未經剝除的實施例中，磁性接合組件遮罩252可藉由CMP加以移除。
形成頂部電極組件(步驟112)。圖5為形成頂部電極組件之步驟(步驟112)之更詳細流程圖。頂部電極組件層係沉積於磁接面256上(步 驟504)。圖2I為頂部電極組件層268已沉積於磁接面256上後之堆疊200的橫剖面圖。在本實施例中，頂部電極組件層268為以下的多層結構：其上設置覆蓋層之電極層設置於一黏合層上。本實施例之實例中，頂部電極組件層268係由鎢(W)、氮化鈦(TiN)及釕(Ru)之疊層、或是鉭(Ta)、氮化鈦(TiN)及釕(Ru)之疊層、或是鎢(W)和氮化鈦(TiN)之疊層、或是鉭(Ta)和氮化鈦層(TiN)之疊層、或是鉭(Ta)層所形成。其它實施例可提供額外的黏合、覆蓋、晶格匹配、功函數匹配，以及反鐵磁層。
頂部電極組件遮罩272係形成於頂部電極層268上(步驟508)。在一實例中，頂部電極組件遮罩272為碳基微影材料，如光阻。另一個實例中，頂部電極組件遮罩272為形成於多步驟製程中的金屬或介電質硬遮罩，該多步驟製程例如形成圖案化光阻遮罩於硬遮罩層上，並使用圖案化光阻遮罩使硬遮罩層圖案化。
頂部電極組件層268受蝕刻以形成有複數頂部電極之頂部電極組件(步驟512)。圖2J為頂部電極組件層268已受蝕刻以形成頂部電極組件之頂部電極276後之堆疊200的橫剖面圖，該頂部電極組件在頂部電極276之間具有間隙280。許多實施例中，活性離子蝕刻或濕蝕刻可用於蝕刻頂部電極組件層268。一實施例中，該蝕刻為非揮發性蝕刻。較佳地，頂部電極組件層268之蝕刻係藉由如活性離子蝕刻之乾式蝕刻來執行。可於蝕刻後提供選擇性之清洗步驟。
填充間隙280(步驟516)。較佳地，間隙係以介電質材料加以填充。圖2K為間隙280(圖2J)已由介電質填充物284填充後之堆疊200的橫剖面圖。本實施例中，頂部電極組件遮罩272未經剝除，且介電質填充物284未經平坦化。頂部電極組件遮罩272之剝除以及介電質填充物284之平坦化可於後續步驟中出現。其它實施例中，頂部電極組件遮罩272可於沉積介電質填充物284前剝除。在其它實施例中，頂部電極組件遮罩272之平坦化及移除可藉由CMP製程進行。
這些實施例使堆疊側壁對濺鍍金屬沉積物的暴露最小化。此外，這些實施例使磁接面256側壁對濺鍍金屬沉積物的暴露最小化。
圖6A是根據先前技術處理的堆疊600橫剖面圖。在此堆疊中，於基板層604上形成具有接點610之接觸層608。下電極組件層612係 形成於具有接點610之接觸層608上。磁性組件層616係形成於下電極組件層612上。磁性組件層616包含底部磁性層620、穿隧氧化層624、以及頂部磁性層628。上電極組件層632係形成於磁性組件層616上。圖案化遮罩636係形成於上電極組件層632上。
圖案化遮罩636係用以蝕刻上電極組件層632、磁性組件層616、以及下電極組件層612。圖6B為上電極組件層632、磁性組件層616、以及下電極組件層612已受蝕刻後之堆疊600的橫剖面圖。該蝕刻在堆疊600之側面形成側壁640。由於蝕刻空間之高深寬比，因此側壁640難以移除。側壁640可能導致不同層之間的電性短路。此外，由來自底部磁性層620或是頂部磁性層628之材料所形成之側壁640可能具有磁性，將會進一步干擾堆疊600的電性操作。另外，穿隧氧化層624在穿隧氧化層624、底部磁性層620、以及下電極組件層612之蝕刻期間暴露至蝕刻電漿。
藉由分別蝕刻各層，且然後於隨後蝕刻前填充間隙，而使各層對蝕刻電漿之暴露或側壁沉積物最小化。此金屬沉積物可能導致金屬接面的電性短路。若濺鍍金屬沉積物源自於磁接面，則所產生之側壁可能具有磁性，而可能干擾所產生元件之運作。此外，本發明之實施例穿隧氧化物對電漿之暴露最小化，而減少對於穿隧氧化物的損害。此損害降低元件之電性表現。由此所產生之高深寬比元件上之側壁難以清除。因此，減少此側壁的實施例提供改善的元件。只要間隙填充設置在隨後之蝕刻前，其它實施例亦可依其他順序設置步驟。
本發明雖已透過數個較佳實施例加以說明，但仍有許多落於本發明範疇內之替換、變更、修改及各種置換均等物。亦應注意有許多實施本發明之方法及設備的替代性方式。因此欲使以下隨附請求項解釋為包含所有落於本發明之真正精神及範疇內的此替換、變更及各種置換均等物。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟

Claims (13)

  1. 一種磁性隨機存取記憶體(MRAM,magnetoresistive random access memory)元件的形成方法，包含：形成一底部電極組件，其中形成該底部電極組件的步驟包含：沉積一底部電極組件層於一基板上；形成一圖案化遮罩於該底部電極組件層上；蝕刻該底部電極組件層，以形成具有間隙的該底部電極組件；填補該底部電極組件層中之該間隙；以及平坦化該底部電極組件；形成一磁性接合組件，其中形成該磁性接合組件的步驟包含：沉積一磁性接合組件層於該底部電極組件上，其中沉積該磁性接合組件層的步驟包含：沉積一底部磁性層於該底部電極組件上；沉積一穿隧氧化層於該底部磁性層上；以及沉積一頂部磁性層於該穿隧氧化層上；形成一圖案化遮罩於該磁性接合組件層上；蝕刻該磁性接合組件層以形成具有間隙的該磁性接合組件；填補該磁性接合組件之間隙；以及平坦化該磁性接合組件；以及形成一頂部電極組件。
  2. 如申請專利範圍第1項之磁性隨機存取記憶體元件的形成方法，其中形成該頂部電極組件的步驟包含：沉積一頂部電極組件層於平坦化的該磁性接合組件上；形成一圖案化遮罩於該頂部電極組件上；蝕刻該頂部電極組件層以形成具有間隙的該頂部電極組件；以及填補該頂部電極組件之間隙。
  3. 如申請專利範圍第2項之磁性隨機存取記憶體元件的形成方法，更包含：剝除該底部電極組件上的該圖案化遮罩；以及 剝除該磁性接合組件上的該圖案化遮罩。
  4. 如申請專利範圍第3項之磁性隨機存取記憶體元件的形成方法，其中蝕刻該底部電極組件層係以一乾式蝕刻進行。
  5. 如申請專利範圍第4項之磁性隨機存取記憶體元件的形成方法，其中蝕刻該磁性接合組件層係以一乾式蝕刻進行。
  6. 如申請專利範圍第5項之磁性隨機存取記憶體元件的形成方法，其中蝕刻該頂部電極組件層係以一乾式蝕刻進行。
  7. 如申請專利範圍第6項之磁性隨機存取記憶體元件的形成方法，其中該填補係以一介電質材料填充該間隙。
  8. 如申請專利範圍第1項之磁性隨機存取記憶體元件的形成方法，其中蝕刻該底部電極組件層係採以一乾式蝕刻進行。
  9. 如申請專利範圍第1項之磁性隨機存取記憶體元件的形成方法，其中蝕刻該磁性接合組件層係以乾式蝕刻進行。
  10. 如申請專利範圍第1項之磁性隨機存取記憶體元件的形成方法，其中該填補係以一介電質材料填充該間隙。
  11. 如申請專利範圍第1項之磁性隨機存取記憶體元件的形成方法，其中形成該頂部電極組件的步驟包含：沉積一頂部電極組件層於該磁性接合組件上；形成一圖案化遮罩於該頂部電極組件層上；蝕刻該頂部電極組件層以形成具有間隙的該頂部電極組件；以及填補該頂部電極組件之間隙。
  12. 如申請專利範圍第10項之磁性隨機存取記憶體元件的形成方法，其中蝕刻該頂部電極組件層係以一乾式蝕刻進行。
  13. 一種磁性隨機存取記憶體(MRAM)元件的形成方法，包含：形成一底部電極組件，包含：沉積一底部電極組件層於一基板上；形成一圖案化遮罩於該底部電極組件層上；蝕刻該底部電極組件層，以形成具有間隙的該底部電極組件；填補該底部電極組件中之間隙；剝除該底部電極組件層上之該圖案化遮罩；以及平坦化該底部電極組件；形成一磁性接合組件，包含：沉積一磁性接合組件層於平坦化的該底部電極組件上，其中沉積該磁性接合組件層的步驟包含：沉積一底部磁性層於該底部電極組件上；沉積一穿隧氧化層於該底部磁性層上；以及沉積一頂部磁性層於該穿隧氧化層上；形成一圖案化遮罩於該磁性接合組件層上；蝕刻該磁性接合組件層以形成具有間隙的該磁性接合組件；填補該磁性接組件之間隙；剝除該磁性接合組件上之該圖案化遮罩；以及平坦化該磁性接合組件；以及形成一頂部電極組件，包含：沉積一頂部電極組件層於平坦化的該磁性接合組件上；形成一圖案化遮罩於該頂部電極組件層上；蝕刻該頂部電極組件層以形成具有間隙的該頂部電極組件；以及填補該頂部電極組件之間隙。
TW101148430A 2011-12-19 2012-12-19 製造元件之方法 TWI619281B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161577377P 2011-12-19 2011-12-19
US61/577,377 2011-12-19
US13/715,971 US8895323B2 (en) 2011-12-19 2012-12-14 Method of forming a magnetoresistive random-access memory device
US13/715,971 2012-12-14

Publications (2)

Publication Number Publication Date
TW201338225A TW201338225A (zh) 2013-09-16
TWI619281B true TWI619281B (zh) 2018-03-21

Family

ID=48609269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148430A TWI619281B (zh) 2011-12-19 2012-12-19 製造元件之方法

Country Status (5)

Country Link
US (1) US8895323B2 (zh)
KR (1) KR102105726B1 (zh)
CN (1) CN104067343B (zh)
TW (1) TWI619281B (zh)
WO (1) WO2013096334A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101549209B1 (ko) 2013-11-18 2015-09-02 주식회사 엘지화학 가공성이 우수한 올레핀계 중합체
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
KR102399342B1 (ko) 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
US10374153B2 (en) * 2017-12-29 2019-08-06 Spin Memory, Inc. Method for manufacturing a magnetic memory device by pre-patterning a bottom electrode prior to patterning a magnetic material
JP2019165139A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 記憶装置および記憶装置の製造方法
JP2022522419A (ja) * 2019-02-28 2022-04-19 ラム リサーチ コーポレーション 側壁洗浄によるイオンビームエッチング

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414499A (en) * 2002-10-25 2004-08-01 Toshiba Kk Magnetic memory apparatus using damanscene process and its manufacturing method
TW200614232A (en) * 2004-06-30 2006-05-01 Headway Technologies Inc A novel underlayer for high performance magnetic tunneling junction mram
US20060245118A1 (en) * 2002-04-12 2006-11-02 Tuttle Mark E Control of MTJ tunnel area
TW201004006A (en) * 2008-03-04 2010-01-16 Qualcomm Inc Method of forming a magnetic tunnel junction structure
TW201010149A (en) * 2008-04-21 2010-03-01 Qualcomm Inc STT MRAM magnetic tunnel junction architecture and integration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735111B2 (en) 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6783994B2 (en) * 2002-04-26 2004-08-31 Freescale Semiconductor, Inc. Method of fabricating a self-aligned magnetic tunneling junction and via contact
US6806523B2 (en) 2002-07-15 2004-10-19 Micron Technology, Inc. Magnetoresistive memory devices
US6784510B1 (en) * 2003-04-16 2004-08-31 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures
EP1667160B1 (en) * 2004-12-03 2011-11-23 Samsung Electronics Co., Ltd. Magnetic memory device and method
US8269319B2 (en) 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
US20080112214A1 (en) 2006-10-30 2008-05-15 Young Sir Chung Electronic assembly having magnetic tunnel junction voltage sensors and method for forming the same
US9159910B2 (en) * 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
JP2010165803A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
US8097515B2 (en) * 2009-12-04 2012-01-17 International Business Machines Corporation Self-aligned contacts for nanowire field effect transistors
KR20130012385A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245118A1 (en) * 2002-04-12 2006-11-02 Tuttle Mark E Control of MTJ tunnel area
TW200414499A (en) * 2002-10-25 2004-08-01 Toshiba Kk Magnetic memory apparatus using damanscene process and its manufacturing method
TW200614232A (en) * 2004-06-30 2006-05-01 Headway Technologies Inc A novel underlayer for high performance magnetic tunneling junction mram
TW201004006A (en) * 2008-03-04 2010-01-16 Qualcomm Inc Method of forming a magnetic tunnel junction structure
TW201010149A (en) * 2008-04-21 2010-03-01 Qualcomm Inc STT MRAM magnetic tunnel junction architecture and integration

Also Published As

Publication number Publication date
CN104067343B (zh) 2017-03-01
KR20140114385A (ko) 2014-09-26
KR102105726B1 (ko) 2020-04-29
CN104067343A (zh) 2014-09-24
WO2013096334A1 (en) 2013-06-27
TW201338225A (zh) 2013-09-16
US20130154037A1 (en) 2013-06-20
US8895323B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
TWI619281B (zh) 製造元件之方法
US20170221702A1 (en) Method of Double Patterning Lithography Process Using Plurality of Mandrels for Integrated Circuit Applications
US8404580B2 (en) Methods for fabricating semiconductor devices
US11676821B2 (en) Self-aligned double patterning
US9947535B2 (en) Trench formation using horn shaped spacer
US10847574B2 (en) Semiconductor memory device and fabrication method thereof
KR102207126B1 (ko) 미리 패터닝된 시드 층을 가진 mtj 디바이스 프로세스/집적 방법
US20200343444A1 (en) CMP Stop Layer and Sacrifice Layer for High Yield Small Size MRAM Devices
CN110088883B (zh) 半导体装置、制造半导体装置的方法和固态摄像元件
US7671446B2 (en) Semiconductor capacitor and manufacturing method
JP2022547126A (ja) 陥凹特徴部におけるボトムアップ金属化の方法
CN109585645B (zh) Mtj器件、其制作方法与mram
TWI512894B (zh) 金屬內連線結構及其製程
US20230282488A1 (en) Self-Aligned Double Patterning
JP5924198B2 (ja) 半導体装置の製造方法
US20150147839A1 (en) Method for manufacturing a semiconductor device
KR101987248B1 (ko) 반도체 장치의 제조 방법
US20120108056A1 (en) Method for fabricating semiconductor device
JP3833603B2 (ja) 半導体素子の製造方法
TWI621234B (zh) Method of forming interconnect structure
CN103531534A (zh) 金属沟槽的刻蚀方法
CN112151672A (zh) 积层体的制造方法
CN117080157A (zh) 半导体结构的形成方法
JP2008060446A (ja) 半導体装置の製造方法及び半導体装置
JP2004253572A (ja) 半導体装置及びその製造方法