JP7215878B2 - 半導体ウェハの製造方法および半導体装置 - Google Patents

半導体ウェハの製造方法および半導体装置 Download PDF

Info

Publication number
JP7215878B2
JP7215878B2 JP2018206084A JP2018206084A JP7215878B2 JP 7215878 B2 JP7215878 B2 JP 7215878B2 JP 2018206084 A JP2018206084 A JP 2018206084A JP 2018206084 A JP2018206084 A JP 2018206084A JP 7215878 B2 JP7215878 B2 JP 7215878B2
Authority
JP
Japan
Prior art keywords
trench
semiconductor wafer
layout pattern
trenches
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018206084A
Other languages
English (en)
Other versions
JP2020072205A (ja
Inventor
寛 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2018206084A priority Critical patent/JP7215878B2/ja
Priority to CN201910992857.9A priority patent/CN111129302B/zh
Priority to US16/667,498 priority patent/US11502206B2/en
Publication of JP2020072205A publication Critical patent/JP2020072205A/ja
Application granted granted Critical
Publication of JP7215878B2 publication Critical patent/JP7215878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945Trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体ウェハの製造方法および半導体装置、特にトレンチ型容量の形成を含む半導体ウェハの製造方法および半導体装置に関する。
トレンチ型容量を含む半導体装置に関連して、特許文献1には、半導体基板の一表面にトレンチを形成する工程と、トレンチの内壁に絶縁膜を形成する工程と、絶縁膜を介して、トレンチ内に導電性膜を形成する工程とを有する半導体装置の製造方法において、導電性膜を形成する工程の後に、絶縁膜に対して絶縁膜中に存在する歪みを除去できる温度にて熱処理を行う工程を有することを特徴とする半導体装置の製造方法が開示されている。
また、特許文献2には、面方位(100)の表面を有する半導体基板と、半導体基板上に形成された複数のメモリセルと、を備え、複数のメモリセルは、表面から半導体基板中に延びたトレンチに形成されたキャパシタと、キャパシタと接続された第1ソース/ドレイン領域、第1ソース/ドレイン領域と間隔を設けて形成され、ビット線に接続された第2ソース/ドレイン領域及び前記第1、第2ソース/ドレイン領域の間隔上に形成され、ワード線に接続されたゲート電極を有するトランジスタと、を含み、トレンチの少なくとも一部分の横断面は、四角形であり、複数のメモリセルのトレンチの横断面は、ワード線の延びる方向に対して同じ向きに傾いていることを特徴とする半導体装置が開示されている。
特開2004-266140号公報 特開2006-295048号公報
ここで、図6を参照して、トレンチ型容量(キャパシタ)について説明する。本実施の形態に係るトレンチ型容量はMOS(Melal Oxide Semiconductor)構造の容量(MOS型容量)の一種である。半導体によるLSI(Large Scale Integrated circuit)のチップ等において、該LSIを構成する電気回路の中に容量素子(キャパシタ素子)を形成する場合、図6(a)に示すMOS構造(またはMIS(Metal Insulator Semiconductor))構造の容量が一般に用いられている。
MOS型容量50は、図6(a)に示すように、半導体基板52(図6(a)では「N-Sub」と併記。図6(a)では導電型がN-型の例を示している)上に形成された不純物拡散ポリシリコン54(図6(a)では「Doped-polySi」と併記)、拡散層56(図6(a)では導電型がN+の例を示している)、および絶縁膜58を含んで構成されている。図6(a)に示す不純物拡散ポリシリコン54および拡散層56に容量の2つの電極を接続する。電気回路の実装密度の向上を目的として、このMOS型容量50を元に考案されたのがトレンチ型容量30である。
トレンチ型容量30は、図6(b)に示すように、不純物拡散ポリシリコン34、拡散層36、絶縁膜38を含みMOS構造である点はMOS型容量50と変わらないが、半導体基板32に溝40を掘りトレンチ14を形成して溝の側壁42(溝40間の半導体基板32の部分)を利用することで容量素子の平面面積を縮小して面積容量効率を向上させている。
ここでトレンチ型容量30の構造における溝のパターンのレイアウトにおいては、単純には図6(c)に示すように単一方向に延伸されたストライプ状とすることによりレイアウト効率が高くなる。しかしながら、図6(c)に示すような溝のレイアウトを用いてさらなる実装密度の向上を目指した場合以下のような問題が生じる。
すなわち、「パターン倒れ」の問題と、「半導体ウェハの反り」の問題である。「パターン倒れ」とは、半導体プロセスにおいて作製したパターンが倒壊することをいう。特に幅に対して高さの高い壁状のパターン等ではパターン倒れが発生しやすい。図6(b)に示すトレンチ型容量30でも、半導体装置の製造工程においてトレンチ14のための溝40を形成する際、溝40と溝40との間の側壁42が倒れやすくなる場合がある。この現象は特に、トレンチ型容量30の高容量化を目的として溝40を深く掘った際に発生しやすくなる。
一方ウェハの反りは不純物拡散ポリシリコン34の成膜に起因して発生する。不純物拡散ポリシリコン34は半導体装置の製造工程において、LP-CVD(Low Pressure-Chemical Vapor Deposition)等により半導体ウェハの全面に不純物拡散ポリシリコンを成膜した後パターニングして形成する。その際、半導体ウェハの表面、裏面において不純物拡散ポリシリコンの体積に不均衡が発生するので、その後熱処理を経ると不純物拡散ポリシリコン34の再結晶化による収縮率の不均衡が発生し、半導体ウェハが反るという問題である。
本発明は、上記の事情を踏まえ、半導体ウェハにトレンチ型容量を形成する場合において、多数のトレンチを形成した場合でも該半導体ウェハの反りが抑制されるとともに製造工程におけるトレンチの側壁のパターン倒れが抑制される半導体ウェハの製造方法および半導体装置を提供することを目的とする。
上記課題を解決するため、本発明に係る半導体ウェハの製造方法は、半導体ウェハの主面内に複数のトレンチ型容量を形成する工程を含む半導体ウェハの製造方法であって、前記複数のトレンチ型容量を内部に含むユニットセルで構成し、かつ前記複数のトレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であり、前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、前記トレンチの長さを予め定められた上限値以内に収めるためのスリットを含み、前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、3つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成する
上記課題を解決するため、本発明に係る半導体装置は、トレンチ型容量が形成された半導体装置であって、前記トレンチ型容量のトレンチのレイアウトパターン、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であり、複数の前記トレンチ型容量を内部に含むユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、前記トレンチの長さを予め定められた上限値以内に収めるためのスリットを含み、前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、3つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成する
本発明によれば、半導体ウェハにトレンチ型容量を形成する場合において、多数のトレンチを形成した場合でも該半導体ウェハの反りが抑制されるとともに製造工程におけるトレンチの側壁のパターン倒れが抑制される半導体ウェハの製造方法および半導体装置を提供することが可能となる、という効果を奏する。
第1の実施の形態に係る半導体ウェハの、(a)は平面図、(b)はトレンチのレイアウトパターンの長さの方向依存性を説明する図である。 (a)はトレンチに起因する半導体ウェハの反りを説明する図、(b)は反った状態の半導体ウェハを示す斜視図である。 第1の実施の形態に係る半導体ウェハの、(a)は第1の変形例を示す平面図、(b)は第2の変形例を示す平面図である。 第2の実施の形態に係る半導体ウェハの、(a)は平面図、(b)はユニットセルの回転を説明する平面図である。 第2の実施の形態に係る半導体ウェハの、(a)は第1の変形例を示す平面図、(b)は第2の変形例を示す平面図である。 (a)はMOS型容量を示す断面図、(b)はトレンチ型容量を示す断面図、(c)はトレンチ型容量のトレンチを示す平面図である。
以下、図面を参照し、本発明の実施の形態について詳細に説明する。本実施の形態では上述した「パターン倒れ」と「半導体ウェハの反り」の問題を抑制するために、トレンチ型容量に含まれるトレンチの平面視でのレイアウトパターンが極力等方的になるように、すなわち極力方向に依存しないようにしている。
[第1の実施の形態]
図1を参照して、本実施の形態に係る半導体ウェハの製造方法および半導体装置について説明する。本実施の形態に係る半導体ウェハ10の表面(回路面)にはトレンチ型容量が形成されている。半導体ウェハ10にはトレンチ型容量だけでなく他の回路素子も含めて形成される場合があるが、本実施の形態では半導体ウェハ10の表面全体にトレンチ型容量のみを形成する場合を例示して説明する。
図1(a)に示すように、本実施の形態に係るトレンチ型容量は、正六角形をした単位のトレンチ型容量であるユニットセル12を敷き詰めて(平面充填されて)形成されている。ユニットセル12には、3重構造のトレンチ14が形成されている。すなわち、ユニットセル12のトレンチ14は、外側トレンチ14a、中間トレンチ14b、および内側トレンチ14cから構成されている。そして、外側トレンチ14aおよび中間トレンチ14bにはスリット16(切れ目)が形成されているが、内側トレンチ14cには形成されていない。
さらに、トレンチ14を構成するレイアウトパターン(以下、「トレンチパターン」という場合がある)を、少なくとも2つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成されている。すなわち、図1(a)に示すように、外側トレンチ14aのうちの1つのトレンチパターンは、2個の単位パターン14a-1、および1個の単位パターン14a-2の3個の単位パターンから構成されている。単位パターンから構成されていることは中間トレンチ14b、内側トレンチ14cでも同様である。なお、本実施の形態では、内側トレンチ14cを構成する1つの正六角形のトレンチパターンも含めて「単位パターン」と称する。
本実施の形態に係る半導体ウェハ10には、以上のように作成されたトレンチパターンを有するユニットセル12が隙間なく敷き詰められて形成される。その結果、例えば図1(b)に示すようにX軸、Y軸をとった場合のトレンチ型容量のトレンチパターンのX軸方向の長さの成分とY軸方向の長さが等しくなる。このことは、ユニットセル12の外形の6つの辺すべてについて言える。その結果、本実施の形態に係る半導体ウェハ10に形成されるトレンチ型容量のトレンチパターンの長さは6方向において等方的になる。むろん、ここでいう「等しい長さ」には目標とする「パターン倒れ」、「半導体ウェハの反り」の程度等に応じて問題とならない程度に「等しい長さ」であれば良いので、「一定の許容範囲内にて等しい」という場合には単に各成分が等しいのみならずこのような問題とならない程度に「等しい」ことを含む。換言すれば、本実施の形態では、トレンチパターンの等方性は半導体ウェハ10の製造工程において許容される範囲内に収まっていればよい。
ここで、図2を参照して、上述した「パターン倒れ」、「半導体ウェハの反り」についてより詳細に説明するとともに、図1(a)に示す半導体ウェハ10のトレンチ型容量のレイアウトパターンの作用について説明する。
まず、「半導体ウェハの反り」についてより詳細に説明する。半導体ウェハの反りは、電気回路内に搭載する容量素子の容量を増加させるためにトレンチパターンを増やした場合、つまり同一半導体ウェハ内のトレンチ構造の領域を拡大した場合に発生しやすい。
すなわち、図6(b)に示すトレンチ型容量30の例では、半導体基板32(つまり半導体ウェハ)の一方の側の対向電極として不純物拡散ポリシリコン34の膜を使用しているが、この膜は上述したように通常LP-CVDプロセスにより形成されるため、半導体ウェハの表面にも裏面にも同じ膜厚の膜が形成される。そのため、上記のように半導体ウェハの表面側にトレンチ構造を形成しその領域を大きくした場合、その表面積は半導体ウェハの表面側の方が裏面側より大きくなる。その結果、表面側の不純物拡散ポリシリコン34の体積は、裏面側のそれよりも大きくなる。表面側の不純物拡散ポリシリコン34の体積と裏面側の不純物拡散ポリシリコン34の体積の比率は半導体装置の設計に応じて数倍~十数倍に達し、半導体ウェハの表面、裏面間で不純物拡散ポリシリコン34の体積の大きなアンバランスが生ずる。
上記のようなアンバランスが発生している状態の半導体ウェハが熱処理工程を経ると、不純物拡散ポリシリコン膜の結晶化が進むことによる体積収縮が発生する。この体積収縮の効果は、膜体積の大きい半導体ウェハの表面側で大きいために、膜応力により半導体ウェハが反ってしまうという問題が発生する。図2を参照してこの半導体ウェハの反りについてより詳細に説明する。
図2(a)は、トレンチパターンの長手方向がX軸方向であるトレンチ14が形成された半導体ウェハ10の一例を示している。図2(a)に示す凹部はノッチ18を示しているが、ノッチ18とトレンチ14のレイアウトパターンの方向との関係は一例であって、図2(a)に限定されない。上記の半導体ウェハ10の反りはトレンチパターンに依存し、膜応力はトレンチ側壁に対して働くことから、図2(a)のようにトレンチ14のレイアウトパターンの長手方向(すなわちX軸方向)に対して直交する方向(すなわちY軸方向)に大きな応力が働き、半導体ウェハの反りが発生する。この反りが発生すると、半導体ウェハ10は、図2(b)に示すように表面20側が凹となる方向に(裏面が凸になる方向に)反る。
この半導体ウェハ10の反りに対応するために、本実施の形態に係るトレンチ型容量では、トレンチの平面レイアウトパターンの異方性を抑制し、トレンチ部に埋め込まれる膜の応力を複数の方向で均一化している。本実施の形態では、ユニットセル12のレイアウトパターンにおける外形を正六角形としているので、このようなレイアウトとすることでトレンチに埋め込まれた不純物拡散ポリシリコン34の膜応力は6方向に分散、平均化され、特定方向に半導体ウェハ反りが発生することが抑制される。
次に、「パターン倒れ」についてより詳細に説明する。図6(c)に示すようなストライプ状のトレンチパターンでさらなる面積容量効率の向上を目指して、レイアウト寸法(溝間の側壁の厚さ等)の縮小や、溝のさらなる深堀りを行った場合、溝を形成した後の溝間の壁である側壁42の機械的強度が低下し、製造工程中の外力(洗浄時の水流など)によって側壁42のパターンが倒れてしまう場合がある。この側壁42のパターン倒れが発生すると、パターン倒れが発生したトレンチ型容量30を含むデバイスが動作不良となるだけでなく、倒れて遊離したパターンの残滓が半導体装置の製造工程処理設備内に残留し、他の製造品への異物付着等の原因にもなる。従って、半導体装置の製造工程におけるパターン倒れは極力発生させないようにする必要がある。
上記の問題に対して、上述したように本実施の形態に係るトレンチ型容量のレイアウトパターンでは、スリット16を設けてトレンチ型容量のレイアウトパターンが一定の長さ以上にならないようにしている。これは、レイアウトパターンの長さが長くなるほどレイアウトパターンの倒壊が起こりやすいという知見に基づき、トレンチ型容量のレイアウトパターンが一定以上にならないようにするものであり、本構成によってパターン倒れの発生が抑制されている。
また、スリット16と関連して、上述したように本実施の形態に係るトレンチ型容量のレイアウトパターンでは、方向の異なる単位パターン(つまり単位パターン14a-1、14a-2等のレイアウトパターン)を採用し、側壁42にかかる壁面に垂直な方向の力に対する耐力を高めているのでパターン倒れが発生しにくくなっている。つまり、単位パターンを用いたパターンでレイアウトすることにより、トレンチ14間の側壁42は複数の方向への長さ成分を持つことになり、かつ互いに支え合うことになるので、従来のストライプ状のレイアウトパターンに比べ外力への耐力は高くなる、すなわち、パターン倒れが発生しにくくなる。換言すると、本実施の形態に係るトレンチパターンは折り曲げられているので壁面に加わる力に対する耐性が高いということである。
総じて、特に本実施の形態では、各ユニットセル12の最外周の側壁42を並べたレイアウトパターンはハニカム構造となり、ユニットセル12の内部の側壁42もこのハニカム構造に繋がっていることから、非常に強度の高いレイアウトパターンとなっている。
本実施の形態に係る半導体ウェハ10は以下のように製造する。上述したように、半導体ウェハ10にはトレンチ型容量以外の回路素子を形成する場合もあるが、本実施の形態ではトレンチ型容量のみを形成する場合について説明する。すなわち、まず何も加工していない半導体ウェハを準備する。次に、フォトリソグラフィ、エッチング技術を用いて該半導体ウェハの主面に、トレンチ型容量の片側の電極に接続される拡散層36を形成する。次にエッチングによりトレンチ14を形成するための溝40を掘る。次に、溝40を含む半導体ウェハ10の表面に、SiO膜(シリコン酸化膜)等により絶縁膜38を形成する。次に半導体ウェハ10の表面に不純物拡散ポリシリコンを成膜し、溝40を該不純物拡散ポリシリコンで埋め込む。次にフォトリソグラフィ、エッチング技術を用いて該不純物拡散ポリシリコンをパターニングして不純物拡散ポリシリコン34を形成する。次に不純物拡散ポリシリコン34および拡散層36に接続される電極を形成する。以上の製造工程を経て、トレンチ14の形成されたトレンチ型容量を含む本実施の形態に係る半導体ウェハ10が製造される。トレンチ型容量の形成された後の半導体ウェハ10は、ダイシング等によりチップに分割し個片化する。
本実施の形態に係る半導体ウェハ10の製造方法では、半導体ウェハ10に形成するトレンチ型容量のレイアウトパターンとして、上述した図1に示すレイアウトパターンを用いている。また、本実施の形態に係る半導体装置は、上述のレイアウトパターンによって製造されたユニットセル12を1つまたは複数含んで構成されている。その結果、本実施の形態に係る半導体装置は、トレンチ型容量のトレンチのレイアウトパターンが、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。なお、本実施の形態において「交差する方向」とは1つの方向のみならず複数の方向を意味する(例えば、本実施の形態では「交差する方向」に2つの方向が含まれる)。
なお、本実施の形態ではトレンチパターンにスリット16を設ける形態を例示して説明したが、これに限られない。スリット16を設けるか否かは半導体ウェハの製造工程におけるパターン倒れの可能性等を勘案して決めればよいので、スリット16を設けない形態としてもよい。この場合、例えば図1(a)に示す外側トレンチ14a、中間トレンチ14bも正六角形のトレンチパターンとなる。
<第1の実施の形態の第1の変形例>
図3(a)を参照して、本実施の形態について説明する。図3(a)に示すように、本実施の形態に係る半導体ウェハ10Aはユニットセル12Aを敷き詰めて形成されたトレンチ型容量を含んでいる。
図3(a)に示すように、本実施の形態に係るユニットセル12Aは外形形状が矩形形状(図3(a)では正方形の場合を例示している)とされ、ユニットセル12Aの内部にはトレンチ14が形成されている。本実施の形態に係るユニットセル12A内のトレンチ14のレイアウトパターンも、少なくとも2つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成されている。そして、トレンチ14のレイアウトパターンが等方的になるように、すなわち、ユニットセル12A内のトレンチパターンの長さが方向依存性を持たないように作成されている。単位パターンを用いることによって結果的にスリット16も形成される。
より詳細には、本実施の形態に係る半導体ウェハ10Aでは、ユニットセル12Aのトレンチ14のレイアウトパターンを敢えて90度曲げ、X軸方向のトレンチパターンの長さの成分と、Y軸方向のトレンチパターンの長さ成分とを均等化し、トレンチ14間の側壁42に4方向の成分を持たせている。このことにより不純物拡散ポリシリコン34の膜応力を分散させ半導体ウェハ10Aの反りを抑制している。また、このようなトレンチパターンによってユニットセル12Aのトレンチパターンは互いに支え合うことになり、その結果側壁42の外力耐性が向上している。加えて、単位パターンの組み合わせでトレンチパターンを形成することにより、側壁42の外力耐性がさらに向上している。
ここで、本実施の形態に係るトレンチ型容量のトレンチのレイアウトパターンでは、図3(a)に示すように隣接するユニットセル12Aのトレンチパターン同士が接続され、半導体ウェハ10A全体として一体化されている。トレンチ型容量のレイアウトパターンとしてこのようなパターンを採用することにより、本実施の形態に係る半導体ウェハ10Aでは、トレンチ型容量の容量値をより増加させることが可能になるとともに、隣接するユニットセル12A同士で支え合うのでパターン倒れの発生がさらに抑制される。加えて、トレンチパターンがより緻密になるので等方性もより向上し、その結果半導体ウェハの反りの発生もより抑制される。
本実施の形態に係る半導体ウェハ10Aも上述した半導体ウェハ10と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も1つまたは複数のユニットセル12Aを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。
<第1の実施の形態の第2の変形例>
図3(b)を参照して本実施の形態に係る半導体ウェハ10Bについて説明する。半導体ウェハ10Bも矩形形状のユニットセル12Bを備えているが、本実施の形態は長方形形状の場合の例である。半導体ウェハ10Bに係るトレンチ型容量は、ユニットセル12Bを半導体ウェハ10Bの表面に敷き詰めて形成されている。
図3(b)に示すように、ユニットセル12B内に含まれるトレンチパターンはX軸方向に延伸された4本のパターンと、Y軸方向に延伸された4本のパターンから構成されている。そして、X軸方向のトレンチパターンの長さの成分とY軸方向のトレンチパターンの長さの成分とが一定の許容範囲内にて等しくされている。本実施の形態ではX軸方向の4本のトレンチパターンの各々の長さと、Y軸方向の4本のトレンチパターンの各々の長さとが等しくされているが、これに限られず、全体として同じ長さであればX軸方向とY軸方向とで個々のトレンチパターンの長さを変えてもよい。
ユニットセル12Bのトレンチパターンは単位パターンの組み合わせで構成されていないので、トレンチ14間の側壁に対する外力耐性は同じサイズのトレンチをストライプ状に配置した従来例と変わらない。しかしながら、不純物拡散ポリシリコン34の膜応力分散効果は従来技術と比較して向上する。本実施の形態は、特にパターン倒れが比較的問題とならない場合に採用すると、半導体ウェハの反りを抑制するためのトレンチパターンのレイアウト設計が簡略化されるという効果がある。
本実施の形態に係る半導体ウェハ10Bも上述した半導体ウェハ10と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も1つまたは複数のユニットセル12Bを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。
[第2の実施の形態]
図4を参照して、本実施の形態に係る半導体ウェハの製造方法および半導体装置について説明する。本実施の形態に係るトレンチ型容量は、正六角形のユニットセル12Cがその方向を変えつつ敷き詰めて配置されている。
図4(a)に示すように、本実施の形態に係るトレンチ型容量は、隣接して配置されたレイアウト方向が3様に異なるユニットセル12C-1、12C-2、12C-3の組を1つの単位とし(以下、「グループユニットセル12Cg」という場合がある)、このグループユニットセル12Cgを敷き詰めて形成されている。すなわち、図4(b)に示すようにユニットセル12C-1の外形を構成する辺のうちX軸方向に平行な辺を基準にとると、ユニットセル12C-1は該基準辺を-X方向とする方向に配置され、ユニットセル12C-2は該基準辺を時計回りに120度回転させた方向に配置され、ユニットセル12C-3は該基準辺を時計回りに240度回転させた方向に配置されている。
図4(a)に示すように、ユニットセル12C-1、12C-2、12C-3(以下、総称する場合は「ユニットセル12C」)の各々は2重のトレンチパターンから構成されている。本実施の形態に係るユニットセル12Cでは、例えば図4(a)に示すユニットセル12C-1のトレンチパターンのX軸方向の長さの成分と、Y軸方向の長さの成分とを比較した場合、同等のものとなっている、すなわち方向依存性をもっていない。このように、本実施の形態はユニットセルのトレンチパターンの長さが方向依存性をもたない場合、あるいはわずかに残存する方向依存性を持つ場合に適用してもよい。特に、本実施の形態はわずかに残存するトレンチパターンの方向依存性を補償したい場合に有用である。つまり、わずかに残ったトレンチパターン方向依存性のアンバランスも隣接するユニットセル12C間で回転配置することで、全体として均一化される。また、本実施の形態はトレンチパターンが上述した単位パターンにより構成されているので、パターン倒れに対しても耐性がある。
本実施の形態に係る半導体ウェハ10Cも上述した半導体ウェハ10と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も1つまたは複数のグループユニットセル12Cgを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。
<第2の実施の形態の第1の変形例>
図5(a)を参照して、本実施の形態に係る半導体ウェハの製造方法および半導体装置について説明する。図5(a)に示すように、本実施の形態に係る半導体ウェハ10Dには、グループユニットセル12Dgが敷き詰められて構成されたトレンチ型容量が形成されている。
図5(a)に示すように、グループユニットセル12Dgは外形が正六角形のユニットセル12D-1、12D-2、12D-3(以下、総称する場合は「ユニットセル12D」という)を含んで構成されている。ユニットセル12Dは、特定の方向(例えば、ユニットセル12D-1ではX軸方向)に延伸された3種類の長さのトレンチ14を含んでいる。すなわち、ユニットセル12Dの内部のトレンチパターンの長さが方向性を持っている。このようにユニットセル12Dの内部のトレンチパターンの長さが等方的でない場合であっても、ユニットセル12Dをユニットセル12D-1、12D-2、12D-3のように異なる3つの方向に回転させて配置することにより、トレンチパターンの長さの方向依存性を解消させる(トレンチパターンの長さを均一化する)ことができる。すなわち、グループユニットセル12Dgで見た場合にはトレンチ14のレイアウトパターンのX軸方向の長さの成分と、Y軸方向の長さの成分とが同等のものとなる。その結果、半導体ウェハ10Dの製造工程における応力が緩和され、半導体ウェハの反りが抑制される。
以上のように、複数のユニットセルにより構成されたグループユニットセルを用いる本実施の形態は、ユニットセルの内部のトレンチパターンの長さが方向依存性を持つ場合に適用するとより効果的である。また、本実施の形態によればユニットセルの内部については方向依存性について配慮することなくトレンチパターンを配置することができ、例えばユニットセルの内部のトレンチパターンはストライプ状等の単純なパターンにすることができるというメリットがある。
本実施の形態に係る半導体ウェハ10Dも上述した半導体ウェハ10と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も1つまたは複数のグループユニットセル12Dgを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。
<第2の実施の形態の第2の変形例>
図5(b)を参照して、本実施の形態に係る半導体ウェハの製造方法および半導体装置について説明する。図5(b)に示すように、本実施の形態に係る半導体ウェハ10Eには、グループユニットセル12Egが敷き詰められて構成されたトレンチ型容量が形成されている。
図5(b)に示すように、グループユニットセル12Egは外形が正方形のユニットセル12E-1、12E-2(以下、総称する場合は「ユニットセル12E」という)を3つずつ含んで構成されている。ユニットセル12Eは、特定の方向(ユニットセル12E-1ではX軸方向、ユニットセル12E-2ではY軸方向)に延伸された3本のトレンチ14を含んでいる。すなわち、ユニットセル12Eの内部のトレンチパターンの長さが方向性を持っている。このようにユニットセル12Eの内部のトレンチパターンの長さが等方的でない場合であっても、図5(b)に示すようにユニットセル12Eを、ユニットセル12E-1、12E-2の2つの90度異なる方向に回転させて配置することにより、トレンチパターンの長さの方向依存性を解消する(トレンチパターンの長さを均一化させる)ことができる。すなわち、グループユニットセル12Egで見た場合にはトレンチ14のレイアウトパターンのX軸方向の長さの成分と、Y軸方向の長さの成分とが同等のものとなる。その結果、半導体ウェハ10Eの製造工程における応力が全体として均一化され(緩和され)、半導体ウェハの反りが抑制される。
なお、図5(b)に示すトレンチ14のレイアウトパターンは、ユニットセル12E、または1つずつのユニットセル12E-1、12E-2の組を千鳥に配置させたパターンと表現することもできる。また、図5(b)ではグループユニットセル12Egを6つのユニットセル12Eで構成する形態を例示して説明したが、これに限られず、例えば図5(b)に示すユニットセル12Egの左側4つのユニットセル12Eをグループユニットセル12Egとしてもよい。
本実施の形態に係る半導体ウェハ10Eも上述した半導体ウェハ10と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も1つまたは複数のグループユニットセル12Egを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。
なお、上記各実施の形態では、ユニットセル12(12A~12E)を隙間なく緻密に配置させる形態を例示して説明したが、これに限られず、ユニットセル12(12A~12E)間に間隔を設け離散的に配置してもよい。この場合、例えば図4に示す形態ではグループユニットセル12Cgを離散的に配置してもよいし、個々のユニットセル12C-1、12C-2、12C-3を同数ずつ離散的に配置してもよい。
10、10A、10B、10C、10D、10E 半導体ウェハ
12、12A、12B、12C、12D、12E ユニットセル
12Cg、12Dg、12Eg グループユニットセル
14 トレンチ
14a 外側トレンチ
14b 中間トレンチ
14c 内側トレンチ
16 スリット
18 ノッチ
20 表面
30 トレンチ型容量
32 半導体基板
34 不純物拡散ポリシリコン
36 拡散層
38 絶縁膜
40 溝、42 側壁、50 MOS型容量、52 半導体基板、54 不純物拡散ポリシリコン、56 拡散層、58 絶縁膜

Claims (8)

  1. 半導体ウェハの主面内に複数のトレンチ型容量を形成する工程を含む半導体ウェハの製造方法であって、
    前記複数のトレンチ型容量を内部に含むユニットセルで構成し、かつ前記複数のトレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であり、
    前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、前記トレンチの長さを予め定められた上限値以内に収めるためのスリットを含み、
    前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、3つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成する
    半導体ウェハの製造方法。
  2. 前記ユニットセルのトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とを一定の許容範囲内にて等しくさせることによって前記複数のトレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であ
    請求項1に記載の半導体ウェハの製造方法。
  3. 前記ユニットセルのトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とを異ならせ、
    前記複数のユニットセルの各々を相互に回転させて配置させることにより、前記複数のトレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であ
    請求項1又は請求項2に記載の半導体ウェハの製造方法。
  4. 前記ユニットセルの外形形状を正角形とし、前記ユニットセルを平面内に隙間なく配置させる
    請求項1から請求項のいずれか1項に記載の半導体ウェハの製造方法。
  5. 前記複数のユニットセルの各々のトレンチのレイアウトパターンを相互に独立させる
    請求項1から請求項のいずれか1項に記載の半導体ウェハの製造方法。
  6. 前記複数のユニットセルの各々のトレンチのレイアウトパターンを相互に接させる
    請求項1から請求項のいずれか1項に記載の半導体ウェハの製造方法。
  7. 前記ユニットセルの各々は複数のトレンチ型容量を含む
    請求項1から請求項のいずれか1項に記載の半導体ウェハの製造方法。
  8. トレンチ型容量が形成された半導体装置であって、
    前記トレンチ型容量のトレンチのレイアウトパターン、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であり、
    複数の前記トレンチ型容量を内部に含むユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、前記トレンチの長さを予め定められた上限値以内に収めるためのスリットを含み、
    前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、3つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成する
    半導体装置。
JP2018206084A 2018-10-31 2018-10-31 半導体ウェハの製造方法および半導体装置 Active JP7215878B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018206084A JP7215878B2 (ja) 2018-10-31 2018-10-31 半導体ウェハの製造方法および半導体装置
CN201910992857.9A CN111129302B (zh) 2018-10-31 2019-10-18 半导体晶圆的制造方法以及半导体装置
US16/667,498 US11502206B2 (en) 2018-10-31 2019-10-29 Semiconductor wafer manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018206084A JP7215878B2 (ja) 2018-10-31 2018-10-31 半導体ウェハの製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2020072205A JP2020072205A (ja) 2020-05-07
JP7215878B2 true JP7215878B2 (ja) 2023-01-31

Family

ID=70328450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018206084A Active JP7215878B2 (ja) 2018-10-31 2018-10-31 半導体ウェハの製造方法および半導体装置

Country Status (3)

Country Link
US (1) US11502206B2 (ja)
JP (1) JP7215878B2 (ja)
CN (1) CN111129302B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242716A (zh) * 2021-12-10 2022-03-25 恒泰柯半导体(上海)有限公司 深沟道型功率器件版图结构、半导体功率器件及电子设备
CN113964023B (zh) * 2021-12-21 2022-03-04 广州粤芯半导体技术有限公司 半导体器件的制备方法
US20230307389A1 (en) * 2022-03-22 2023-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench capacitor (dtc) region in semiconductor package
EP4283692A1 (en) * 2022-05-27 2023-11-29 Melexis Technologies NV Trench capacitor with reduced mechanical stress

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205439A (ja) 2007-02-16 2008-09-04 Power Integrations Inc チェッカーボード型高電圧垂直トランジスタレイアウト
JP2010519747A (ja) 2007-02-20 2010-06-03 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ トレンチコンデンサを備えた半導体装置とその製造方法
US20130161792A1 (en) 2011-12-27 2013-06-27 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
JP2018022787A (ja) 2016-08-04 2018-02-08 日産自動車株式会社 半導体コンデンサの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238529B2 (ja) * 1993-05-28 2001-12-17 株式会社東芝 半導体装置およびその製造方法
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
JP4483179B2 (ja) 2003-03-03 2010-06-16 株式会社デンソー 半導体装置の製造方法
JP2004335568A (ja) * 2003-05-01 2004-11-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US6853024B1 (en) * 2003-10-03 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned MIM capacitor process for embedded DRAM
JP2006295048A (ja) 2005-04-14 2006-10-26 Toshiba Corp 半導体装置
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
US7767537B2 (en) * 2007-10-17 2010-08-03 International Business Machines Corporation Simplified method of fabricating isolated and merged trench capacitors
WO2010038174A1 (en) * 2008-09-30 2010-04-08 Nxp B.V. Robust high aspect ratio semiconductor device
US20100155801A1 (en) * 2008-12-22 2010-06-24 Doyle Brian S Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application
US8492260B2 (en) * 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
US9991338B2 (en) * 2015-09-17 2018-06-05 Semiconductor Components Industries, Llc Electronic device including a conductive structure surrounded by an insulating structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205439A (ja) 2007-02-16 2008-09-04 Power Integrations Inc チェッカーボード型高電圧垂直トランジスタレイアウト
JP2010519747A (ja) 2007-02-20 2010-06-03 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ トレンチコンデンサを備えた半導体装置とその製造方法
US20130161792A1 (en) 2011-12-27 2013-06-27 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
JP2018022787A (ja) 2016-08-04 2018-02-08 日産自動車株式会社 半導体コンデンサの製造方法

Also Published As

Publication number Publication date
CN111129302A (zh) 2020-05-08
US11502206B2 (en) 2022-11-15
CN111129302B (zh) 2024-04-30
JP2020072205A (ja) 2020-05-07
US20200135939A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
JP7215878B2 (ja) 半導体ウェハの製造方法および半導体装置
US7928489B2 (en) Semiconductor device suitable for a ferroelectric memory
US20180182776A1 (en) Vertical memory devices
JP5519140B2 (ja) 半導体装置及びその製造方法
US9613967B1 (en) Memory device and method of fabricating the same
KR20080068544A (ko) 수직 방향의 채널을 갖는 액세스 소자, 이를 포함하는반도체 장치 및 액세스 소자의 형성 방법
US20220344348A1 (en) Dynamic random access memory
JP4901898B2 (ja) 半導体装置の製造方法
US9679901B1 (en) Semiconductor device and manufacturing method thereof
US9397044B2 (en) Semiconductor device and method for forming the same
US8614481B2 (en) Semiconductor device and method for fabricating the same
CN110970442A (zh) 竖直半导体器件
CN111554686B (zh) 半导体结构及其制备方法、光刻掩膜版
JP2020043211A (ja) 半導体装置およびその製造方法
US9941153B1 (en) Pad structure and manufacturing method thereof
US20080308863A1 (en) Semiconductor device and method of manufacturing the same
CN112993016B (zh) 三维存储器结构及其制作方法
JP2023090215A (ja) 半導体記憶装置
KR20140028906A (ko) 반도체 소자 및 그 제조방법
KR20120004802A (ko) 반도체 장치 제조 방법
TW201336053A (zh) 半導體結構及其製造方法
JP2012079931A (ja) 半導体装置およびその製造方法
JP2007294629A (ja) 半導体装置及びその製造方法
US20040124491A1 (en) Semiconductor device having high impurity concentration region and low impurity concentration region in side surface of active region
CN112151447A (zh) 半导体元件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230119

R150 Certificate of patent or registration of utility model

Ref document number: 7215878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150