JP2020043211A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2020043211A JP2020043211A JP2018169045A JP2018169045A JP2020043211A JP 2020043211 A JP2020043211 A JP 2020043211A JP 2018169045 A JP2018169045 A JP 2018169045A JP 2018169045 A JP2018169045 A JP 2018169045A JP 2020043211 A JP2020043211 A JP 2020043211A
- Authority
- JP
- Japan
- Prior art keywords
- film
- columnar
- columnar portion
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000003860 storage Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 description 201
- 239000011229 interlayer Substances 0.000 description 40
- 238000000034 method Methods 0.000 description 25
- 238000002955 isolation Methods 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 239000011800 void material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】チップサイズを縮小することが可能な半導体装置を提供する。【解決手段】一の実施形態によれば、半導体装置は、第1方向に互いに離間し、第1方向と交差する第2および第3方向に延びる複数の電極層を含む第1膜と、第1膜内に設けられ、電荷蓄積層および第1半導体層を含み、第1方向に延びる柱状の形状を有する複数の第1柱状部とを備える。前記装置はさらに、第1膜上に設けられ、第1方向に互いに離間し、第2および第3方向に延びる複数の電極層を含む第2膜と、第2膜内で第1柱状部上に設けられ、第2半導体層を含み、第1方向に延びる柱状の形状を有する複数の第2柱状部とを備える。前記装置はさらに、第2膜内に第2柱状部と第3方向に離間し、第1および第2方向に延びる複数の第1絶縁膜を備え、第1柱状部は、第1絶縁膜間の領域の下方で三角形の格子状に配置され、第1絶縁膜の下方で正方形または長方形の格子状に配置されている。【選択図】図19
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
3次元メモリを製造する際、メモリホール同士の距離が短くなるようにメモリホールを配置することで、チップサイズを縮小することができる。しかしながら、メモリホールを適切に配置しないと、メモリホール内の柱状部の周りに電極層を埋め込む際に、電極層内に大きなボイドが発生するなどの問題が生じる可能性がある。そのため、チップサイズをより適切に縮小することが可能な手法が求められている。
チップサイズを縮小することが可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、第1方向に互いに離間して積層され、前記第1方向と交差する第2方向および第3方向に延びる複数の電極層を含む第1膜と、前記第1膜内に設けられ、電荷蓄積層および第1半導体層を含み、前記第1方向に延びる柱状の形状を有する複数の第1柱状部とを備える。前記装置はさらに、前記第1膜上に設けられ、前記第1方向に互いに離間して積層され、前記第2方向および前記第3方向に延びる複数の電極層を含む第2膜と、前記第2膜内で前記第1柱状部上に設けられ、第2半導体層を含み、前記第1方向に延びる柱状の形状を有する複数の第2柱状部とを備える。前記装置はさらに、前記第2膜内に前記第2柱状部と前記第3方向に離間して設けられ、前記第1方向および前記第2方向に延びる複数の第1絶縁膜を備え、前記第1柱状部は、前記第1絶縁膜間の領域の下方で三角形の格子状に配置され、前記第1絶縁膜の下方で正方形または長方形の格子状に配置されている。
以下、本発明の実施形態を、図面を参照して説明する。図1から図20において、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1の半導体装置は、例えば3次元メモリである。
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1の半導体装置は、例えば3次元メモリである。
図1の半導体装置は、基板1と、第1層間絶縁膜2と、ソース層3と、第2層間絶縁膜4と、ゲート層5と、複数の絶縁層6と、複数の電極層7と、第3層間絶縁膜8と、メモリ絶縁膜11と、チャネル半導体層12と、複数の素子分離絶縁膜13とを備えている。
基板1は例えば、シリコン基板などの半導体基板である。図1は、基板1の表面に平行で互いに垂直なX方向およびY方向と、基板1の表面に垂直なZ方向とを示している。本明細書では、+Z方向を上方向として取り扱い、−Z方向を下方向として取り扱う。−Z方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。Z方向は第1方向の例であり、Y方向は第2方向の例であり、X方向は第3方向の例である。X方向、Y方向、およびZ方向は、互いに交差している。
第1層間絶縁膜2、ソース層3、第2層間絶縁膜4、およびゲート層5は、基板1上に順に形成されている。第1層間絶縁膜2は例えば、シリコン酸化膜またはシリコン窒化膜である。ソース層3は、第1層間絶縁膜2上に順に形成された金属層3a、下部半導体層3b、中間半導体層3c、および上部半導体層3dを含んでいる。金属層3aは例えば、タングステン層またはタングステンシリサイド層である。下部半導体層3b、中間半導体層3c、および上部半導体層3dは例えば、ポリシリコン層である。第2層間絶縁膜4は例えば、シリコン酸化膜またはシリコン窒化膜である。ゲート層5は例えば、ポリシリコン層である。
複数の絶縁層6と複数の電極層7は、ゲート層5上に交互に形成された積層膜となっている。この積層膜は、第1膜の例である。第3層間絶縁膜8は、この積層膜上に形成されている。絶縁層6は例えば、シリコン酸化膜である。電極層7は例えば、タングステン層である。第3層間絶縁膜8は例えば、シリコン酸化膜である。電極層7間に絶縁層6が形成されているため、電極層7同士は互いにZ方向に離間して積層されている。
図1は、第3層間絶縁膜8、複数の電極層7、複数の絶縁層6、ゲート層5、第2層間絶縁膜4、上部半導体層3d、および中間半導体層3cを貫通するよう形成された複数の第1柱状部CL1を示している。第1柱状部CL1は、Z方向に延びる柱状の形状を有している。各第1柱状部CL1は、第3層間絶縁膜8、複数の電極層7、複数の絶縁層6、ゲート層5、第2層間絶縁膜4、上部半導体層3d、中間半導体層3c、および下部半導体層3bの表面に順に形成されたメモリ絶縁膜11とチャネル半導体層12とを含んでいる。チャネル半導体層12は、中間半導体層3cに接しており、中間半導体層3cに電気的に接続されている。
メモリ絶縁膜11は、図2に示すように、これらの表面に順に形成されたブロック絶縁膜11a、電荷蓄積層11b、およびトンネル絶縁膜11cを含んでいる。図2は、第1実施形態の半導体装置の構造を示す拡大断面図であり、具体的には、図1に示す領域Aを示している。ブロック絶縁膜11aは例えば、シリコン酸化膜である。電荷蓄積層11bは例えば、シリコン窒化膜である。トンネル絶縁膜11cは例えば、シリコン酸化膜である。チャネル半導体層12は例えば、ポリシリコン層である。チャネル半導体層12は、第1半導体層の例である。各電極層7は、第1柱状部CL1と共にメモリセルMCを構成しており、ワード線として機能する。
図1はさらに、第3層間絶縁膜8、複数の電極層7、複数の絶縁層6、ゲート層5、第2層間絶縁膜4、および上部半導体層3dを貫通するよう形成された複数の素子分離絶縁膜13を示している。素子分離絶縁膜13は、Y方向に延びる板状の形状を有している。素子分離絶縁膜13は例えば、シリコン酸化膜である。
なお、図1は、一例として、素子分離絶縁膜13間に4本の第1柱状部CL1が配置されたXZ断面を示しているが、XZ断面において素子分離絶縁膜13間に配置される第1柱状部CL1の本数は4本以外でもよい。第1柱状部CL1の配置の詳細については後述する。
図3から図16は、第1実施形態の半導体装置の製造方法を示す断面図である。
まず、基板1上に、第1層間絶縁膜2、金属層3a、下部半導体層3b、第1保護膜21、犠牲層22、第2保護膜23、上部半導体層3d、第2層間絶縁膜4、およびゲート層5を順に形成する(図3)。第1保護膜21は例えば、シリコン酸化膜である。犠牲層22は例えば、ポリシリコン層である。第2保護膜23は例えば、シリコン酸化膜である。
次に、ゲート層5上に、複数の絶縁層6と複数の犠牲層24とを順に形成し、これらの絶縁層6および犠牲層24上に、第3層間絶縁膜8を形成する(図4)。犠牲層24は例えば、シリコン窒化膜である。絶縁層6は第1絶縁層の例であり、犠牲層24は第2絶縁層の例である。犠牲層24は、後述する工程により電極層7に置き換えられる。なお、この後述する工程を省略する手順を採用する場合には、図4の工程にて犠牲層24の代わりに電極層7を形成する。
次に、リソグラフィおよびRIE(Reactive Ion Etching)により、第3層間絶縁膜8、複数の犠牲層24、複数の絶縁層6、ゲート層5、第2層間絶縁膜4、上部半導体層3d、第2保護膜23、犠牲層22、および第1保護膜21を貫通する複数のメモリホールMHを形成する(図5)。
次に、これらのメモリホールMH内に、メモリ絶縁膜11とチャネル半導体層12とを順に形成する(図6)。その結果、これらのメモリホールMH内に、複数の第1柱状部CL1が形成される。なお、メモリ絶縁膜11は、メモリホールMH内に、上述のブロック絶縁膜11a、電荷蓄積層11b、およびトンネル絶縁膜11cを順に形成することで形成される。
次に、リソグラフィおよびRIEにより、第3層間絶縁膜8、複数の犠牲層24、複数の絶縁層6、およびゲート層5を貫通する複数の素子分離溝STを形成する(図7および図8)。本実施形態のRIEは、図7に示す段階以前は第1のエッチングガスを用いて行われ、図7に示す段階以後は第1のエッチングガスと異なる第2のエッチングガスを用いて行われる。
次に、素子分離溝STの底面から第2保護膜23をエッチングにより除去し(図9)、素子分離溝STの表面にライナー層25を形成し(図10)、素子分離溝STの底面からライナー層25をエッチングにより除去する(図11)。その結果、素子分離溝STの側面がライナー層25により保護される一方で、素子分離溝STの底面に犠牲層22が露出する。ライナー層25は例えば、シリコン窒化膜である。
次に、素子分離溝STを用いたウェットエッチングにより、犠牲層22を除去する(図12)。その結果、第1保護膜21と第2保護膜23との間に空洞(エアギャップ)C1が形成され、空洞C1の側面にメモリ絶縁膜11が露出する。
次に、素子分離溝STを用いたCDE(Chemical Dry Etching)により、第1保護膜21と、第2保護膜23と、空洞C1の側面に露出したメモリ絶縁膜11とを除去する(図13)。その結果、空洞C1の上面に上部半導体層3dが露出し、空洞C1の下面に下部半導体層3bが露出し、空洞C1の側面にチャネル半導体層12が露出する。
次に、空洞C1内に露出した上部半導体層3d、下部半導体層3b、およびチャネル半導体層12を用いたエピタキシャル成長により、空洞C1内に中間半導体層3cを形成する(図14)。その結果、上部半導体層3d、下部半導体層3b、およびチャネル半導体層12に接する中間半導体層3cが形成される。
次に、素子分離溝STを用いたウェットエッチングまたはドライエッチングにより、素子分離溝ST内のライナー層25と、絶縁層6間の犠牲層24とを除去する(図15)。その結果、これらの絶縁層6間に複数の空洞(エアギャップ)C2が形成される。
次に、CVD(Chemical Vapor Deposition)により、これらの空洞C2内に複数の電極層7を形成する(図16)。その結果、ゲート層5と第3層間絶縁膜8との間に、複数の絶縁層6と複数の電極層7とを交互に含む積層膜が形成される。
その後、素子分離溝ST内に素子分離絶縁膜13が形成される。さらには、基板1上に種々のプラグ、配線、層間絶縁膜などが形成される。このようにして、図1に示す半導体装置が製造される。
図17は、第1実施形態の半導体装置の構造を示す断面図である。
図17は、図1に示す構成要素に加えて、複数の絶縁層31と、複数の電極層32と、第4層間絶縁膜33と、ゲート絶縁膜34と、チャネル半導体層35と、SH絶縁膜36とを備えている。
複数の絶縁層6と複数の電極層7は、上述のように、ゲート層5上に交互に形成された積層膜S1となっている。積層膜S1は、第1膜の例である。第3層間絶縁膜8は、積層膜S1上に形成されている。絶縁層6は例えば、シリコン酸化膜である。電極層7は例えば、タングステン層である。第3層間絶縁膜8は例えば、シリコン酸化膜である。
図17は、積層膜S1を貫通するよう形成された複数のメモリホールMHと、これらのメモリホールMH内に形成された複数の第1柱状部CL1を示している。第1柱状部CL1は、Z方向に延びる柱状の形状を有している。各第1柱状部CL1は、積層膜S1の表面に順に形成されたメモリ絶縁膜11とチャネル半導体層12とを含んでいる。チャネル半導体層12は、第1半導体層の例である。各電極層7は例えば、第1柱状部CL1と共にメモリセルMC(図2)を構成しており、ワード線として機能する。
複数の絶縁層31と複数の電極層32は、第3層間絶縁膜8上に交互に形成された積層膜S2となっている。積層膜S2は、第2膜の例である。第4層間絶縁膜33は、積層膜S2上に形成されている。絶縁層31は例えば、シリコン酸化膜である。電極層32は例えば、タングステン層である。第4層間絶縁膜33は例えば、シリコン酸化膜である。絶縁層31、電極層32、および第4層間絶縁膜33は例えば、図3から図16を参照して説明した絶縁層6、電極層7、および第3層間絶縁膜8の形成方法と同様の方法により形成可能である。電極層32間に絶縁層31が形成されているため、電極層32同士は互いにZ方向に離間して積層されている。
図17は、積層膜S2を貫通するよう形成された更なる複数のホールSHと、これらのホールSH内に形成された複数の第2柱状部CL2を示している。第2柱状部CL2は、Z方向に延びる柱状の形状を有している。各第2柱状部CL2は、対応する第1柱状部CL1上に形成されており、積層膜S2の表面に順に形成されたゲート絶縁膜34とチャネル半導体層35とを含んでいる。ゲート絶縁膜34は例えば、シリコン酸化膜である。チャネル半導体層35は例えば、ポリシリコン層である。チャネル半導体層35は、第2半導体層の例である。各電極層32は例えば、第2柱状部CL2と共に選択トランジスタなどのトランジスタを構成しており、選択ゲートなどのゲート電極として機能する。第2柱状部CL2は例えば、図3から図16を参照して説明した第1柱状部CL1の形成方法と同様の方法により形成可能である。
なお、ゲート絶縁膜34は、メモリ絶縁膜11と同様の構成の絶縁膜に置き換えてもよい。具体的には、メモリ絶縁膜11は、ブロック絶縁膜11a、電荷蓄積層11b、およびトンネル絶縁膜11cという3つ層を含んでいるが(図2)、ゲート絶縁膜34もこのような3つ層に置き換えてもよい。
SH絶縁膜36は、積層膜S2および第4層間絶縁膜33内にホールSH(第2柱状部CL2)と離間して形成され、Y方向に延びる板状の形状を有している。すなわち、SH絶縁膜36は、ホールSHと接触しない位置に形成されている。SH絶縁膜36のX方向の最小幅は、耐圧を考慮して、例えば20nm以上に設定される。本実施形態のSH絶縁膜36のX方向の最小幅は、SH絶縁膜36の下面のX方向の幅である。SH絶縁膜36は例えば、シリコン酸化膜である。SH絶縁膜36は、第1絶縁膜の例である。SH絶縁膜36は例えば、図3から図16を参照して説明した素子分離絶縁膜13の形成方法と同様の方法により形成可能である。
なお、本実施形態の半導体装置は、後述するように、Y方向に延びX方向に互いに隣接する複数のSH絶縁膜36を備えており、ホールSH(第2柱状部CL2)は、これらのSH絶縁膜36間に配置されている。これらのSH絶縁膜36は、Y方向およびZ方向に延びる板状の形状を有している。図17は、これらのSH絶縁膜36のうちの1つを示している。
本実施形態の第1柱状部CL1と第2柱状部CL2は、いずれも円形のXY断面を有している。第2柱状部CL2の最大直径は、第1柱状部CL1の最大直径よりも小さく設定されている。第1柱状部CL1の最大直径は、図17では第1柱状部CL1の上面の直径であるが、ボーイングにより第1柱状部CL1の上面と下面との間の断面の直径となっていてもよい。これは、第2柱状部CL2についても同様である。
本実施形態では、各第2柱状部CL2の下面が、対応する第1柱状部CL1の上面からはみ出ないように、各第2柱状部CL2が、対応する第1柱状部CL1上に配置されている。すなわち、各第2柱状部CL2の下面は、対応する第1柱状部CL1の上面内に位置している。なお、各第2柱状部CL2の下面は、対応する第1柱状部CL1の上面の中心に位置していてもよいし、対応する第1柱状部CL1の上面の中心からずれた位置に位置していてもよい。また、ある第2柱状部CL2の下面が、対応する第1柱状部CL1の上面からはみ出ていても、その第2柱状部CL2のチャネル半導体層35が、対応する第1柱状部CL1のチャネル半導体層12に接触しており、かつ、いずれの電極層7にも接触していなければ、そのようなはみ出しも許容される。
なお、SH絶縁膜36と第2柱状部CL2とが接触しない限り、SH絶縁膜36は、Z方向に第1柱状部CL1と重なる位置に配置されていてもよいし、Z方向に第1柱状部CL1と重ならない位置に配置されていてもよい。図17では、SH絶縁膜36が、Z方向に2本の第1柱状部CL1とわずかに重なる位置に配置されている。本実施形態のSH絶縁膜36は、チップサイズを縮小するために、Z方向に第1柱状部CL1と重なる位置に配置される。このような配置の詳細については後述する。
また、本実施形態では、メモリホールMHの形成後にホールSHを形成するが、メモリホールMHとホールSHとを同時に形成してもよい。この場合、メモリホールMHとホールSHは、例えば次の手順で形成される。まず、ゲート層5上に第1膜S1を形成し、第1膜S1上に第3層間絶縁膜8を形成し、第3層間絶縁膜8上に第2膜S2を形成し、第2膜S2上に第4層間絶縁膜33の一部を形成する。次に、第1膜S1や第2膜S2などを貫通する複数の貫通穴を形成する。その結果、これらの貫通穴の一部として、メモリホールMHとホールSHとが形成される。メモリ絶縁膜11、チャネル半導体層12、ゲート絶縁膜34、およびチャネル半導体層35は、これらの貫通穴内に形成される。その結果、メモリホールMH内に第1柱状部CL1が形成され、ホールSH内に第2柱状部CL2が形成される。なお、各貫通穴内にはメモリホールMHからホールSHにわたる1個の柱状の半導体層を形成してもよい。この場合、この半導体層のメモリホールMH内の部分がチャネル半導体層12となり、この半導体層のホールSH内の部分がチャネル半導体層35となる。これらのチャネル半導体層12、35もそれぞれ、第1および第2半導体層の例である。
次に、第1実施形態の半導体装置の構造を、その第1および第2比較例と比較しながら説明する。説明を分かりやすくするため、第1および第2比較例の半導体装置の構成要素も、第1実施形態の半導体装置の構成要素と同じ符号を用いて表す。
図18は、第1実施形態の第1比較例の半導体装置の構造を示す断面図である。
図18(a)は、第1柱状部CL1の上面や第2柱状部CL2の下面の高さにおけるXY断面を示している。ただし、説明を分かりやすくするために、SH絶縁膜36もこのXY断面内に示している。図18(b)は、図18(a)に示す領域A1の拡大図であり、第1柱状部CL1同士の位置関係をより正確に示している。
図18(a)に示すように、素子分離絶縁膜13やSH絶縁膜36は、Y方向に延びる形状を有している。図18(a)は、一例として、2本の素子分離絶縁膜13と、これらの素子分離絶縁膜13間に位置する4本のSH絶縁膜36とを示している。第1柱状部CL1は、これらの素子分離絶縁膜13間において、Y方向に延びる複数の列を形成するよう配置されている。これらの第1柱状部CL1は、SH絶縁膜36間の領域の下方で三角形の格子状に配置されている。第2柱状部CL2は、これらの第1柱状部CL1上に配置されている。
図18(b)は、図中左で三角形の格子を構成する4列の第1柱状部CL1(以下「第1群の第1柱状部CL1」と呼ぶ)と、図中右で三角形の格子を構成する4列の第1柱状部CL1(以下「第2群の第1柱状部CL1」と呼ぶ)とを示している。これらの三角形はいずれも、一辺の長さが2Rの正三角形である。Rの値は、例えば50nm〜100nmである。
図18(b)はさらに、各第1柱状部CL1の周りに環状に形成された電極層7を示している。第1群内にて、異なる第1柱状部CL1の周りの電極層7同士は、互いに接触しており、互いに電気的に接続されている。同様に、第2群内にて、異なる第1柱状部CL1の周りの電極層7同士は、互いに接触しており、互いに電気的に接続されている。
図18(b)はさらに、第1群の第1柱状部CL1と第2群の第1柱状部CL1との間の領域Kを示している。例えば、領域Kにもう1列の第1柱状部(ダミー柱状部)CL1を配置し、これらのダミー柱状部CL1上にSH絶縁膜36を配置する構成を採用する場合がある。これらのダミー柱状部CL1上には第2柱状部CL2は配置できない。このような構成を採用すると、チップサイズが大きくなってしまう。
そこで、第1比較例では、領域Kにダミー柱状部CL1を配置しない構成を採用している。この場合、領域Kにダミー柱状部CL1を配置する場合に比べて、領域Kを狭くすることができ、チップサイズが縮小することができる。しかしながら、SH絶縁膜36と第2柱状部CL2とを接触させないという制約があるため、領域Kを狭くすることには限界がある。その結果、第1柱状部CL1の周りに電極層7を形成する際に、電極層7内に大きなボイドが発生してしまい、例えば領域K全体がボイドとなってしまう。大きなボイドが発生すると、電極層(タングステン層)7を形成するための六フッ化タングステンガスから生じたフッ素ガスがこのボイド内に大量に溜まり、シリコン酸化膜などを劣化させるおそれがある。
図18(b)は、第1群の第1柱状部CL1と第2群の第1柱状部CL1により構成される三角形の格子に関し、この三角形の高さ「2R+ΔR」を示している。2R+ΔRの値は、例えば110nm〜210nmである。具体的には、2Rの値が例えば100nm〜200nmであり、ΔRの値が例えば10nm程度である。2R+ΔRは、第1群の第1柱状部CL1と第2群の第1柱状部CL1との間のX方向のピッチ(以下「群間ピッチ」と呼ぶ)に相当する。後述する図19では、この群間ピッチを2Rにまで縮小する。
図18(b)はさらに、第1群の第1柱状部CL1の周りの電極層7と、第2群の第1柱状部CL1の周りの電極層7との間の距離W1を示している。本比較例の距離W1は例えば20nm〜30nmであり、領域K全体が大きなボイドとなる。
図19は、第1実施形態の半導体装置の構造を示す断面図である。
図19(a)および図19(b)はそれぞれ、図18(a)および図18(b)に対応する断面図である。図19(b)は、図19(a)に示す領域A2の拡大図であり、第1柱状部CL1同士の位置関係をより正確に示している。
図19(a)に示すように、素子分離絶縁膜13やSH絶縁膜36は、Y方向に延びる形状を有している。第1柱状部CL1は、これらの素子分離絶縁膜13間において、Y方向に延びる複数の列を形成するよう配置されている。これらの第1柱状部CL1は、SH絶縁膜36間の領域の下方で三角形の格子状に配置されている。第2柱状部CL2は、これらの第1柱状部CL1上に配置されている。
図19(b)は、第1群内の4列(L1列〜L4列)の第1柱状部CL1と、第2群内の4列(L5列〜L8列)の第1柱状部CL1とを示している。符号P1は、第1群内の第1柱状部CL1同士、または第2群内の第1柱状部CL1同士により構成される三角形の格子を示している。この三角形は、正三角形でも非正三角形でもよいが、本実施形態では一辺の長さが2Rの正三角形である。Rの値は、例えば50nm〜100nmである。この三角形は、Y方向に平行な一辺と、残りの二辺により構成されている。
L1列とL2列に関し、L2列の第1柱状部CL1は、L1列の第1柱状部CL1に対し、Y方向にRだけずらして配置されている。この関係は、L2列とL3列との間、L3列とL4列との間、L5列とL6列との間、L6列とL7列との間、L7列とL8列との間でも成り立っている。その結果、第1群の第1柱状部CL1同士は三角形の格子状に配置され、第2群の第1柱状部CL2同士も三角形の格子状に配置されている。
一方、L4列とL5列に関し、L5列の第1柱状部CL1は、L4列の第1柱状部CL1に対し、Y方向にずらさずに配置されている。すなわち、L4列の第1柱状部CL1とL5列の第1柱状部CL1は、YZ平面に対して、鏡面対称に配置されている。よって、L4列およびL5列の第1柱状部CL1同士は、正方形または長方形の格子状に配置されている。別言すると、L5列の第1柱状部CL1の位置は、L4列の第1柱状部CL1の位置を基準として、三角形の格子からY方向に半周期分ずれている。
なお、L4列の第1柱状部CL1は、L5列の第1柱状部CL1と正方形または長方形の格子を構成すると共に、L1〜L3列の第1柱状部CL1と三角形の格子を構成している。同様に、L5列の第1柱状部CL1は、L4列の第1柱状部CL1と正方形または長方形の格子を構成すると共に、L6〜L8列の第1柱状部CL1と三角形の格子を構成している。
符号P2は、L4列およびL5列の第1柱状部CL1同士により構成される四角形の格子を示している。この四角形は、正方形でも長方形でもよいが、本実施形態では一辺の長さが2Rの正方形である。この正方形は、Y方向に平行な二辺と、X方向に平行な二辺により構成されている。なお、長方形の格子を採用する場合には、Y方向に平行な二辺の長さを2Rとし、X方向に平行な二辺の長さを2Rより短くすることが望ましい。
ここで、第1群の第1柱状部CL1と第2群の第1柱状部CL1との間のX方向のピッチ(群間ピッチ)について説明する。上述のように、第1比較例における群間ピッチは2R+ΔR(110nm〜210nm)である。一方、本実施形態における群間ピッチは2R(100nm〜200nm)となる。本実施形態における群間ピッチは、上述の正方形のX方向に平行な辺の長さに相当する。
本実施形態では例えば、群間ピッチを三角形の最小ピッチ2R以下とし、この2Rの値は、第2柱状部CL2とSH絶縁膜36との接触を回避できる最小寸法以上である必要がある。本実施形態では、群間ピッチを最小ピッチにまで縮小することで、L4列およびL5列の第1柱状部CL1は、1本のSH絶縁膜36とZ方向に重なる位置に配置されることとなる。よって、本実施形態の第1柱状部CL1は、SH絶縁膜36間の領域の下方で三角形の格子状に配置され、これらのSH絶縁膜36の下方で正方形(または長方形)の格子状に配置されることとなる。
本実施形態では、正方形の格子を構成する第1柱状部CL1同士の中心間距離2Rは、三角形の格子を構成する第1柱状部CL1同士の中心間距離2Rと同じである。よって、本実施形態によれば、第1柱状部CL1の周りに電極層7を形成する際に、電極層7内に大きなボイドが発生することを抑制することが可能となる。図19(b)において、L4列の第1柱状部CL1の周りの電極層7と、L5列の第1柱状部CL1の周りの電極層7とが、互いに接触していることに留意されたい。別言すると、第1比較例の領域Kが、本実施形態では閉塞されている。
本実施形態では、L4列の第1柱状部CL1とL5列の第1柱状部CL1との間の中心間距離(以下「L4−L5距離」と呼ぶ)は2Rであり、これは三角形の格子を構成する第1柱状部CL1同士の中心間距離と同じである。L4−L5距離をさらに短縮することが可能な場合には、L4−L5距離を2Rより短くしてもよい。また、この三角形が非正三角形の場合には、L4−L5距離は、この三角形の格子を構成する第1柱状部CL1同士の中心間距離の最小値(すなわち三角形の最短の辺の長さ)にしてもよいし、さらにはこの最小値より短くしてもよい。また、三角形の格子を構成する第1柱状部CL1同士の中心間距離が、基板1上に位置に応じて変動する場合には、L4−L5距離は、変動する当該中心間距離の最小値にしてもよいし、さらにはこの最小値より短くしてもよい。
本実施形態のメモリホールMHを形成する際には、上述の三角形の格子や四角形の格子を構成するようにメモリホールMHを形成する(図5)。その後、メモリホールMH内に第1柱状部CLを形成することで、三角形の格子状や四角形の格子状に配置された第1柱状部CLを形成することができる(図6)。第1柱状部CLが三角形の格子状に配置される領域は、第1領域の例であり、第1柱状部CLが四角形の格子状に配置される領域は、第2領域の例である。その後、各SH絶縁膜36は、この第2領域上に形成される。
図20は、第1実施形態の第2比較例の半導体装置の構造を示す断面図である。図20は、図18(b)や図19(b)に対応する断面図である。
図20は、第1群(L4列)の第1柱状部CL1と第2群(L5列)の第1柱状部CL1により構成される三角形の格子に関し、この三角形の高さ「2R」を示している。図18(b)では、この三角形の高さが「2R+ΔR」であったことに留意されたい。この三角形の高さが「2R+ΔR」から「2R」に減少したため、第1群の第1柱状部CL1の周りの電極層7と、第2群の第1柱状部CL1の周りの電極層7との間の距離が、W1からW2に減少している。本比較例の距離W2は例えば10nm〜20nmである。
ここで、第1群の第1柱状部CL1と第2群の第1柱状部CL1との間のX方向のピッチ(群間ピッチ)について説明する。本比較例における群間ピッチは、第1実施形態における群間ピッチと同様に2R(100nm〜200nm)である。しかしながら、本比較例では、上述の領域Kが閉塞されていない。理由は、L5列の第1柱状部CL1の位置を、L4列の第1柱状部CL1の位置を基準として、三角形の格子からY方向にずらしてないからである。よって、本比較例では、第1比較例と同様に第1群と第2群との間に大きなボイドが発生してしまう。
一方、本実施形態では、L5列の第1柱状部CL1の位置が、L4列の第1柱状部CL1の位置を基準として、三角形の格子からY方向に半周期分ずれている(図19(b))。その結果、上述の領域Kが閉塞されている。よって、本実施形態によれば、第1群と第2群との間に大きなボイドが発生することを抑制することが可能となる。
以上のように、本実施形態の第1柱状部CL1は、SH絶縁膜36間の領域の下方で三角形の格子状に配置され、これらのSH絶縁膜36の下方で正方形または長方形の格子状に配置されている。よって、本実施形態によれば、半導体装置のチップサイズを適切に縮小することが可能となる。例えば、本実施形態によれば、電極層7内に大きなボイドが発生するなどの問題を抑制しつつ、チップサイズを縮小することが可能となる。
なお、大きなボイドが発生するなどの問題を抑制可能であれば、SH絶縁膜36の下方のL4列およびL5列の第1柱状部CL1は、上記三角形の格子と異なるその他の格子状に配置してもよい。例えば、SH絶縁膜36の下方の第1柱状部CL1は、正方形または長方形に近いひし形または平行四辺形の格子状に配置してもよい。この場合、L4列の第1柱状部CL1とL5列の第1柱状部CL1との間の中心間距離(L4−L5距離)は、上記三角形の格子を構成する第1柱状部CL1同士の中心間距離の最小値以下にすることが望ましい。これは、正方形や長方形の格子を採用する場合と同様である。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
1:基板、2:第1層間絶縁膜、3:ソース層、3a:金属層、
3b:下部半導体層、3c:中間半導体層、3d:上部半導体層、
4:第2層間絶縁膜、5:ゲート層、6:絶縁層、7:電極層、
8:第3層間絶縁膜、11:メモリ絶縁膜、11a:ブロック絶縁膜、
11b:電荷蓄積層、11c:トンネル絶縁膜、12:チャネル半導体層、
13:素子分離絶縁膜、21:第1保護膜、22:犠牲層、
23:第2保護膜、24:犠牲層、25:ライナー層、
31:絶縁層、32:電極層、33:第4層間絶縁膜、
34:ゲート絶縁膜、35:チャネル半導体層、36:SH絶縁膜
3b:下部半導体層、3c:中間半導体層、3d:上部半導体層、
4:第2層間絶縁膜、5:ゲート層、6:絶縁層、7:電極層、
8:第3層間絶縁膜、11:メモリ絶縁膜、11a:ブロック絶縁膜、
11b:電荷蓄積層、11c:トンネル絶縁膜、12:チャネル半導体層、
13:素子分離絶縁膜、21:第1保護膜、22:犠牲層、
23:第2保護膜、24:犠牲層、25:ライナー層、
31:絶縁層、32:電極層、33:第4層間絶縁膜、
34:ゲート絶縁膜、35:チャネル半導体層、36:SH絶縁膜
Claims (12)
- 第1方向に互いに離間して積層され、前記第1方向と交差する第2方向および第3方向に延びる複数の電極層を含む第1膜と、
前記第1膜内に設けられ、電荷蓄積層および第1半導体層を含み、前記第1方向に延びる柱状の形状を有する複数の第1柱状部と、
前記第1膜上に設けられ、前記第1方向に互いに離間して積層され、前記第2方向および前記第3方向に延びる複数の電極層を含む第2膜と、
前記第2膜内で前記第1柱状部上に設けられ、第2半導体層を含み、前記第1方向に延びる柱状の形状を有する複数の第2柱状部と、
前記第2膜内に前記第2柱状部と前記第3方向に離間して設けられ、前記第1方向および前記第2方向に延びる複数の第1絶縁膜とを備え、
前記第1柱状部は、前記第1絶縁膜間の領域の下方で三角形の格子状に配置され、前記第1絶縁膜の下方で正方形または長方形の格子状に配置されている、半導体装置。 - 前記三角形は、前記第2方向に平行な辺を有し、
前記正方形または長方形は、前記第2方向に平行な第1の辺と、前記第2方向に垂直な第2の辺とを有する、請求項1に記載の半導体装置。 - 前記第1の辺の長さは、前記三角形の前記第2方向に平行な辺の長さと等しい、請求項2に記載の半導体装置。
- 前記第2の辺の長さは、前記三角形の前記第2方向に平行な辺の長さ以下である、請求項2または3に記載の半導体装置。
- 前記正方形または長方形の格子は、各第1絶縁膜の下方において、前記第2方向に延びる2列分の前記第1柱状部により構成されている、請求項1から4のいずれか1項に記載の半導体装置。
- 前記2列分の前記第1柱状部は、前記三角形の格子と前記正方形または長方形の格子の両方を構成している、請求項5に記載の半導体装置。
- 前記2列のうちの第1列の前記第1柱状部と、前記2列のうちの第2列の前記第1柱状部との間の中心間距離は、前記三角形の格子を構成する前記第1柱状部同士の中心間距離の最小値以下である、請求項5また6に記載の半導体装置。
- 前記第2柱状部の直径は、前記第1柱状部の直径よりも小さい、請求項1から7のいずれか1項に記載の半導体装置。
- 前記第1柱状部は、前記第1膜内の前記複数の電極層の表面に順に設けられた第2絶縁膜、前記電荷蓄積層、第3絶縁膜、および前記第1半導体層を含む、請求項1から8のいずれか1項に記載の半導体装置。
- 前記第2柱状部は、前記第2膜内の前記複数の電極層の表面に順に設けられた第4絶縁膜および前記第2半導体層を含む、請求項1から9のいずれか1項に記載の半導体装置。
- 第1方向に互いに離間して積層され、前記第1方向と交差する第2方向および第3方向に延びる複数の電極層を含む第1膜と、
前記第1膜内に設けられ、電荷蓄積層および第1半導体層を含み、前記第1方向に延びる柱状の形状を有する複数の第1柱状部と、
前記第1膜上に設けられ、前記第1方向に互いに離間して積層され、前記第2方向および前記第3方向に延びる複数の電極層を含む第2膜と、
前記第2膜内で前記第1柱状部上に設けられ、第2半導体層を含み、前記第1方向に延びる柱状の形状を有する複数の第2柱状部と、
前記第2膜内に前記第2柱状部と前記第3方向に離間して設けられ、前記第1方向および前記第2方向に延びる複数の第1絶縁膜とを備え、
前記第1柱状部は、前記第1絶縁膜間の領域の下方で三角形の格子状に配置され、前記第1絶縁膜の下方で前記三角形の格子と異なる格子状に配置されており、
前記三角形の格子と異なる格子は、各第1絶縁膜の下方において、前記第2方向に延びる2列分の前記第1柱状部により構成されており、
前記2列のうちの第1列の前記第1柱状部と、前記2列のうちの第2列の前記第1柱状部との間の中心間距離は、前記三角形の格子を構成する前記第1柱状部同士の中心間距離の最小値以下である、
半導体装置。 - 第1方向に互いに離間して積層され、前記第1方向と交差する第2方向および第3方向に延びる複数の電極層を含む第1膜を形成し、
前記第1膜内に、電荷蓄積層および第1半導体層を含み、前記第1方向に延びる柱状の形状を有する複数の第1柱状部を形成し、
前記第1膜上に設けられ、前記第1方向に互いに離間して積層され、前記第2方向および前記第3方向に延びる複数の電極層を含む第2膜を形成し、
前記第2膜内の前記第1柱状部上に、第2半導体層を含み、前記第1方向に延びる柱状の形状を有する複数の第2柱状部を形成し、
前記第2膜内に、前記第1方向および前記第2方向に延びる複数の第1絶縁膜を、前記第2柱状部と前記第3方向に離間して形成する、
ことを含み、
前記第1柱状部は、前記第1膜の第1領域内で三角形の格子状に配置され、前記第1膜の第2領域内で正方形または長方形の格子状に配置されるよう形成され、
前記第1絶縁膜は、前記第2膜内において前記第2領域上に形成される、半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018169045A JP2020043211A (ja) | 2018-09-10 | 2018-09-10 | 半導体装置およびその製造方法 |
TW108101931A TWI689994B (zh) | 2018-09-10 | 2019-01-18 | 半導體裝置及其製造方法 |
CN201910094361.XA CN110890379B (zh) | 2018-09-10 | 2019-01-30 | 半导体装置及其制造方法 |
US16/275,260 US10692876B2 (en) | 2018-09-10 | 2019-02-13 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018169045A JP2020043211A (ja) | 2018-09-10 | 2018-09-10 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020043211A true JP2020043211A (ja) | 2020-03-19 |
Family
ID=69720023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018169045A Pending JP2020043211A (ja) | 2018-09-10 | 2018-09-10 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10692876B2 (ja) |
JP (1) | JP2020043211A (ja) |
CN (1) | CN110890379B (ja) |
TW (1) | TWI689994B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11744070B2 (en) | 2020-09-18 | 2023-08-29 | Kioxia Corporation | Semiconductor memory device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021150463A (ja) * | 2020-03-18 | 2021-09-27 | キオクシア株式会社 | 半導体装置 |
JP2022046329A (ja) * | 2020-09-10 | 2022-03-23 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161132A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2010219409A (ja) | 2009-03-18 | 2010-09-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9741736B2 (en) * | 2011-05-20 | 2017-08-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR102108879B1 (ko) * | 2013-03-14 | 2020-05-11 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
JP2014187329A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
JP2015149413A (ja) * | 2014-02-06 | 2015-08-20 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
TWI550764B (zh) * | 2014-08-08 | 2016-09-21 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
US9508731B2 (en) | 2015-03-24 | 2016-11-29 | Intel Corporation | Pillar arrangement in NAND memory |
JP2017163114A (ja) | 2016-03-11 | 2017-09-14 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10096613B2 (en) * | 2016-04-13 | 2018-10-09 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing same |
JP6656104B2 (ja) | 2016-07-15 | 2020-03-04 | キオクシア株式会社 | 半導体記憶装置 |
JP2018049966A (ja) | 2016-09-23 | 2018-03-29 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
-
2018
- 2018-09-10 JP JP2018169045A patent/JP2020043211A/ja active Pending
-
2019
- 2019-01-18 TW TW108101931A patent/TWI689994B/zh active
- 2019-01-30 CN CN201910094361.XA patent/CN110890379B/zh active Active
- 2019-02-13 US US16/275,260 patent/US10692876B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11744070B2 (en) | 2020-09-18 | 2023-08-29 | Kioxia Corporation | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US10692876B2 (en) | 2020-06-23 |
CN110890379B (zh) | 2023-05-02 |
TWI689994B (zh) | 2020-04-01 |
TW202011485A (zh) | 2020-03-16 |
US20200083241A1 (en) | 2020-03-12 |
CN110890379A (zh) | 2020-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI725346B (zh) | 半導體記憶裝置 | |
US10403636B2 (en) | Semiconductor memory device and method for manufacturing the same | |
US10249642B2 (en) | Semiconductor memory device | |
JP2020035913A (ja) | 半導体記憶装置 | |
US11348938B2 (en) | Methods of manufacturing a vertical memory device | |
TW201939675A (zh) | 半導體裝置及其製造方法 | |
US10475806B2 (en) | Semiconductor memory device including stacked body with conductivity and insulating members and method for manufacturing the same | |
US20130037860A1 (en) | 3d memory array | |
US20180277631A1 (en) | Semiconductor device and method for manufacturing same | |
JP2018157096A (ja) | 半導体装置 | |
JP2020043211A (ja) | 半導体装置およびその製造方法 | |
JP2018160634A (ja) | 半導体記憶装置 | |
CN111554686B (zh) | 半导体结构及其制备方法、光刻掩膜版 | |
JP2019161067A (ja) | 半導体装置およびその製造方法 | |
JP2019114745A (ja) | 半導体装置 | |
US11239247B2 (en) | Memory device and method for forming the same | |
US9219071B1 (en) | Semiconductor device | |
JP2020150079A (ja) | 半導体記憶装置およびその製造方法 | |
TWI735835B (zh) | 半導體記憶裝置 | |
TW202236532A (zh) | 半導體記憶裝置 | |
US20180277559A1 (en) | Semiconductor memory device and method for manufacturing same | |
JP2019169600A (ja) | 半導体装置及びその製造方法 | |
JP2015135853A (ja) | 半導体装置 | |
WO2016143035A1 (ja) | 半導体記憶装置 | |
JP5612236B2 (ja) | 半導体装置、および、半導体装置の製造方法 |