JP7317649B2 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
JP7317649B2
JP7317649B2 JP2019171151A JP2019171151A JP7317649B2 JP 7317649 B2 JP7317649 B2 JP 7317649B2 JP 2019171151 A JP2019171151 A JP 2019171151A JP 2019171151 A JP2019171151 A JP 2019171151A JP 7317649 B2 JP7317649 B2 JP 7317649B2
Authority
JP
Japan
Prior art keywords
sub
regions
recesses
capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019171151A
Other languages
English (en)
Other versions
JP2021048343A (ja
Inventor
光雄 佐野
進 小幡
和人 樋口
一生 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019171151A priority Critical patent/JP7317649B2/ja
Priority to US16/997,996 priority patent/US11322308B2/en
Priority to FR2008798A priority patent/FR3101189A1/fr
Priority to TW109129733A priority patent/TWI750789B/zh
Priority to KR1020200111046A priority patent/KR102385623B1/ko
Priority to CN202010914347.2A priority patent/CN112542314B/zh
Publication of JP2021048343A publication Critical patent/JP2021048343A/ja
Priority to FR2208638A priority patent/FR3126539A1/fr
Application granted granted Critical
Publication of JP7317649B2 publication Critical patent/JP7317649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明の実施形態は、コンデンサに関する。
通信機器の小型化及び高機能化に伴い、それらに搭載されるコンデンサには、小型化及び薄型化が求められている。容量密度を維持しつつ、小型化及び薄型化を実現する構造として、基板にトレンチを形成して表面積を増大させたトレンチコンデンサがある（特許文献１）。
特開２００９－１３５３１０号公報
本発明が解決しようとする課題は、大きな電気容量を達成可能であり、反りを生じ難いコンデンサを提供することである。
一側面によれば、第１主面と第２主面とを有し、前記第１主面は複数の第１サブ領域を含み、前記複数の第１サブ領域の各々には、一方向に伸びた形状を各々が有し、幅方向に配列した複数の第１凹部又は第１凸部が設けられ、前記複数の第１サブ領域の１以上と、前記複数の第１サブ領域の他の１以上とは、前記複数の第１凹部又は第１凸部の長さ方向が異なる導電基板と、前記複数の第１凹部の側壁及び底面又は前記複数の第１凸部の側壁及び上面を覆った導電層と、前記導電基板と前記導電層との間に介在した誘電体層とを備え、前記複数の第１サブ領域のうち、前記複数の第１凹部又は第１凸部の長さ方向が異なり且つ互いに隣り合った２つは、それらの境界に対して前記複数の第１凹部又は第１凸部の長さ方向が傾いており、一方に設けられた前記第１凹部又は第１凸部の一端と、他方に設けられた前記第１凹部又は第１凸部の一端とが繋がっているコンデンサが提供される。
第１実施形態に係るコンデンサの上面図。 図１に示すコンデンサのＩＩ－ＩＩ線に沿った断面図。 図１及び図２に示すコンデンサが含んでいる導電基板の上面図。 図１及び図２に示すコンデンサの製造における一工程を示す断面図。 図１及び図２に示すコンデンサの製造における他の工程を示す断面図。 図４及び図５の工程によって得られる構造を示す断面図。 第１変形例に係るコンデンサが含んでいる導電基板の斜視図。 第２変形例に係るコンデンサが含んでいる導電基板の斜視図。 第３変形例に係るコンデンサが含んでいる導電基板の斜視図。 サブ領域の配列とトレンチの配列との関係の一例を示す上面図。 サブ領域の配列とトレンチの配列との関係の他の例を示す上面図。 第２実施形態に係るコンデンサの断面図。 図１２に示すコンデンサが含んでいる導電基板の上面図。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照番号を付し、重複する説明は省略する。
＜第１実施形態＞
図１及び図２に、第１実施形態に係るコンデンサを示す。
図１及び図２に示すコンデンサ１は、図２に示すように、導電基板ＣＳと、導電層２０ｂと、誘電体層３０とを含んでいる。
なお、各図において、Ｘ方向は導電基板ＣＳの主面に平行な方向であり、Ｙ方向は導電基板ＣＳの主面に平行であり且つＸ方向に垂直な方向である。また、Ｚ方向は、導電基板ＣＳの厚さ方向、即ち、Ｘ方向及びＹ方向に垂直な方向である。
導電基板ＣＳは、少なくとも導電層２０ｂと向き合った表面が導電性を有している基板である。導電基板ＣＳは、コンデンサの下部電極としての役割を果たす。
導電基板ＣＳは、第１主面Ｓ１と、第２主面Ｓ２と、第１主面Ｓ１の縁から第２主面Ｓ２の縁まで延びた端面とを有している。ここでは、導電基板ＣＳは、扁平な略直方体形状を有している。導電基板ＣＳは、他の形状を有していてもよい。
第１主面Ｓ１、ここでは導電基板ＣＳの上面は、複数の第１サブ領域を含んでいる。第１サブ領域の各々は、それらの配列方向における寸法が、５乃至１０００μｍの範囲内にあることが好ましく、１０乃至１００μｍの範囲内にあることがより好ましい。或いは、第１サブ領域の各々は、それらの配列方向における寸法と、この配列方向における導電基板ＣＳの寸法との比が、１／５００乃至１／２の範囲内にあることが好ましく、１／２００乃至１／２０の範囲内にあることがより好ましい。
第１サブ領域の各々には、一方向に伸びた形状を各々が有し、幅方向に配列した複数の第１凹部が設けられている。第１サブ領域の１以上と、第１サブ領域の他の１以上とは、第１凹部の長さ方向が異なっている。
ここでは、第１主面Ｓ１は、図２及び図３に示す複数の第１サブ領域Ａ１ａ及びＡ１ｂを含んでいる。第１サブ領域Ａ１ａ及びＡ１ｂは、Ｘ方向へ交互に配列している。また、各第１サブ領域Ａ１ａは、図３に示すように、第１サブ領域Ａ１ｂの１つとＹ方向に隣り合っている。具体的には、第１サブ領域Ａ１ａ及びＡ１ｂは、第１主面Ｓ１の中央部で、２行３列の配列を形成している。
そして、第１サブ領域Ａ１ａの各々には、複数の第１凹部ＴＲ１ａが設けられている。各第１サブ領域Ａ１ａにおいて、第１凹部ＴＲ１ａは、Ｙ方向に伸びた形状を各々が有し、Ｘ方向に配列している。即ち、各第１サブ領域Ａ１ａには、複数の第１凹部ＴＲ１ａとして、Ｙ方向に伸びた形状を各々が有し、Ｘ方向に配列した複数のトレンチが設けられている。
また、第１サブ領域Ａ１ｂの各々には、複数の第１凹部ＴＲ１ｂが設けられている。各第１サブ領域Ａ１ｂにおいて、第１凹部ＴＲ１ｂは、Ｘ方向に伸びた形状を各々が有し、Ｙ方向に配列している。即ち、各第１サブ領域Ａ１ｂには、複数の第１凹部ＴＲ１ｂとして、Ｘ方向に伸びた形状を各々が有し、Ｙ方向に配列した複数のトレンチが設けられている。
ここでは、第１凹部ＴＲ１ａ及びＴＲ１ｂの長さ方向は直交しているが、それら長さ方向は斜めに交差していてもよい。また、ここでは、第１サブ領域は、第１凹部の長さ方向が異なる２種の第１サブ領域Ａ１ａ及びＡ１ｂを含んでいるが、第１サブ領域は、第１サブ領域Ａ１ａ及びＡ１ｂとは第１凹部の長さ方向が異なる１種以上の第１サブ領域を更に含んでいてもよい。更に、ここでは、第１主面Ｓ１が含んでいる第１サブ領域の数は６であるが、第１サブ領域の数は２以上であればよい。
第１凹部ＴＲ１ａは、互いから離間している。また、第１凹部ＴＲ１ｂは、互いから離間している。そして、第１凹部ＴＲ１ｂの各々は、第１凹部ＴＲ１ａから離間している。
導電基板ＣＳのうち、隣り合った第１凹部ＴＲ１ａの一方と他方とに挟まれた部分は、第１凸部ＷＭ１ａである。第１凸部ＷＭ１ａは、Ｙ方向に伸びた形状を各々が有し、Ｘ方向に配列している。即ち、各第１サブ領域Ａ１ａには、第１凸部ＷＭ１ａとして、Ｙ方向及びＺ方向に伸びた形状を各々が有し、Ｘ方向に配列した複数の壁部が設けられている。
また、導電基板ＣＳのうち、隣り合った第１凹部ＴＲ１ｂの一方と他方とに挟まれた部分は、第１凸部ＷＭ１ｂである。第１凸部ＷＭ１ｂは、Ｘ方向に伸びた形状を各々が有し、Ｙ方向に配列している。即ち、各第１サブ領域Ａ１ｂには、第１凸部ＷＭ１ｂとして、Ｘ方向及びＺ方向に伸びた形状を各々が有し、Ｙ方向に配列した複数の壁部が設けられている。
そして、導電基板ＣＳのうち、第１サブ領域Ａ１ａと第１サブ領域Ａ１ｂとの境界の位置で、第１凹部ＴＲ１ａと第１凹部ＴＲ１ｂとに挟まれた部分は、第１補助壁部ＷＳ１である。第１補助壁部ＷＳ１は、隣り合った第１凸部ＷＭ１ａを一体化するとともに、隣り合った第１凸部ＷＭ１ｂを一体化しており、それらの倒壊を抑制する役割を果たす。第１凹部ＴＲ１ａ及びＴＲ１ｂは、第１補助壁部ＷＳ１を生じないように配置してもよい。
なお、第１凹部又は第１凸部の「長さ方向」は、導電基板の厚さ方向に垂直な平面への第１凹部又は第１凸部の正射影の長さ方向である。同様に、後述する第２凹部又は第２凸部の「長さ方向」は、導電基板の厚さ方向に垂直な平面への第２凹部又は第２凸部の正射影の長さ方向である。
第１凹部の開口部の長さは、一例によれば、１０乃至５００μｍの範囲内にあり、他の例によれば、５０乃至１００μｍの範囲内にある。
第１凹部の開口部の幅、即ち、幅方向に隣り合った第１凸部間の距離は、０．３μｍ以上であることが好ましい。この幅又は距離を小さくすると、より大きな電気容量を達成できる。但し、この幅又は距離を小さくすると、第１凹部内に、誘電体層３０と導電層２０ｂとを含んだ積層構造を形成することが難しくなる。
第１凹部の深さ又は第１凸部の高さは、一例によれば、１０乃至３００μｍの範囲内にあり、他の例によれば、５０乃至１００μｍの範囲内にある。
幅方向に隣り合った第１凹部間の距離、即ち、第１凸部の厚さは、０．１μｍ以上であることが好ましい。この距離又は厚さを小さくすると、より大きな電気容量を達成できる。但し、この距離又は厚さを小さくすると、第１凸部の破損を生じ易くなる。
なお、ここでは、第１凹部ＴＲ１ａ及びＴＲ１ｂの長さ方向に垂直な断面は矩形状である。これら断面は矩形状でなくてもよい。例えば、これら断面は、先細りした形状を有していてもよい。
導電基板ＣＳは、図２に示すように、基板１０と導電層２０ａとを含んでいる。
基板１０は、導電基板ＣＳと同様の形状を有している。基板１０は、例えば、絶縁性基板、半導体基板、又は導電性基板である。基板１０は、半導体基板であることが好ましい。また、基板１０は、シリコン基板などのシリコンを含んだ基板であることが好ましい。そのような基板は、半導体プロセスを利用した加工が可能である。
導電層２０ａは、基板１０上に設けられている。導電層２０ａは、例えば、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。導電層２０ａは、単層構造を有していてもよく、多層構造を有していてもよい。
導電層２０ａの厚さは、０．０５μｍ乃至１μｍの範囲内にあることが好ましく、０．１μｍ乃至０．３μｍの範囲内にあることがより好ましい。導電層２０ａが薄いと、導電層２０ａに不連続部を生じるか、又は、導電層２０ａのシート抵抗が過剰に大きくなる可能性がある。導電層２０ａを厚くすると、製造コストが増加する。
ここでは、基板１０はシリコン基板などの半導体基板であり、導電層２０ａは、半導体基板の表面領域に不純物を高濃度にドーピングした高濃度ドーピング層である。この場合、第１凸部は、十分に薄ければ、それらの全体が不純物で高濃度にドーピングされ得る。
また、基板１０の導電率が高い場合には、導電層２０ａを省略し、基板１０を導電基板ＣＳとして用いてもよい。例えば、基板１０が、Ｐ型又はＮ型の不純物がドープされた半導体からなる半導体基板又は金属基板である場合、導電層２０ａは省略することができる。この場合、基板１０の少なくとも表面領域、例えば、基板１０の全体が導電層２０ａの役割を果たす。
導電層２０ｂは、コンデンサの上部電極としての役割を果たす。導電層２０ｂは、第１サブ領域Ａ１ａ及びＡ１ｂ上に設けられており、第１凹部ＴＲ１ａ及びＴＲ１ｂの側壁及び底面を覆っている。
導電層２０ｂは、例えば、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。導電層２０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。
導電層２０ｂの厚さは、０．０５μｍ乃至１μｍの範囲内にあることが好ましく、０．１μｍ乃至０．３μｍの範囲内にあることがより好ましい。導電層２０ｂが薄いと、導電層２０ｂに不連続部を生じるか、又は、導電層２０ｂのシート抵抗が過剰に大きくなる可能性がある。導電層２０ｂが厚いと、導電層２０ａ及び誘電体層３０を十分な厚さに形成することが難しい場合がある。
なお、図２では、導電層２０ｂは、第１凹部ＴＲ１ａ及びＴＲ１ｂが、導電層２０ｂと誘電体層３０とによって完全に埋め込まれるように設けられている。導電層２０ｂは、導電基板ＣＳの表面に対してコンフォーマルな層であってもよい。即ち、導電層２０ｂは、略均一な厚さを有する層であってもよい。この場合、第１凹部ＴＲ１ａ及びＴＲ１ｂは、導電層２０ｂと誘電体層３０とによって完全には埋め込まれない。
誘電体層３０は、導電基板ＣＳと導電層２０ｂとの間に介在している。誘電体層３０は、導電基板ＣＳの表面に対してコンフォーマルな層である。誘電体層３０は、導電基板ＣＳと導電層２０ｂとを互いから電気的に絶縁している。
誘電体層３０は、例えば、有機誘電体又は無機誘電体からなる。有機誘電体としては、例えば、ポリイミドを使用することができる。無機誘電体としては、強誘電体も用いることができるが、例えば、シリコン窒化物、シリコン酸化物、シリコン酸窒化物、チタン酸化物、及びタンタル酸化物などの常誘電体が好ましい。これらの常誘電体は、温度による誘電率の変化が小さい。そのため、常誘電体を誘電体層３０に使用すると、コンデンサ１の耐熱性を高めることができる。
誘電体層３０の厚さは、０．００５μｍ乃至０．５μｍの範囲内にあることが好ましく、０．０１μｍ乃至０．１μｍの範囲内にあることがより好ましい。誘電体層３０が薄いと、誘電体層３０に不連続部を生じ、導電基板ＣＳと導電層２０ｂとが短絡する可能性がある。また、誘電体層３０を薄くすると、例え短絡していなくても耐圧が低くなり、電圧を印加した際に短絡する可能性が高まる。誘電体層３０を厚くすると、耐圧は高くなるが電気容量が小さくなる。
誘電体層３０は、第１主面Ｓ１のうち、第１サブ領域Ａ１ａ及びＡ１ｂの配列を取り囲んだ周辺領域の位置で開口している。即ち、誘電体層３０は、この位置で、導電層２０ａを露出させている。ここでは、誘電体層３０のうち、第１主面Ｓ１上に設けられた部分は、枠形状に開口している。
このコンデンサ１は、絶縁層６０と、第１内部電極７０ａと、第２内部電極７０ｂと、第１外部電極７０ｃと、第２外部電極７０ｄとを更に含んでいる。
第１内部電極７０ａは、第１サブ領域Ａ１ａ及びＡ１ｂ上に設けられている。第１内部電極７０ａは、導電層２０ｂと電気的に接続されている。ここでは、第１内部電極７０ａは、第１主面Ｓ１の中央に位置した矩形状の電極である。
第２内部電極７０ｂは、第１主面Ｓ１のうち、第１サブ領域Ａ１ａ及びＡ１ｂの配列を取り囲んだ周辺領域上に設けられている。第２内部電極７０ｂは、誘電体層３０に設けられた開口の位置で、導電基板ＣＳと接触している。これにより、第２内部電極７０ｂは、導電基板ＣＳへ電気的に接続されている。ここでは、第２内部電極７０ｂは、第１内部電極７０ａを取り囲むように配置された枠形状の電極である。
第１内部電極７０ａ及び第２内部電極７０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。第１内部電極７０ａ及び第２内部電極７０ｂを構成している各層は、例えば、モリブデン、アルミニウム、金、タングステン、白金、銅、ニッケル、及びそれらの１以上を含んだ合金などの金属からなる。
絶縁層６０は、導電層２０ｂ及び誘電体層３０のうち第１主面Ｓ１上に位置した部分と、第１内部電極７０ａと、第２内部電極７０ｂとを覆っている。絶縁層６０は、第１内部電極７０ａの一部の位置と、第２内部電極７０ｂの一部の位置とで、部分的に開口している。
絶縁層６０は、単層構造を有していてもよく、多層構造を有していてもよい。絶縁層６０を構成している各層は、例えば、シリコン窒化物及びシリコン酸化物などの無機絶縁体、又は、ポリイミド及びノボラック樹脂などの有機絶縁体からなる。
第１外部電極７０ｃは、絶縁層６０上に設けられている。第１外部電極７０ｃは、絶縁層６０に設けられた１以上の開口の位置で、第１内部電極７０ａと接触している。これにより、第１外部電極７０ｃは、第１内部電極７０ａに電気的に接続されている。なお、図１において、領域７０Ｒ１は、第１外部電極７０ｃと第１内部電極７０ａとが接触している領域である。
第２外部電極７０ｄは、絶縁層６０上に設けられている。第２外部電極７０ｄは、絶縁層６０に設けられた残りの開口の位置で、第２内部電極７０ｂと接触している。これにより、第２外部電極７０ｄは、第２内部電極７０ｂに電気的に接続されている。なお、図１において、領域７０Ｒ２は、第２外部電極７０ｄと第２内部電極７０ｂとが接触している領域である。
第１外部電極７０ｃは、第１金属層７０ｃ１と第２金属層７０ｃ２とを含んだ積層構造を有している。第２外部電極７０ｄは、第１金属層７０ｄ１と第２金属層７０ｄ２とを含んだ積層構造を有している。
第１金属層７０ｃ１及び７０ｄ１は、例えば、銅からなる。第２金属層７０ｃ２及び７０ｄ２は、それぞれ、第１金属層７０ｃ１及び７０ｄ１の上面及び端面を被覆している。第２金属層７０ｃ２及び７０ｄ２は、例えば、ニッケル又はニッケル合金層と金層との積層膜からなる。第２金属層７０ｃ２及び７０ｄ２は省略することができる。
第１外部電極７０ｃ又は第１内部電極７０ａは、それらの間の界面に隣接する位置に、バリア層を更に含んでいてもよい。また、第２外部電極７０ｄ又は第２内部電極７０ｂも、それらの間の界面に隣接する位置に、バリア層を更に含んでいてもよい。バリア層の材料としては、例えば、チタンを使用することができる。
このコンデンサ１は、例えば、以下の方法により製造する。以下、図４乃至図６を参照しながら、コンデンサ１の製造方法の一例を説明する。
この方法では、先ず、図４に示す基板１０を準備する。ここでは、一例として、基板１０は単結晶シリコンウェハであるとする。単結晶シリコンウェハの面方位は特に問わないが、本例では、一主面が（１００）面であるシリコンウェハを用いる。基板１０としては、一主面が（１１０）面であるシリコンウェハを用いることもできる。
次に、ＭａｃＥｔｃｈ（Metal-Assisted Chemical Etching）により、基板１０に凹部を形成する。
即ち、先ず、図４に示すように、基板１０上に、貴金属を各々が含んだ触媒層８０を形成する。触媒層８０は、それぞれ、基板１０の一方の主面（以下、第１面という）を部分的に覆うように形成する。
具体的には、先ず、基板１０の第１面上に、マスク層９０を形成する。
マスク層９０は、第１凹部ＴＲ１ａ及びＴＲ１ｂに対応した位置で開口している。マスク層９０は、第１面のうちマスク層９０によって覆われた部分が、後述する貴金属と接触するのを防止する。
マスク層９０の材料としては、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコン及び窒化シリコンなどの無機材料が挙げられる。
マスク層９０は、例えば、既存の半導体プロセスによって形成することができる。有機材料からなるマスク層９０は、例えば、フォトリソグラフィによって形成することができる。無機材料からなるマスク層９０は、例えば、気相堆積法による無機材料層の成膜と、フォトリソグラフィによるマスクの形成と、エッチングによる無機材料層のパターニングとによって成形することができる。或いは、無機材料からなるマスク層９０は、基板１０の表面領域の酸化又は窒化と、フォトリソグラフィによるマスク形成と、エッチングによる酸化物又は窒化物層のパターニングとによって形成することができる。マスク層９０は、省略可能である。
次に、第１面のうちマスク層９０によって覆われていない領域上に、触媒層８０を形成する。触媒層８０は、例えば、貴金属を含んだ不連続層である。ここでは、一例として、触媒層８０は、貴金属を含んだ触媒粒子８１からなる粒状層であるとする。
貴金属は、例えば、金、銀、白金、ロジウム、パラジウム、及びルテニウムの１以上である。触媒層８０及び触媒粒子８１は、チタンなどの貴金属以外の金属を更に含んでいてもよい。
触媒層８０は、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。触媒層８０は、貴金属粒子を含む分散液の塗布、又は、蒸着及びスパッタリング等の気相堆積法を用いて形成してもよい。これら手法の中でも、置換めっきは、第１面のうちマスク層９０によって覆われていない領域に、貴金属を直接的且つ一様に析出させることができるため特に好ましい。
次に、貴金属の触媒としての作用のもとで基板１０をエッチングして、第１面に凹部を形成する。
具体的には、図５に示すように、基板１０をエッチング剤１００でエッチングする。例えば、基板１０を液状のエッチング剤１００に浸漬させて、エッチング剤１００を基板１０と接触させる。
エッチング剤１００は、酸化剤と弗化水素とを含んでいる。
エッチング剤１００における弗化水素の濃度は、１ｍｏｌ/Ｌ乃至２０ｍｏｌ/Ｌの範囲内にあることが好ましく、５ｍｏｌ/Ｌ乃至１０ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至７ｍｏｌ/Ｌの範囲内にあることが更に好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
酸化剤は、例えば、過酸化水素、硝酸、ＡｇＮＯ３、ＫＡｕＣｌ４、ＨＡｕＣｌ４、Ｋ２ＰｔＣｌ６、Ｈ２ＰｔＣｌ６、Ｆｅ（ＮＯ３）３、Ｎｉ（ＮＯ３）２、Ｍｇ（ＮＯ３）２、Ｎａ２Ｓ２Ｏ８、Ｋ２Ｓ２Ｏ８、ＫＭｎＯ４及びＫ２Ｃｒ２Ｏ７から選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
エッチング剤１００における酸化剤の濃度は、０．２ｍｏｌ/Ｌ乃至８ｍｏｌ/Ｌの範囲内にあることが好ましく、２ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることが更に好ましい。
エッチング剤１００は、緩衝剤を更に含んでいてもよい。緩衝剤は、例えば、弗化アンモニウム及びアンモニアの少なくとも一方を含んでいる。一例によれば、緩衝剤は、弗化アンモニウムである。他の例によれば、緩衝剤は、弗化アンモニウムとアンモニアとの混合物である。
エッチング剤１００は、水などの他の成分を更に含んでいてもよい。
このようなエッチング剤１００を使用した場合、基板１０のうち触媒粒子８１と近接している領域においてのみ、基板１０の材料、ここではシリコンが酸化される。そして、これによって生じた酸化物は、弗化水素酸により溶解除去される。そのため、触媒粒子８１と近接している部分のみが選択的にエッチングされる。
触媒粒子８１は、エッチングの進行とともに、基板１０の他方の主面（以下、第２面という）へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図５に示すように、触媒層８０の位置では、第１面から第２面へ向けて、第１面に対して垂直な方向にエッチングが進む。
このようにして、第１凹部ＴＲ１ａ及びＴＲ１ｂとして、図６に示す第１凹部ＴＲ１を第１面に形成する。
その後、マスク層９０及び触媒層８０を基板１０から除去する。
次に、基板１０上に、図２に示す導電層２０ａを形成して、導電基板ＣＳを得る。導電層２０ａは、例えば、基板１０の表面領域へ不純物を高濃度にドーピングすることにより形成することができる。ポリシリコンからなる導電層２０ａは、例えば、ＬＰＣＶＤ（low pressure chemical vapor deposition）によって形成することができる。金属からなる導電層２０ａは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。
めっき液は、被めっき金属の塩を含んだ液体である。めっき液としては、硫酸銅五水和物と硫酸とを含んだ硫酸銅めっき液、ピロリン酸銅とピロリン酸カリウムとを含んだピロリン酸銅めっき液、及び、スルファミン酸ニッケルと硼素とを含んだスルファミン酸ニッケルめっき液などの一般的なめっき液を使用することができる。
導電層２０ａは、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法により形成することが好ましい。このめっき法では、界面活性剤は、超臨界二酸化炭素からなる粒子と、被めっき金属の塩を含んだ溶液からなる連続相との間に介在させる。即ち、めっき液中で、界面活性剤にミセルを形成させ、超臨界二酸化炭素はこれらミセルに取り込ませる。
通常のめっき法では、凹部の底部近傍への被めっき金属の供給が不十分となることがある。これは、凹部の深さＤと幅又は径Ｗとの比Ｄ／Ｗが大きい場合に、特に顕著である。
超臨界二酸化炭素を取り込んだミセルは、狭い隙間にも容易に入り込むことができる。そして、これらミセルの移動に伴い、被めっき金属の塩を含んだ溶液も移動する。それ故、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法によれば、厚さが均一な導電層２０ａを容易に形成することができる。
次に、導電層２０ａ上に、誘電体層３０を形成する。誘電体層３０は、例えば、ＣＶＤ（chemical vapor deposition）によって形成することができる。或いは、誘電体層３０は、導電層２０ａの表面を、酸化、窒化、又は酸窒化することにより形成することができる。
次いで、誘電体層３０上に、導電層２０ｂを形成する。導電層２０ｂとしては、例えば、ポリシリコン又は金属からなる導電層を形成する。そのような導電層２０ｂは、例えば、導電層２０ａについて上述したのと同様の方法により形成することができる。
次に、誘電体層３０に、開口部を形成する。開口部は、第１主面Ｓ１のうち、第１サブ領域Ａ１ａ及びＡ１ｂの配列を取り囲んだ周辺領域の位置に形成する。ここでは、誘電体層３０のうち第１主面Ｓ１上に位置した部分を、枠形状に開口させる。この開口部は、例えば、フォトリソグラフィによるマスクの形成と、エッチングによるパターニングとによって形成することができる。
次いで、金属層を成膜し、これをパターニングして、第１内部電極７０ａ及び第２内部電極７０ｂを得る。第１内部電極７０ａ及び第２内部電極７０ｂは、例えば、スパッタリングやめっきによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
その後、絶縁層６０を形成する。絶縁層６０は、第１内部電極７０ａの一部及び第２内部電極７０ｂの一部に対応した位置で開口させる。絶縁層６０は、例えば、ＣＶＤによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
次に、絶縁層６０上に、第１外部電極７０ｃ及び第２外部電極７０ｄを形成する。具体的には、先ず、第１金属層７０ｃ１及び７０ｄ１を形成する。次に、第２金属層７０ｃ２及び７０ｄ２を形成する。第１金属層７０ｃ１及び７０ｄ１並びに第２金属層７０ｃ２及び７０ｄ２は、例えば、スパッタリングやめっきによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
その後、このようにして得られた構造をダイシングする。以上のようにして、図１及び図２に示すコンデンサ１を得る。
上述した方法では、ＭａｃＥｔｃｈによって第１凹部ＴＲ１ａ及びＴＲ１ｂを形成しているが、第１凹部ＴＲ１ａ及びＴＲ１ｂの少なくとも一方は、他の方法で形成してもよい。例えば、深さが小さな凹部を形成する場合や、幅又は径が大きな凹部を互いから十分な距離を隔てて形成する場合は、反応性イオンエッチング（ＲＩＥ）などのＭａｃＥｔｃｈ以外のエッチング法を利用してもよい。
このコンデンサ１では、第１主面Ｓ１に第１凹部ＴＲ１ａ及びＴＲ１ｂを設け、誘電体層３０と導電層２０ｂとを含んだ積層構造は、第１主面Ｓ１だけでなく、これら第１凹部ＴＲ１ａ及びＴＲ１ｂ内にも設けている。それ故、このコンデンサ１は、大きな電気容量を達成し得る。
また、第１主面Ｓ１に設ける第１凹部の長さ方向が全て等しい場合、導電基板ＣＳは、第１凹部の幅方向に反り易い。これに対し、このコンデンサ１では、第１主面Ｓ１に複数の第１サブ領域Ａ１ａ及びＡ１ｂを配置し、第１サブ領域Ａ１ａ及びＡ１ｂにそれぞれ設ける第１凹部ＴＲ１ａ及びＴＲ１ｂの長さ方向を異ならしめている。即ち、導電基板ＣＳは、第１サブ領域Ａ１ａに対応した部分と第１サブ領域Ａ１ｂに対応した部分とで、反り易い方向が異なっている。それ故、このコンデンサ１は反りを生じ難く、その製造過程での導電基板ＣＳの反りも生じ難い。
即ち、このコンデンサ１は、大きな電気容量を達成可能であり、反りを生じ難い。
このコンデンサ１には、様々な変形が可能である。
（第１変形例）
図７は、第１変形例に係るコンデンサが含んでいる導電基板の斜視図である。
第１変形例に係るコンデンサは、導電基板ＣＳに以下の構造を採用すること以外は、第１実施形態に係るコンデンサ１と同様である。
即ち、第１変形例に係るコンデンサでは、各第１サブ領域Ａ１ａの第１凹部ＴＲ１ａは、Ｙ方向へ各々が伸びたトレンチである。これら第１凹部ＴＲ１ａは、Ｙ方向に配列した２以上の第１凹部ＴＲ１ａから各々がなり、Ｘ方向に配列した複数の列を形成している。
導電基板ＣＳのうち、これら列に挟まれた部分は、第１凸部ＷＭ１ａである。また、導電基板ＣＳのうち、Ｙ方向に配列した第１凹部ＴＲ１ａに挟まれた部分は、隣り合った第１凸部ＷＭ１ａを一体化する第１補助壁部ＷＳ１ａである。
このように、第１変形例に係るコンデンサでは、第１凹部ＴＲ１ａをＸ方向に配列させるだけでなく、Ｙ方向にも配列させることにより、第１補助壁部の数を増やしている。従って、このコンデンサでは、第１凸部ＷＭ１ａの倒壊をより生じ難い。
また、第１変形例に係るコンデンサは、第１実施形態に係るコンデンサ１とほぼ同様の電気容量を達成でき、反りも生じ難い。
更に、第１変形例に係るコンデンサでは、第１凹部ＴＲ１ａが形成している列の隣り合った各２つは、第１補助壁部ＷＳ１ａの位置が異なっている。なお、ここで、「第１補助壁部の位置」は、Ｙ方向における位置である。この構成を採用すると、以下に説明するように、第１凹部ＴＲ１ａの深さに大きなばらつきが生じるのを抑制できる。
上記の方法では、触媒層８０は、例えば、めっきによって形成する。この場合、触媒層８０の材料は、めっき液から供給される。
マスク層９０に占める開口部の割合が小さい領域では、マスク層９０に占める開口部の割合が大きい領域と比較して、開口部の位置で露出した第１面に供給される上記材料の量が多くなる。それ故、マスク層９０に占める開口部の割合が小さい領域では、マスク層９０に占める開口部の割合が大きい領域と比較して、触媒層８０の単位面積当たりの触媒粒子８１の量が多くなる。
触媒粒子の量は、エッチングレートに影響を及ぼす。即ち、触媒粒子の量が多いほど、エッチングレートは高くなる。
第１凹部ＴＲ１ａが形成する列の隣り合った各２つの間で第１補助壁部ＷＳ１ａの位置が等しい構造を採用した場合、第１補助壁部ＷＳ１ａに対応した位置の近傍の領域と他の領域との間における、マスク層９０に占める開口部の割合の差が大きい。それ故、この場合、第１補助壁部ＷＳ１ａの近傍の領域と他の領域との間で、第１凹部ＴＲ１ａの深さに大きな差を生じ得る。
図７に示す配置では、第１凹部ＴＲ１ａが形成する列の隣り合った各２つの間で第１補助壁部ＷＳ１ａの位置が異なっている。それ故、第１凹部ＴＲ１ａが形成する列の隣り合った各２つの間で第１補助壁部ＷＳ１ａの位置を等しくした場合と比較して、第１補助壁部ＷＳ１ａに対応した位置の近傍の領域と他の領域との間における、マスク層９０に占める開口部の割合の差が小さい。従って、図７に示す配置を採用すると、第１凹部ＴＲ１ａの深さのばらつきを小さくすることができる。
また、図７に示す配置を採用した場合、第１凹部ＴＲ１ａを形成した後に行う成膜においても、例えば、堆積材料をより均一に供給することができる。従って、高い膜厚均一性を達成できる。
なお、第１凹部ＴＲ１ａが形成する列の隣り合った各２つの間で、第１補助壁部ＷＳ１ａの位置は等しくてもよい。この場合、図７の配置を採用した場合ほど、第１凹部ＴＲ１ａの深さのばらつきを小さくすることはできない。但し、第１凸部ＷＭ１ａの倒壊をより生じ難くすることは可能である。
また、第１サブ領域Ａ１ｂにおいても、図７を参照しながら説明したのと類似の配置を採用することもできる。
即ち、各第１サブ領域Ａ１ｂの第１凹部ＴＲ１ｂを、Ｘ方向へ各々が伸びたトレンチとする。これら第１凹部ＴＲ１ｂは、Ｘ方向に配列した２以上の第１凹部ＴＲ１ｂから各々がなり、Ｙ方向に配列した複数の列を形成するように配置する。そして、導電基板ＣＳのうち、Ｘ方向に配列した第１凹部ＴＲ１ｂに挟まれた部分の位置を、第１凹部ＴＲ１ｂが形成している列の隣り合った各２つの間で異ならしめる。
このような配置を採用した場合、第１サブ領域Ａ１ｂにおいても、第１凸部の倒壊をより生じ難くすること、第１凹部ＴＲ１ｂの深さのばらつきを小さくすること、及び高い膜厚均一性を達成することができる。なお、第１サブ領域Ａ１ｂにおいても、第１凹部ＴＲ１ｂが形成する列の隣り合った各２つの間で、第１補助壁部の位置は等しくてもよい。
（第２変形例）
図８は、第２変形例に係るコンデンサが含んでいる導電基板の斜視図である。
第２変形例に係るコンデンサは、導電基板ＣＳに以下の構造を採用すること以外は、第１実施形態に係るコンデンサ１と同様である。
即ち、第２変形例に係るコンデンサでは、各第１サブ領域Ａ１ａに、Ｘ方向に隣り合った第１凹部ＴＲ１ａを繋ぐ凹部Ｇ１ａが更に設けられている。これにより、各第１サブ領域Ａ１ａでは、第１凸部ＷＭ１ａは、Ｙ方向に配列した２以上の第１凸部ＷＭ１ａから各々がなり、Ｘ方向に配列した複数の列を形成する。
第２変形例に係るコンデンサは、第１実施形態に係るコンデンサ１とほぼ同様の電気容量を達成でき、反りも生じ難い。
また、第２変形例に係るコンデンサでは、第１凸部ＷＭ１ａは、凹部Ｇ１ａによって複数の部分へ分断されている。それ故、このコンデンサでは、第１実施形態に係るコンデンサ１と比較して、反りなどの変形に伴う第１凸部ＷＭ１ａの破壊を生じ難い。
なお、第１サブ領域Ａ１ｂにおいても、図８を参照しながら説明したのと類似の配置を採用することもできる。
即ち、各第１サブ領域Ａ１ｂに、Ｙ方向に隣り合った第１凹部ＴＲ１ｂを繋ぐ凹部を更に設ける。これにより、各第１サブ領域Ａ１ａにおいて、第１凸部に、Ｘ方向に配列した２以上の第１凸部から各々がなり、Ｙ方向に配列した複数の列を形成させる。
このような配置を採用した場合、第１サブ領域Ａ１ｂにおいても、反りなどの変形に伴う第１凸部の破壊を生じ難くすることができる。
（第３変形例）
図９は、第３変形例に係るコンデンサが含んでいる導電基板の斜視図である。
第３変形例に係るコンデンサは、導電基板ＣＳに以下の構造を採用すること以外は、第２変形例に係るコンデンサと同様である。即ち、第３変形例に係るコンデンサでは、各第１サブ領域Ａ１ａに、Ｘ方向に隣り合った第１凸部ＷＭ１ａを一体化する第１補助壁部ＷＳ１ａが更に設けられている。
第３変形例に係るコンデンサは、第２変形例に係るコンデンサとほぼ同様の電気容量を達成でき、反りも生じ難い。
また、第３変形例に係るコンデンサでは、第１凸部ＷＭ１ａは、凹部Ｇ１ａによって複数の部分へ分断されているのに加え、第１補助壁部ＷＳ１ａが更に設けられている。それ故、このコンデンサでは、反りなどの変形に伴う第１凸部ＷＭ１ａの破壊を生じ難い。
なお、第１サブ領域Ａ１ｂにおいても、図９を参照しながら説明したのと類似の配置を採用することもできる。
即ち、各第１サブ領域Ａ１ｂに、Ｙ方向に隣り合った第１凹部ＴＲ１ｂを繋ぐ凹部を更に設ける。これにより、各第１サブ領域Ａ１ａにおいて、第１凸部に、Ｘ方向に配列した２以上の第１凸部から各々がなり、Ｙ方向に配列した複数の列を形成させる。そして、各第１サブ領域Ａ１ｂに、Ｙ方向に隣り合った第１凸部を一体化する第１補助壁部を更に設ける。
このような配置を採用した場合、第１サブ領域Ａ１ｂにおいても、反りなどの変形に伴う第１凸部の破壊を生じ難くすることができる。
（第４変形例）
図１０は、サブ領域の配列とトレンチの配列との関係の一例を示す上面図である。図１１は、サブ領域の配列とトレンチの配列との関係の他の例を示す上面図である。
図１０の構造は、図３に示す構造とほぼ等しい。図１０では、第１凹部ＴＲ１ａ及びＴＲ１ｂの長さ方向は、第１サブ領域Ａ１ａ及びＡ１ｂ間の境界に対して平行又は垂直である。
これに対し、図１１では、第１凹部ＴＲ１ａ及びＴＲ１ｂの長さ方向は、第１サブ領域Ａ１ａ及びＡ１ｂ間の境界に対して傾いている。そして、第１サブ領域Ａ１ａに設けられた第１凹部ＴＲ１ａの一端と、それと隣り合った第１サブ領域Ａ１ｂに設けられた第１凹部ＴＲ１ｂの一端とは繋がっている。即ち、第１サブ領域Ａ１ａに設けられた第１凸部ＷＭ１ａの一端と、それと隣り合った第１サブ領域Ａ１ｂに設けられた第１凸部ＷＭ１ｂの一端とは繋がっている。第４変形例では、このような配置を採用する。
端同士が繋がった第１凸部ＷＭ１ａ及びＷＭ１ｂの一方は、他方の倒壊を抑制する役割を果たす。また、図１１の配置を採用すると、図１０の配置を採用した場合と比較して、より大きな電気容量を達成できる可能性がある。
従って、第４変形例に係るコンデンサは、第１実施形態に係るコンデンサ１と同様に、反りや第１凸部の破壊を生じ難い。そして、第４変形例に係るコンデンサは、第１実施形態に係るコンデンサ１と比較して、より大きな電気容量を達成できる可能性がある。
＜第２実施形態＞
図１２に、第２実施形態に係るコンデンサを示す。
図１２に示すコンデンサ１は、以下の構成を採用したこと以外は、第１実施形態に係るコンデンサ１と同様である。
即ち、第２主面Ｓ２は、複数の第２サブ領域を含んでいる。第２サブ領域の各々には、一方向に伸びた形状を各々が有し、幅方向に配列した複数の第２凹部が設けられている。第２サブ領域の１以上と、第２サブ領域の他の１以上とは、第２凹部の長さ方向が異なっている。
ここでは、第２主面Ｓ２は、図１２及び図１３に示す複数の第２サブ領域Ａ２ａ及びＡ２ｂを含んでいる。第２サブ領域Ａ２ａ及びＡ２ｂは、Ｘ方向へ交互に配列している。また、各第２サブ領域Ａ２ａは、図１３に示すように、第２サブ領域Ａ２ｂの１つとＹ方向に隣り合っている。具体的には、第２サブ領域Ａ２ａ及びＡ２ｂは、第２主面Ｓ２の中央部で、２行３列の配列を形成している。
また、ここでは、第２サブ領域Ａ２ａ及びＡ２ｂは、それぞれ、第１サブ領域Ａ１ａ及びＡ１ｂに対応した位置に配置されている。即ち、Ｚ方向に平行な平面への第２サブ領域Ａ２ａ及びＡ２ｂの正射影は、それぞれ、先の平面への第１サブ領域Ａ１ａ及びＡ１ｂと位置が等しい。
そして、第２サブ領域Ａ２ａの各々には、複数の第２凹部ＴＲ２ａが設けられている。各第２サブ領域Ａ２ａにおいて、第２凹部ＴＲ２ａは、Ｘ方向に伸びた形状を各々が有し、Ｙ方向に配列している。即ち、各第２サブ領域Ａ２ａには、複数の第２凹部ＴＲ２ａとして、Ｘ方向に伸びた形状を各々が有し、Ｙ方向に配列した複数のトレンチが設けられている。
また、第２サブ領域Ａ２ｂの各々には、複数の第２凹部ＴＲ２ｂが設けられている。各第２サブ領域Ａ２ｂにおいて、第２凹部ＴＲ２ｂは、Ｙ方向に伸びた形状を各々が有し、Ｘ方向に配列している。即ち、各第２サブ領域Ａ２ｂには、複数の第２凹部ＴＲ２ｂとして、Ｙ方向に伸びた形状を各々が有し、Ｘ方向に配列した複数のトレンチが設けられている。
ここでは、第２凹部ＴＲ２ａ及びＴＲ２ｂの長さ方向は直交しているが、それら長さ方向は斜めに交差していてもよい。また、ここでは、第２サブ領域は、第２凹部の長さ方向が異なる２種の第２サブ領域Ａ２ａ及びＡ２ｂを含んでいるが、第２サブ領域は、第２サブ領域Ａ２ａ及びＡ２ｂとは第２凹部の長さ方向が異なる１種以上の第２サブ領域を更に含んでいてもよい。更に、ここでは、第２主面Ｓ２が含んでいる第２サブ領域の数は６であるが、第２サブ領域の数は２以上であればよい。
また、ここでは、第１凹部ＴＲ１ａの長さ方向と第２凹部ＴＲ２ａの長さ方向とは直交しているが、それらは斜めに交差していてもよい。同様に、ここでは、第１凹部ＴＲ１ｂの長さ方向と第２凹部ＴＲ２ｂの長さ方向とは直交しているが、それらは斜めに交差していてもよい。
第２凹部ＴＲ２ａは、互いから離間している。また、第２凹部ＴＲ２ｂは、互いから離間している。そして、第２凹部ＴＲ２ｂの各々は、第２凹部ＴＲ２ａから離間している。
導電基板ＣＳのうち、隣り合った第２凹部ＴＲ２ａの一方と他方とに挟まれた部分は、第２凸部ＷＭ２ａである。第２凸部ＷＭ２ａは、Ｘ方向に伸びた形状を各々が有し、Ｙ方向に配列している。即ち、各第２サブ領域Ａ２ａには、第２凸部ＷＭ２ａとして、Ｘ方向及びＺ方向に伸びた形状を各々が有し、Ｙ方向に配列した複数の壁が設けられている。
また、導電基板ＣＳのうち、隣り合った第２凹部ＴＲ２ｂの一方と他方とに挟まれた部分は、第２凸部ＷＭ２ｂである。第２凸部ＷＭ２ｂは、Ｙ方向に伸びた形状を各々が有し、Ｘ方向に配列している。即ち、各第２サブ領域Ａ２ｂには、第２凸部ＷＭ２ｂとして、Ｙ方向及びＺ方向に伸びた形状を各々が有し、Ｘ方向に配列した複数の壁部が設けられている。
そして、導電基板ＣＳのうち、第２サブ領域Ａ２ａと第２サブ領域Ａ２ｂとの境界の位置で、第２凹部ＴＲ２ａと第２凹部ＴＲ２ｂとに挟まれた部分は、第２補助壁部ＷＳ２である。第２補助壁部ＷＳ２は、隣り合った第２凸部ＷＭ２ａを一体化するとともに、隣り合った第２凸部ＷＭ２ｂを一体化しており、それらの倒壊を抑制する役割を果たす。第２凹部ＴＲ２ａ及びＴＲ２ｂは、第２補助壁部ＷＳ２を生じないように配置してもよい。
第２凹部及び第２凸部に関する寸法は、それぞれ、第１凹部及び第１凸部に関して上述した範囲内にあることが好ましい。
第１凹部の深さｄ１と第２凹部の深さｄ２との和ｄ１＋ｄ２は、導電基板ＣＳの厚さＴ以上である。この構成を採用すると、第１凹部と第２凹部とは、それらが交差した位置で互いに繋がり、貫通孔を形成する。ここでは、第１凹部ＴＲ１ａと第２凹部ＴＲ２ａとは、それらが交差した位置で互いに繋がり、貫通孔ＴＨを形成する。また、第１凹部ＴＲ１ｂと第２凹部ＴＲ２ｂとは、それらが交差した位置で互いに繋がり、貫通孔ＴＨを形成する。
和ｄ１＋ｄ２と厚さＴとの比（ｄ１＋ｄ２）／Ｔは、１乃至１．４の範囲内にあることが好ましく、１．１乃至１．３の範囲内にあることがより好ましい。電気容量を大きくする観点では、比（ｄ１＋ｄ２）／Ｔは大きいことが好ましい。また、導電層２０ｂのうち、第１凹部の側壁及び底面上に位置した部分と第２凹部の側壁及び底面上に位置した部分との電気的接続を良好にする観点でも、比（ｄ１＋ｄ２）／Ｔは大きいことが好ましい。但し、深さｄ１及びｄ２を大きくすると、コンデンサ１の機械的強度が低下する。
なお、比（ｄ１＋ｄ２）／Ｔは１未満であってもよい。この場合、第１凹部と第２凹部とは、それらが交差した位置で、貫通孔を形成することはない。従って、この場合、第１凹部及び第２凹部を設けるのに加え、基板１０の何れかの位置に貫通孔を設ける。
また、深さｄ１と深さｄ２とは、等しくてもよく、異なっていてもよい。
導電層２０ａの表面は、第１主面Ｓ１と、第２主面Ｓ２と、第１凹部ＴＲ１ａ及びＴＲ１ｂの側壁及び底面と、第２凹部ＴＲ２ａ及びＴＲ２ｂの側壁及び底面とを構成している。導電層２０ｂは、第１主面Ｓ１と、第２主面Ｓ２と、第１凹部ＴＲ１ａ及びＴＲ１ｂの側壁及び底面と、第２凹部ＴＲ２ａ及びＴＲ２ｂの側壁及び底面とを覆っている。
このコンデンサ１は、絶縁層５０を更に含んでいる。絶縁層５０は、導電層２０ｂのうち、第２主面Ｓ２側に位置した部分を被覆している。絶縁層５０は、単層構造を有していてもよく、多層構造を有していてもよい。絶縁層５０を構成している各層は、例えば、シリコン窒化物及びシリコン酸化物などの無機絶縁体、又は、ポリイミド及びノボラック樹脂などの有機絶縁体からなる。
このコンデンサ１では、誘電体層３０と導電層２０ｂとを含んだ積層構造は、第１主面Ｓ１上並びに第１凹部ＴＲ１ａ及びＴＲ１ｂ内だけでなく、第２主面Ｓ２上並びに第２凹部ＴＲ２ａ及びＴＲ２ｂ内にも設けられている。それ故、このコンデンサ１は、より大きな電気容量を達成し得る。
また、このコンデンサ１では、第１主面Ｓ１に複数の第１サブ領域Ａ１ａ及びＡ１ｂを配置し、第１サブ領域Ａ１ａ及びＡ１ｂにそれぞれ設ける第１凹部ＴＲ１ａ及びＴＲ１ｂの長さ方向を異ならしめている。このような配置は、導電基板ＣＳの反りを抑制する。加えて、このコンデンサ１では、第２主面Ｓ２に複数の第２サブ領域Ａ２ａ及びＡ２ｂを配置し、第２サブ領域Ａ２ａ及びＡ２ｂにそれぞれ設ける第２凹部ＴＲ２ａ及びＴＲ２ｂの長さ方向を異ならしめている。このような配置も、導電基板ＣＳの反りを抑制する。そして、このコンデンサ１では、第１主面Ｓ１及び第２主面Ｓ２の双方に凹部を設けているため、表面形状の相違に起因した反りを生じ難い。
即ち、このコンデンサ１は、大きな電気容量を達成可能であり、反りを生じ難い。
また、このコンデンサ１は、以下に説明するように、製造が容易である。
このコンデンサ１では、各第１サブ領域Ａ１ａに設けられた第１凹部ＴＲ１ａと、その第１サブ領域Ａ１ａに対応した第２サブ領域Ａ２ａに設けられた第２凹部ＴＲ２ａとは、長さ方向が互いに交差しており、それらの深さの和は導電基板ＣＳの厚さ以上である。また、このコンデンサ１では、各第１サブ領域Ａ１ｂに設けられた第１凹部ＴＲ１ｂと、その第１サブ領域Ａ１ｂに対応した第２サブ領域Ａ２ｂに設けられた第２凹部ＴＲ２ｂとは、長さ方向が互いに交差しており、それらの深さの和は導電基板ＣＳの厚さ以上である。それ故、第１凹部ＴＲ１ａ及びＴＲ１ｂ並びに第２凹部ＴＲ２ａ及びＴＲ２ｂを形成すると、それらが交差している位置に、図１３に示す貫通孔ＴＨが生じる。従って、第１凹部ＴＲ１ａ及びＴＲ１ｂ並びに第２凹部ＴＲ２ａ及びＴＲ２ｂを形成する工程の他に、貫通孔を別途形成する工程を行う必要がない。
そして、このコンデンサ１では、上記積層構造のうち、第１主面Ｓ１上に位置した部分と第２主面Ｓ２上に位置した部分との電気的接続を、貫通孔ＴＨを利用して行っている。それ故、第１内部電極７０ａ及び第２内部電極７０ｂの双方を、コンデンサ１の片側に配置することができる。そのような構成を採用したコンデンサ１は、比較的少ない工程数で製造することが可能である。
更に、このコンデンサ１では、第１内部電極７０ａ及び第２内部電極７０ｂの双方を、コンデンサ１の片側に配置している。それ故、第１外部電極７０ｃ及び第２外部電極７０ｄも、コンデンサ１の片側に配置することができる。このような構成を採用したコンデンサ１は、配線基板などへの実装が容易である。
このコンデンサ１にも、様々な変形が可能である。例えば、このコンデンサ１では、第１主面Ｓ１及び第２主面Ｓ２の少なくとも一方に、第１乃至第４変形例において説明した構造の何れかを採用することができる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
以下に、当初の特許請求の範囲に記載していた発明を付記する。
［１］
第１主面と第２主面とを有し、前記第１主面は複数の第１サブ領域を含み、前記複数の第１サブ領域の各々には、一方向に伸びた形状を各々が有し、幅方向に配列した複数の第１凹部又は第１凸部が設けられ、前記複数の第１サブ領域の１以上と、前記複数の第１サブ領域の他の１以上とは、前記複数の第１凹部又は第１凸部の長さ方向が異なる導電基板と、
前記複数の第１凹部の側壁及び底面又は前記複数の第１凸部の側壁及び上面を覆った導電層と、
前記導電基板と前記導電層との間に介在した誘電体層と
を備えたコンデンサ。
［２］
前記複数の第１サブ領域の１以上には、前記複数の第１凹部として複数のトレンチが設けられた項１に記載のコンデンサ。
［３］
前記複数の第１サブ領域の１以上には、前記複数の第１凸部として複数の壁部が設けられた項１又は２に記載のコンデンサ。
［４］
前記複数の第１サブ領域の１以上には、前記複数の第１凹部として複数のトレンチが設けられ、前記複数のトレンチが設けられた１以上の前記第１サブ領域の各々において、前記複数のトレンチは、長さ方向に配列した２以上のトレンチから各々がなり、幅方向に配列した複数の列を形成しているか、又は、前記複数の第１サブ領域の１以上には、前記複数の第１凸部として複数の壁部が設けられ、前記複数の壁部が設けられた１以上の前記第１サブ領域の各々において、前記複数の壁部は、幅方向に隣り合ったもの同士が繋がっている項１に記載のコンデンサ。
［５］
前記第２主面は複数の第２サブ領域を含み、前記複数の第２サブ領域の各々には、一方向に伸びた形状を各々が有し、幅方向に配列した複数の第２凹部又は第２凸部が設けられ、前記複数の第２サブ領域の１以上と、前記複数の第２サブ領域の他の１以上とは、前記複数の第２凹部又は第２凸部の長さ方向が異なり、前記導電層は、前記複数の第２凹部の側壁及び底面又は前記複数の第２凸部の側壁及び上面を更に覆っている項１乃至４の何れか１項に記載のコンデンサ。
１…コンデンサ、１０…基板、２０ａ…導電層、２０ｂ…導電層、３０…誘電体層、５０…絶縁層、６０…絶縁層、７０ａ…第１内部電極、７０ｂ…第２内部電極、７０ｃ…第１外部電極、７０ｃ１…第１金属層、７０ｃ２…第２金属層、７０ｄ…第２外部電極、７０ｄ１…第１金属層、７０ｄ２…第２金属層、７０Ｒ１…領域、７０Ｒ２…領域、８０…触媒層、８１…触媒粒子、９０…マスク層、１００…エッチング剤、Ａ１ａ…第１サブ領域、Ａ１ｂ…第１サブ領域、Ａ２ａ…第２サブ領域、Ａ２ｂ…第２サブ領域、ＣＳ…導電基板、Ｇ１ａ…凹部、Ｓ１…第１主面、Ｓ２…第２主面、ＴＨ…貫通孔、ＴＲ１…第１凹部、ＴＲ１ａ…第１凹部、ＴＲ１ｂ…第１凹部、ＴＲ２ａ…第２凹部、ＴＲ２ｂ…第２凹部、ＷＭ１ａ…第１凸部、ＷＭ１ｂ…第１凸部、ＷＭ２ａ…第２凸部、ＷＭ２ｂ…第２凸部、ＷＳ１…第１補助壁部、ＷＳ１ａ…第１補助壁部、ＷＳ２…第２補助壁部。

Claims (5)

  1. 第１主面と第２主面とを有し、前記第１主面は複数の第１サブ領域を含み、前記複数の第１サブ領域の各々には、一方向に伸びた形状を各々が有し、幅方向に配列した複数の第１凹部又は第１凸部が設けられ、前記複数の第１サブ領域の１以上と、前記複数の第１サブ領域の他の１以上とは、前記複数の第１凹部又は第１凸部の長さ方向が異なる導電基板と、
    前記複数の第１凹部の側壁及び底面又は前記複数の第１凸部の側壁及び上面を覆った導電層と、
    前記導電基板と前記導電層との間に介在した誘電体層と
    を備え、
    前記複数の第１サブ領域のうち、前記複数の第１凹部又は第１凸部の長さ方向が異なり且つ互いに隣り合った２つは、それらの境界に対して前記複数の第１凹部又は第１凸部の長さ方向が傾いており、一方に設けられた前記第１凹部又は第１凸部の一端と、他方に設けられた前記第１凹部又は第１凸部の一端とが繋がっているコンデンサ。
  2. 前記複数の第１サブ領域の１以上には、前記複数の第１凹部として複数のトレンチが設けられた請求項１に記載のコンデンサ。
  3. 前記複数の第１サブ領域の１以上には、前記複数の第１凸部として複数の壁部が設けられた請求項１又は２に記載のコンデンサ。
  4. 前記複数の第１サブ領域の１以上には、前記複数の第１凹部として複数のトレンチが設けられ、前記複数のトレンチが設けられた１以上の前記第１サブ領域の各々において、前記複数のトレンチは、長さ方向に配列した２以上のトレンチから各々がなり、幅方向に配列した複数の列を形成しているか、又は、前記複数の第１サブ領域の１以上には、前記複数の第１凸部として複数の壁部が設けられ、前記複数の壁部が設けられた１以上の前記第１サブ領域の各々において、前記複数の壁部は、幅方向に隣り合ったもの同士が繋がっている請求項１に記載のコンデンサ。
  5. 前記第２主面は複数の第２サブ領域を含み、前記複数の第２サブ領域の各々には、一方向に伸びた形状を各々が有し、幅方向に配列した複数の第２凹部又は第２凸部が設けられ、前記複数の第２サブ領域の１以上と、前記複数の第２サブ領域の他の１以上とは、前記複数の第２凹部又は第２凸部の長さ方向が異なり、前記導電層は、前記複数の第２凹部の側壁及び底面又は前記複数の第２凸部の側壁及び上面を更に覆っている請求項１乃至４の何れか１項に記載のコンデンサ。
JP2019171151A 2019-09-20 2019-09-20 コンデンサ Active JP7317649B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2019171151A JP7317649B2 (ja) 2019-09-20 2019-09-20 コンデンサ
US16/997,996 US11322308B2 (en) 2019-09-20 2020-08-20 Capacitor
FR2008798A FR3101189A1 (fr) 2019-09-20 2020-08-28 Condensateur
TW109129733A TWI750789B (zh) 2019-09-20 2020-08-31 電容器
KR1020200111046A KR102385623B1 (ko) 2019-09-20 2020-09-01 콘덴서
CN202010914347.2A CN112542314B (zh) 2019-09-20 2020-09-03 电容器
FR2208638A FR3126539A1 (fr) 2019-09-20 2022-08-29 Condensateur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019171151A JP7317649B2 (ja) 2019-09-20 2019-09-20 コンデンサ

Publications (2)

Publication Number Publication Date
JP2021048343A JP2021048343A (ja) 2021-03-25
JP7317649B2 true JP7317649B2 (ja) 2023-07-31

Family

ID=74205925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019171151A Active JP7317649B2 (ja) 2019-09-20 2019-09-20 コンデンサ

Country Status (6)

Country Link
US (1) US11322308B2 (ja)
JP (1) JP7317649B2 (ja)
KR (1) KR102385623B1 (ja)
CN (1) CN112542314B (ja)
FR (2) FR3101189A1 (ja)
TW (1) TWI750789B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251972A (ja) 2007-03-30 2008-10-16 Tdk Corp 薄膜コンデンサ
JP2010519747A (ja) 2007-02-20 2010-06-03 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ トレンチコンデンサを備えた半導体装置とその製造方法
US20130161792A1 (en) 2011-12-27 2013-06-27 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
WO2019171750A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
JP2021022692A (ja) 2019-07-30 2021-02-18 太陽誘電株式会社 トレンチキャパシタ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257864B2 (ja) 1993-05-10 2002-02-18 株式会社村田製作所 コンデンサの製造方法
JP4952937B2 (ja) 2007-11-30 2012-06-13 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
JP2009246180A (ja) 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
JP2010171043A (ja) 2009-01-20 2010-08-05 Seiko Epson Corp 半導体装置及びその製造方法
JP6688489B2 (ja) 2016-06-17 2020-04-28 株式会社村田製作所 電子装置及びその製造方法
JP6347313B2 (ja) * 2016-06-22 2018-06-27 株式会社村田製作所 キャパシタ
WO2018174191A1 (ja) 2017-03-24 2018-09-27 株式会社村田製作所 キャパシタ
KR101963286B1 (ko) * 2017-06-01 2019-07-31 삼성전기주식회사 커패시터
WO2018225268A1 (ja) 2017-06-09 2018-12-13 オリンパス株式会社 対物光学系及びそれを用いた硬性鏡用光学系、硬性鏡
KR102402798B1 (ko) 2017-07-13 2022-05-27 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
US10276651B2 (en) * 2017-09-01 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor
WO2019107130A1 (ja) 2017-11-30 2019-06-06 株式会社村田製作所 キャパシタ
KR102212747B1 (ko) * 2017-12-11 2021-02-04 주식회사 키 파운드리 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519747A (ja) 2007-02-20 2010-06-03 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ トレンチコンデンサを備えた半導体装置とその製造方法
JP2008251972A (ja) 2007-03-30 2008-10-16 Tdk Corp 薄膜コンデンサ
US20130161792A1 (en) 2011-12-27 2013-06-27 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
WO2019171750A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
JP2021022692A (ja) 2019-07-30 2021-02-18 太陽誘電株式会社 トレンチキャパシタ

Also Published As

Publication number Publication date
FR3101189A1 (fr) 2021-03-26
JP2021048343A (ja) 2021-03-25
CN112542314A (zh) 2021-03-23
FR3126539A1 (fr) 2023-03-03
US11322308B2 (en) 2022-05-03
KR20210034493A (ko) 2021-03-30
CN112542314B (zh) 2022-08-23
TW202114235A (zh) 2021-04-01
KR102385623B1 (ko) 2022-04-12
TWI750789B (zh) 2021-12-21
US20210090814A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US11508525B2 (en) Capacitor having trenches on both surfaces
US11551864B2 (en) Capacitor and capacitor module
JP2023153775A (ja) エッチング方法
JP7391741B2 (ja) 構造体
JP7317649B2 (ja) コンデンサ
US11862667B2 (en) Capacitor
US11901185B2 (en) Etching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220411

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230719

R151 Written notification of patent or utility model registration

Ref document number: 7317649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151