JP2010045297A - トレンチ型コンデンサ及びその製造方法 - Google Patents
トレンチ型コンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2010045297A JP2010045297A JP2008209808A JP2008209808A JP2010045297A JP 2010045297 A JP2010045297 A JP 2010045297A JP 2008209808 A JP2008209808 A JP 2008209808A JP 2008209808 A JP2008209808 A JP 2008209808A JP 2010045297 A JP2010045297 A JP 2010045297A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- electrode
- electrode layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】部品全体の機械的強度を向上させることができ、これにより、生産性及び信頼性を十分に高めることが可能なトレンチ型コンデンサを提供する。
【解決手段】トレンチ型コンデンサ1は、基板2上に、下部電極3、誘電体層4、上部電極5、保護層6、及びパッド電極7a,7bがこの順に積層されたものである。下部電極3はトレンチ部Rt及び台座部Dから構成され、トレンチ部Rtには複数のトレンチTが画成されている。台座部Dは、トレンチ部Rtの周囲に設けられており、その高さがトレンチTの底壁よりも高く形成されている。また、トレンチTの内壁面を含む下部電極3の上面を覆うように薄膜状の誘電体層4が、さらにそれを覆うように上部電極5が形成され、台座部Dの上方に設けられたビア導体Va,Vbを介して、パッド電極7a,7bが、それぞれ下部電極3及び上部電極5に接続されている。
【選択図】図2
【解決手段】トレンチ型コンデンサ1は、基板2上に、下部電極3、誘電体層4、上部電極5、保護層6、及びパッド電極7a,7bがこの順に積層されたものである。下部電極3はトレンチ部Rt及び台座部Dから構成され、トレンチ部Rtには複数のトレンチTが画成されている。台座部Dは、トレンチ部Rtの周囲に設けられており、その高さがトレンチTの底壁よりも高く形成されている。また、トレンチTの内壁面を含む下部電極3の上面を覆うように薄膜状の誘電体層4が、さらにそれを覆うように上部電極5が形成され、台座部Dの上方に設けられたビア導体Va,Vbを介して、パッド電極7a,7bが、それぞれ下部電極3及び上部電極5に接続されている。
【選択図】図2
Description
本発明は、トレンチ型コンデンサ及びその製造方法に関する。
コンデンサ(又はキャパシタ)には種々のタイプのものがあり、小型化及び高容量化が可能なものとして、例えば、高誘電率材料で形成された誘電体層と内部電極とが積層されてなる積層型コンデンサが実用化されている。しかし、電子機器の小型化に伴い、電子部品の更なる小型化及び高密度実装が求められているのに対し、コンデンサは、静電容量が電極面積に比例するという特性を有しているため、特に低背型コンデンサとして積層型コンデンサを用いた場合、更なる高容量化は困難である。そこで、低背型コンデンサでも、静電容量を高く維持しつつ小型化を達成する方式として、例えば特許文献1には、基板にトレンチを設けて電極表面積を増大させ、これにより高容量化を企図したトレンチ型コンデンサが提案されている。
特開2006−41474号公報
しかし、上記従来のトレンチ型コンデンサでは、その電極表面積が大きく、かつ、凹部(トレンチ)が形成されて空隙を有するトレンチ部に電極や誘電体層をパターニングしつつ積層していくため、特に、製造プロセスにおいて、例えば、パターニングのためのレジスト(樹脂)形成や焼成・焼き付けによって印加される熱応力等に起因して、反り等の変形や構造上の欠陥等が生じ易い傾向にある。また、最終製品においても、トレンチ部自体が面方向に対して本来的に弱い構造であり、及び/又は、製造時に印加された残留応力等により、部品全体の構造安定性ひいては機械的強度を十分に高め難い傾向にある。かかる不都合は、トレンチの内部空間が空洞状態で開放されている形状のトレンチ型コンデンサや、更なる低背化・薄層化が進んだトレンチ型コンデンサにおいて、より一層顕在化することが懸念される。
そこで、本発明は、かかる事情に鑑みてなされたものであり、部品全体の機械的強度を向上させることができ、これにより、生産性及び信頼性を十分に高めることが可能なトレンチ型コンデンサを提供することを目的とする。
上記課題を解決するために、本発明によるトレンチ型コンデンサは、基板(基体)と、その基板の外周よりも内側の領域上に設けられたトレンチ部と、トレンチ部の周囲に設けられたおり、かつ、そのトレンチ部の底壁よりも高く形成された台座部と、トレンチ部に形成された第1電極層(下部電極)と、第1電極層上に形成された誘電体層と、誘電体層上に形成された第2電極層(上部電極)とを備える。
このように構成されたトレンチ型コンデンサにおいては、基体上に設けられたトレンチ部の壁面上に、第1電極層、誘電体層、及び第2電極層が順次積層された構造を有し(上述のごとく、トレンチ部が第1電極層の一部として形成されている場合も含む。)、それらの各層もトレンチ状をなすので、静電容量を十分に高く維持しつつ小型化が達成される。そして、トレンチ部の底壁よりも高い台座部がトレンチ部の周囲に設けられており、かつ、それらのトレンチ部及び台座部が、基板上に保持固定されているので、製造工程において熱応力等の外部応力が印加されたとしても、それに起因する反り等の変形や構造上の欠陥が、従来構造のトレンチ型コンデンサに比して極めて生じ難くなる。また、製造されたトレンチ型コンデンサ全体の構造安定性ひいては機械的強度を十分に高めることができる。
具体的には、第1電極層、前記誘電体層、及び第2電極層を覆うように設けられた保護層を備える構成を例示できる。
更に具体的には、保護層を貫通するビア内に充填されており、かつ、第1電極層に接続されたビア導体と、保護層を貫通するビア内に充填されており、かつ、第2電極層に接続されたビア導体と、保護層上に設けられており、かつ、それらのビア導体のそれぞれに接続された複数の外部接続用端子とを備える構成が挙げられる。
また、トレンチ型コンデンサが平面矩形状をなしており、上記の複数のビア導体が、トレンチ型コンデンサの隅部に設けられていると好適である。こうすれば、各ビア導体に接続される外部接続用端子間の距離を十分に確保することができるので、ビア導体がトレンチ型コンデンサの隅部ではなく、例えばより内側の領域に設けられる場合に比して、外部接続用端子の面積をより大きくすることが可能となるこれにより、外部接続用端子へのワイヤーボンディング等の接続処理が容易になり、トレンチ型コンデンサの実装を平易かつ確実に行うことができる。
また、ビアを導体で埋め込んで形成されるビア導体には、その埋め込みの際に、ビア導体の上部に不可避的に凹部が形成され易く、こうなると、その凹部の形状が反映されて外部接続用端子にも凹部が生じてしまうので、例えば、トレンチ型コンデンサの特性試験のためのブローブ電極が、外部接続用端子の凹部に嵌ったり突き刺さったりして押圧が一定にならないばかりでなく、外部接続用端子へワイヤーボンディングする際に、Cu等のワイヤー導体が、凹部に引き込まれ(吸い込まれ)てしまい(いわゆる「食われ」)、ワイヤーボンディングが困難となったり、或いは、ハンダペーストにてトレンチ型コンデンサを実装接続する場合にも、そのハンダペーストが凹部に引き込まれ(吸い込まれ)てしまい(いわゆる「ハンダ食われ」)、接続強度が弱くなったりすることがある。
これに対し、本発明では、上述のとおり、外部接続用端子の面積をより大きくすることが可能となり、ビア導体に凹部が生じたとしても、その凹部以外の領域の外部接続用端子の面積を十分に確保できるので、その部位に、特性試験用のプローブ電極を接触させることにより、押圧を一定に維持して良好な試験を行うことができ、また、凹部が形成されていないその部位にワイヤーボンディングやハンダ接続をすることにより、実装時のかかる接続処理を確実にかつ簡便に行うことができる。
さらに、外部接続用端子同士を十分に離間させることできるので、両者の間に電流が流れてしまうことを確実に抑止することができる。
このとき、トレンチ型コンデンサが短辺と長辺を有する場合、ビア導体を長辺に沿って隅部に、或いは、対角線上の隅部に配設すると、外部接続用端子同士を更に離間させることができ、外部接続用端子の面積を更に一層大きくすることができるので有用である。
なお、外部接続用端子の面積が大きいほど、保護層を介して外部接続用端子に対向する第2電極層との間で浮遊容量を生じ得るものの、その浮遊容量は、トレンチ型コンデンサの容量に比べて無視できる場合が多いので、特に不都合ではない。ただし、かかる浮遊容量を低減する観点からは、外部接続用端子の面積を極力制限し、さらに、ビア導体の断面径を可能な限り大きくすることが好ましい。
さらに、ビア導体は、平面三角状(延在軸方向に直交する断面形状が三角状)をなすように形成すると好適である。なお、「三角状」とは、頂点が尖っておらず鈍っていてもよく、辺が直線状ではなく曲率を有していてもよい。こうすれば、例えば、ビア導体の断面が、矩形状や円状である場合に比して、トレンチ部分の面積をより増大させることができるので、トレンチ型コンデンサの容量を更に高めることが可能となる。
またさらに、台座部と第1電極層は、別体に設けられていてもよいが、両者が一体に形成されたものであると、製造工程を簡略化し得るので好ましく、また、トレンチ型コンデンサのESR特性を向上させることができる点においても好ましい。この場合、具体的には、台座部が導体からなり、トレンチ部が台座部と導体で同時に形成され、これにより、トレンチ部と台座部から第1電極層が構成される構造を例示できる。
また、本発明によるトレンチ型コンデンサの製造方法は、本発明のトレンチ型コンデンサを有効に製造するための方法であって、基板の外周よりも内側の領域上にトレンチ部をめっき等により形成する工程と、トレンチ部の周囲にそのトレンチ部の底壁よりも高い台座部を形成する工程と、トレンチ部に第1電極層を形成する工程と、第1電極層上に誘電体層を形成する工程と、誘電体層上に第2電極層を形成する工程とを含む。なお、台座部とトレンチ部から第1電極層が構成される場合には、トレンチ部が第1電極層の一部となり、トレンチ部を形成する工程と第1電極層を形成する工程とが同時に実施される。
また、第1電極層、誘電体層、及び第2電極層を覆うように保護層を設ける工程を更に含み、さらに、第1電極層及び第2電極層のそれぞれの少なくとも一部が露呈するように、保護層を貫通する複数のビアを形成する工程と、それらのビア内にビア導体を充填する工程と、それらのビア導体の各々に接続するように保護層上に複数の外部接続用端子を形成する工程とを含んでもよい。この場合、ビア導体と外部接続用端子は一体に形成されていてもよい。
本発明によれば、トレンチ部の底壁よりも高い台座部がトレンチ部の周囲に設けられており、かつ、それらのトレンチ部及び台座部が、基板上に保持固定されているので、製造工程において熱応力等の外部応力が印加されたとしても、それに起因する反り等の変形や破壊等の構造欠陥の発生を抑止することができ、また、トレンチ型コンデンサ全体の構造安定性ひいては機械的強度を十分に高めることができるので、トレンチ型コンデンサの生産性及び信頼性を十分に向上させることが可能となる。
以下、本発明の実施の形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図1及び図2は、それぞれ、本発明によるトレンチ型コンデンサの好適な一実施形態の概略構造を示す透視水平断面図、及び、鉛直断面図であり、図1は、図2におけるI−I線に沿う断面図を示し、図2は、図1におけるII−II線に沿う断面図である。
トレンチ型コンデンサ1は、平面矩形状をなす基板2上に、下部電極3(第1電極層)、誘電体層4、上部電極5(第2電極層)、保護層6、及びパッド電極7a,7b(外部接続用端子)がこの順に積層されたものである。基板2の材料としては、特に制限されず、金属基板、アルミナ等のセラミックス基板、ガラスセラミックス基板、ガラス基板、サファイア、MgO、SrTiO等の単結晶基板、SiやSiGe等の半導体基板等が挙げられ、化学的且つ熱的に安定であり、かつ、応力発生が少なく表面の平滑性を保持し易いものを用いることが好ましい。なお、基板2は必要に応じて適宜の厚さとすることができる。
下部電極3は、基板2の外周よりも内側の領域上に設けられており、例えば、Ni、Ti、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等の単体金属、又は、これらを含む合金等の複合金属から形成されている。また、下部電極3には、図2において図示手前から紙面奥側へ延在するトレンチTが、図1に一点鎖線で囲われた領域であるトレンチ部Rtに複数形成されている。なお、図2においては、図示の都合上、トレンチTを3つのみ示している。さらに、トレンチ部Rtの周囲には、トレンチTの凹部の底壁よりも高く形成された台座部Dが設けられている。本実施形態では、トレンチ部Rtに形成された金属導体及び台座部Dを構成する金属導体が一体に形成されており、これらから下部電極3が構成されている。
誘電体層4は、それらのトレンチTの内壁、並びに、台座部Dの上壁及び側壁を含む下部電極3の上面、さらに、台座部Dの外方の基板2上面の一部を覆うように形成された薄膜(いわゆるオーバーコート)からなり、膜の材料は特に制限されず、例えば、Al2O3、PbTiO3、Pb(Zr,Ti)O3(PZT)、PbNb2O3、Pb(Mg,Nb)O3(PMN)、BaTiO3、(Ba,Sr)TiO3(BST)、CaTiO3、ZrO2、HfO2、TiO2、Ta2O6、Bi4Ti4O12、SrBi2Ta2O9、Al2O3、Si3N4、SiO2等の高誘電体セラミック材料を用いることができる。
さらに、上部電極5は、誘電体層4の上面を覆うように形成された薄膜からなり、下部電極3同様、例えば、Ni、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等の単体金属、又は、これらを含む合金等の複合金属から形成されている。
また、上部電極5上に形成された保護層6は、上部電極5のみならず、上部電極5が形成されていない誘電体層4の上壁面及び側壁面の全体を覆うように形成されており、その材質は特に制限されず、例えば、Al2O3、SiO2、SiN等の無機物、ポリイミド、エポキシ等の樹脂等を列挙することができる。なお、図1においては、図示の都合上、保護層6の記載を省略した。
その上層として形成されているパッド電極7a,7bは、トレンチ型コンデンサ1の隅部に設けられており、それらのうち、パッド電極7aは、後述するとおり、誘電体層4における台座部D(図2において向かって右側に図示した部分)上の一部の領域に穿設されたコンタクトホールを埋め込むように、上部電極5と同時に形成されたプラグ導体51と、その上部の保護層6を貫通して形成されたビアホール内に充填されたビア導体Vaとを介して下部電極3に接続されている。
一方、パッド電極7bは、保護層6における、台座部D(図2において向かって左側に図示した部分)の上方の部位を貫通して形成されたビアホール内に充填されたビア導体Vbを介して、上部電極5の上面に接続されている。これらのビア導体Va,Vb、及び、パッド電極7a,7bの材料も特に制限されず、下部電極3及び上部電極5と同様に、Ni、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等の単体金属、又は、これらを含む合金等の複合金属が挙げられる。
このような構成を有するトレンチ型コンデンサ1を製造する方法の一例について、以下に説明する。図3乃至図7は、トレンチ型コンデンサ1を製造している手順を示す工程図である。
まず、基板2を準備し、その表面を例えばCMP法で研磨して平坦化する。なお、一枚の基板2上には、トレンチ型コンデンサ1の素子構造が複数形成され(例えば、ライン/スペースが数μm/数μmの微細構造)、最終的には、素子単位で個片(個品)化され、複数のトレンチ型コンデンサ1が得られるが、以下の図示においては、一つのトレンチ型コンデンサ1の素子構造の部分を例示する。
(トレンチ状下部電極形成)
次に、この基板2上に、フォトリソグラフィとめっきにより、下部電極3を形成する。より具体的には、例えば、まず、基板2面上に、シード層として膜厚0.01〜1μm程度の下地導体層3aを、スパッタリング又は無電解めっきにて形成する(図3(A))。次いで、その上に、フォトレジストを成膜し、それをフォトリソグラフィによって、下部電極3に形成するトレンチTのパターンに対応した選択めっき用のレジストマスクM1にパターニングする(図3(B))。
次に、この基板2上に、フォトリソグラフィとめっきにより、下部電極3を形成する。より具体的には、例えば、まず、基板2面上に、シード層として膜厚0.01〜1μm程度の下地導体層3aを、スパッタリング又は無電解めっきにて形成する(図3(A))。次いで、その上に、フォトレジストを成膜し、それをフォトリソグラフィによって、下部電極3に形成するトレンチTのパターンに対応した選択めっき用のレジストマスクM1にパターニングする(図3(B))。
それから、そのレジストマスクM1をめっきマスクとして下地導体層3aが露呈している部分に、選択的に電気(電解)めっきを施し、下部電極3形成用の電気めっき導体層3bを所望の厚さとなるまで電着形成する(図3(C))。次いで、レジストマスクM1を除去することにより、トレンチTが形成されたトレンチ部Rt、及び、台座部Dが同時形成された下部電極3用の導体層を得る(図3(D))。なお、図3(D)においては、この導体層を下部電極3と同じ符合で示す(図4(A)において同様とする。)。
(素子分離)
次いで、下部電極3用の導体層の上壁上のみにフォトレジストからなるレジストマスクM2を成膜し(図4(A))、そのレジストマスクM2をエッチマスクとして、台座部Dの外周における基板2上の下部電極3(下地導体層3a)をエッチングにより除去し、これにより、下部電極3を形成するとともに、素子分離を行う(図4(B))。
次いで、下部電極3用の導体層の上壁上のみにフォトレジストからなるレジストマスクM2を成膜し(図4(A))、そのレジストマスクM2をエッチマスクとして、台座部Dの外周における基板2上の下部電極3(下地導体層3a)をエッチングにより除去し、これにより、下部電極3を形成するとともに、素子分離を行う(図4(B))。
(誘電体層形成)
それから、トレンチTの内壁、並びに、台座部Dの上壁及び側壁を含む下部電極3の上面、さらに、台座部Dの外方の基板2上面の一部を覆う誘電体層4を形成する。より具体的には、まず、下部電極3及び露呈している基板2の部位上の全面に、スパッタリング等のPVD法、CVD法、ALD法、溶液法等により、厚さ0.01〜1μm程度の誘電体層4用の薄膜層を形成する(図5(A))。なお、図5(A)においては、この薄膜層を誘電体層4と同じ符合で示す(図5(B)において同様とする。)。
それから、トレンチTの内壁、並びに、台座部Dの上壁及び側壁を含む下部電極3の上面、さらに、台座部Dの外方の基板2上面の一部を覆う誘電体層4を形成する。より具体的には、まず、下部電極3及び露呈している基板2の部位上の全面に、スパッタリング等のPVD法、CVD法、ALD法、溶液法等により、厚さ0.01〜1μm程度の誘電体層4用の薄膜層を形成する(図5(A))。なお、図5(A)においては、この薄膜層を誘電体層4と同じ符合で示す(図5(B)において同様とする。)。
次に、台座部D及びトレンチ部Rtの上壁上の誘電体層4用の薄膜層、及び、台座部Dの外方の一部の薄膜層の上に、フォトレジストからなるレジストマスクM3を成膜し、さらに、レジストマスクM3におけるビア導体Va及びパッド電極7aが形成される部位に開口Haを形成し、その開口Ha内に誘電体層4用の薄膜層を露出させる(図5(B))。この状態で、レジストマスクM3をエッチマスクとして、レジストマスクM3の周囲、及び、開口Ha内に露出した薄膜層(図5(C)において一点鎖線の円内に示す部位)をエッチングにより除去し、これにより、素子間の誘電体層4を除去するとともに、誘電体層4を得る。
(上部電極形成)
次に、図5(C)に示す状態の誘電体層4が形成された構造上の全面に、めっきやCVD法等により、上部電極5用の導体層を形成する。さらに、その上の一部の部位に、フォトレジストからなるレジストマスクM4を成膜し、さらに、レジストマスクM4における上部電極5及びプラグ導体51が分離形成される部位に開口Hbを形成し、その開口Hb内に上部電極5用の導体層を露出させる(図6(A))。それから、レジストマスクM4をエッチマスクとして、レジストマスクM4の周囲の部位、及び、開口Hb内に露出した導体層(図6(B)において一点鎖線の円内に示す部位)をエッチングにより除去し、これにより、上部電極5及びプラグ導体51を同時に形成する。
次に、図5(C)に示す状態の誘電体層4が形成された構造上の全面に、めっきやCVD法等により、上部電極5用の導体層を形成する。さらに、その上の一部の部位に、フォトレジストからなるレジストマスクM4を成膜し、さらに、レジストマスクM4における上部電極5及びプラグ導体51が分離形成される部位に開口Hbを形成し、その開口Hb内に上部電極5用の導体層を露出させる(図6(A))。それから、レジストマスクM4をエッチマスクとして、レジストマスクM4の周囲の部位、及び、開口Hb内に露出した導体層(図6(B)において一点鎖線の円内に示す部位)をエッチングにより除去し、これにより、上部電極5及びプラグ導体51を同時に形成する。
(保護層形成)
次いで、上部電極5が形成された構造の全面上(トレンチTの内部を含む)に、保護層6を形成するための、例えば未硬化状態の光硬化型樹脂を塗布する(図7(A))。なお、図7(A)においては、この樹脂層を保護層6と同じ符合で示す(図7(B)において同様とする。)。次に、その樹脂層におけるパッド電極7a,7bが形成される部位の上方(台座部Dの上方位置)にフォトマスクM5を設置した状態で、保護層6用の樹脂層を露光した後(図7(B))、これを現像することにより、台座部D上方の部位に、上部電極5及びプラグ導体51の一部が露出する開口6a,6b(ビア)を有する保護層6を形成する(図7(C))。
次いで、上部電極5が形成された構造の全面上(トレンチTの内部を含む)に、保護層6を形成するための、例えば未硬化状態の光硬化型樹脂を塗布する(図7(A))。なお、図7(A)においては、この樹脂層を保護層6と同じ符合で示す(図7(B)において同様とする。)。次に、その樹脂層におけるパッド電極7a,7bが形成される部位の上方(台座部Dの上方位置)にフォトマスクM5を設置した状態で、保護層6用の樹脂層を露光した後(図7(B))、これを現像することにより、台座部D上方の部位に、上部電極5及びプラグ導体51の一部が露出する開口6a,6b(ビア)を有する保護層6を形成する(図7(C))。
(パッド電極形成)
それから、開口6a,6bを導体で埋め込んでビア導体Va,Vbを形成するとともに、その上に、引き続きパッド電極7a,7bをパターニング形成した後、素子間の所定の部位で基板2を切断(ダイシング)することによって個片化し、図2に示すトレンチ型コンデンサ1を得る。
それから、開口6a,6bを導体で埋め込んでビア導体Va,Vbを形成するとともに、その上に、引き続きパッド電極7a,7bをパターニング形成した後、素子間の所定の部位で基板2を切断(ダイシング)することによって個片化し、図2に示すトレンチ型コンデンサ1を得る。
このように構成された本発明によるトレンチ型コンデンサ1及びその製造方法によれば、トレンチ部Rtの底壁よりも高い台座部Dがトレンチ部Rtの周囲に設けられており、しかも、それらのトレンチ部Rt及び台座部Dから構成される下部電極3が、基板2上に保持固定されているので、製造工程において熱応力等の外部応力が印加されたとしても、それに起因する反り等の変形や構造上の欠陥が生じることを有効に抑止することができる。また、これにより、製造されたトレンチ型コンデンサ1全体の構造安定性ひいては機械的強度を十分に高めることができるので、トレンチ型コンデンサ1の生産性及び信頼性を向上させることが可能となる。
また、例えば、図5(B)や図6(A)に示すように、誘電体層4用の薄膜層や上部電極5形成用の導体層の上にフォトレジストをパターニングしてレジストマスクM3,M4を形成する場合、高い寸法精度が要求され得るのに対し、トレンチ型コンデンサ1では、台座部Dが形成されているので、フォトレジストのパターニング面の高さを、台座部D及びトレンチ部Rtの全体にわたって一様にし易くできる。このように、台座部Dを有することにより、寸法精度が要求される工程におけるパターニングを簡易に行うことができるので、トレンチ型コンデンサ1の更なる微細化に資するとともに、プロセス管理上も有利である。
さらに、台座部Dを有する下部電極3及びその上に形成された素子構造が、基板2の外周よりも内側の領域に設けられているので、基板2とその上の素子構造との間に段差が設けられ、これにより、保護層6で下部電極3、誘電体層4、上部電極5等の素子構造の側壁部分を覆い易くなり、トレンチ型コンデンサ1の更なる信頼性向上を平易に達成することができる。
またさらに、台座部Dが設けられているので、パッド電極7a,7bをそれぞれ下部電極3及び上部電極5に接続するためのビア導体Va,Vbが充填される開口6a,6bの深さ(高さ)L(図2参照)を、台座部Dを形成しない場合に比して格段に浅くすることができる。よって、開口6a,6bを所望の径で確実に穿設し易いので、ビア導体Va,Vbの充填及びパッド電極7a,7bの形成を確実かつ簡便に行うことができる。
さらにまた、トレンチ型コンデンサ1が平面矩形状をなしており、ビア導体Va,Vbが、トレンチ型コンデンサ1の隅部に、特に、トレンチ型コンデンサ1の長辺に沿って設けられ、これにより、それらのそれぞれに接続されたパッド電極7a,7b間の距離を十分に大きく確保することができる。その結果、パッド電極7a,7bの面積を所望に大きくすることが可能となり、これにより、パッド電極7a,7bへのワイヤーボンディング等の接続処理が容易になるので、トレンチ型コンデンサ1の実装を平易かつ確実に行うことができる。
また、図2において模式的に示したように、開口6a,6bを導体で埋め込んで形成されるビア導体Va,Vbには、その埋め込みの際に、ビア導体Va,Vbの上部に不可避的に凹部が形成され易く、その凹部形状がパッド電極7a,7bの上面にも形跡として残ってしまった場合でも、パッド電極7a,7bが離間して十分な面積を確保できるので、凹部が生じていない部位に、特性試験用のプローブ電極を接触させることができ、これにより、プローブ電極の押圧を一定に維持して良好な試験を行うことができる。また、パッド電極7a,7bにおいて凹部が形成されていない部位にワイヤーボンディングやハンダ接続をすることにより、かかる接続処理を更に確実にかつ簡便に行うことができる。
図8は、本発明によるトレンチ型コンデンサの他の好適な一実施形態の概略構造を示す透視水平断面図であり、図1に示す断面位置に相当する図である。トレンチ型コンデンサ10は、トレンチ部Rtに代えてトレンチ部Rsが形成され、上部電極5に代えて上部電極15を備え、プラグ導体51に代えてプラグ導体151を備え、かつ、ビア導体Va,Vbに代えてビア導体Vc,Vdが形成されていること以外は、図1及び図2に示すトレンチ型コンデンサ1と同様に構成されたものである。
このトレンチ型コンデンサ10においては、ビア導体Vc,Vdが、断面三角状に形成されており、その断面長辺の斜め形状に応じて、トレンチ部Rs及び上部電極15におけるビア導体Vc,Vdに対向する辺が斜めに形成されており、また、プラグ導体151は、ビア導体Vc,Vdより一回り大きい相似形状をなしている。このようにすれば、上述したトレンチ型コンデンサ1が奏するのと同等の作用効果に加え、トレンチ部Rsの面積をより増大させることができるので、トレンチ型コンデンサ10の容量を更に高めることが可能となる。
なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、トレンチ部Rt,Rs及び台座部Dは、下部電極3を兼ねていなくてもよく、別部材でトレンチ部を形成し、その面上に下部電極3を成膜してもよく、また、トレンチ部Rt,Rsと台座部Dを別体に形成してもよい。さらに、ビア導体Va,Vb及びパッド電極7a,7bは、トレンチ型コンデンサ1,10の長辺に沿って設けられていなくてもよく、対角線上に設けられてもよいし、短辺に沿って配設されていてもよい。またさらに、ビア導体Va,Vb、Vc,Vdの断面形状は、円状や他の多角形状であってもよい。また、台座部Dの高さは、トレンチTの側壁の高さと同一でなくても構わない。
さらにまた、下部電極3の形成方法は、めっき以外に、セミアディティブ法、サブトラクティブ法(エッチング法)、ペースト法、リフトオフ法、導電性材料を用いるインクジェット印刷法やスクリーン印刷法等を用いてもよい。加えて、トレンチTの内部空間を充填するように、上部電極5又は保護層6を設けてもよく、上部電極5を厚膜状又はバルク状に形成すれば、ESR及びESLを軽減することができる利点がある。また、トレンチTの内部に保護層6を充填しなくてもよい。
以上説明した通り、本発明のトレンチ型コンデンサ及びその製造方法によれば、製造工程において熱応力等の外部応力が印加されたとしても、それに起因する反り等の変形や破壊等の構造欠陥の発生を抑止することができ、また、トレンチ型コンデンサ全体の構造安定性ひいては機械的強度を十分に高めることができる、これらにより、トレンチ型コンデンサの生産性及び信頼性を十分に向上させることが可能となる。よって、本発明のトレンチ型コンデンサ及びその製造方法は、トレンチ型コンデンサが搭載された機器、装置、モジュール、システム、デバイス等、特に小型化及び高性能化が要求されるもの、及びそれらの製造に広く且つ有効に利用することができる。
1,10…トレンチ型コンデンサ、2…基板、3…下部電極(第1電極層)、3a…下地導体層、3b…導体層、4…誘電体層、5,15…上部電極(第2電極層)、6…保護層、6a,6b…開口(ビア)、7a,7b…パッド電極(外部接続用端子)、51,151…プラグ導体、D…台座部、Ha,Hb…開口、M1,M2,M3,M4…レジストマスク、M5…フォトマスク、Rt,Rs…トレンチ部、T…トレンチ、Va,Vb,Vc,Vd…ビア導体。
Claims (7)
- 基板と、
前記基板の外周よりも内側の領域上に設けられたトレンチ部と、
前記トレンチ部の周囲に設けられており、かつ、該トレンチ部の底壁よりも高く形成された台座部と、
前記トレンチ部に形成された第1電極層と、
前記第1電極層上に形成された誘電体層と、
前記誘電体層上に形成された第2電極層と、
を備えるトレンチ型コンデンサ。 - 前記第1電極層、前記誘電体層、及び前記第2電極層を覆うように設けられた保護層を備える、
請求項1記載のトレンチ型コンデンサ。 - 前記保護層を貫通するビア内に充填されており、かつ、前記第1電極層に接続されたビア導体と、
前記保護層を貫通するビア内に充填されており、かつ、前記第2電極層に接続されたビア導体と、
前記複数のビア導体のそれぞれに接続されており、かつ、前記保護層上に設けられた複数の外部接続用端子と、
を備える請求項2記載のトレンチ型コンデンサ。 - 当該トレンチ型コンデンサが平面矩形状をなしており、
前記複数のビア導体が、当該トレンチ型コンデンサの隅部に設けられている、
請求項3記載のトレンチ型コンデンサ。 - 前記ビア導体は、平面三角状をなす、
請求項3記載のトレンチ型コンデンサ。 - 前記台座部と前記第1電極層とが一体に形成されたものである、
請求項1記載のトレンチ型コンデンサ。 - 基板の外周よりも内側の領域上にトレンチ部を形成する工程と、
前記トレンチ部の周囲に該トレンチ部の底壁よりも高い台座部を形成する工程と、
前記トレンチ部に第1電極層を形成する工程と、
前記第1電極層上に誘電体層を形成する工程と、
前記誘電体層上に第2電極層を形成する工程と、
を含むトレンチ型コンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209808A JP2010045297A (ja) | 2008-08-18 | 2008-08-18 | トレンチ型コンデンサ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209808A JP2010045297A (ja) | 2008-08-18 | 2008-08-18 | トレンチ型コンデンサ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010045297A true JP2010045297A (ja) | 2010-02-25 |
Family
ID=42016417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008209808A Pending JP2010045297A (ja) | 2008-08-18 | 2008-08-18 | トレンチ型コンデンサ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010045297A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011211204A (ja) * | 2010-03-30 | 2011-10-20 | Ibiden Co Ltd | 電子部品及びプリント配線板 |
US9559158B2 (en) | 2015-01-12 | 2017-01-31 | The Hong Kong University Of Science And Technology | Method and apparatus for an integrated capacitor |
WO2017217342A1 (ja) * | 2016-06-17 | 2017-12-21 | 株式会社村田製作所 | キャパシタ及びその製造方法 |
US9859061B2 (en) | 2012-01-17 | 2018-01-02 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
US20190122820A1 (en) * | 2016-06-28 | 2019-04-25 | Murata Manufacturing Co., Ltd. | Capacitor |
CN110914973A (zh) * | 2017-09-19 | 2020-03-24 | 株式会社村田制作所 | 电容器 |
WO2020237543A1 (zh) * | 2019-05-29 | 2020-12-03 | 深圳市汇顶科技股份有限公司 | 电容器及其制备方法 |
US11158456B2 (en) | 2018-06-27 | 2021-10-26 | Taiyo Yuden Co., Ltd. | Trench capacitor |
DE102013008858B4 (de) | 2012-05-24 | 2022-07-14 | Infineon Technologies Ag | Kapazitätsstruktur |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0324705A (ja) * | 1989-06-22 | 1991-02-01 | Mitsui Petrochem Ind Ltd | コンデンサ |
JP2003297942A (ja) * | 2002-03-26 | 2003-10-17 | Samsung Electronics Co Ltd | 金属−絶縁体−金属キャパシタを有する半導体装置及びその方法 |
JP2003338429A (ja) * | 2002-04-25 | 2003-11-28 | Chartered Semiconductor Mfg Ltd | 調整可能な3次元コンデンサー |
JP2005012114A (ja) * | 2003-06-20 | 2005-01-13 | Sony Corp | 受動素子内蔵基板の製造方法および受動素子内蔵基板 |
JP2007184324A (ja) * | 2006-01-04 | 2007-07-19 | Nec Corp | キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法 |
JP2008010875A (ja) * | 2006-06-28 | 2008-01-17 | Gennum Corp | ペロブスカイト相またはパイロクロア相誘電体を有するコンデンサ用のハーメチックパッシベーション層構造 |
-
2008
- 2008-08-18 JP JP2008209808A patent/JP2010045297A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0324705A (ja) * | 1989-06-22 | 1991-02-01 | Mitsui Petrochem Ind Ltd | コンデンサ |
JP2003297942A (ja) * | 2002-03-26 | 2003-10-17 | Samsung Electronics Co Ltd | 金属−絶縁体−金属キャパシタを有する半導体装置及びその方法 |
JP2003338429A (ja) * | 2002-04-25 | 2003-11-28 | Chartered Semiconductor Mfg Ltd | 調整可能な3次元コンデンサー |
JP2005012114A (ja) * | 2003-06-20 | 2005-01-13 | Sony Corp | 受動素子内蔵基板の製造方法および受動素子内蔵基板 |
JP2007184324A (ja) * | 2006-01-04 | 2007-07-19 | Nec Corp | キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法 |
JP2008010875A (ja) * | 2006-06-28 | 2008-01-17 | Gennum Corp | ペロブスカイト相またはパイロクロア相誘電体を有するコンデンサ用のハーメチックパッシベーション層構造 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011211204A (ja) * | 2010-03-30 | 2011-10-20 | Ibiden Co Ltd | 電子部品及びプリント配線板 |
US10777360B2 (en) | 2012-01-17 | 2020-09-15 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
US9859061B2 (en) | 2012-01-17 | 2018-01-02 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
US10304633B2 (en) | 2012-01-17 | 2019-05-28 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
US20190244763A1 (en) * | 2012-01-17 | 2019-08-08 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
DE102013008858B4 (de) | 2012-05-24 | 2022-07-14 | Infineon Technologies Ag | Kapazitätsstruktur |
US9559158B2 (en) | 2015-01-12 | 2017-01-31 | The Hong Kong University Of Science And Technology | Method and apparatus for an integrated capacitor |
WO2017217342A1 (ja) * | 2016-06-17 | 2017-12-21 | 株式会社村田製作所 | キャパシタ及びその製造方法 |
US20190122820A1 (en) * | 2016-06-28 | 2019-04-25 | Murata Manufacturing Co., Ltd. | Capacitor |
US11101072B2 (en) * | 2016-06-28 | 2021-08-24 | Murata Manufacturing Co., Ltd. | Capacitor with limited substrate capacitance |
CN110914973A (zh) * | 2017-09-19 | 2020-03-24 | 株式会社村田制作所 | 电容器 |
CN110914973B (zh) * | 2017-09-19 | 2023-05-30 | 株式会社村田制作所 | 电容器 |
US11158456B2 (en) | 2018-06-27 | 2021-10-26 | Taiyo Yuden Co., Ltd. | Trench capacitor |
WO2020237543A1 (zh) * | 2019-05-29 | 2020-12-03 | 深圳市汇顶科技股份有限公司 | 电容器及其制备方法 |
CN112313765A (zh) * | 2019-05-29 | 2021-02-02 | 深圳市汇顶科技股份有限公司 | 电容器及其制备方法 |
EP3786991A4 (en) * | 2019-05-29 | 2021-07-07 | Shenzhen Goodix Technology Co., Ltd. | CAPACITOR AND ITS PREPARATION PROCESS |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010045297A (ja) | トレンチ型コンデンサ及びその製造方法 | |
US20220028602A1 (en) | Inductor component | |
JP4920335B2 (ja) | キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置 | |
WO2019117073A1 (ja) | ガラス配線基板、その製造方法及び半導体装置 | |
US11742273B2 (en) | Through electrode substrate and semiconductor device | |
JP5234521B2 (ja) | 電子部品及びその製造方法 | |
JP4912992B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
JP4470013B2 (ja) | キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板 | |
JP5589982B2 (ja) | 積層セラミック電子部品 | |
JP2011238923A (ja) | 積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法 | |
JP2007227874A (ja) | 薄膜キャパシタ及びその製造方法 | |
JP2011023439A (ja) | キャパシタ及びその製造方法 | |
US20100032196A1 (en) | Multilayer wiring board, semiconductor package and method of manufacturing the same | |
JP2011044614A (ja) | 電子部品及びその製造方法 | |
JP2018133361A (ja) | 電子部品内蔵基板 | |
JP4584700B2 (ja) | 配線基板の製造方法 | |
JP4952937B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
JP7243752B2 (ja) | インターポーザー | |
JP2009295925A (ja) | トレンチ型コンデンサ及びその製造方法 | |
JP6822192B2 (ja) | 電子部品内蔵基板 | |
JP2007013051A (ja) | 基板及びその製造方法 | |
JP5589617B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
JP2012216611A (ja) | 薄膜キャパシタ、実装基板およびその製造方法 | |
JP2011082301A (ja) | 配線基板、その製造方法および電子機器 | |
JP5980554B2 (ja) | 電気的接続部材、検査方法及び電気的接続部材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121010 |