CN110050316B - 具有延伸电介质层的电容器结构和形成电容器结构的方法 - Google Patents
具有延伸电介质层的电容器结构和形成电容器结构的方法 Download PDFInfo
- Publication number
- CN110050316B CN110050316B CN201880004782.2A CN201880004782A CN110050316B CN 110050316 B CN110050316 B CN 110050316B CN 201880004782 A CN201880004782 A CN 201880004782A CN 110050316 B CN110050316 B CN 110050316B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- oxide
- upper conductive
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 69
- 125000006850 spacer group Chemical group 0.000 claims abstract description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 54
- 229920005591 polysilicon Polymers 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 9
- 230000015556 catabolic process Effects 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005441 electronic device fabrication Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1272—Semiconductive ceramic capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种电容器结构，所述电容器结构可包括下导电层(例如，多晶硅1层)和上导电层(例如，上覆多晶硅2层)以及位于所述上导电层和所述下导电层之间的电介质层(例如，ONO层堆叠)，所述导电层限定阳极和阴极，其中所述电介质层的一部分(例如，至少为所述ONO层堆叠的氮化物层)延伸超出所述上导电层的侧向边缘。形成此类电容器结构的方法可利用邻近所述上导电层的所述侧向边缘并且在所述电介质层的所述第一部分上方的间隔物，执行蚀刻以移除所述电介质层的第一部分但保护位于所述间隔物下方并横向延伸超出所述上导电层的边缘的第二部分。
Description
相关专利申请
本申请要求2017年2月9日提交的共同拥有的美国临时专利申请No.62/456,764的优先权；该临时专利申请据此以引用方式并入本文以用于所有目的。
技术领域
本公开涉及用于电子器件制造的工艺，并且更具体地讲，涉及一种电容器结构，其具有延伸超出电容器上覆导电板的侧向边缘(例如，具体体现为多晶硅层)的电介质层或其组件(例如，ONO电介质的氮化硅层)。
背景技术
各种电子设备包括集成电路(IC)部件，包括其中形成的任何数量的电容器。一些IC电容器利用阳极和阴极电容板之间的多层电介质材料，例如，在一对氧化物层之间包括氮化硅层的氧化物-氮化物-氧化物(ONO)多层电介质。氮化硅具有高介电常数，因此可用于増加电容器的击穿电压，同时保持电容相同。某些常规IC电容器，包括使用ONO电介质的某些IC电容器，可能包括导致电容器中泄漏电流的失效的缺陷或特性，这可能导致电容器和/或包含电容器的最终产品中的错误或失效。这种缺陷包括电容器结构的一个或多个边缘处的缺陷，例如，由于此类边缘区域处的集中电场。此外，由于这种缺陷导致的失效的发生率可能随着更高电压的应用而增加。
图1A至图1B和图2A至图2B示出了由常规工艺和系统实现的两个示例电容器，并且可能存在上述缺陷。图1A至图1B和图2A至图2B中所示的每个电容器包括一对导体板(例如，正极板和负极板，或阳极和阴极)，其具体体现为由氧化物-氮化物-氧化物(ONO)层隔开的一对导电多晶硅层(多晶硅2层覆于多晶硅1层上方)。缺陷可能发生在多晶硅2层的侧向边缘和下面的ONO层附近。该区域在图1A至图1B和图2A至图2B的每一个中圈出。应当理解，在另选的实施方案中，电容器板可由除多晶硅层之外任何适合的结构或材料具体体现。
图1A和图1B示出了可示出失效迹象的第一常规电容器结构100的横截面的显微镜图像(例如，使用隧道电子显微镜拍摄)，并且还举例说明上述不期望的特性，例如由于在多晶硅2层的侧向边缘附近的场效应引起的错误。
示例电容器100包括基础多晶硅层110、ONO结构(层堆叠)103以及顶部多晶硅层102、该ONO结构(层堆叠)包括氧化物层108、氮化硅(本文中也简称为氮化物)层106、另一氧化物层104。如图1B所示，氧化物层108和104可在顶部多晶硅层102的侧向边缘或侧壁处保持分离，并且氮化物层106可延伸到该侧向边缘或侧壁。因此，电容器100可能尚未发生失效，但可能经历不希望的场效应。例如，增加电容器边缘处的电线可将场集中在点112处，其在图1B中表示为更亮的点。由于在不同平面中加热，点112可包括氧化物中的空隙。这种增加的电场可能随后导致错误或失效。
图2A和图2B示出了第二常规电容器结构200的横截面的显微镜图像(例如，使用扫描电镜拍摄)，其进一步展示由于氮化硅层中正常工艺变化而出现的所描述弱点，导致电容器边缘处的窄电介质。
与图1A至图1B中所示的电容器100一样，电容器200包括基础多晶硅层210、ONO结构203(层堆叠)以及顶部多晶硅层202，该ONO结构(层堆叠)包括氧化物层208、氮化物层206、另一氧化物层204。图2B示出了电容器可能在比预期低得多的电压下失效。该失效可包括在点212处的氧化物层208和204的会聚或穿透，并且氮化物层206可不完全延伸至顶部多晶硅层202的侧壁或边缘。未完全延伸至边缘/侧壁以及氧化物层208、204的会聚可能是不良蚀刻或其他蚀刻错误的无意结果。此外，失效可能是由图1A和图1B所示的高场效应引起的。氧化物层208和204以及氮化物层206可已经被蚀刻在一起，例如，使用各向同性工艺(其中直向下地施加蚀刻)。
发明内容
本公开的实施方案涉及改进的电容器结构和用于形成改进的电容器结构的方法。例如，改进的电容器结构可具有降低某些失效的可能性，例如上述失效类型，并且因此可提供更可靠的电容器。
在某些实施方案中，可在制造工艺期间将氮化物层添加到电容器以增加电容器的击穿电压。例如，可使用改进的氧化物-氮化物-氧化物(ONO)结构来实现该层。
在一些实施方案中，电容器可以是MOS或MOS型集成电容器。电容器可包括击穿电压的特性以及整体电容器的电容。击穿电压可包括这样的电压：在该电压下，在给定电场强度的情况下，如果高于这样的场强度，则电容器中的电介质变为导电。击穿电压由介电强度和导体之间距离的乘积限定。可根据用作电介质的特定物质来限定介电强度。电介质可以在薄层中使用。击穿电压可表示可存储在电容器中的最大能量。当电场强度聚集在电容器中的某一点时，可能发生击穿。随着介电材料变薄，击穿电压可能降低。在不同电容器上使用相同的电介质，随着厚度减小以增加电容，击穿电压也可能降低。电容和击穿电压可能逆相关。使用氮化物作为电介质，具有不同的介电常数，使用时可为正常厚度的三倍，允许电容器在保持相同电容值(由于改善的介电常数值)的同时增加击穿电压(由于厚度)。
在一些实施方案中，电容器可包括下多晶硅层(多晶硅1)、上多晶硅层(多晶硅2)以及位于下多晶硅层和上多晶硅层之间的包括氮化物层的ONO结构。在一些实施方案中，电容器可形成为使得氮化物层的一部分(包括氮化物层的末端边缘)横向延伸超出上覆的上多晶硅层的侧向边缘。这种结构(其中氮化物层横向延伸超出上覆的上多晶硅层)可减少或消除上述某些失效或不期望的电容器特性。
一个实施方案提供了一种电容器结构，包括上导电层、下导电层和位于上导电层和下导电层之间的电介质层，其中电介质层的一部分延伸超出上导电层的侧向边缘。
在一个实施方案中，电介质层包括氮化物层。
在一个实施方案中，电介质层包括布置在上导电层和下导电层之间的氧化物-氮化物-氧化物(ONO)结构的氮化物层。
在一个实施方案中，电容器结构包括布置在上导电层和下导电层之间的氧化物-氮化物-氧化物(ONO)结构，ONO结构包括下氧化物层、氮化物层和上氧化物层，其中电介质层包括ONO结构的氮化物层；其中ONO结构的上氧化物层不延伸超出上导电层的侧向边缘。
在一个实施方案中，电容器结构还包括邻近上导电层的侧向边缘并且覆盖电介质延伸超出上导电层的侧向边缘的部分的间隔物。
在一个实施方案中，间隔物包含氧化物。
在一个实施方案中，电容器结构包括布置在上导电层和下导电层之间的氧化物-氮化物-氧化物(ONO)结构，ONO结构包括下氧化物层、氮化物层和上氧化物层，其中电介质层包括ONO结构的氮化物层；以及邻近上导电层的侧向边缘并且覆盖电介质延伸超出上导电层的侧向边缘的部分的间隔物。间隔物可包括与ONO结构的上氧化物层不同的氧化物。
在一个实施方案中，电介质层的末端边缘在第一方向上延伸超出上导电层的侧向边缘，并且下导电层在第一方向上延伸超出电介质层的末端边缘。
在一个实施方案中，上导电层和下导电层包括多晶硅。
另一个实施方案提供了一种形成电容器结构的方法，包括形成下导电层，在下导电层上方形成电介质层，以及在电介质层上方形成上导电层。在形成电容器结构之后，电介质层的第一部分延伸超出上导电层的侧向边缘。
在一个实施方案中，该方法包括邻近上导电层的侧向边缘和在电介质层的第一部分上方形成间隔物；并且执行蚀刻以移除横向延伸超出间隔物的电介质层的第二部分，其中间隔物保护电介质层的第一部分不被蚀刻移除；使得在蚀刻之后，间隔物和被间隔物覆盖的电介质层的第一部分延伸超出上导电层的侧向边缘。
在一个实施方案中，形成间隔物包括形成间隔层，该间隔层在上导电层的至少一部分上方以及在电介质层的第一部分和第二部分上方延伸；并且部分地移除间隔层以暴露电介质层的第二部分。
在一个实施方案中，在下导电层上方形成电介质层包括在下导电层上方形成氧化物-氮化物-氧化物(ONO)结构，ONO结构包括下ONO氧化物层、氮化物层和上ONO氧化物层，其中电介质层包括ONO结构的氮化物层，使得氮化物层的第一部分延伸超出上导电层的侧向边缘。该方法可包括邻近上导电层的侧向边缘附近和在ONO结构的第一部分上方形成间隔物，其包括上ONO氧化物层的第一部分、氮化物层的第一部分和上ONO氧化物层的第二部分；并且执行蚀刻以移除(a)横向延伸超出间隔物的上ONO氧化物层的第二部分和(b)横向延伸超出间隔物的氮化物层的第二部分。
在一个实施方案中，蚀刻工艺还移除下ONO层的第二部分中横向延伸超出间隔物的一些或全部。
在一个实施方案中，蚀刻工艺还移除间隔物的一部分。
在一个实施方案中，形成间隔物包括由与上ONO氧化物层不同的氧化物形成间隔物。
附图说明
以下参考附图讨论了示例性方面和实施方案，在附图中：
图1A示出了常规电容器结构的横截面的透射电子显微镜图像，该电容器结构尚未失效但开始表现出不期望的特性，例如由于多晶硅2层的侧向边缘附近的场效应引起的错误；
图1B示出了图1A中所示的圆圈区域的放大视图；
图2A示出了常规电容器结构横截面的扫描电镜图像，该电容器结构尚未失效，但由于在多晶硅2层的边缘处缺少氮化物而将表现出较低的击穿电压。
图2B示出了图2A中所示的圆圈区域的放大视图；
图3示出了根据本公开实施方案的改进的电容器结构的示意性横截面，其中氮化物层横向延伸超出上覆的多晶硅2层的侧向边缘，这可提供改善的电容器性能；
图4A至图4E示出了根据本公开的一个实施方案的形成图3中所示改进的电容器结构的示例性方法；以及
图5示出了本公开的示例性电容器结构的横截面扫描电镜图像，该电容器结构例如根据图4A至图4E中所示方法制造。
具体实施方式
图3示出了根据本公开的实施方案的改进电容器300的横截面。电容器300可包括基础多晶硅层(多晶硅1)310、ONO结构303(层堆叠)以及顶部多晶硅层(多晶硅2)302，该ONO结构(层堆叠)包括底部氧化物层308、氮化物层306、顶部氧化物层304。在一个实施方案中，底部氧化物层308可为热生长氧化物，顶部氧化物层304可为沉积氧化物。在一个实施方案中，底部氧化物层308和顶部氧化物层304可包括除硼磷硅酸盐玻璃(BPSG)之外的氧化物，因为BPSG可用于形成其他氧化物层，例如包括氧化物间隔物312，如下文更详细讨论的。在一个实施方案中，氮化物层306可包括氮化硅。
形成电容器的这些部分的工艺可包括沉积或分层基础多晶硅层310、沉积或分层氧化物层308、沉积或分层氮化物层306以及沉积或分层氧化物层304。ONO结构303可沉积或分层在最终顶部多晶硅层302的末端或侧壁之外，例如，通过使用间隔物312可沉积或形成在ONO结构303上。间隔物312可包括BPSG或其他适合的氧化物层。
因此，ONO结构303的氮化物层306横向延伸超出多晶硅层302。因此，可防止蚀刻或缺陷形成来自层302和层310的路径。
图4A至图4E示出了根据本公开的一个实施方案的形成图3中所示改进的电容器结构的示例性方法。
如图4A所示，可形成底部多晶硅层410；ONO结构403可形成在多晶硅层410上，ONO结构403包括下氧化物层408、氮化物层406和上氧化物层404；并且可在ONO结构403上方形成顶部多晶硅层(多晶硅2)402。
如图4B所示，可蚀刻上多晶硅层402，使得ONO结构403横向延伸超出多晶硅层402的边缘。例如，蚀刻可选择性地停止在氮化物层406处，使得通过蚀刻移除在上多晶硅层402被移除部分下面的上氧化物层404。移除与上多晶硅层402的侧向边缘邻近的上氧化物层404可有助于提供所得电容器的改善的性能(例如，失效率降低)，如下所述。
然后，可执行一个或多个步骤以形成横向邻近上多晶硅层402侧向边缘的间隔物412，并移除下面氮化物层406的部分，使得间隔物412保护横向延伸超出上覆的上多晶硅层402的氮化物层406的一部分不被蚀刻掉。所得结构(例如，如图4E所示)包括横向延伸超出上覆的上多晶硅层402的氮化物层406，其可减少或消除上述的某些失效或不期望的电容器特性。
在一些实施方案中，例如，如以下参考图4C至图4E所讨论的，通过沉积间隔物氧化物层然后执行一次或多次蚀刻来形成间隔物412。在其他实施方案中，间隔物412可以任何其他方式形成，例如，通过邻近上多晶硅层402的侧向边缘局部地沉积氧化物或其他适合的材料。
如图4C所示，间隔物氧化物层420可以沉积在该结构上方。间隔物氧化物层420可包括硼磷硅酸盐玻璃(BPSG)或另一种适合的氧化物层。在一些实施方案中，间隔物氧化物层420由与ONO 403的氧化物层404和408不同的氧化物形成。在其他实施方案中，间隔物氧化物层420由与ONO403的氧化物层404和408相同的氧化物形成。
然后可执行一个或多个蚀刻工艺(以下参考图4D和图4E讨论)以移除间隔物氧化物层420和下面的氮化物层406的部分，其中间隔物氧化物层420靠近上多晶硅层402侧向边缘(即，从上多晶硅层402到下多晶硅层410的台阶附近)的一部分可用作间隔物412，保护横向延伸超出上覆的上多晶硅层402的氮化物层406的一部分不被蚀刻掉。因此，如图4E所示，在蚀刻工艺之后，氮化物层406的侧向边缘可与间隔物412的侧向边缘重合，并因此横向延伸超出上覆的上多晶硅层402。
在一个实施方案中，可对图4C中所示结构执行多个蚀刻工艺，以提供图4E中所示所得结构，其中氮化物层406横向延伸超出上多晶硅层402的侧向边缘。例如，参考图4D，可执行氧化物蚀刻(其可对氮化物具有选择性以保护氮化物层406不被蚀刻)以移除间隔物氧化物层420的部分以限定间隔物412；然后参考图4E，可执行氮化物蚀刻以移除横向延伸超出氧化物间隔物412的氮化物层406的部分。氮化物蚀刻可以是各向同性蚀刻或其他适合的蚀刻。氮化物蚀刻可以对多晶硅层402和410具有选择性，并且可以或可以不对氧化物间隔物412具有选择性。此外，氮化物蚀刻可移除横向延伸超出氧化物间隔物412的氮化物层406的部分上方的上ONO氧化物层404的部分，并且还可移除横向延伸超出氧化物间隔物412的氮化物层406部分下面的下ONO氧化物层408的部分或全部。氮化物蚀刻还可移除间隔物412的一些部分，使得其具有如图4E所示的弯曲形状。在其他实施方案中，在图4C所示结构上执行的氧化物蚀刻(而不是后续的氮化物蚀刻)可导致间隔物412的弯曲形状。
在另一个实施方案中，可在图4C的结构上执行单个蚀刻过程以提供图4E的结构，从而跳过图4D所示状态。
参照图4E所示的所得电容器结构，氮化物层406的末端边缘与上多晶硅层402的侧向边缘的侧向分离可减少或消除上文关于常规电容器结构讨论的该区域中的场效应。
图5示出了根据示例性实施方案的电容器500。电容器500可包括基础多晶硅层510、ONO结构503(层堆叠)以及顶部多晶硅层502，该ONO结构(层堆叠)包括下氧化物层508、氮化物层506和上氧化物层504。间隔物512可覆盖并保护氮化物层506，使得间隔物512和氮化物层506的下面部分横向延伸超出顶部多晶硅层502的侧向边缘。
Claims (17)
1.一种电容器结构，包括：
上导电层；
下导电层；
氧化物-氮化物-氧化物ONO结构，所述ONO结构布置在所述上导电层和所述下导电层之间，所述ONO结构包括下氧化物层、氮化物电介质层和上氧化物层；
其中所述氮化物电介质层的一部分延伸超出所述上导电层的侧向边缘；以及
间隔物，所述间隔物邻近所述上导电层的所述侧向边缘并且覆盖所述氮化物电介质层延伸超出所述上导电层的所述侧向边缘的所述部分；
其中所述间隔物包括与所述ONO结构的上氧化物层不同的氧化物。
2.根据权利要求1所述的电容器结构，其中所述ONO结构的所述上氧化物层延伸不超出所述上导电层的所述侧向边缘。
3.根据权利要求1所述的电容器结构，其中位于所述氮化物电介质层的所述部分下方的所述ONO结构的所述下氧化物层的部分延伸超出所述上导电层的所述侧向边缘。
4.根据权利要求1所述的电容器结构，其中：
所述氮化物电介质层的末端边缘在第一方向上延伸超出所述上导电层的所述侧向边缘；并且
所述下导电层在所述第一方向上延伸超出所述氮化物电介质层的所述末端边缘。
5.根据权利要求1所述的电容器结构，其中所述上导电层和所述下导电层包括多晶硅。
6.根据权利要求1所述的电容器结构，其中所述下导电层包括第一多晶硅层，并且所述上导电层包括第二多晶硅层。
7.一种形成电容器结构的方法，所述方法包括：
形成下导电层；
在所述下导电层上方形成ONO结构，所述ONO结构包括下氧化物层、氮化物电介质层和上氧化物层；以及
在所述电介质层上方形成上导电层；
其中在形成所述电容器结构之后，所述电介质层的第一部分延伸超出所述上导电层的侧向边缘，
形成间隔物，所述间隔物邻近所述上导电层的所述侧向边缘并且覆盖所述氮化物电介质层延伸超出所述上导电层的所述侧向边缘的所述部分；
其中所述间隔物包括与所述ONO结构的所述上氧化物层不同的氧化物。
8.根据权利要求7所述的方法，包括：
执行蚀刻以移除横向延伸超出所述间隔物的所述电介质层的第二部分，其中所述间隔物保护所述电介质层的所述第一部分不被蚀刻移除；
使得在所述蚀刻之后，所述间隔物和被所述间隔物覆盖的所述电介质层的所述第一部分延伸超出所述上导电层的所述侧向边缘。
9.根据权利要求8所述的方法，其中形成所述间隔物包括：
部分地移除间隔层以暴露所述电介质层的所述第二部分。
10.根据权利要求8所述的方法，其中所述上导电层和所述下导电层包括多晶硅。
11.根据权利要求10所述的方法，其中形成所述下导电层包括形成第一多晶硅层，并且形成所述上导电层包括形成第二多晶硅层。
12.一种电容器结构，包括：
上导电层；
下导电层；
氧化物-氮化物-氧化物ONO结构，所述ONO结构布置在所述上导电层和所述下导电层之间，且所述ONO结构包括下氧化物层、氮化物电介质层和上氧化物层；
其中所述氮化物电介质层的侧向边缘延伸超出所述上导电层的外侧向边缘，以致所述上导电层不能上覆于所述氮化物电介质层的所述侧向边缘；以及
间隔物，所述间隔物邻近且接触所述上导电层的所述外侧向边缘并且覆盖所述氮化物电介质层的侧端区域，所述侧端区域从所述上导电层的所述外侧向边缘横向延伸到所述氮化物电介质层的所述侧向边缘。
13.根据权利要求12所述的电容器结构，其中所述间隔物包括氧化物层。
14.根据权利要求12所述的电容器结构，其中所述间隔物包括与所述ONO结构的所述上氧化物层不同的氧化物。
15.根据权利要求12所述的电容器结构，其中所述ONO结构的所述上氧化物层延伸不超出所述上导电层的所述侧向边缘。
16.根据权利要求12所述的电容器结构，其中位于所述氮化物电介质层的所述侧端区域下方的所述ONO结构的所述下氧化物层的一部分延伸超出所述上导电层的所述侧向边缘。
17.根据权利要求12所述的电容器结构，其中：
所述氮化物电介质层的所述侧端区域在第一方向上延伸超出所述上导电层的所述侧向边缘；并且
所述下导电层在所述第一方向上延伸超出所述氮化物电介质层的所述侧端区域。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762456764P | 2017-02-09 | 2017-02-09 | |
| US62/456,764 | 2017-02-09 | ||
| US15/885,948 US10418438B2 (en) | 2017-02-09 | 2018-02-01 | Capacitor structure with an extended dielectric layer and method of forming a capacitor structure |
| US15/885,948 | 2018-02-01 | ||
| PCT/US2018/017163 WO2018148241A1 (en) | 2017-02-09 | 2018-02-07 | Capacitor structure with an extended dielectric layer and method of forming a capacitor structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110050316A CN110050316A (zh) | 2019-07-23 |
| CN110050316B true CN110050316B (zh) | 2021-12-31 |
Family
ID=63037992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880004782.2A Active CN110050316B (zh) | 2017-02-09 | 2018-02-07 | 具有延伸电介质层的电容器结构和形成电容器结构的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10418438B2 (zh) |
| CN (1) | CN110050316B (zh) |
| DE (1) | DE112018000744B4 (zh) |
| TW (1) | TW201841176A (zh) |
| WO (1) | WO2018148241A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1639877A (zh) * | 2002-03-07 | 2005-07-13 | 皇家飞利浦电子股份有限公司 | 具有电容器的单片集成soi电路 |
| KR20060072165A (ko) * | 2004-12-22 | 2006-06-28 | 동부일렉트로닉스 주식회사 | 피아이피 커패시터 제조 방법 |
| CN105826166A (zh) * | 2015-01-27 | 2016-08-03 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属（mim）电容器和形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791131B1 (en) * | 1993-04-02 | 2004-09-14 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| US6177716B1 (en) * | 1997-01-02 | 2001-01-23 | Texas Instruments Incorporated | Low loss capacitor structure |
| KR20050070708A (ko) | 2003-12-30 | 2005-07-07 | 동부아남반도체 주식회사 | 이중 부유 게이트를 갖는 메모리 셀에서의 에칭 방법 |
| US7560334B2 (en) * | 2005-10-20 | 2009-07-14 | Atmel Corporation | Method and system for incorporating high voltage devices in an EEPROM |
| JP5629120B2 (ja) | 2010-04-26 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5556490B2 (ja) | 2010-08-06 | 2014-07-23 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| FR3046293A1 (fr) * | 2015-12-29 | 2017-06-30 | St Microelectronics Crolles 2 Sas | Circuit integre et son procede de fabrication |
-
2018
- 2018-02-01 US US15/885,948 patent/US10418438B2/en active Active
- 2018-02-07 CN CN201880004782.2A patent/CN110050316B/zh active Active
- 2018-02-07 WO PCT/US2018/017163 patent/WO2018148241A1/en active Application Filing
- 2018-02-07 DE DE112018000744.8T patent/DE112018000744B4/de active Active
- 2018-02-09 TW TW107104606A patent/TW201841176A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1639877A (zh) * | 2002-03-07 | 2005-07-13 | 皇家飞利浦电子股份有限公司 | 具有电容器的单片集成soi电路 |
| KR20060072165A (ko) * | 2004-12-22 | 2006-06-28 | 동부일렉트로닉스 주식회사 | 피아이피 커패시터 제조 방법 |
| CN105826166A (zh) * | 2015-01-27 | 2016-08-03 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属（mim）电容器和形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180226469A1 (en) | 2018-08-09 |
| DE112018000744T5 (de) | 2019-10-17 |
| US10418438B2 (en) | 2019-09-17 |
| WO2018148241A1 (en) | 2018-08-16 |
| DE112018000744B4 (de) | 2023-07-27 |
| TW201841176A (zh) | 2018-11-16 |
| CN110050316A (zh) | 2019-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943476B2 (en) | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area | |
| KR102212747B1 (ko) | 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법 | |
| KR20030015121A (ko) | 트렌치 분리 구조를 갖는 반도체 장치의 제조 방법 및반도체 장치 | |
| CN113517401B (zh) | 金属电容结构及其制备方法 | |
| CN113517400A (zh) | 金属电容结构及其制备方法 | |
| US20160247813A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7183171B2 (en) | Pyramid-shaped capacitor structure | |
| US9082558B2 (en) | Arrangement for supercapacitor device, supercapacitor device comprising the arrangement, method for fabricating an arrangement | |
| US10833094B2 (en) | Integrated circuit and method of manufacturing the same | |
| US20160247814A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN110050316B (zh) | 具有延伸电介质层的电容器结构和形成电容器结构的方法 | |
| US7755127B2 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
| TWI377664B (en) | Method and structure for creation of a metal insulator metal capacitor | |
| CN109994421B (zh) | 形成接触洞的方法 | |
| US11488972B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| KR20070073235A (ko) | 고전압 소자 및 그의 제조방법 | |
| US20100084739A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN109585426B (zh) | 高电压电容器、包括电容器的系统以及制造电容器的方法 | |
| US7402890B2 (en) | Method for symmetric capacitor formation | |
| US12119373B2 (en) | High voltage isolated microelectronic device | |
| US9318337B2 (en) | Three dimensional three semiconductor high-voltage capacitors | |
| US12107025B2 (en) | Semiconductor device | |
| WO2020065993A1 (ja) | 半導体装置及びその製造方法 | |
| CN114613908A (zh) | 多晶硅-绝缘体-多晶硅电容器及其制作方法 | |
| TWI569372B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |