CN113517401B - 金属电容结构及其制备方法 - Google Patents

金属电容结构及其制备方法 Download PDF

Info

Publication number
CN113517401B
CN113517401B CN202111066027.7A CN202111066027A CN113517401B CN 113517401 B CN113517401 B CN 113517401B CN 202111066027 A CN202111066027 A CN 202111066027A CN 113517401 B CN113517401 B CN 113517401B
Authority
CN
China
Prior art keywords
layer
metal layer
interlayer dielectric
capacitor structure
top metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111066027.7A
Other languages
English (en)
Other versions
CN113517401A (zh
Inventor
王家玺
易文玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202111066027.7A priority Critical patent/CN113517401B/zh
Publication of CN113517401A publication Critical patent/CN113517401A/zh
Application granted granted Critical
Publication of CN113517401B publication Critical patent/CN113517401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L28/40

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种金属电容结构及其制备方法,包括:基底;电容结构,包括依次堆叠的底层金属层、层间介质层及顶层金属层;若干开口,贯穿所述顶层金属层并向下延伸至所述层间介质层内,所述开口位于所述层间介质层内的部分的侧壁呈台阶状;本发明提高了金属电容结构的击穿电压。

Description

金属电容结构及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种金属电容结构及其制备方法。
背景技术
金属电容(metal-insulator-metal,MIM),由于其寄生电阻小,广泛应用于模拟电路和射频电路中。不同的应用需求,对金属电容的寄生电阻要求也不同。如果用于射频电路,由于频率高(GHz),其容抗较低,寄生电阻在整个金属电容的总阻抗较高,需要尽量降低。但对低频的模拟电路,如在面板驱动芯片的应用中,金属电容用作电荷泵的存储,需要较高的击穿电压,相应的对金属电容的时间依赖介质击穿(Time Dependent DielectricBreakdown,TDDB)电压要求较高。
图1为现有技术中金属电容结构的剖面示意图,请参考图1,金属电容结构包括基底10、形成于基底10上的电容结构、开口(图中未标示)、钝化层30、若干第一电连接件41及第二电连接件42,电容结构包括依次堆叠于基底10上的底层金属层21、层间介质层22及顶层金属层23,开口位于顶层金属层23并露出层间介质层22,钝化层30填充开口并覆盖顶层金属层23,第一电连接件41和第二电连接件42形成在钝化层30上,并且第一电连接件41贯穿钝化层30及层间介质层22与底层金属层21电性连接,第二电连接件42贯穿钝化层30与顶层金属层23电性连接。其中底层金属层21及顶层金属层23之间相对的层间介质层22的厚度和宽度决定金属电容结构的电容值,介质层的厚度越薄,其电容值越大,但金属电容结构的击穿电压越低,在工作电压下的可靠性越差(用时间依赖介质击穿TDDB来表征),TDDB是评价介质层质量的可靠性指标之一,在金属电容结构两端加恒定的电压,使金属电容结构处于积累状态,经过一段时间后,介质层就会击穿,这段时间就是在该条件下金属电容结构的寿命,如果金属电容结构的TDDB性能下降,那么金属电容结构就容易击穿造成芯片失效。
发明内容
本发明的目的在于提供一种金属电容结构及其制备方法,以提高金属电容结构的击穿电压。
为了达到上述目的,本发明提供了一种金属电容结构,包括:
基底;
电容结构,包括依次堆叠于所述基底上的底层金属层、层间介质层及顶层金属层;
若干开口,贯穿所述顶层金属层并向下延伸至所述层间介质层内,所述开口位于所述层间介质层内的部分的侧壁呈台阶状。
可选的,所述底层金属层和所述顶层金属层的材质均包括钛、铜或铝中的一种或多种。
可选的,所述层间介质层的材质包括氮化硅、氧化硅或氮氧化硅中的任一种。
可选的,还包括:
钝化层,覆盖所述顶层金属层并填充所述开口;
至少两个电连接件,至少两个所述电连接件贯穿所述钝化层并分别与所述底层金属层和所述顶层金属层电性连接。
一种金属电容结构的制备方法,包括:
提供基底;
形成电容结构于所述基底上,所述电容结构包括依次堆叠于所述基底上的底层金属层、层间介质层及顶层金属层;以及,
形成若干开口贯穿所述顶层金属层并向下延伸至所述层间介质层内,所述开口位于所述层间介质层内的部分的侧壁呈台阶状。
可选的,形成若干所述开口贯穿所述顶层金属层并向下延伸至所述层间介质层内的步骤包括:
在所述顶层金属层上形成图形化的光刻胶层;
以所述图形化的光刻胶层为掩模刻蚀以去除所述顶层金属层的部分厚度;
横向刻蚀以去除所述图形化的光刻胶层的部分横向宽度;
以所述图形化的光刻胶层为掩模刻蚀以去除所述层间介质层的部分厚度及所述顶层金属层,以形成所述开口;以及,
去除所述图形化的光刻胶层。
可选的,以所述图形化的光刻胶层为掩模刻蚀以去除所述顶层金属层的50%~70%的厚度。
可选的,采用干法刻蚀工艺横向刻蚀以去除所述图形化的光刻胶层的部分横向宽度,所述干法刻蚀工艺的刻蚀气体包括氧气。
可选的,横向刻蚀去除所述图形化的光刻胶层每一侧的横向宽度均为0.2um~0.5um。
可选的,去除所述图形化的光刻胶层之后,还包括:
在所述顶层金属层上形成钝化层,且所述钝化层填充所述开口;以及,
在所述钝化层上形成至少两个电连接件,至少两个所述电连接件分别贯穿所述钝化层并分别与所述底层金属层和所述顶层金属层电性连接。
在本发明提供的金属电容结构及其制备方法中,电容结构包括依次堆叠于基底上的底层金属层、层间介质层及顶层金属层;若干开口贯穿顶层金属层并向下延伸至层间介质层内,并且开口位于层间介质层内的部分的侧壁呈台阶状;在本发明中,由于开口位于层间介质层内的部分的侧壁呈台阶状,不会在开口位于层间介质层内的部分的侧壁形成刻蚀凹陷,避免顶层金属层正下方的层间介质层临近台阶状的位置受刻蚀影响变得疏松,因此提高顶层金属层正下方的层间介质层的致密度,以提高金属电容结构的击穿电压。
附图说明
图1为现有技术中金属电容结构的剖面示意图。
图2为金属电容结构的制备方法中形成刻蚀凹陷的剖面示意图。
图3为本发明一实施例提供的金属电容结构的制备方法的流程图。
图4A~4E为本发明一实施例提供的金属电容结构的制备方法中相应步骤的剖面示意图,其中图4E为本发明一实施例提供的金属电容结构的剖面示意图。
其中,附图标记为:
10、10’、100-基底;21、21’、201-底层金属层;22、22’、202-层间介质层;23、23’、203-顶层金属层;30、500-钝化层;41、610-第一电连接件;42、620-第二电连接件;300-图形化的光刻胶层;400-开口。
具体实施方式
图2为金属电容结构的制备方法中形成凹陷的剖面示意图。请参考图2,在基底10’上形成有底层金属层21’、层间介质层22’及顶层金属层23’,由于层间介质层22’决定金属电容结构的电容值,若层间介质层22’的缺陷密度低,则金属电容结构的击穿电压主要受限于顶层金属层23’刻蚀。在金属电容结构的制备过程中,需要以图形化的光刻胶层(图中未示出)为掩模刻蚀顶层金属层23’以形成贯穿顶层金属层23’的开口,开口显露层间介质层22’的表面。但为了完全去除开口内的顶层金属层23’不产生残留,一般刻蚀时会要求有足够的过刻蚀,使刻蚀进程停留在层间介质层22’中,因此过刻蚀就会使层间介质层22’的厚度产生损失,特别是图2中圆形虚框的位置处过刻蚀严重形成凹陷,因为在刻蚀时等离子体在圆形虚框的位置处较集中,导致圆形虚框的位置处的刻蚀量较大,形成刻蚀凹陷,同时使刻蚀后的顶层金属层23’正下方临近此凹陷处的层间介质层22’变得疏松,临近此凹陷处的层间介质层22’的致密度下降,造成金属电容结构的击穿电压下降,时间依赖介质击穿TDDB能力也会下降。
因此本发明提供了一种金属电容结构及其制备方法,电容结构包括依次堆叠于基底上的底层金属层、层间介质层及顶层金属层;若干开口贯穿顶层金属层并向下延伸至层间介质层内,并且开口位于层间介质层内的部分的侧壁呈台阶状;在本发明中,由于开口位于层间介质层内的部分的侧壁呈台阶状,不会在开口位于层间介质层内的部分的侧壁形成刻蚀凹陷,避免顶层金属层正下方的层间介质层临近台阶状的位置受刻蚀影响变得疏松,因此提高顶层金属层正下方的层间介质层的致密度,以提高金属电容结构的击穿电压。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图4E为本实施例提供的金属电容结构的剖面示意图。请参考图4E,本实施例提供了一种金属电容结构,包括基底100、电容结构、若干开口、钝化层500及至少两个电连接件,其中电容结构形成于基底100上,基底100中包括器件结构、金属互连结构及金属互连层(图中未示出),电容结构形成于金属互连层上可以使电容结构与金属互连结构连接。
电容结构包括依次堆叠于基底100上的底层金属层201、层间介质层202及顶层金属层203。在本实施例中,底层金属层201和顶层金属层203的材质均包括钛、铜或铝中的一种或多种,还可包括氮,比如底层金属层201可为铜铝合金,顶层金属层203可为氮化钛;层间介质层202的材质包括氮化硅、氧化硅或氮氧化硅中的任一种,优选用介电常数较高的氮化硅。
若干开口贯穿顶层金属层203并向下延伸至层间介质层202内,开口位于层间介质层202内的部分的侧壁呈台阶状(图中圆形虚框处所示)。钝化层500覆盖顶层金属层203并填充开口,由于钝化层500填充了开口因此在图中未标示开口。在钝化层500覆盖顶层金属层203并填充开口后,钝化层500的表面平坦。
至少两个电连接件贯穿钝化层500并分别与底层金属层201和顶层金属层203电性连接。至少两个电连接件包括至少一个第一电连接件610(图中只示出两个第一电连接件610)和至少一个第二电连接件620(图中只示出一个第二电连接件620),第一电连接件610贯穿开口内的钝化层500及层间介质层202并与底层金属层201电性连接,第二电连接件620贯穿钝化层500并与顶层金属层203电性连接。
在本实施例中,由于开口位于层间介质层202内的部分的侧壁呈台阶状并不会形成刻蚀凹陷,能够避免顶层金属层203正下方的层间介质层202临近台阶状的位置受刻蚀影响变得疏松,从而提高顶层金属层203正下方的层间介质层202的致密度,以提高金属电容结构的击穿电压。
图3为本实施例提供的金属电容结构的制备方法的流程图。请参考图3,本实施例提供了一种金属电容结构的制备方法,包括:
步骤S1:提供基底;
步骤S2:形成电容结构于基底上,电容结构包括依次堆叠于基底上的底层金属层、层间介质层及顶层金属层;以及,
步骤S3:形成若干开口贯穿顶层金属层并向下延伸至层间介质层内,开口位于层间介质层内的部分的侧壁呈台阶状。
图4A~4E为本实施例提供的金属电容结构的制备方法中相应步骤的剖面示意图,下面结合图4A~4E对本实施例提供的金属电容结构的制备方法进行详细描述。
请参考图4A,执行步骤S1:提供基底100,在基底100中包括器件结构、金属互连结构及金属互连层(图中未示出),后续在金属互连层上形成电容结构使电容结构与金属互连结构连接。
请继续参考图4A,执行步骤S2:在基底100上由下至上形成依次堆叠的底层金属层201、层间介质层202及顶层金属层203。在本实施例中,底层金属层201和顶层金属层203的材质均包括钛、铜或铝中的一种或多种,还可包括氮,比如底层金属层201可为铜铝合金,顶层金属层203可为氮化钛;层间介质层202的材质包括氮化硅、氧化硅或氮氧化硅中的任一种,优选用介电常数较高的氮化硅。
执行步骤S3:形成若干开口贯穿顶层金属层并向下延伸至层间介质层的步骤包括:
请继续参考图4A,在顶层金属层203上形成图形化的光刻胶层300。
请参考图4B,采用干法刻蚀工艺以图形化的光刻胶层300为掩模刻蚀以去除顶层金属层203的部分厚度;在本实施例中,以图形化的光刻胶层300为掩模刻蚀以去除顶层金属层203的50%~70%的厚度,但不限于上述的厚度比例范围。
请参考图4C,采用干法刻蚀工艺横向刻蚀以去除图形化的光刻胶层300的部分横向宽度,在横向刻蚀时同步去除图形化的光刻胶层300的部分厚度,在干法刻蚀工艺中,由于图形化的光刻胶层300的材质为有机物,顶层金属层203的材质为金属或金属混合物,可选择合适的刻蚀气体,只针对图形化的光刻胶层300的刻蚀,尽量不会对顶层金属层203进行刻蚀。在本实施例中,干法刻蚀工艺的刻蚀气体包括氧气,也包括其它用于光刻胶刻蚀的气体;并且横向刻蚀以去除图形化的光刻胶层300每一侧的横向宽度均为0.2um~0.5um,但不限于上述的横向宽度范围;在横向刻蚀后,图4C中圆形虚框的位置处呈台阶状。
请参考图4C及图4D,采用干法刻蚀工艺以图形化的光刻胶层300为掩模刻蚀以去除层间介质层202的部分厚度及顶层金属层203,在刻蚀后,形成贯穿顶层金属层203并向下延伸至层间介质层202内的若干开口400(图中只示出了两个开口400),以保证开口400内的顶层金属层203被完全刻蚀去除,且开口400位于层间介质层202内的部分的侧壁呈台阶状(图中圆形虚框处所示)。进而,去除图形化的光刻胶层300。
由于在横向刻蚀以去除图形化的光刻胶层300的部分横向宽度后,图4C中圆形虚框处示出的位置呈台阶状,在进行以图形化的光刻胶层300为掩模刻蚀以去除层间介质层202的部分厚度及顶层金属层203的过程时,即使等离子体集中在图4C中圆形虚框处示出的位置,会对图4C中圆形虚框处示出的位置的刻蚀量较大,也能够减轻等离子体直接对顶层金属层203正下方的层间介质层202边缘位置造成的轰击,从而减轻顶层金属层203正下方的层间介质层202边缘位置受刻蚀影响变得疏松,因此提高了顶层金属层203正下方的层间介质层202的致密度,以提高金属电容结构的击穿电压。
请参考图4E,进一步地,在去除图形化的光刻胶层后,还包括在顶层金属层203上形成钝化层500,且钝化层500填充开口,钝化层500的表面平坦。
请继续参考图4E,进一步地,在顶层金属层203上形成钝化层500之后,还包括在钝化层500上形成至少两个电连接件,至少两个电连接件包括至少一个第一电连接件610(图中只示出两个第一电连接件610)和至少一个第二电连接件620(图中只示出一个第二电连接件620),第一电连接件610贯穿开口内的钝化层500及层间介质层202并与底层金属层201电性连接,第二电连接件620贯穿钝化层500并与顶层金属层203电性连接。其中第一电连接件610和第二电连接件620均由焊盘和若干插塞(图中未标示)组成,具体是刻蚀开口内的钝化层500及层间介质层202以在钝化层500及层间介质层202中形成若干通孔,通孔显露出底层金属层201的表面,在通孔中填充金属形成插塞,在插塞上形成焊盘以构成第一电连接件610;刻蚀钝化层500以在钝化层500中形成若干通孔,通孔显露出顶层金属层203的表面,在通孔中填充金属形成插塞,在插塞上形成焊盘以构成第二电连接件620。在本实施例中,在通孔中填充的金属包括钨、铝或铜中的一种,但不限于上述金属。
综上,在本发明提供的金属电容结构及其制备方法中,电容结构包括依次堆叠于基底上的底层金属层、层间介质层及顶层金属层;若干开口贯穿顶层金属层并向下延伸至层间介质层内,并且开口位于层间介质层内的部分的侧壁呈台阶状;在本发明中,由于开口位于层间介质层内的部分的侧壁呈台阶状,不会在开口位于层间介质层内的部分的侧壁形成刻蚀凹陷,避免顶层金属层正下方的层间介质层临近台阶状的位置受刻蚀影响变得疏松,因此提高顶层金属层正下方的层间介质层的致密度,以提高金属电容结构的击穿电压。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (6)

1.一种金属电容结构的制备方法,其特征在于,包括:
提供基底;
形成电容结构于所述基底上,所述电容结构包括依次堆叠于所述基底上的底层金属层、层间介质层及顶层金属层;
在所述顶层金属层上形成图形化的光刻胶层;
以所述图形化的光刻胶层为掩模刻蚀以去除所述顶层金属层的部分厚度;
横向刻蚀以去除所述图形化的光刻胶层的部分横向宽度;以及,
以所述图形化的光刻胶层为掩模刻蚀以去除所述层间介质层的部分厚度及所述顶层金属层,以形成开口,所述开口位于所述层间介质层内的部分的侧壁呈台阶状。
2.如权利要求1所述的金属电容结构的制备方法,其特征在于,在形成所述开口之后,去除所述图形化的光刻胶层。
3.如权利要求1所述的金属电容结构的制备方法,其特征在于,以所述图形化的光刻胶层为掩模刻蚀以去除所述顶层金属层的50%~70%的厚度。
4.如权利要求1所述的金属电容结构的制备方法,其特征在于,采用干法刻蚀工艺横向刻蚀以去除所述图形化的光刻胶层的部分横向宽度,所述干法刻蚀工艺的刻蚀气体包括氧气。
5.如权利要求4所述的金属电容结构的制备方法,其特征在于,横向刻蚀去除所述图形化的光刻胶层每一侧的横向宽度均为0.2μm~0.5μm。
6.如权利要求2所述的金属电容结构的制备方法,其特征在于,去除所述图形化的光刻胶层之后,还包括:
在所述顶层金属层上形成钝化层,且所述钝化层填充所述开口;以及,
在所述钝化层上形成至少两个电连接件,至少两个所述电连接件分别贯穿所述钝化层并分别与所述底层金属层和所述顶层金属层电性连接。
CN202111066027.7A 2021-09-13 2021-09-13 金属电容结构及其制备方法 Active CN113517401B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111066027.7A CN113517401B (zh) 2021-09-13 2021-09-13 金属电容结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111066027.7A CN113517401B (zh) 2021-09-13 2021-09-13 金属电容结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113517401A CN113517401A (zh) 2021-10-19
CN113517401B true CN113517401B (zh) 2021-12-17

Family

ID=78063412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111066027.7A Active CN113517401B (zh) 2021-09-13 2021-09-13 金属电容结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113517401B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114094014B (zh) * 2022-01-11 2022-04-22 广州粤芯半导体技术有限公司 金属电容结构及其制备方法
CN116744780A (zh) * 2023-07-31 2023-09-12 武汉新芯集成电路制造有限公司 电容器及其制造方法
CN117473933B (zh) * 2023-12-25 2024-04-09 杭州行芯科技有限公司 电容库创建方法、电容获取方法、电子设备及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
KR20040022950A (ko) * 2002-09-10 2004-03-18 아남반도체 주식회사 엠.아이.엠 커패시터 제조 방법
US20050014343A1 (en) * 2003-07-15 2005-01-20 Lee Joon Hyeon Method for fabricating capacitor in semiconductor device
TW200709383A (en) * 2005-08-31 2007-03-01 Taiwan Semiconductor Mfg Co Ltd Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same
KR100781446B1 (ko) * 2006-11-13 2007-12-03 동부일렉트로닉스 주식회사 반도체 소자의 mim 커패시터 제조 방법
CN102074588A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、集成电路的制造方法
US20160035817A1 (en) * 2014-08-04 2016-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Process to Improve Performance for Metal-Insulator-Metal (MIM) Capacitors
CN105514092A (zh) * 2015-12-29 2016-04-20 上海华虹宏力半导体制造有限公司 金属-绝缘体-金属电容及其形成方法
CN105702619A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20190123130A1 (en) * 2017-10-23 2019-04-25 Globalfoundries Singapore Pte. Ltd. Metal-insulator-metal capacitor with improved time-dependent dielectric breakdown

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022083A (ja) * 1998-07-03 2000-01-21 Mitsubishi Electric Corp Mimキャパシタ及びその製造方法
CN102779729B (zh) * 2012-05-04 2015-08-19 上海华力微电子有限公司 一种形成多层台阶结构的工艺路线
CN105632897A (zh) * 2016-02-23 2016-06-01 中航(重庆)微电子有限公司 一种mim电容及其制备方法
CN112820647A (zh) * 2020-12-31 2021-05-18 广州粤芯半导体技术有限公司 沟槽型功率器件的制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
KR20040022950A (ko) * 2002-09-10 2004-03-18 아남반도체 주식회사 엠.아이.엠 커패시터 제조 방법
US20050014343A1 (en) * 2003-07-15 2005-01-20 Lee Joon Hyeon Method for fabricating capacitor in semiconductor device
TW200709383A (en) * 2005-08-31 2007-03-01 Taiwan Semiconductor Mfg Co Ltd Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same
KR100781446B1 (ko) * 2006-11-13 2007-12-03 동부일렉트로닉스 주식회사 반도체 소자의 mim 커패시터 제조 방법
CN102074588A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、集成电路的制造方法
US20160035817A1 (en) * 2014-08-04 2016-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Process to Improve Performance for Metal-Insulator-Metal (MIM) Capacitors
CN105702619A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105514092A (zh) * 2015-12-29 2016-04-20 上海华虹宏力半导体制造有限公司 金属-绝缘体-金属电容及其形成方法
US20190123130A1 (en) * 2017-10-23 2019-04-25 Globalfoundries Singapore Pte. Ltd. Metal-insulator-metal capacitor with improved time-dependent dielectric breakdown

Also Published As

Publication number Publication date
CN113517401A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
CN113517401B (zh) 金属电容结构及其制备方法
CN113517400B (zh) 金属电容结构及其制备方法
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
CN114094014B (zh) 金属电容结构及其制备方法
KR100630689B1 (ko) 트렌치형 mim 커패시터를 구비한 반도체 소자의 제조 방법
CN108123039B (zh) Mim电容器及其制作方法
KR100482029B1 (ko) 엠아이엠 캐패시터 형성방법
CN109994421B (zh) 形成接触洞的方法
US7183171B2 (en) Pyramid-shaped capacitor structure
US20140199819A1 (en) Method of fabricating capacitor structure
KR100684432B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
CN212676255U (zh) 半导体器件
CN112864154B (zh) 形成半导体结构的方法
US20240379736A1 (en) Metal-insulator-metal capacitor structure and preparation method therefor
KR100477541B1 (ko) 엠아이엠 캐패시터 형성방법
KR100367491B1 (ko) 반도체장치의제조방법
JP2002299558A (ja) 半導体装置及びその製造方法
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
KR100639000B1 (ko) 금속-절연체-금속 커패시터의 제조방법
US6207521B1 (en) Thin-film resistor employed in a semiconductor wafer and its method formation
KR100641984B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100781446B1 (ko) 반도체 소자의 mim 커패시터 제조 방법
KR100876880B1 (ko) 실린더형 캐패시터 형성방법
CN110050316B (zh) 具有延伸电介质层的电容器结构和形成电容器结构的方法
KR100404943B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.