CN102779729B - 一种形成多层台阶结构的工艺路线 - Google Patents

一种形成多层台阶结构的工艺路线 Download PDF

Info

Publication number
CN102779729B
CN102779729B CN201210136001.XA CN201210136001A CN102779729B CN 102779729 B CN102779729 B CN 102779729B CN 201210136001 A CN201210136001 A CN 201210136001A CN 102779729 B CN102779729 B CN 102779729B
Authority
CN
China
Prior art keywords
hole
dielectric layer
layer
reflecting layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210136001.XA
Other languages
English (en)
Other versions
CN102779729A (zh
Inventor
郑春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210136001.XA priority Critical patent/CN102779729B/zh
Publication of CN102779729A publication Critical patent/CN102779729A/zh
Application granted granted Critical
Publication of CN102779729B publication Critical patent/CN102779729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种形成多层台阶结构的工艺路线,S1:在衬底上淀积一第一介电层,在第一介电层上淀积金属层,然后,在第一介电层和金属层上依次沉积一刻蚀停止层和第二介电层;S2:在第二介电层中开设第一通孔;S3:在第一通孔和第二介电层表面覆盖一抗反射层,并在抗反射层表面进行光刻胶;S4:在抗反射层中开设第二通孔;S5:在第二通孔中覆盖一抗反射层,并在抗反射层表面进行光刻胶,同时,循环S4和S5若干次;S6:去除覆盖的抗反射层;S7:刻蚀第一通孔和第二通孔直至第一介电层;S8:在第一通孔、第二通孔和第二介电层表面依次沉积金属下极板、介电质和金属上极板。通过引入台阶形结构,能够有效地提高单位体积内的电容面积,从而提高电容密度。

Description

一种形成多层台阶结构的工艺路线
技术领域
本发明涉及CMOS半导体器件集成工艺,尤其涉及一种能够形成多层台阶结构的工艺路线。
背景技术
MIM(金属-绝缘体-金属)电容器是半导体电容器的主要形式。图1为专利号为CN1208964A的传统电容器结构的示意图,请参见图1所示。包括金属下极板9,介电质10和金属上极板11。同时很多高密度电容器结构发明主要集中在采用不同的工艺在单位面积上(或体积上)并联更多的电容以增加电容密度。图2为专利号为CN1635595A的高密度电容器结构的示意图,请参见图2所示。包括金属下极板9,介电质10和金属上极板11,在现有的MIM电容器工作时,金属下极板9,介电质10和金属上极板11很容易引起尖端放电,从而造成击穿的可能。
发明内容
本发明的目的在于提供一种能够形成多层台阶结构的工艺路线。以解决现有的半导体电容器容易引起尖端放电,造成击穿的问题。
为了实现上述目的,本发明采取的技术方案为:
一种形成多层台阶结构的工艺路线,其特征在于,包括以下步骤:
S1:提供一衬底,在所述衬底上淀积一第一介电层,在所述第一介电层上淀积金属层,然后,在所述第一介电层和所述金属层上依次沉积一刻蚀停止层和第二介电层;
S2:在所述第二介电层中开设第一通孔;
S3:在所述第一通孔和所述第二介电层表面覆盖一抗反射层,并在所述抗反射层表面进行光刻胶;
S4:在所述抗反射层中开设第二通孔;
S5:在所述第二通孔中覆盖一抗反射层,并在所述抗反射层表面进行光刻胶,同时,循环S4和S5若干次;
S6:去除覆盖的所述抗反射层;
S7:刻蚀所述第一通孔和所述第二通孔直至所述所述第一介电层;
S8:在所述第一通孔、所述第二通孔以及所述第二介电层表面依次沉积金属下极板、介电质和金属上极板;
S9:对所述金属下极板、所述介电质和所述金属上极板进行化学研磨,形成多层台阶结构电容器。
上述的一种形成多层台阶结构的工艺路线,其中,根据上述步骤S4和S5,经过多次循环开设的所述第二通孔形成底部宽度逐渐增大的阶梯孔。
上述的一种形成多层台阶结构的工艺路线,其中,所述介电质的材料为氮化硅或氧化硅或high K。
上述的一种形成多层台阶结构的工艺路线,其中,所述金属上极板和所述金属下极板包含粘合层。
上述的一种形成多层台阶结构的工艺路线,其中,所述第一通孔的数量为两个。
上述的一种形成多层台阶结构的工艺路线,其中,所述第二通孔位于一所述第一通孔中。
本发明由于采用了上述技术,使之具有的积极效果是:
在本发明的新的工艺流程中,通过引入台阶形结构,有效地提高单位体积内的电容面积,从而提高电容密度。
附图说明
图1是专利号为CN1208964A的传统电容器结构的示意图;
图2是专利号为CN1635595A的高密度电容器结构的示意图;
图3A至图3I是本发明一种形成多层台阶结构的工艺路线的流程图。
具体实施方式
以下结合附图给出本发明一种形成多层台阶结构的工艺路线的具体实施方式。
下面结合原理图和具体操作实施例对本发明作进一步说明。
图3A至图3I为本发明一种形成多层台阶结构的工艺路线的流程图。本发明一种形成多层台阶结构的工艺路线具体包括下列步骤:
S1:请参见图3A所示。包括提供有一衬底,在该衬底上首先淀积一层第一介电层1,然后在第一介电层1上开设一凹槽,并在该凹槽内沉积一层金属层2,接着,在第一介电层1和金属层2的表面沉积一层刻蚀停止层3,最后,在刻蚀停止层上再沉积一层第二介电层4。
S2:请参见图3B所示。在第二介电层4中形成第一通孔41。该第一通孔41的数量为两个。
S3:请参见图3C所示。在两第一通孔41和第二介电层4的表面分别覆盖一层抗反射层5,并且同时在抗反射层5的表面进行光刻胶6。
S4:请参见图3D所示。在抗反射层5上开设一第二通孔51,并且该第二通孔51位于其中一第一通孔41内。
S5:请参见图3E所示。在第二通孔51内和抗反射层5的表面再覆盖一层抗反射层7,并且同时在抗反射层7的表面进行光刻胶8。根据S4和S5的步骤再循环两次,使得该第二通孔51最终形成底部宽度逐渐增加的阶梯孔形。
S6:请参见图3F所示。去除覆盖在第一通孔41、第二通孔51以及第二介电层4表面的抗反射层。
S7:请参见图3G所示。刻蚀第一通孔41和第二通孔51,并且将第一通孔41和第二通孔51刻蚀贯穿刻蚀停止层3,并最终直至第一介电层1停止。
S8:请参见图3H所示。在第一通孔41、第二通孔51以及第二介电层4表面沉积一层金属下极板9,并在该金属下极板9的表面再依次沉积一层介电质10和一层金属上极板11。
S9:请参见图3I所示。对金属下极板9、介电质10和金属上极板11进行化学研磨,最终形成多层台阶结构的电容器。
本发明在上述基础上还具有如下实施方式:
本发明的第一实施例中,上述的介电质10的材料为可选用氮化硅,氧化硅等常见的介电材料,也可以选用high K。
本发明的第二实施例中,上述的金属上极板11和金属下极板9的沉积都包含一层粘合层。
综上所述,使用本发明的一种形成多层台阶结构的工艺路线,通过引入台阶形结构,有效地提高单位体积内的电容面积,从而提高电容密度。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的方法和处理过程应该理解为用本领域中的普通方式予以实施;本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响本发明的实质内容。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种形成多层台阶结构的工艺路线,其特征在于,包括以下步骤:
S1:提供一衬底,在所述衬底上淀积一第一介电层,在所述第一介电层上淀积金属层,然后,在所述第一介电层和所述金属层上依次沉积一刻蚀停止层和第二介电层;
S2:在所述第二介电层中开设第一通孔,所述第一通孔数量为两个;
S3:在所述第一通孔和所述第二介电层表面覆盖一抗反射层,并在所述抗反射层表面进行光刻胶;
S4:在所述抗反射层中开设第二通孔;
S5:在所述第二通孔中覆盖一抗反射层,并在所述抗反射层表面进行光刻胶,同时,循环S4和S5若干次;
S6:去除覆盖的所述抗反射层;
S7:刻蚀所述第一通孔和所述第二通孔直至所述第一介电层;
S8:在所述第一通孔、所述第二通孔以及所述第二介电层表面依次沉积金属下极板、介电质和金属上极板;
S9:对所述金属下极板、所述介电质和所述金属上极板进行化学研磨,形成多层台阶结构电容器;
其中,所述金属上极板和所述金属下极板包含粘合层。
2.根据权利要求1所述的形成多层台阶结构的工艺路线,其特征在于,根据上述步骤S4和S5,经过多次循环开设的所述第二通孔形成底部宽度逐渐增大的阶梯孔。
3.根据权利要求1所述的形成多层台阶结构的工艺路线,其特征在于,所述介电质的材料为氮化硅或氧化硅或high K。
4.根据权利要求1所述的形成多层台阶结构的工艺路线,其特征在于,所述第二通孔位于一所述第一通孔中。
CN201210136001.XA 2012-05-04 2012-05-04 一种形成多层台阶结构的工艺路线 Active CN102779729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210136001.XA CN102779729B (zh) 2012-05-04 2012-05-04 一种形成多层台阶结构的工艺路线

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210136001.XA CN102779729B (zh) 2012-05-04 2012-05-04 一种形成多层台阶结构的工艺路线

Publications (2)

Publication Number Publication Date
CN102779729A CN102779729A (zh) 2012-11-14
CN102779729B true CN102779729B (zh) 2015-08-19

Family

ID=47124600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210136001.XA Active CN102779729B (zh) 2012-05-04 2012-05-04 一种形成多层台阶结构的工艺路线

Country Status (1)

Country Link
CN (1) CN102779729B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199954A (zh) * 2018-11-16 2020-05-26 格科微电子(上海)有限公司 金属层-绝缘层-金属层电容器的制作方法、存储器单元
CN113517401B (zh) * 2021-09-13 2021-12-17 广州粤芯半导体技术有限公司 金属电容结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1635595A (zh) * 2003-12-29 2005-07-06 中芯国际集成电路制造(上海)有限公司 增加金属-绝缘体-金属电容器的单位面积电容密度的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
JP2005079523A (ja) * 2003-09-03 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100641983B1 (ko) * 2004-12-23 2006-11-02 동부일렉트로닉스 주식회사 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1635595A (zh) * 2003-12-29 2005-07-06 中芯国际集成电路制造(上海)有限公司 增加金属-绝缘体-金属电容器的单位面积电容密度的方法

Also Published As

Publication number Publication date
CN102779729A (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
CN106783120B (zh) 一种电子元件电极的制作方法及电子元件
CN107731846A (zh) 提高沟道通孔均一性的三维存储器形成方法
CN103346148B (zh) 一种直立式电容结构及其制作方法
CN102779729B (zh) 一种形成多层台阶结构的工艺路线
CN105390480A (zh) 基于硅通孔阵列的三维高值集成电容器及其制作方法
CN205069629U (zh) 金属层-绝缘层-金属层电容器
CN101901841B (zh) 一种电容器及其制造方法
CN102751176B (zh) Pip、pps电容器的制作方法
CN107968050A (zh) 沟道孔的底部刻蚀方法
CN102683176B (zh) 一种提高金属-绝缘体-金属电容器可靠性的方法及其工艺结构
CN107919356A (zh) 一种提高电容匹配度的版图结构及其实现方法
CN106449606A (zh) 一种mim电容器结构及其制作方法
CN104659031B (zh) Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法
CN103377987B (zh) 半导体结构的形成方法及处理方法
CN102420103B (zh) 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺
CN104752154A (zh) 电容器的制作方法
CN205177824U (zh) 金属层-绝缘层-金属层电容器
CN105097769B (zh) 一种三维集成电路的器件及其制备方法
CN104037062B (zh) Mos电容的制造方法
CN109727909A (zh) 一种通孔下mtm反熔丝的制备方法
CN102820258A (zh) 一种具有超低介电常数层的铜双大马士革结构的方法
CN101197256B (zh) 层间电容器的形成方法
CN101217129B (zh) 一种层间电容器的形成方法
CN103515350B (zh) 垂直金属/绝缘层/金属mim电容及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant