CN112820647A - 沟槽型功率器件的制备方法 - Google Patents
沟槽型功率器件的制备方法 Download PDFInfo
- Publication number
- CN112820647A CN112820647A CN202011619876.6A CN202011619876A CN112820647A CN 112820647 A CN112820647 A CN 112820647A CN 202011619876 A CN202011619876 A CN 202011619876A CN 112820647 A CN112820647 A CN 112820647A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- power device
- groove
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 82
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000001039 wet etching Methods 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000007669 thermal treatment Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 14
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000012876 topography Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种沟槽型功率器件的制备方法，包括：提供基底，在所述基底中形成若干沟槽，依次在所述沟槽的内壁上形成致密性不同的第一氧化层及第二氧化层，所述第二氧化层覆盖所述第一氧化层；对所述第一氧化层及所述第二氧化层进行热处理；对所述第一氧化层及所述第二氧化层进行湿法刻蚀以使所述第一氧化层及所述第二氧化层的顶部低于所述第一多晶硅层的顶部，且所述第二氧化层的顶部低于所述第一氧化层的顶部；在所述沟槽中依次形成第三氧化层及第二多晶硅层，所述第三氧化层覆盖所述沟槽的侧壁及所述第一多晶硅层的暴露的外壁，所述第二多晶硅层填充所述沟槽；本发明实现了调控沟槽型功率器件的电容。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种沟槽型功率器件的制备方法。
背景技术
屏蔽栅沟槽型功率器件是一种典型的沟槽型MOSFET管，具有传统沟槽型MOSFET管低导通损耗的优点，因此屏蔽栅沟槽型功率器件应用广泛。在现有技术中，屏蔽栅沟槽型功率器件的工艺制造中沟槽中的氧化层一般采用热氧生长形成，热氧生长形成的氧化层的成分和厚度固定，且纯热氧生长的氧化层台阶覆盖性差，在沟槽底部存在拐角容易聚集电荷导致击穿。在后续湿法刻蚀后，氧化层顶部的形貌不可调控，在后续工艺多晶硅层沉积后，多晶硅层与氧化层的接触面积固定，而多晶硅层与氧化层的接触面积大小表征器件的电容大小，接触面积固定则无法调控器件的电容。
发明内容
本发明的目的在于提供一种沟槽型功率器件的制备方法，以实现调控沟槽型功率器件的电容。
为了达到上述目的，本发明提供了一种沟槽型功率器件的制备方法，包括：
提供基底，在所述基底中形成若干沟槽，依次在所述沟槽的内壁上形成致密性不同的第一氧化层及第二氧化层，所述第二氧化层覆盖所述第一氧化层；
在所述第二氧化层上形成第一多晶硅层，所述第一多晶硅层填充部分深度的所述沟槽；
对所述第一氧化层及所述第二氧化层进行热处理；
对所述第一氧化层及所述第二氧化层进行湿法刻蚀以使所述第一氧化层及所述第二氧化层的顶部低于所述第一多晶硅层的顶部，且所述第二氧化层的顶部低于所述第一氧化层的顶部；
在所述沟槽中依次形成第三氧化层及第二多晶硅层，所述第三氧化层覆盖所述沟槽的侧壁及所述第一多晶硅层的暴露的外壁，所述第二多晶硅层填充所述沟槽。
可选的，采用热氧化工艺形成所述第一氧化层。
可选的，采用化学气相沉积工艺形成所述第二氧化层。
可选的，所述第一氧化层的厚度与所述第二氧化层的厚度不同。
可选的，所述第一氧化层的厚度是所述第二氧化层的厚度的2倍～5倍。
可选的，所述热处理的温度为950℃～1100℃。
可选的，所述热处理的时间为30min～60min。
可选的，在炉管中对所述第一氧化层及所述第二氧化层进行热处理。
可选的，采用热氧化工艺形成所述第三氧化层。
可选的，所述第三氧化层及所述第二多晶硅层还延伸覆盖所述基底的表面。
在本发明提供的一种沟槽型功率器件的制备方法中，提供基底，在基底中形成若干沟槽，依次在沟槽的内壁上形成致密性不同的第一氧化层及第二氧化层，第二氧化层覆盖第一氧化层；对第一氧化层及第二氧化层进行热处理，由于第一氧化层和第二氧化层的致密性不同，再通过热处理可以根据要求改变第一氧化层及第二氧化层的致密性，再对第一氧化层及第二氧化层进行湿法刻蚀以使第一氧化层及所述第二氧化层的顶部低于第一多晶硅层的顶部，第一氧化层及第二氧化层的致密性不同，第一氧化层及第二氧化层的刻蚀速率不一样，实现第二氧化层的顶部低于第一氧化层的顶部，在后续形成第二多晶硅层后，第二多晶硅层与第一多晶硅层的接触面积大小表征器件的栅源电容大小，第二多晶硅层与第一氧化层的的接触面积大小表征器件的栅漏电容大小，同样接触面积越大，电容值越大；接触面积越小，电容值越小；本发明的方法通过形成致密性不同的第一氧化层及第二氧化层，再进行热处理，通过湿法刻蚀后能够改变第二氧化层的顶部形貌以控制第二多晶硅层与第一多晶硅层及第一氧化层的接触面积，实现调控沟槽型功率器件的电容。
附图说明
图1A～1C为沟槽型功率器件的制备方法的各步骤的剖面示意图；
图2为本发明一实施例提供的沟槽型功率器件的制备方法的流程图；
图3A～3C为本发明一实施例提供的沟槽型功率器件的制备方法的各步骤的剖面示意图；
其中，附图标记为：
10、100-基底；20、200-沟槽；31、310-第一氧化层；32、330-第一多晶硅层；33、320-第二氧化层；34、350-第二多晶硅层；340-第三氧化层。
具体实施方式
请参考图1A，提供基底10，在基底10中形成有若干沟槽20(图中只示出一个沟槽20)，在沟槽20中形成第一氧化层31，第一氧化层31覆盖沟槽20的内壁，采用热氧化工艺形成第一氧化层31，第一氧化层31也会在基底10的表面形成。在第一氧化层31上形成第一多晶硅层32，第一多晶硅层32填充沟槽20中，对第一多晶硅层32进行刻蚀以使第一多晶硅层32的顶部低于沟槽20的顶部。
请参考图1B，对第一氧化层31进行湿法刻蚀，在湿法刻蚀后，第一氧化层31的顶部低于第一多晶硅层32的顶部。
请参考图1C，在沟槽20中形成第二氧化层33，第二氧化层33覆盖沟槽20的侧壁及第一多晶硅层32暴露的外壁。在第二氧化层33上形成第二多晶硅层34，第二多晶硅层34填充沟槽20，第二多晶硅层34与第二氧化层33及第一氧化层31接触。由于第一氧化层31的材质和厚度固定，在湿法刻蚀后的顶部形貌不会发生变化，可以通过湿法刻蚀来控制第一氧化层31的高度，而第二多晶硅层34与第二氧化层33及第一氧化层31接触面积(图中虚线圆框中示出)与器件的电容相关，接触面积越大，电容值越大；若采用纯热氧化工艺形成的氧化层，氧化层的顶部形貌不变，当面对制造不同电容值的器件时，此方式无法实现第二多晶硅层34与第二氧化层33及第一氧化层31形成不同的接触面积，来调控器件的电容参数。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例提供的沟槽型功率器件的制备方法的流程图，图3A～3C为本实施例提供的沟槽型功率器件的制备方法的各步骤的剖面示意图。本实施例提供了一种沟槽型功率器件的制备方法，以实现调控沟槽型功率器件的电容，请参考图2，包括：
步骤S1：提供基底，在基底中形成若干沟槽，依次在沟槽的内壁上形成致密性不同的第一氧化层及第二氧化层，第二氧化层覆盖第一氧化层；
步骤S2：在第二氧化层上形成第一多晶硅层，第一多晶硅层填充部分深度的沟槽；
步骤S3：对第一氧化层及第二氧化层进行热处理；
步骤S4：对第一氧化层及第二氧化层进行湿法刻蚀以使第一氧化层及第二氧化层的顶部低于第一多晶硅层的顶部，且第二氧化层的顶部低于第一氧化层的顶部；
步骤S5：在沟槽中依次形成第三氧化层及第二多晶硅层，第三氧化层覆盖沟槽的侧壁及第一多晶硅层的暴露的外壁，第二多晶硅层填充沟槽。
下面结合剖面示意图对本实施例提供的沟槽型功率器件的制备方法进行详细的阐述。
请参考图3A，执行步骤S1：提供基底，在基底100中形成若干沟槽200，依次在沟槽200的内壁上形成致密性不同的第一氧化层310及第二氧化层320，第二氧化层320覆盖第一氧化层310。
具体的，提供基底100，基底100的类型有硅、锗、碳化硅、氮化镓或砷化镓，在基底100中形成若干沟槽200(图中只示出了一个沟槽200)，在沟槽200中形成第一氧化层310，第一氧化层310覆盖沟槽200的内壁，且第一氧化层310也覆盖基底100的表面。在本实施例中，采用热氧化工艺形成第一氧化层310，但不限于此方式。
在第一氧化层310形成之后，在第一氧化层310上形成第二氧化层320，第二氧化层320覆盖沟槽200内的第一氧化层310上，也会覆盖于基底100的表面的第一氧化层310上。在本实施例中，采用化学气相沉积工艺形成第二氧化层320，但不限于此方式，但需形成第一氧化层310和形成第二氧化层320的工艺方式不同。采用不同工艺形成的第一氧化层310及第二氧化层320，第一氧化层310及第二氧化层320的致密性会不同，即密度不同，致密性不同，在后续湿法刻蚀时，第一氧化层310及第二氧化层320的刻蚀速率不同。在本实施例中，第一氧化层310的厚度及第二氧化层320的厚度不同，且第一氧化层310的厚度为第二氧化层320的厚度的2倍～5倍，但不限于此倍数。在后续湿法刻蚀后，为了让第一氧化层310及第二氧化层320的形貌不同，再通过调节第一氧化层310与第二氧化层320的厚度比例，再配合后续的热处理来实现改变第二氧化层320的顶部形貌。
请参考图3A，执行步骤S2：在第二氧化层320上形成第一多晶硅层330，第一多晶硅层330填充部分深度的沟槽200。
具体的，在第二氧化层320上形成第一多晶硅层330，第一多晶硅层330填充沟槽200，且第一多晶硅层330填充满沟槽(图中只画出了刻蚀后的形貌)，再对第一多晶硅层330进行刻蚀以使第一多晶硅层330的顶部低于沟槽200的顶部。
请参考图3A，执行步骤S3：对第一氧化层310及第二氧化层320进行热处理。
具体的，对第一氧化层310及第二氧化层320进行热处理，热处理是为了改变第二氧化层320的致密性，通过不同的温度进行热处理，第二氧化层320的致密性不同，以在后续湿法刻蚀后形成的形貌不同，在本实施例中，根据第一氧化层310与第二氧化层320的厚度比例以及热处理的工艺参数能够改变湿法刻蚀后第二氧化层320的顶部形貌。在本实施例中，在炉管中对第一氧化层310及第二氧化层320进行热处理，热处理的温度为950℃～1100℃，热处理的时间为30min～60min，但不限于此热处理方式、此温度范围以及此时间范围。
请参考图3B，执行步骤S4：对第一氧化层310及第二氧化层320进行湿法刻蚀以第一氧化层310及第二氧化层320的顶部低于第一多晶硅层330的顶部，且第二氧化层320的顶部低于第一氧化层310的顶部。
具体的，对第一氧化层310及第二氧化层320进行湿法刻蚀，以去除沟槽200中的部分第一氧化层310及第二氧化层320，在湿法刻蚀后，第一氧化层310的顶部及第二氧化层320的顶部均低于第一多晶硅层330的顶部，由于第一氧化层310及第二氧化层320的厚度不同及工艺不同，经过前道工艺的热处理后，改变了第二氧化层320的致密性，使第二氧化层320的顶部低于第一氧化层310的顶部，实现第二氧化层320的刻蚀深度较深。由于沟槽200的宽度固定，若第二氧化层320的厚度越大，即第一氧化层310与第二氧化层320的厚度比例较小，经过热处理和湿法刻蚀后，第二氧化层320的刻蚀深度越深；若第二氧化层320的厚度越小，经过同样工艺参数的热处理和湿法刻蚀后，第二氧化层320的刻蚀深度越浅。若采用不同工艺参数的热处理也会对第二氧化层320的刻蚀深度产生不同影响，热处理的温度较低，在后续湿法刻蚀时，第一氧化层310与第二氧化层320的刻蚀速率差异较大，也能够使第二氧化层320的刻蚀深度越深；热处理的温度较高，在后续湿法刻蚀时，第一氧化层310与第二氧化层320的刻蚀速率差异较小，也能够使第二氧化层320的刻蚀深度越浅；因此通过第一氧化层310与第二氧化层320的厚度比例以及热处理的工艺参数能够改变湿法刻蚀后第二氧化层320的刻蚀深度，也就是改变第二氧化层320的顶部形貌。
请参考图3C，执行步骤S5：在沟槽200中依次形成第三氧化层340及第二多晶硅层350，第三氧化层340覆盖沟槽200的侧壁及第一多晶硅层330暴露的外壁，第二多晶硅层350填充沟槽200。
具体的，在湿法刻蚀后，在沟槽200中形成第三氧化层340，第三氧化层340覆盖沟槽200的侧壁及第一多晶硅层330暴露的外壁，且第三氧化层340也会覆盖基底100的表面，在本实施例中，采用热氧化工艺形成第三氧化层340，但不限于此方式。在第三氧化层340上形成第二多晶硅层350，第二多晶硅层350填充沟槽200，且第二多晶硅层350覆盖于基底100的表面的第三氧化层340上。第二氧化层320的刻蚀深度可以通过第一氧化层310与第二氧化层320的厚度比例以及热处理的工艺参数进行控制，能够使第二多晶硅层350填充于第二氧化层320的顶部低于第一氧化层310的顶部的凹陷区域内(图中虚线框中所示)，以调整第二多晶硅层350与第一多晶硅层330的接触面积，以及第二多晶硅层350与第一氧化层310的接触面积。其中第二多晶硅层350与第一多晶硅层330的接触面积大小代表器件的栅源电容大小，第二多晶硅层350与第一氧化层310的接触面积大小代表器件的栅漏电容大小，因此通过改变第二多晶硅层350的刻蚀深度，也就是改变第二多晶硅层350的顶部形貌，就能够控制第二多晶硅层350与第一多晶硅层330的接触面积，以及第二多晶硅层350与第一氧化层310的接触面积，以实现调控沟槽型功率器件的电容值。
综上，在本发明提供的一种沟槽型功率器件的制备方法中，提供基底，在基底中形成若干沟槽，依次在沟槽的内壁上形成致密性不同的第一氧化层及第二氧化层，第二氧化层覆盖第一氧化层；对第一氧化层及第二氧化层进行热处理，由于第一氧化层和第二氧化层的致密性不同，再通过热处理可以根据要求改变第一氧化层及第二氧化层的致密性，再对第一氧化层及第二氧化层进行湿法刻蚀以使第一氧化层及所述第二氧化层的顶部低于第一多晶硅层的顶部，第一氧化层及第二氧化层的致密性不同，第一氧化层及第二氧化层的刻蚀速率不一样，实现第二氧化层的顶部低于第一氧化层的顶部，在后续形成第二多晶硅层后，第二多晶硅层与第一多晶硅层的接触面积大小表征器件的栅源电容大小，第二多晶硅层与第一氧化层的的接触面积大小表征器件的栅漏电容大小，同样接触面积越大，电容值越大；接触面积越小，电容值越小；本发明的方法通过形成致密性不同的第一氧化层及第二氧化层，再进行热处理，通过湿法刻蚀后能够改变第二氧化层的顶部形貌以控制第二多晶硅层与第一多晶硅层及第一氧化层的接触面积，实现调控沟槽型功率器件的电容。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种沟槽型功率器件的制备方法，其特征在于，包括：
提供基底，在所述基底中形成若干沟槽，依次在所述沟槽的内壁上形成致密性不同的第一氧化层及第二氧化层，所述第二氧化层覆盖所述第一氧化层；
在所述第二氧化层上形成第一多晶硅层，所述第一多晶硅层填充部分深度的所述沟槽；
对所述第一氧化层及所述第二氧化层进行热处理；
对所述第一氧化层及所述第二氧化层进行湿法刻蚀以使所述第一氧化层及所述第二氧化层的顶部低于所述第一多晶硅层的顶部，且所述第二氧化层的顶部低于所述第一氧化层的顶部；
在所述沟槽中依次形成第三氧化层及第二多晶硅层，所述第三氧化层覆盖所述沟槽的侧壁及所述第一多晶硅层的暴露的外壁，所述第二多晶硅层填充所述沟槽。
2.如权利要求1所述的沟槽型功率器件的制备方法，其特征在于，采用热氧化工艺形成所述第一氧化层。
3.如权利要求1或2所述的沟槽型功率器件的制备方法，其特征在于，采用化学气相沉积工艺形成所述第二氧化层。
4.如权利要求1所述的沟槽型功率器件的制备方法，其特征在于，所述第一氧化层的厚度与所述第二氧化层的厚度不同。
5.如权利要求4所述的沟槽型功率器件的制备方法，其特征在于，所述第一氧化层的厚度是所述第二氧化层的厚度的2倍～5倍。
6.如权利要求1所述的沟槽型功率器件的制备方法，其特征在于，所述热处理的温度为950℃～1100℃。
7.如权利要求6所述的沟槽型功率器件的制备方法，其特征在于，所述热处理的时间为30min～60min。
8.如权利要求7所述的沟槽型功率器件的制备方法，其特征在于，在炉管中对所述第一氧化层及所述第二氧化层进行热处理。
9.如权利要求1所述的沟槽型功率器件的制备方法，其特征在于，采用热氧化工艺形成所述第三氧化层。
10.如权利要求1所述的沟槽型功率器件的制备方法，其特征在于，所述第三氧化层及所述第二多晶硅层还延伸覆盖所述基底的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011619876.6A CN112820647A (zh) | 2020-12-31 | 2020-12-31 | 沟槽型功率器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011619876.6A CN112820647A (zh) | 2020-12-31 | 2020-12-31 | 沟槽型功率器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112820647A true CN112820647A (zh) | 2021-05-18 |
Family
ID=75856000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011619876.6A Pending CN112820647A (zh) | 2020-12-31 | 2020-12-31 | 沟槽型功率器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112820647A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517401A (zh) * | 2021-09-13 | 2021-10-19 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130302958A1 (en) * | 2012-05-14 | 2013-11-14 | Zia Hossain | Method of making an insulated gate semiconductor device having a shield electrode structure |
| CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
| CN105957895A (zh) * | 2016-06-23 | 2016-09-21 | 无锡新洁能股份有限公司 | 沟槽型功率mosfet器件及其制造方法 |
| CN108172622A (zh) * | 2018-01-30 | 2018-06-15 | 电子科技大学 | 功率半导体器件 |
| TWI653672B (zh) * | 2018-04-16 | 2019-03-11 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
| CN110034182A (zh) * | 2019-03-13 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN110429033A (zh) * | 2019-08-21 | 2019-11-08 | 深圳市芯电元科技有限公司 | 屏蔽栅沟槽mosfet制造方法 |
| CN112133627A (zh) * | 2020-09-29 | 2020-12-25 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型器件的工艺方法 |
| CN112133637A (zh) * | 2020-11-30 | 2020-12-25 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽的半导体器件的制造方法 |
-
2020
- 2020-12-31 CN CN202011619876.6A patent/CN112820647A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130302958A1 (en) * | 2012-05-14 | 2013-11-14 | Zia Hossain | Method of making an insulated gate semiconductor device having a shield electrode structure |
| CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
| CN105957895A (zh) * | 2016-06-23 | 2016-09-21 | 无锡新洁能股份有限公司 | 沟槽型功率mosfet器件及其制造方法 |
| CN108172622A (zh) * | 2018-01-30 | 2018-06-15 | 电子科技大学 | 功率半导体器件 |
| TWI653672B (zh) * | 2018-04-16 | 2019-03-11 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
| CN110034182A (zh) * | 2019-03-13 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| US20200295159A1 (en) * | 2019-03-13 | 2020-09-17 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Manufacturing method for shielded gate trench device |
| CN110429033A (zh) * | 2019-08-21 | 2019-11-08 | 深圳市芯电元科技有限公司 | 屏蔽栅沟槽mosfet制造方法 |
| CN112133627A (zh) * | 2020-09-29 | 2020-12-25 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型器件的工艺方法 |
| CN112133637A (zh) * | 2020-11-30 | 2020-12-25 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽的半导体器件的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517401A (zh) * | 2021-09-13 | 2021-10-19 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8193057B2 (en) | MOS transistor for reducing short-channel effects and its production | |
| US20150037953A1 (en) | Method for fabricating trench type transistor | |
| US6562687B1 (en) | MIS transistor and method for making same on a semiconductor substrate | |
| US8524558B2 (en) | Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET | |
| US8969952B2 (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
| US20130137254A1 (en) | Method for manufacturing semiconductor device | |
| JP2006114834A (ja) | 半導体装置 | |
| CN112820647A (zh) | 沟槽型功率器件的制备方法 | |
| US7977192B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| US20140342517A1 (en) | Method for fabricating trench type power semiconductor device | |
| US8828822B2 (en) | Method for fabricating semiconductor device with reduced Miller capacitance | |
| KR100945915B1 (ko) | 식각 정지층으로서 폴리 재산화층을 사용함으로써 실리콘 리세스를 최소화하기 위한 질화물 오프셋 스페이서 | |
| TWI447817B (zh) | 單元溝槽金屬氧化物半導體場效電晶體(mosfet)及其製造方法、以及使用單元溝槽金屬氧化物半導體場效電晶體之功率轉換系統 | |
| WO2022205727A1 (zh) | 分离栅结构的半导体器件及其制造方法 | |
| CN102693915A (zh) | 一种mos晶体管的制造方法 | |
| WO2023108446A1 (zh) | 一种屏蔽栅半导体器件结构制备方法及屏蔽栅半导体器件结构 | |
| TW201926437A (zh) | 溝槽式閘極金氧半場效電晶體的製造方法 | |
| US20140124853A1 (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
| JPH023935A (ja) | 自己整合形シリサイドと低濃度ドープドレンを備えるｍｏｓ装置の製法 | |
| KR100705211B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP4826036B2 (ja) | 半導体装置の製造方法 | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| KR100871978B1 (ko) | Ｍｏｓｆｅｔ 및 그 제조방법 | |
| KR101164981B1 (ko) | 반도체 소자 제조 방법 | |
| KR0137538B1 (ko) | 반도체 소자의 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Applicant after: Yuexin Semiconductor Technology Co.,Ltd. Address before: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Applicant before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210518 |
|
| RJ01 | Rejection of invention patent application after publication |