KR100871978B1 - Ｍｏｓｆｅｔ 및 그 제조방법 - Google Patents

Ｍｏｓｆｅｔ 및 그 제조방법 Download PDF

Info

Publication number
KR100871978B1
KR100871978B1 KR1020070080055A KR20070080055A KR100871978B1 KR 100871978 B1 KR100871978 B1 KR 100871978B1 KR 1020070080055 A KR1020070080055 A KR 1020070080055A KR 20070080055 A KR20070080055 A KR 20070080055A KR 100871978 B1 KR100871978 B1 KR 100871978B1
Authority
KR
South Korea
Prior art keywords
trench
insulating film
gate
insulating layer
forming
Prior art date
Application number
KR1020070080055A
Other languages
English (en)
Inventor
문남칠
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070080055A priority Critical patent/KR100871978B1/ko
Application granted granted Critical
Publication of KR100871978B1 publication Critical patent/KR100871978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Abstract

실시예에 따른 MOSFET은 트렌치를 포함하여 형성된 기판; 상기 트렌치 측벽에 형성된 게이트 절연막; 상기 트렌치 하측에 상기 게이트 절연막보다 두껍게 형성된 바텀(bottom) 절연막; 및 상기 게이트 절연막 상에 상기 트렌치를 채우며 형성된 게이트 전극;을 포함하는 것을 특징으로 한다.
MOSFET, 커패서티, 게이트 차지

Description

ＭＯＳＦＥＴ 및 그 제조방법{MOSFET and Method for Manufacturing the same}
실시예는 MOSFET 및 그 제조방법에 관한 것이다.
종래에 고전력소자로 트렌치 타입 MOSFET가 이용되어 왔다.
한편, 종래기술에 의한 트렌치(Trench) MOSFET 구조는 Trench 측벽에 채널(channel)을 형성함으로 종래의 레터럴(Lateral) DMOS보다 칩(Chip) 면적을 줄일 수 있다.
그러나, 종래기술에 의한 트렌치(Trench) MOSFET 구조는 게이트(Gate)와 드레인(drain) 사이의 게이트 차지(gate charge)(Qgd)에 의해서 트랜지스터(Transitor)의 스위칭 스피드(switching speed) 향상에 한계가 있다.
즉, 종래기술에 의하면 게이트와 기판 사이에 게이트 절연막이 개재되어 커패시터로서 역할을 하게 되고, 기판과 게이트 사이의 게이트 절연막의 두께가 얇음으로 인해 커패시티가 증가하여, 결국 게이트 차지(gate charge)(Qgd)가 증가하여 트랜지스터(Transitor)의 스위칭 스피드(switching speed)를 낮추는 문제가 있었다.
실시예는 게이트 차지(gate charge)(Qgd)를 낯춤으로써 트랜지스터(Transitor)의 스위칭 스피드(switching speed)를 높일 수 있는 MOSFET 및 그 제조방법을 제공하고자 한다.
실시예에 따른 MOSFET은 트렌치를 포함하여 형성된 기판; 상기 트렌치 측벽에 형성된 게이트 절연막; 상기 트렌치 하측에 상기 게이트 절연막보다 두껍게 형성된 바텀(bottom) 절연막; 및 상기 게이트 절연막 상에 상기 트렌치를 채우며 형성된 게이트 전극;을 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 MOSFET 제조방법은 기판 내에 트렌치를 형성하는 단계; 상기 트렌치 하측에 바텀(bottom) 절연막을 형성하는 단계; 상기 트렌치 측벽에 상기 바텀 절연막보다 얇은 두께의 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 상기 트렌치를 채우는 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
실시예에 따른 MOSFET 및 그 제조방법에 의하면, 게이트 하측에 평평한 구조의 두꺼운 바텀옥사이드(flat shaped thick bottom oxide)를 형성함으로써 게이트 차지(Gate charge)(Qgd)가 감소하고, 이에 따라 트랜지스터(transistor)의 스위칭 스피드(switching speed)를 향상시킬 수 있는 효과가 있다.
이하, 실시예에 따른 MOSFET 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
(실시예)
도 1은 실시예에 따른 MOSFET의 단면도이다.
실시예에 따른 MOSFET은 트렌치를 포함하여 형성된 기판(110); 상기 트렌치 하측에 형성된 바텀(bottom) 절연막(120); 상기 트렌치 측벽에 형성된 게이트 절연막(130); 및 상기 게이트 절연막(130) 상에 상기 트렌치를 채우며 형성된 게이트 전극(140);을 포함할 수 있다.
실시예는 상기 게이트(Gate) 측면에 바디 영역(115)과 소스영역(150)을 더 포함할 수 있다.
실시예에 따른 MOSFET은 게이트 하측에 평평한 구조의 두꺼운 바텀옥사이드(flat shaped thick bottom oxide)를 형성함으로써 게이트 차지(Gate charge)(Qgd)가 감소하고, 이에 따라 트랜지스터(transistor)의 스위칭 스피드(switching speed)를 향상시킬 수 있는 효과가 있다.
예를 들어, 실시예에서 상기 바텀 절연막(120)은 상기 게이트 절연막(130)보다 두꺼울 수 있다.
또는, 실시예에서 상기 바텀 절연막(120)은 하측은 아래로 볼록하고, 상측은 평평할 수 있다.
즉, 실시예에서 바텀 절연막(120)이 게이트 절연막(130) 보다 두껍게 형성됨으로써 기판(110), 바텀 절연막(120) 및 게이트 전극(140)에 의해 형성되는 커패시티의 감소를 가져올 수 있고, 이에 따라 게이트 차지(Gate charge)(Qgd)가 감소하고, 결국 트랜지스터(transistor)의 스위칭 스피드(switching speed)를 향상시킬 수 있는 효과가 있다.
이하, 도 2 내지 도 8을 참조하여 실시예에 따른 MOSFET의 제조방법을 설명한다.
우선, 도 2와 같이 기판(110) 내에 트렌치(T)를 형성한다.
예를 들어, 기판(110) 표면에 패드 산화막(210), 패드 질화막(220)을 형성하고, 감광막(230)에 의해 트렌치 영역을 패턴닝한다.
이후, 상기 패턴된 감광막(230)을 식각마스크로 하여 상기 패드 질화막(220), 패드 산화막(210) 및 기판(110)을 차례로 식각하여 트렌치(Trench)(T)를 형성한다.
다음으로, 도 3과 같이 상기 트렌치(T)의 표면에 제1 절연막(240)을 형성한다.
예를 들어, 상기 감광막(230)을 제거하고, 상기 기판(110)에 열처리를 통해 트렌치(T) 표면에 제1 산화막(210)을 형성할 수 있다. 제1 절연막(240)은 제1 산화막(210)과 같은 재질일 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 4와 같이 상기 트렌치(T)를 채우면서 상기 제1 절연막(240) 상에 제1 폴리실리콘(125)을 형성한다.
예를 들어, 폴리실리콘을 이용하여 상기 트렌치(T)를 갭필할 수 있다.
다음으로, 도 5와 같이 상기 제1 폴리실리콘(125)을 선택적으로 식각하여 트렌치(T) 하측에 잔존하는 제1 폴리실리콘(125)을 형성한다.
이때, 실시예에서는 상기 잔존하는 제1 폴리실리콘(125)에 이온주입하는 단계(I)를 더 포함할 수 있다.
예를 들어, 상기 잔존하는 제1 폴리실리콘(125)에 Ar 등 도핑되지 않은 가스를 이용하여 이온주입을 통해 잔존하는 제1 폴리실리콘(125)의 격자 손상을 줌으로써 이후 진행되는 제1 폴리실리콘의 산화공정을 촉진할 수 있다.
다음으로, 도 6과 같이 상기 잔존하는 제1 폴리실리콘(125)을 산화하여 트렌치(T) 하측에 바텀(bottom) 절연막(120)을 형성한다.
실시 예에서, 상기 바텀 절연막(120)은 하측은 아래로 볼록하고, 상측은 평평할 수 있다.
예를 들어, 상기 잔존하는 제1 폴리실리콘(125)을 옥시데이션 공정에 의해 산화하여 트렌치(T) 하측에 바텀(bottom) 절연막(120)을 형성하고, 이후에 패드 절연막(220)을 제거한다.
다음으로, 도 7과 같이 상기 트렌치 측벽의 제1 절연막(240)을 제거한다.
예를 들어, 습식식각에 의해 상기 트렌치 측벽의 제1 절연막(240)을 제거할 수 있다. 또한, 이때, 기판의 표면에 존재하는 패드 산화막(210)도 함께 제거될 수 있다.
한편, 실시예에서 트렌치 측벽의 제1 절연막(240)은 200Å 이하의 얇은 두께기 때문에 습식식각에 의해 측벽의 제1 절연막(240)을 제거하는 동안, 트렌치 하측의 두꺼운 바텀 절연막은 잔존하게 되며, 또는 바텀 절연막의 상면은 평편한 상태를 유지할 수 있다.
그 다음으로, 도 8과 같이 상기 트렌치 측벽에 게이트 절연막(130)을 형성한다. 이후, 상기 게이트 절연막(130) 상에 상기 트렌치를 채우는 게이트 전극(140)을 형성한다.
그리고, 게이트 측면에 바디영역(115)과 소스영역(150)을 더 형성할 수 있다.
실시예에 따른 MOSFET 제조방법에 의하면, 바텀 절연막(120)이 게이트 절연막(130) 보다 두껍게 형성됨으로써 기판(110), 바텀 절연막(120) 및 게이트 전극(140)에 의해 형성되는 커패시티의 감소를 가져올 수 있고, 이에 따라 게이트 차지(Gate charge)(Qgd)가 감소하고, 결국 트랜지스터(transistor)의 스위칭 스피드(switching speed)를 향상시킬 수 있는 효과가 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 실시예에 따른 MOSFET의 단면도.
도 2 내지 도 8은 실시예에 따른 MOSFET의 제조방법의 공정단면도.

Claims (6)

  1. 삭제
  2. 삭제
  3. 기판 내에 트렌치를 형성하는 단계;
    상기 트렌치 하측에 바텀(bottom) 절연막을 형성하는 단계;
    상기 트렌치 측벽에 상기 바텀 절연막보다 얇은 두께의 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 상기 트렌치를 채우는 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 MOSFET의 제조방법.
  4. 제3 항에 있어서,
    상기 트렌치 하측에 바텀(bottom) 절연막을 형성하는 단계는,
    상기 트렌치의 표면에 제1 절연막을 형성하는 단계;
    상기 트렌치를 채우면서 상기 제1 절연막 상에 제1 폴리실리콘을 형성하는 단계;
    상기 제1 폴리실리콘을 선택적으로 식각하여 트렌치 하측에 잔존하는 제1 폴리실리콘을 형성하는 단계;
    상기 잔존하는 제1 폴리실리콘을 산화하여 트렌치 하측에 바텀(bottom) 절연막을 형성하는 단계; 및
    상기 트렌치 측벽의 제1 절연막을 제거하는 단계;를 포함하는 것을 특징으로 하는 MOSFET의 제조방법.
  5. 제4 항에 있어서,
    상기 트렌치 하측에 잔존하는 제1 폴리실리콘을 형성하는 단계 후에,
    상기 잔존하는 제1 폴리실리콘에 이온주입하는 단계를 더 포함하는 것을 특징으로 하는 MOSFET의 제조방법.
  6. 제3 항 내지 제5 항 중 어느 하나의 항에 있어서,
    상기 바텀 절연막은
    하측은 아래로 볼록하고, 상측은 평평한 것을 특징으로 하는 MOSFET의 제조방법.
KR1020070080055A 2007-08-09 2007-08-09 Ｍｏｓｆｅｔ 및 그 제조방법 KR100871978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070080055A KR100871978B1 (ko) 2007-08-09 2007-08-09 Ｍｏｓｆｅｔ 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080055A KR100871978B1 (ko) 2007-08-09 2007-08-09 Ｍｏｓｆｅｔ 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100871978B1 true KR100871978B1 (ko) 2008-12-08

Family

ID=40371885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080055A KR100871978B1 (ko) 2007-08-09 2007-08-09 Ｍｏｓｆｅｔ 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100871978B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347039A (zh) * 2022-10-14 2022-11-15 强元芯电子(广东)有限公司 一种低功耗半导体功率器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070073533A (ko) * 2006-01-05 2007-07-10 주식회사 케이이씨 트랜지스터 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070073533A (ko) * 2006-01-05 2007-07-10 주식회사 케이이씨 트랜지스터 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347039A (zh) * 2022-10-14 2022-11-15 强元芯电子(广东)有限公司 一种低功耗半导体功率器件
CN115347039B (zh) * 2022-10-14 2023-01-17 强元芯电子(广东)有限公司 一种低功耗半导体功率器件

Similar Documents

Publication Publication Date Title
US9893168B2 (en) Split gate semiconductor device with curved gate oxide profile
JP5519902B2 (ja) リセスチャネルを有するトランジスタ及びその製造方法
KR20040033313A (ko) 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법
US7683406B2 (en) Semiconductor device and method for forming the same
TWI615889B (zh) 功率金氧半導體場效電晶體的製造方法
US20100273304A1 (en) Method of fabricating semiconductor device
US7332396B2 (en) Semiconductor device with recessed trench and method of fabricating the same
US7800173B2 (en) Manufacturing process of a vertical-conduction MISFET device with gate dielectric structure having differentiated thickness and vertical-conduction MISFET device thus manufacture
TWI643253B (zh) 功率金氧半導體場效電晶體的製造方法
US20060024891A1 (en) Method of manufacture of a trench-gate semiconductor device
TW200843105A (en) Vertical transistor and method for preparing the same
KR100871978B1 (ko) Ｍｏｓｆｅｔ 및 그 제조방법
US20110215397A1 (en) High cell density trenched power semiconductor structure and fabrication method thereof
KR100934790B1 (ko) 디모스 트랜지스터 및 그 제조방법
KR100730466B1 (ko) 트렌치 트랜지스터 및 그의 제조 방법
KR20230085939A (ko) 반도체 전력 소자의 제조 방법
US20120061748A1 (en) Semiconductor device and method of manufacturing the same
US7374975B2 (en) Method of fabricating a transistor
KR101010455B1 (ko) 트랜치형 반도체 소자 및 트랜치형 반도체 소자의 제조 방법
KR100552814B1 (ko) 반도체 소자의 수직형 트랜지스터와 그 제조 방법
KR100817712B1 (ko) 고전압 모스 소자의 제조 방법
KR100713937B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20040074741A (ko) 반도체 소자의 형성방법
KR20000031320A (ko) 모스 트랜지스터 제조방법
KR20050101999A (ko) Ｍｏｓｆｅｔ 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee