CN115347039A - 一种低功耗半导体功率器件 - Google Patents

一种低功耗半导体功率器件 Download PDF

Info

Publication number
CN115347039A
CN115347039A CN202211256517.8A CN202211256517A CN115347039A CN 115347039 A CN115347039 A CN 115347039A CN 202211256517 A CN202211256517 A CN 202211256517A CN 115347039 A CN115347039 A CN 115347039A
Authority
CN
China
Prior art keywords
layer
gate oxide
groove
insulating gate
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211256517.8A
Other languages
English (en)
Other versions
CN115347039B (zh
Inventor
董晶晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qiangyuan Core Electronics Guangdong Co ltd
Original Assignee
Qiangyuan Core Electronics Guangdong Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiangyuan Core Electronics Guangdong Co ltd filed Critical Qiangyuan Core Electronics Guangdong Co ltd
Priority to CN202211256517.8A priority Critical patent/CN115347039B/zh
Publication of CN115347039A publication Critical patent/CN115347039A/zh
Application granted granted Critical
Publication of CN115347039B publication Critical patent/CN115347039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/7072—Electromobility specific charging systems or methods for batteries, ultracapacitors, supercapacitors or double-layer capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T90/00—Enabling technologies or technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02T90/10—Technologies relating to charging of electric vehicles
    • Y02T90/12—Electric charging stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出了一种低功耗半导体功率器件，所述低功耗半导体功率器件包括底衬组件、沟槽和沟槽内结构组件；所述沟槽内结构组件设置于沟槽内部；所述沟槽设置于底衬组件中心位置；所述底衬组件下底面设置有漏极金属层；所述底衬组件上表面设置有源极金属层。所述沟槽内结构组件包括第一介质区域和第二介质区域；所述第一介质区域位于所述沟槽内的下方；所述第二介质区域位于第一介质区域上方。

Description

一种低功耗半导体功率器件
技术领域
本发明提出了一种低功耗半导体功率器件，属于电子器件技术领域。
背景技术
功率器件（powercomponents）广泛应用于电源管理或开关电源转换等众多电器电源以及充电、充电桩技术领域中。尤其是沟槽式功率器件因其具备高集成度、导电电阻低和开关损耗小等优点广泛应用于汽车或其他用电设备的充电桩中。然而，现有的沟槽式功率器件应用于充电桩中，由于其充电桩运行过程中的充电负荷大，功率高等特点，导致现有的沟槽式功率器件在充电桩运行过程中存在功耗较大，进而产生能源浪费的问题。
发明内容
本发明提供了一种低功耗半导体功率器件，用以解决现有技术中的在充电桩运行过程中存在功耗较大，进而产生能源浪费的问题，所采取的技术方案如下：
一种低功耗半导体功率器件，所述低功耗半导体功率器件包括底衬组件、沟槽3和沟槽内结构组件；所述沟槽内结构组件设置于沟槽内部；所述沟槽3设置于底衬组件中心位置；所述底衬组件下底面设置有漏极金属层6；所述底衬组件上表面设置有源极金属层12。
进一步地，所述底衬组件包括N型底衬1和N型外延底衬2；所述N型外延底衬2设置于所述N型底衬1一侧，并且，所述N型外延底衬2远离所述N型底衬1的一侧表面为所述底衬组件上表面；所述N型底衬1远离所述N型外延底衬2的一侧表面为底衬组件下底面；在所述N型外延底衬上表面设有与所述源极金属层12相接的P型层15和N型层16；所述N型层16上表面设置有绝缘层14。
进一步地，所述沟槽3设置于所述N型外延底衬2中心位置。
进一步地，所述沟槽内结构组件包括第一介质区域和第二介质区域；所述第一介质区域位于所述沟槽3内的下方；所述第二介质区域位于第一介质区域上方。
进一步地，所述第一介质区域包括侧壁氧化层4、底部氧化层5和第一介质层7；所述底部氧化层5设置于所述沟槽3内底面；所述侧壁氧化层4设置于所述沟槽3的槽体侧壁上；所述侧壁氧化层4对应的沟槽槽体范围内填充有第一介质层7。
其中，所述侧壁氧化层4设置于槽体侧壁上的分布高度通过如下公式获取：
Figure 62069DEST_PATH_IMAGE001
其中，h表示所述侧壁氧化层4设置于槽体侧壁上的分布高度；h z 表示所述低功耗半导体功率器件整体高度；h n 表示所述N型外延底衬2的对应高度；h g 表示所述沟槽3的深度。
进一步地，所述侧壁氧化层4和底部氧化层5之间的厚度满足如下约束条件：
1.75H2≤H1≤2.3H2
其中，H1和H2分别对应表示侧壁氧化层4和底部氧化层5的层厚度。
进一步地，所述第二介质区域包括第一导电多晶硅8、第二导电多晶硅9、第一绝缘栅氧化层10和第二绝缘栅氧化层11；所述第一绝缘栅氧化层10和第二绝缘栅氧化层11设置于第二介质区域对应的所述沟槽3的槽体侧壁上，且与侧壁氧化层4相连；所述第一导电多晶硅8和第二导电多晶硅9对应附着于所述第一绝缘栅氧化层10和第二绝缘栅氧化层11的远离槽体侧壁的一侧上。
进一步地，所述第二介质区域还包括源极金属层12和第二介质层13；所述源极金属层12设置于沟槽中心位置；所述源极金属层12的一端与第一介质层7连接，另一端外延至沟槽3的外部侧壁，并且，所述源极金属层12的外延结构对所述沟槽3进行封口；所述源极金属层12与所述第一导电多晶硅8和第二导电多晶硅9之间填充有第二介质层13。
进一步地，所述第一绝缘栅氧化层10和第二绝缘栅氧化层11上均设置有尺寸相同的绝缘栅氧化层矩形凹槽，所述第一导电多晶硅8和第二导电多晶硅9上均设置有尺寸相同的导电多晶硅矩形凸起，其中，所述导电多晶硅矩形凸起无缝嵌入至所述绝缘栅氧化层矩形凹槽内。
进一步地，所述绝缘栅氧化层矩形凹槽位于所述第一绝缘栅氧化层10和第二绝缘栅氧化层11的中心位置，并且，所述导电多晶硅矩形凸起联合导电多晶硅体的整体厚度与绝缘栅氧化层未开槽部分的整体厚度之间满足如下约束条件：
1.16L2≤L1≤1.34L2
其中，L1和L2分别对应表示所述导电多晶硅矩形凸起联合导电多晶硅体的整体厚度与绝缘栅氧化层未开槽部分的整体厚度。
所述绝缘栅氧化层未开槽部分的整体厚度满足如下厚度条件：
1.59H1≤L2≤1.83H1
并且，所述绝缘栅氧化层矩形凹槽底部对应的剩余绝缘栅氧化层层体厚度满足如下厚度约束条件：
0.72H1≤Ly≤H1
其中，Ly表示剩余绝缘栅氧化层层体厚度。
同时，所述第一绝缘栅氧化层10和第二绝缘栅氧化层11的绝缘栅氧化层矩形凹槽的槽体宽度通过如下公式获取：
Figure 385734DEST_PATH_IMAGE002
其中，d表示绝缘栅氧化层矩形凹槽的槽体宽度；h 2表示第一绝缘栅氧化层10和第二绝缘栅氧化层11的对应高度。
本发明有益效果：
本发明提出的一种低功耗半导体功率器件通过改变沟槽内部绝缘栅氧化层和多晶硅之间的组合结构，有效提高绝缘栅氧化层和多晶硅之间的接触面积，通过接触面积的增加提高绝缘栅氧化层和多晶硅连接紧密型，并且通过绝缘栅氧化层外部沉积生成多晶硅能的方式够有效降低因在多晶硅表面生长绝缘栅氧化层且多晶硅表面粗糙而导致的绝缘栅氧化层粗糙，进而降低所述半导体功率器件运行过程中的功耗消耗量，实现资源节能。并且，在实现资源节能的同时，通过在低功耗半导体功率器件的沟槽底部和侧壁设置氧化层的方式，有效提高功率器件耐压能力，进而解决功率器件耐压能力较低的问题。
附图说明
图1为本发明所述低功耗半导体功率器件的整体结构图；
图2为本发明所述低功耗半导体功率器件的形成示意图一；
图3为本发明所述低功耗半导体功率器件的形成示意图二；
图4为本发明所述低功耗半导体功率器件的形成示意图三；
（1，N型底衬；2，N型外延底衬；3，沟槽；4，侧壁氧化层；5，底部氧化层；6，漏极金属层；7，第一介质层；8，第一导电多晶硅；9，第二导电多晶硅；10，第一绝缘栅氧化层；11，第二绝缘栅氧化层；12，源极金属层；13，第二介质层；14，绝缘层；15，P型层；16，N型层）。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提出了一种低功耗半导体功率器件，如图1所示，所述低功耗半导体功率器件包括底衬组件、沟槽3和沟槽内结构组件；所述沟槽内结构组件设置于沟槽内部；所述沟槽3设置于底衬组件中心位置；所述底衬组件下底面设置有漏极金属层6；所述底衬组件上表面设置有源极金属层12。
其中，所述底衬组件包括N型底衬1和N型外延底衬2；所述N型外延底衬2设置于所述N型底衬1一侧，并且，所述N型外延底衬2远离所述N型底衬1的一侧表面为所述底衬组件上表面；所述N型底衬1远离所述N型外延底衬2的一侧表面为底衬组件下底面；在所述N型外延底衬上表面设有与所述源极金属层12相接的P型层15和N型层16；所述N型层16上表面设置有绝缘层14。
如图2-图4所示，所述沟槽3设置于所述N型外延底衬2中心位置。并且，所述沟槽3内设置有沟槽内结构组件，其中，所述沟槽内结构组件包括第一介质区域和第二介质区域；所述第一介质区域位于所述沟槽3内的下方；所述第二介质区域位于第一介质区域上方。
所述第一介质区域包括侧壁氧化层4、底部氧化层5和第一介质层7；所述底部氧化层5设置于所述沟槽3内底面；所述侧壁氧化层4设置于所述沟槽3的槽体侧壁上；所述侧壁氧化层4对应的沟槽槽体范围内填充有第一介质层7。
所述第二介质区域包括第一导电多晶硅8、第二导电多晶硅9、第一绝缘栅氧化层10和第二绝缘栅氧化层11；所述第一绝缘栅氧化层10和第二绝缘栅氧化层11设置于第二介质区域对应的所述沟槽3的槽体侧壁上，且与侧壁氧化层4相连；所述第一导电多晶硅8和第二导电多晶硅9对应附着于所述第一绝缘栅氧化层10和第二绝缘栅氧化层11的远离槽体侧壁的一侧上。
其中，所述第二介质区域还包括源极金属层12和第二介质层13；所述源极金属层12设置于沟槽中心位置；所述源极金属层12的一端与第一介质层7连接，另一端外延至沟槽3的外部侧壁，并且，所述源极金属层12的外延结构对所述沟槽3进行封口；所述源极金属层12与所述第一导电多晶硅8和第二导电多晶硅9之间填充有第二介质层13。
所述第一绝缘栅氧化层10和第二绝缘栅氧化层11上均设置有尺寸相同的绝缘栅氧化层矩形凹槽，所述第一导电多晶硅8和第二导电多晶硅9上均设置有尺寸相同的导电多晶硅矩形凸起，其中，所述导电多晶硅矩形凸起无缝嵌入至所述绝缘栅氧化层矩形凹槽内。
上述技术方案的工作原理为：由于功率器件在应用于充电桩这种高功率、高频率运行的电源充电设备中时，由于充电桩的高功率和高频率的运行，极易造成温度的升高，在高温度的状态下，以及高温降温的温控调解下，极易导致功率器件内部绝缘栅氧化与导电多晶硅之间因高温和频繁温度变化而导致局部位置产生间隙，长时间随着间隙的增到会降低两层之间的有效连接面积的大小，进而降低功率器件运行稳定性和运行可靠性，同时也会导致功率器件随着使用时间的增长而增加其功耗的问题。通过本实施例将绝缘栅氧化与导电多晶硅的结构改成相互契合的嵌入式设置，能够仅通过两层结构的设置将绝缘栅氧化与导电多晶硅进行嵌合设置，保证及时出现间隙也能够通过凹槽和凸起的对应设置始终保证两层之间存在有效的接触面积，进而提高功率器件运行稳定性和运行可靠性，有效防止随着功率器件运行时长的增加降低两层之间的有效连接面积的大小的问题发生，进而避免了长时间运行的功率器件的功耗随运行时间增加而增大的问题，进而有效降低长时间运行的功率器件的功耗，实现功率器件的长时间低功耗运行，进而实现节能减排的效果，有效避免能源浪费。同时，通过在低功耗半导体功率器件的沟槽底部和侧壁设置氧化层的方式，能够保证降低功率器件长时间运行过程中功耗的情况下，进一步有效提高功率器件耐压能力，进而解决功率器件耐压能力较低的问题。
上述技术方案的效果为：本实施例提出的一种低功耗半导体功率器件通过改变沟槽内部绝缘栅氧化层和多晶硅之间的组合结构，有效提高绝缘栅氧化层和多晶硅之间的接触面积，通过接触面积的增加提高绝缘栅氧化层和多晶硅连接紧密型，并且通过绝缘栅氧化层外部生成多晶硅能的方式够有效降低因在多晶硅表面生长绝缘栅氧化层且多晶硅表面粗糙而导致的绝缘栅氧化层粗糙，进而降低所述半导体功率器件运行过程中的功耗消耗量，实现资源节能。并且，在实现资源节能的同时，通过在低功耗半导体功率器件的沟槽底部和侧壁设置氧化层的方式，有效提高功率器件耐压能力，进而解决功率器件耐压能力较低的问题。
本发明的一个实施例，所述侧壁氧化层4设置于槽体侧壁上的分布高度通过如下公式获取：
Figure 227788DEST_PATH_IMAGE001
其中，h表示所述侧壁氧化层4设置于槽体侧壁上的分布高度；h z 表示所述低功耗半导体功率器件整体高度；h n 表示所述N型外延底衬2的对应高度；h g 表示所述沟槽3的深度。
并且，所述侧壁氧化层4和底部氧化层5之间的厚度满足如下约束条件：
1.75H2≤H1≤2.3H2
其中，H1和H2分别对应表示侧壁氧化层4和底部氧化层5的层厚度。其中，底部氧化层5的厚度不低于50nm。
上述技术方案的工作原理及效果为：由于侧壁氧化层高度的大小直接影响绝缘栅层和导电多晶硅的总体尺寸，侧壁氧化层高度增到势必会造成绝缘栅层和导电多晶硅的总体尺的缩小，而绝缘栅层和导电多晶硅的总体尺寸的缩小对功率器件运行的介电常数以及两层相连的有效面积的大小产生影响，而侧壁氧化层高度过低则会导致功率器件在运行过程中功耗随运行时长的增加而增大，同时，也会导致降低功率器件的耐压能力的问题出现，因此，通过上述方式结合功率器件的整体尺寸的沟槽的整体尺寸之间的比例关系对侧壁氧化层的高度进行设置，能够有效提高侧壁氧化层高度设置与功率器件整体结构的匹配性。既能够防止侧壁氧化层高度设置过高导致绝缘栅层和导电多晶硅的总体尺寸不足的问题发生，进而有效降低功率器件运行功耗，使得功率器件长时间运行仍能够保持低功率运行状态，又能够保证侧壁氧化层的总量，进而提高功率器件的耐压能力。
同时，通过上述侧壁氧化层4和底部氧化层5的层厚度约束条件，对所述侧壁氧化层厚度进行设置，能够有效提高功率器件的沟槽底部侧壁部分的耐压能力，防止底部侧壁耐压能力不足导致的沟槽底部整体耐压能力降低的问题发生，同时，在通过层厚度设置提高功率器件耐压力的同时，保证功率器件的层厚度比例设置不会因为设置不合理而影响功率器件散热，进而有效降低功率器件运行时的功耗，实现功率器件的长时间低功耗运行，做到节能减排，避免能源浪费。
本发明的一个实施例，所述绝缘栅氧化层矩形凹槽位于所述第一绝缘栅氧化层10和第二绝缘栅氧化层11的中心位置，并且，所述导电多晶硅矩形凸起联合导电多晶硅体的整体厚度与绝缘栅氧化层未开槽部分的整体厚度之间满足如下约束条件：
1.16L2≤L1≤1.34L2
其中，L1和L2分别对应表示所述导电多晶硅矩形凸起联合导电多晶硅体的整体厚度与绝缘栅氧化层未开槽部分的整体厚度。
所述绝缘栅氧化层未开槽部分的整体厚度满足如下厚度条件：
1.59H1≤L2≤1.83H1
并且，所述绝缘栅氧化层矩形凹槽底部对应的剩余绝缘栅氧化层层体厚度满足如下厚度约束条件：
0.72H1≤Ly≤H1
其中，Ly表示剩余绝缘栅氧化层层体厚度。
同时，所述第一绝缘栅氧化层10和第二绝缘栅氧化层11的绝缘栅氧化层矩形凹槽的槽体宽度通过如下公式获取：
Figure 669003DEST_PATH_IMAGE002
其中，d表示绝缘栅氧化层矩形凹槽的槽体宽度；h 2表示第一绝缘栅氧化层10和第二绝缘栅氧化层11的对应高度。
上述技术方案的工作原理及效果为：通过改变沟槽内部绝缘栅氧化层和多晶硅之间的组合结构，有效提高绝缘栅氧化层和多晶硅之间的接触面积，通过接触面积的增加提高绝缘栅氧化层和多晶硅连接紧密型，并且通过绝缘栅氧化层外部生成多晶硅能的方式够有效降低因在多晶硅表面生长绝缘栅氧化层且多晶硅表面粗糙而导致的绝缘栅氧化层粗糙，进而降低低功耗半导体功率器运行质量的问题发生。同时，通过粗糙度降低的方式也能够有效抑制低功率器件运行过程中的功耗增长，进而有效降低功率器件运行时的功耗，有效提高功率器件在充电桩进行高频率、大功率运行过程中的连续低功率运行的时长。
同时，由于绝缘栅氧化和导电多晶硅的结构发生改变，其电学特性也会随着绝缘栅氧化和导电多晶硅的结构变化而产生波动变化，因此，通过上述约束条件和计算公式设置的绝缘栅氧化与导电多晶硅能够保证在绝缘栅氧化和导电多晶硅的结构发生改变时，通过绝缘栅氧化和导电多晶硅的结构约束条件的设置保证电学特性满足功率器件的功能需求，防止绝缘栅氧化和导电多晶硅的结构变化在实现功率器件的长时间低功率运行过程中，降低功率器件的电气性能，进而降低功率器件的运行稳定性和运行可靠性的问题发生。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种低功耗半导体功率器件，其特征在于，所述低功耗半导体功率器件包括底衬组件、沟槽（3）和沟槽内结构组件；所述沟槽内结构组件设置于沟槽内部；所述沟槽（3）设置于底衬组件中心位置；所述底衬组件下底面设置有漏极金属层（6）；所述底衬组件上表面设置有源极金属层（12）。
2.根据权利要求1所述低功耗半导体功率器件，其特征在于，所述底衬组件包括N型底衬（1）和N型外延底衬（2）；所述N型外延底衬（2）设置于所述N型底衬（1）一侧，并且，所述N型外延底衬（2）远离所述N型底衬（1）的一侧表面为所述底衬组件上表面；所述N型底衬（1）远离所述N型外延底衬（2）的一侧表面为底衬组件下底面；在所述N型外延底衬上表面设有与所述源极金属层（12）相接的P型层（15）和N型层（16）；所述N型层（16）上表面设置有绝缘层（14）。
3.根据权利要求2所述低功耗半导体功率器件，其特征在于，所述沟槽（3）设置于所述N型外延底衬（2）中心位置。
4.根据权利要求1所述低功耗半导体功率器件，其特征在于，所述沟槽内结构组件包括第一介质区域和第二介质区域；所述第一介质区域位于所述沟槽（3）内的下方；所述第二介质区域位于第一介质区域上方。
5.根据权利要求4所述低功耗半导体功率器件，其特征在于，所述第一介质区域包括侧壁氧化层（4）、底部氧化层（5）和第一介质层（7）；所述底部氧化层（5）设置于所述沟槽（3）内底面；所述侧壁氧化层（4）设置于所述沟槽（3）的槽体侧壁上；所述侧壁氧化层（4）对应的沟槽槽体范围内填充有第一介质层（7）。
6.根据权利要求5所述低功耗半导体功率器件，其特征在于，所述侧壁氧化层（4）和底部氧化层（5）之间的厚度满足如下约束条件：
1.75H2≤H1≤2.3H2
其中，H1和H2分别对应表示侧壁氧化层（4）和底部氧化层（5）的层厚度。
7.根据权利要求4所述低功耗半导体功率器件，其特征在于，所述第二介质区域包括第一导电多晶硅（8）、第二导电多晶硅（9）、第一绝缘栅氧化层（10）和第二绝缘栅氧化层（11）；所述第一绝缘栅氧化层（10）和第二绝缘栅氧化层（11）设置于第二介质区域对应的所述沟槽（3）的槽体侧壁上，且与侧壁氧化层（4）相连；所述第一导电多晶硅（8）和第二导电多晶硅（9）对应附着于所述第一绝缘栅氧化层（10）和第二绝缘栅氧化层（11）的远离槽体侧壁的一侧上。
8.根据权利要求7所述低功耗半导体功率器件，其特征在于，所述第二介质区域还包括源极金属层（12）和第二介质层（13）；所述源极金属层（12）设置于沟槽中心位置；所述源极金属层（12）的一端与第一介质层（7）连接，另一端外延至沟槽（3）的外部侧壁，并且，所述源极金属层（12）的外延结构对所述沟槽（3）进行封口；所述源极金属层（12）与所述第一导电多晶硅（8）和第二导电多晶硅（9）之间填充有第二介质层（13）。
9.根据权利要求7所述低功耗半导体功率器件，其特征在于，所述第一绝缘栅氧化层（10）和第二绝缘栅氧化层（11）上均设置有尺寸相同的绝缘栅氧化层矩形凹槽，所述第一导电多晶硅（8）和第二导电多晶硅（9）上均设置有尺寸相同的导电多晶硅矩形凸起，其中，所述导电多晶硅矩形凸起无缝嵌入至所述绝缘栅氧化层矩形凹槽内。
10.根据权利要求9所述低功耗半导体功率器件，其特征在于，所述绝缘栅氧化层矩形凹槽位于所述第一绝缘栅氧化层（10）和第二绝缘栅氧化层（11）的中心位置，并且，所述导电多晶硅矩形凸起联合导电多晶硅体的整体厚度与绝缘栅氧化层未开槽部分的整体厚度之间满足如下约束条件：
1.16L2≤L1≤1.34L2
其中，L1和L2分别对应表示所述导电多晶硅矩形凸起联合导电多晶硅体的整体厚度与绝缘栅氧化层未开槽部分的整体厚度。
CN202211256517.8A 2022-10-14 2022-10-14 一种低功耗半导体功率器件 Active CN115347039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211256517.8A CN115347039B (zh) 2022-10-14 2022-10-14 一种低功耗半导体功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211256517.8A CN115347039B (zh) 2022-10-14 2022-10-14 一种低功耗半导体功率器件

Publications (2)

Publication Number Publication Date
CN115347039A true CN115347039A (zh) 2022-11-15
CN115347039B CN115347039B (zh) 2023-01-17

Family

ID=83957704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211256517.8A Active CN115347039B (zh) 2022-10-14 2022-10-14 一种低功耗半导体功率器件

Country Status (1)

Country Link
CN (1) CN115347039B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035989A1 (en) * 2006-08-11 2008-02-14 Mosel Vitelic Inc. Fabricating process and structure of trench power semiconductor device
KR100871978B1 (ko) * 2007-08-09 2008-12-08 주식회사 동부하이텍 Ｍｏｓｆｅｔ 및 그 제조방법
US20160351665A1 (en) * 2015-05-27 2016-12-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US20180358454A1 (en) * 2017-06-07 2018-12-13 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN109378344A (zh) * 2018-12-11 2019-02-22 张家港凯思半导体有限公司 一种超低功耗半导体功率器件及其制备方法
CN209626223U (zh) * 2019-05-07 2019-11-12 张家港凯思半导体有限公司 一种低功耗屏蔽栅型半导体功率器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035989A1 (en) * 2006-08-11 2008-02-14 Mosel Vitelic Inc. Fabricating process and structure of trench power semiconductor device
KR100871978B1 (ko) * 2007-08-09 2008-12-08 주식회사 동부하이텍 Ｍｏｓｆｅｔ 및 그 제조방법
US20160351665A1 (en) * 2015-05-27 2016-12-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US20180358454A1 (en) * 2017-06-07 2018-12-13 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN109378344A (zh) * 2018-12-11 2019-02-22 张家港凯思半导体有限公司 一种超低功耗半导体功率器件及其制备方法
CN209626223U (zh) * 2019-05-07 2019-11-12 张家港凯思半导体有限公司 一种低功耗屏蔽栅型半导体功率器件

Also Published As

Publication number Publication date
CN115347039B (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
CN104992976B (zh) 一种vdmos器件及其制造方法
CN107204372A (zh) 一种优化终端结构的沟槽型半导体器件及制造方法
CN112164719B (zh) 具有等势浮空槽的低阻器件及其制造方法
CN114050187A (zh) 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管
CN102779839A (zh) 一种具有深能级杂质注入的绝缘栅双极性晶体管
CN110660843A (zh) 一种高压p沟道HEMT器件
CN115347039B (zh) 一种低功耗半导体功率器件
CN109904154A (zh) 一种沟槽超级势垒整流器及其制备方法
CN112864250A (zh) 改善栅漏电荷的沟槽型功率半导体器件及其制备方法
CN108565286A (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN105789270A (zh) 一种具有变k介质侧边的vdmos器件
CN103137688A (zh) 一种沟槽mos结构半导体装置及其制造方法
CN113078066A (zh) 一种分离栅功率mosfet器件的制造方法
CN218069857U (zh) 具有倒t型埋层的深沟槽型功率器件
CN115763565A (zh) 一种具有高k介质的屏蔽栅沟槽型MOSFET结构
CN210379056U (zh) 具有屏蔽栅的sj mos器件终端结构
CN110061049B (zh) 一种低功耗屏蔽栅型半导体功率器件及其制备方法
CN108172618A (zh) 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法
CN209029387U (zh) 一种超低功耗半导体功率器件
CN203242628U (zh) 半导体部件、垂直mosfet、igbt结构和集成半导体器件
CN111599866A (zh) 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法
CN109378344A (zh) 一种超低功耗半导体功率器件及其制备方法
CN219800856U (zh) 降低沟槽mosfet器件电容的结构
CN219738961U (zh) Mos半导体器件
CN114242784A (zh) 一种低功耗半导体功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant