KR100730466B1 - 트렌치 트랜지스터 및 그의 제조 방법 - Google Patents
트렌치 트랜지스터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100730466B1 KR100730466B1 KR1020050134048A KR20050134048A KR100730466B1 KR 100730466 B1 KR100730466 B1 KR 100730466B1 KR 1020050134048 A KR1020050134048 A KR 1020050134048A KR 20050134048 A KR20050134048 A KR 20050134048A KR 100730466 B1 KR100730466 B1 KR 100730466B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- diffusion layer
- type diffusion
- substrate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 67
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 트렌치 트랜지스터가 갖고 있는 동작특성의 우수성을 그대로 유지하면서 비용절감 및 제조 속도를 향상시킬 수 있는 트렌치 트랜지스터 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 트렌치 트랜지스터의 제조 방법은 트렌치 트랜지스터의 특성을 그대로 유지하면서 마스크 또는 공정비용을 줄이고, 제조 속도를 향상시킬 수 있는 효과가 있으며,트렌치 바텀부의 산화막의 두께를 증가시키므로써 기생캐패시턴스를 최소화하여 소자의 동작속도를 향상시킬 수 있는 효과가 있다.
트렌치 트랜지스터, 트렌치, 바텀부, 기생캐패시턴스, VDMOS
Description
도 1은 종래기술에 따른 트렌치 트랜지스터의 구조를 도시한 도면,
도 2는 본 발명의 실시예에 따른 트렌치 트랜지스터의 구조를 도시한 도면,
도 3a 내지 도 3i는 본 발명의 실시예에 따른 트렌치 트랜지스터의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : N형 반도체기판 22 : N형 에피층
23 : P형 웰 24 : 트렌치
25 : 게이트산화막 26a : 폴리실리콘스페이서
26b : 질화막스페이서 27 : 두꺼운 산화막
28 : 게이트전극 29 : N+ 확산층
32 : 리세스 33 : P+ 확산층
본 발명은 반도체 제조 기술에 관한 것으로, 특히 트렌치 트랜지스터(Power Trench MOSFET) 및 그의 제조 방법에 관한 것이다.
고전압소자용 트렌치 트랜지스터(Trench MOSFET)는 통상의 플라나기술의 VDMOS(Vertical Diffusion MOS)에 비하여 온저항(On-resistance)을 줄일 수 있다. 또한, 트렌치 기술은 셀밀도 측면에서도 일반 소자에 비해 상당히 우수하기 때문에 소자의 사이즈를 줄일 수 있다.
도 1은 종래기술에 따른 트렌치 트랜지스터의 구조를 도시한 도면이다.
도 1을 참조하면, N형 반도체기판(11) 상에 N형 에피층(12)을 성장시키고, N형 에피층에 소정깊이로 고전압소자를 위한 P형 웰(P-well for High Voltage, PHV)(13)을 형성한다.
이어서, P형 웰(13) 및 N형 에피층(12)의 소정 깊이까지 식각하여 게이트전극이 형성될 트렌치(14)를 형성한 후, 트렌치(14)를 포함한 전면에 게이트산화막(15)을 형성한다.
이어서, 게이트산화막(15) 상에 트렌치(14)를 갭필하는 게이트전극(16)을 형성한 후, 이온주입을 통해 소스/드레인 역할을 하는 N+ 확산층(17)을 형성하고, 이웃한 트랜지스터의 N+ 확산층(17) 사이에는 금속배선이 콘택될 P+ 확산층(18)을 형성한다.
이어서, 전면에 층간절연막(19)을 형성한 후, P+ 확산층(18)에 연결되는 금속배선(20)을 형성한다.
그러나, 종래의 트렌치 트랜지스터의 경우, VDMOS에 비해 복잡한 제조 공정을 가지고 있고, 공정 스텝 수도 많기 때문에 비용이나 제조 속도 측면에서 뒤떨어지는 문제점을 가지고 있으며, 채널을 제외한 나머지 트렌치(14) 바텀부에 기생캐패시턴스('X')가 형성되어 동작속도가 저하되는 문제가 있다.
그리고, 종래기술은 N+ 확산층(17) 형성을 위해 별도로 포토 및 식각공정을 진행해야만 한다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 제안된 것으로, 트렌치 트랜지스터가 갖고 있는 동작특성의 우수성을 그대로 유지하면서 비용절감 및 제조 속도를 향상시킬 수 있는 트렌치 트랜지스터 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 트렌치 트랜지스터는 상기 기판에 형성된 소정 깊이의 트렌치; 상기 트렌치의 바닥과 측면에 걸쳐 형성된 게이트산화막; 상기 트렌치 내부를 채우면서 상기 게이트산화막 상에 형성된 게이트전극; 상 기 게이트전극에 의해 정의되는 채널 이외 지역의 상기 트렌치의 바텀부 아래에 형성된 산화막; 상기 트렌치에 접하여 상기 기판 내에 형성되며 소스/드레인 역할을 하는 N형 확산층; 상기 N형 확산층에 접하여 소정 깊이를 갖고 형성된 리세스; 상기 리세스 아래에 형성된 P형 확산층; 및 상기 P형 확산층에 연결된 금속배선을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 트렌치 트랜지스터의 제조 방법은 기판에 채널을 정의하는 트렌치를 형성하는 단계; 상기 트렌치의 표면 상에 게이트산화막을 형성하는 단계; 상기 트렌치의 바텀부를 노출시키면서 상기 트렌치의 양측벽에 접하며, 제1버퍼스페이서와 제2버퍼스페이서가 적층된 버퍼스페이서를 형성하는 단계; 상기 채널을 벗어나는 상기 트렌치의 바텀부 아래에 산화막을 형성하는 단계; 상기 제2버퍼스페이서를 제거하는 단계; 상기 트렌치를 매립하는 게이트전극을 형성하는 단계; 상기 기판의 전면에 이온주입을 진행하여 N형 확산층을 형성하는 단계; 상기 기판 상에 층간절연막을 형성하는 단계; 콘택마스크를 식각마스크로 상기 층간절연막을 식각하여 콘택영역을 오픈킴과 동시에 상기 콘택영역 아래의 N형 확산층을 식각하여 리세스를 형성하는 단계; 상기 리세스 바닥의 기판에 이온주입을 통해 P형 확산층을 형성하는 단계; 및 상기 P형 확산층에 연결되는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 트렌치 트랜지스터의 구조를 도시한 도면이 다.
도 2를 참조하면, N형 반도체기판(21), N형 반도체기판(21) 상에 성장된 N형 에피층(22), N형 에피층(22)에 형성된 P형 웰(23), P형 웰(23)을 관통하는 깊이의 트렌치(24), 트렌치(24)의 바닥과 측면에 걸쳐 형성된 게이트산화막(25), 트렌치 (24) 내부를 채우면서 게이트산화막(25) 상에 형성된 게이트전극(28), 게이트전극(28)에 의해 정의되는 채널 이외 지역의 트렌치(24)의 바텀부 아래에 형성된 두꺼운 산화막(27), 트렌치(24)에 접하여 기판 내에 형성되며 소스/드레인 역할을 하는 N+ 확산층(29), N+ 확산층(29)에 접하여 소정 깊이를 갖고 형성된 리세스(32), 리세스(32) 아래에 형성된 P+ 확산층(33), 및 P+ 확산층(33)에 연결된 금속배선(34)을 포함한다. 여기서, 금속배선(34)은 층간절연막(30)을 관통하여 P+ 확산층(33)에 연결된다.그리고, 게이트산화막(25)과 게이트전극(28) 사이에는 폴리실리콘스페이서(26a)가 위치한다.
도 3a 내지 도 3i는 본 발명의 실시예에 따른 트렌치 트랜지스터의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, N형 반도체기판(21) 상에 N형 에피층(22)을 성장시키고, N형 에피층(22)에 소정깊이로 고전압소자를 위한 P형 웰(P-well for High Voltage, PHV)(23)을 형성한다.
이어서, 선택적으로 채널도핑을 위해 포토 및 식각을 진행한 후에 채널 도핑 및 어닐링을 진행한다.
이어서, P형 웰(23) 및 N형 에피층(22)의 소정 깊이까지 식각하여 게이트전극이 형성될 트렌치(24)를 형성한 후, 트렌치(24)를 포함한 전면에 게이트산화막(15)을 형성한다. 여기서, 트렌치(24) 형성을 위해 포토 및 식각을 진행한다. 바람직하게, 트렌치(24)는 P형 웰(23)을 관통하는 깊이를 갖는다.
이어서, 트렌치(24) 및 P형 웰(23)의 표면 상에 게이트산화막(25)을 형성한다.
도 3b에 도시된 바와 같이, 트렌치(24)의 양측벽에 접하는 버퍼스페이서(26)를 형성한다.
이때, 버퍼스페이서(26)는 버퍼스페이서용 물질을 증착한 후 에치백하여 형성하는데, 먼저 폴리실리콘을 증착한 후 에치백하여 폴리실리콘스페이서(26a)를 형성하고, 이어서 질화막 증착 및 에치백을 통해 질화막스페이서(26b)를 형성한다.
여기서, 폴리실리콘스페이서(26a)는 게이트산화막(25)이 질화막 증착시에 스트레스를 받는 것을 방지하기 위한 것이다.
위와 같은 버퍼스페이서(26)를 트렌치(24)의 양측벽에 접하고 트렌치(24)의 바텀부를 노출시키는 스페이서 형태로 형성하는 이유는, 후속 두꺼운 산화막 공정시 트렌치(24)의 측벽에서는 두꺼운 산화막이 형성되지 않도록 하기 위함이다.
도 3c에 도시된 바와 같이, 산화 공정을 진행하여 트렌치(24)의 바텀부에 두꺼운 산화막(27)을 형성하다.
여기서, 두꺼운 산화막(27)은 적어도 트렌치(24)의 바텀부 아래에 형성되며, 바람직하게 두꺼운 산화막(27)의 탑부분은 N형 에피층(22)과 P형 웰(23)의 경계면 위까지 이르고, 두꺼운 산화막(27)의 바텀부분은 N형 에피층(22)과 N형 반도체기판(21)의 경계면에 이르지 않는 두께를 갖는다.
이처럼, 두꺼운 산화막(27)을 트렌치(24)의 바텀부에 형성하면, 채널 이외 지역에서의 기생캐패시턴스를 방지할 수 있다.
그리고, 상기 두꺼운 산화막(27)에 의해 트렌치(24)의 바텀부가 N형 에피층(22)까지 연장되는 효과도 얻을 수 있어, 트렌치 트랜지스터에서 요구되는 트렌치의 깊이를 확보할 수 있다.
전술한 두꺼운 산화막(27)은 실질적인 게이트산화막으로 작용하지는 않는다.
도 3d에 도시된 바와 같이, 버퍼스페이서(26) 중의 질화막스페이서(26b)를 제거한다. 이때, 질화막스페이서(26b)의 제거를 습식으로 진행하며, 폴리실리콘스페이서 및 산화막이 선택비가 높은 인산(H3PO4) 용액을 이용한다.
도 3e에 도시된 바와 같이, 전면에 트렌치(24)를 채울때까지 전면에 게이트전극용 폴리실리콘을 증착한 후 포토 및 식각을 통해 트렌치(24) 내부에만 잔류하는 게이트전극(28)을 형성한다.
이때, 질화막스페이서(26b) 제거후에 잔류하고 있던 폴리실리콘스페이서(26a)도 게이트전극으로 작용한다.
도 3f에 도시된 바와 같이, 게이트전극(28)을 포함한 전면에 N형 불순물의 이온주입(N+ 이온주입)을 진행하여 P형 웰(23) 내에 N+ 확산층(29)을 형성한다.
위와 같이, 본 발명은 소스/드레인 역할을 하는 N+ 확산층(29)을 형성할 때, 포토 및 식각을 진행하지 않는다.
도 3g에 도시된 바와 같이, 전면에 층간절연막(30)을 증착한 후, 감광막을 이용한 포토 공정을 통해 콘택마스크(31)를 형성한다.
이어서, 콘택마스크(31)를 식각마스크로 이용하여 층간절연막(30)을 식각하여 콘택영역을 개방시키고, 연속해서 콘택영역 아래의 N+ 확산층(29)의 일부를 제거하여 리세스(32)를 형성한다. 이때, 리세스(32)의 깊이는 N+ 확산층(29)의 깊이와 동일하거나 더 깊고, 리세스(32)는 이웃한 트랜지스터의 N+ 확산층(29) 사이를 분리시키기 위한 것이다.
도 3h에 도시된 바와 같이, 콘택마스크(31)를 남겨둔 상태에서 리세스(32) 아래의 P형 웰(23)에 P형 불순물의 이온주입(P+ 이온주입)을 진행하여 P+ 확산층(33)을 형성한다.
이어서, 도 3i에 도시된 바와 같이, 콘택마스크(31)를 제거한 후에, P+ 확산층(33)에 연결되는 금속배선(34)을 형성한다.
도 3i의 결과를 보면, 트렌치 트랜지스터에서 채널은 실질적으로 트렌치(24)의 깊이로 정의되며, 트렌치(24) 바텀부 아래에서는 두꺼운 산화막(27)에 의해 게이트전극(28)이 형성되지 않으므로 채널이 형성되지 않는다. 이로써, 트렌치(24) 바텀부 아래에 게이트전극(28)이 형성되지 않으므로 채널을 제외한 나머지 지역에서 기생캐패시턴스가 발생되지 않는다. 결국, 소자의 동작속도를 향상시킨다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명은 N+ 확산층을 형성하기 위한 포토공정을 생략하므로써 트렌치 트랜지스터의 특성을 그대로 유지하면서 마스크 또는 공정비용을 줄이고, 제조 속도를 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 트렌치 바텀부의 산화막의 두께를 증가시키므로써 기생캐패시턴스를 최소화하여 소자의 동작속도를 향상시킬 수 있는 효과가 있다.
Claims (10)
- 삭제
- 기판에 채널을 정의하는 트렌치를 형성하는 단계;상기 트렌치의 표면 상에 게이트산화막을 형성하는 단계;상기 트렌치의 바텀부를 노출시키면서 상기 트렌치의 양측벽에 접하며, 제1버퍼스페이서와 제2버퍼스페이서가 적층된 버퍼스페이서를 형성하는 단계;상기 채널을 벗어나는 상기 트렌치의 바텀부 아래에 산화막을 형성하는 단계;상기 제2버퍼스페이서를 제거하는 단계;상기 트렌치를 매립하는 게이트전극을 형성하는 단계;상기 기판의 전면에 이온주입을 진행하여 N형 확산층을 형성하는 단계;상기 기판 상에 층간절연막을 형성하는 단계;콘택마스크를 식각마스크로 상기 층간절연막을 식각하여 콘택영역을 오픈킴과 동시에 상기 콘택영역 아래의 N형 확산층을 식각하여 리세스를 형성하는 단계;상기 리세스 바닥의 기판에 이온주입을 통해 P형 확산층을 형성하는 단계; 및상기 P형 확산층에 연결되는 금속배선을 형성하는 단계를 포함하는 트렌치 트랜지스터의 제조 방법.
- 제2항에 있어서,상기 제1버퍼스페이서는, 폴리실리콘 증착 후 에치백하여 형성하는 것을 특징으로 하는 트렌치 트랜지스터의 제조 방법.
- 제2항에 있어서,상기 제2버퍼스페이서는 질화막 증착 후 에치백하여 형성하는 것을 특징으로 하는 트렌치 트랜지스터의 제조 방법.
- 제2항에 있어서,상기 리세스의 깊이는 상기 N형 확산층의 깊이와 동일하거나 더 깊게 형성되는 것을 특징으로 하는 트렌치 트랜지스터의 제조 방법.
- 기판;상기 기판에 형성된 소정 깊이의 트렌치;상기 트렌치의 바닥과 측면에 걸쳐 형성된 게이트산화막;상기 트렌치 내부를 채우면서 상기 게이트산화막 상에 형성된 게이트전극;상기 게이트전극에 의해 정의되는 채널 이외 지역의 상기 트렌치의 바텀부 아래에 형성된 산화막;상기 트렌치에 접하여 상기 기판 내에 형성되며 소스/드레인 역할을 하는 N형 확산층;상기 N형 확산층에 접하여 소정 깊이를 갖고 형성된 리세스;상기 리세스 아래에 형성된 P형 확산층; 및상기 P형 확산층에 연결된 금속배선을 포함하는 트렌치 트랜지스터.
- 제6항에 있어서,상기 리세스의 깊이는, 상기 N형 확산층의 깊이와 동일하거나 더 깊은 것을 특징으로 하는 트렌치 트랜지스터.
- 제6항에 있어서,상기 게이트산화막과 상기 게이트전극 사이의 트렌치 측벽에 버퍼스페이서가 형성된 것을 특징으로 하는 트렌치 트랜지스터.
- 제8항에 있어서,상기 게이트전극과 버퍼스페이서는 폴리실리콘인 것을 특징으로 하는 트렌치 트랜지스터.
- 제6항에 있어서,상기 기판은 N형 반도체기판, 상기 N형 반도체기판 상에 성장된 N형 에피층 및 상기 N형 에피층에 형성된 P형 웰을 포함하고, 상기 트렌치는 상기 P형 웰을 관통하는 깊이를 갖는 것을 특징으로 하는 트렌치 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134048A KR100730466B1 (ko) | 2005-12-29 | 2005-12-29 | 트렌치 트랜지스터 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134048A KR100730466B1 (ko) | 2005-12-29 | 2005-12-29 | 트렌치 트랜지스터 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100730466B1 true KR100730466B1 (ko) | 2007-06-19 |
Family
ID=38372898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134048A KR100730466B1 (ko) | 2005-12-29 | 2005-12-29 | 트렌치 트랜지스터 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100730466B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101326852B1 (ko) | 2012-09-14 | 2013-11-20 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101397598B1 (ko) | 2007-07-16 | 2014-05-23 | 삼성전자 주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| KR102659393B1 (ko) | 2023-03-14 | 2024-04-22 | 삼성유비스 주식회사 | 공동주택 벽체에 설치되는 전기배관 보호구 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125904A (ja) | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
| KR19980074727A (ko) * | 1997-03-27 | 1998-11-05 | 윤종용 | 트렌치 디-모오스 및 그의 제조 방법 |
| KR20040029158A (ko) * | 2001-09-05 | 2004-04-03 | 인터내쇼널 렉티파이어 코포레이션 | 자기 정렬된 소스 및 접촉을 가진 트랜치 ｆｅｔ |
| KR20040053318A (ko) * | 2001-11-15 | 2004-06-23 | 제네럴 세미컨덕터, 인코포레이티드 | 낮은 게이트 전하를 가지는 트렌치 ｍｏｓｆｅｔ |
-
2005
- 2005-12-29 KR KR1020050134048A patent/KR100730466B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125904A (ja) | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
| KR19980074727A (ko) * | 1997-03-27 | 1998-11-05 | 윤종용 | 트렌치 디-모오스 및 그의 제조 방법 |
| KR20040029158A (ko) * | 2001-09-05 | 2004-04-03 | 인터내쇼널 렉티파이어 코포레이션 | 자기 정렬된 소스 및 접촉을 가진 트랜치 ｆｅｔ |
| KR20040053318A (ko) * | 2001-11-15 | 2004-06-23 | 제네럴 세미컨덕터, 인코포레이티드 | 낮은 게이트 전하를 가지는 트렌치 ｍｏｓｆｅｔ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101397598B1 (ko) | 2007-07-16 | 2014-05-23 | 삼성전자 주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| KR101326852B1 (ko) | 2012-09-14 | 2013-11-20 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102659393B1 (ko) | 2023-03-14 | 2024-04-22 | 삼성유비스 주식회사 | 공동주택 벽체에 설치되는 전기배관 보호구 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
| US20090085107A1 (en) | Trench MOSFET with thick bottom oxide tub | |
| US9263570B2 (en) | Semiconductor device including a high breakdown voltage DMOS and method of manufacturing the same | |
| KR20120124788A (ko) | 반도체 소자 | |
| WO2006109265A1 (en) | Semiconductor device and method for manufacture | |
| US20100102382A1 (en) | Trench gate type transistor and method of manufacturing the same | |
| JP2006229181A (ja) | 半導体装置及びその製造方法 | |
| KR100710776B1 (ko) | 절연 게이트형 반도체 장치 및 그 제조 방법 | |
| US6693018B2 (en) | Method for fabricating DRAM cell transistor having trench isolation structure | |
| JP5027362B2 (ja) | 高電圧素子及びその製造方法 | |
| JP2002026323A (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| US20130043528A1 (en) | Power transistor device and fabricating method thereof | |
| KR100730466B1 (ko) | 트렌치 트랜지스터 및 그의 제조 방법 | |
| US6133606A (en) | High voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes | |
| US6319776B1 (en) | Forming high voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes | |
| US20230100307A1 (en) | Method for manufacturing trench-gate mosfet | |
| JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
| US20060035417A1 (en) | Semiconductor device and method for forming the same | |
| US7714382B2 (en) | Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures | |
| KR100929635B1 (ko) | 수직형 트랜지스터 및 그의 형성방법 | |
| JP4223026B2 (ja) | 半導体装置 | |
| KR101097469B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20230085939A (ko) | 반도체 전력 소자의 제조 방법 | |
| KR20100074503A (ko) | 트렌치 게이트형 모스트랜지스터의 제조방법 | |
| US9806150B2 (en) | High voltage device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 13 |