TWI615889B - 功率金氧半導體場效電晶體的製造方法 - Google Patents

功率金氧半導體場效電晶體的製造方法 Download PDF

Info

Publication number
TWI615889B
TWI615889B TW105115311A TW105115311A TWI615889B TW I615889 B TWI615889 B TW I615889B TW 105115311 A TW105115311 A TW 105115311A TW 105115311 A TW105115311 A TW 105115311A TW I615889 B TWI615889 B TW I615889B
Authority
TW
Taiwan
Prior art keywords
oxide layer
gate
layer
trench
forming
Prior art date
Application number
TW105115311A
Other languages
English (en)
Other versions
TW201742124A (zh
Inventor
劉莒光
Original Assignee
杰力科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 杰力科技股份有限公司 filed Critical 杰力科技股份有限公司
Priority to TW105115311A priority Critical patent/TWI615889B/zh
Priority to CN201610415528.4A priority patent/CN107403721B/zh
Priority to US15/210,881 priority patent/US9653560B1/en
Publication of TW201742124A publication Critical patent/TW201742124A/zh
Application granted granted Critical
Publication of TWI615889B publication Critical patent/TWI615889B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種功率金氧半導體場效電晶體的製造方法，包括於基板上形成半導體層，於半導體層中形成至少一第一溝渠，於溝渠的表面形成熱氧化物層，於第一溝渠內形成第一閘極，於第一溝渠內的第一閘極上形成CVD氧化物層，於第一溝渠內的CVD氧化物層上形成罩幕層，而使罩幕層與熱氧化物層之間形成有第二溝渠，再於第二溝渠內形成第二閘極。

Description

功率金氧半導體場效電晶體的製造方法
本發明是有關於一種金氧半導體場效電晶體的製造方法，且特別是有關於一種功率金氧半導體場效電晶體的製造方法。
斷閘極式功率金氧半導體場效電晶體(split-gate power MOSFET)也可稱為遮蔽閘極式功率金氧半導體場效電晶體(shielded-gate power MOSFET)，其結構是將溝渠式金氧半場效電晶體內的閘極結構，以多晶矽間介電層(inter-poly-dielectric，IPD)隔開，而分為兩個電位。位於上方的閘極稱用於金氧半場效電晶體的通道(channel)形成，位於下方的閘極則會以金屬內連線電性耦合至源極(source)電位，用於截止(blocking)操作下二維電荷平衡的生成，並藉由多晶矽間介電層來改善傳統溝渠式金氧半場效電晶體中過高的閘極至汲極電容，從而降低切換損耗。
然而，由於在製造斷閘極式功率金氧半導體場效電晶體時所使用的熱氧化法，會造成摻雜離子的擴散，使得上述分開的兩個閘極不能有效地隔絕。進一步在斷閘極式功率金氧半導體場效電晶體進行高電壓的應用時，無法承受更高的電位。
本發明提供一種功率金氧半導體場效電晶體的製造方法，能製作出在高電壓場下可維持效能的功率金氧半導體場效電晶體，並且可使其製造信賴性獲得提升。
本發明的功率金氧半導體場效電晶體的製造方法，包括於基板上形成半導體層，再於半導體層中形成至少一第一溝渠。然後，於第一溝渠的表面形成第一熱氧化物層，於第一溝渠內形成第一閘極，再於第一溝渠內的第一閘極上形成第一CVD氧化物層。接著，於第一溝渠內的第一CVD氧化物層上形成罩幕層，其中罩幕層與第一熱氧化物層之間有第二溝渠。之後，於第二溝渠內形成第二閘極。
在本發明的一實施例中，於第一溝渠內形成上述第一閘極之後，還可移除第一溝渠的側壁上之部分第一熱氧化物層，以薄化第一熱氧化物層。
在本發明的一實施例中，於第一溝渠內的第一閘極上形成上述第一CVD氧化物層之前，還可於第一閘極上形成第二熱氧化物層。
在本發明的一實施例中，形成上述第二熱氧化物層之步驟可先對第一閘極進行植入製程，然後移除部分第一熱氧化物層，以露出上述第一閘極的邊角並薄化第一熱氧化物層，再進行熱氧化製程，以形成上述第二熱氧化物並圓角化第一閘極。
在本發明的一實施例中，於第一溝渠內的第一閘極上形成上述第一CVD氧化物層的方法，可先利用CVD製程於半導體層上與第一溝渠內形成第一CVD氧化物層，再於第一溝渠內形成上述罩幕層，以露出部分第一CVD氧化物層，並以罩幕層作為蝕刻罩幕，移除露出的第一CVD氧化物層，以形成第二溝渠。
在本發明的一實施例中，於形成上述第一CVD氧化物層之前還可於第一熱氧化物層上形成氮化矽層，並在移除露出的第一CVD氧化物層之後移除露出的所述氮化矽層。
在本發明的一實施例中，上述的第二閘極還可覆蓋罩幕層。
在本發明的一實施例中，上述的罩幕層例如是導電材料或非導電材料。
在本發明的一實施例中，形成上述第一CVD氧化物層的方法包括高溫CVD製程或是以四乙氧基矽烷(TEOS)為原料的CVD製程。
在本發明的另一實施例中，於第一溝渠的表面上形成上述第一熱氧化物層之後，還可於第一熱氧化物層上依序形成氮化矽層以及第二CVD氧化物層。
在本發明的另一實施例中，於第一溝渠內形成上述第一閘極之後，還可移除第一溝渠的側壁上之部分第二CVD氧化物層，以薄化第二CVD氧化物層。
在本發明的另一實施例中，於第一溝渠內的第一閘極上形成上述第一CVD氧化物層之前，還可於第一閘極上形成第二熱氧化物層。
在本發明的另一實施例中，形成上述第二熱氧化物層之步驟包括對第一熱氧化物層進行植入製程，再移除部分第二CVD氧化物層，以露出上述第一閘極的邊角並薄化第二CVD氧化物層。之後，進行熱氧化製程，以形成第二熱氧化物並圓角化第一閘極。
在本發明的另一實施例中，於第一閘極上形成上述第一CVD氧化物層之前以及形成上述第二熱氧化物層之後，還可於第二熱氧化物層上形成第三熱氧化物層。
在本發明的另一實施例中，於第一溝渠內的第一閘極上形成上述第一CVD氧化物層的方法之步驟包括：利用CVD製程於半導體層上與第一溝渠內形成第一CVD氧化物層，再於第一溝渠內形成罩幕層，以露出部分第一CVD氧化物層。以罩幕層作為蝕刻罩幕，移除移除露出的第一CVD氧化物層，以露出部分氮化矽層，之後移除露出的氮化矽層，以形成上述第二溝渠。
在本發明的另一實施例中，上述的第二閘極還可覆蓋罩幕層。
在本發明的另一實施例中，上述的罩幕層例如是導電材料或非導電材料。
在本發明的另一實施例中，形成上述第二CVD氧化物層的方法包括高溫CVD製程或是以四乙氧基矽烷(TEOS)為原料的CVD製程。
基於上述，本發明藉由於溝渠內形成的CVD氧化物層隔開第一閘極與第二閘極，所以本發明的功率金氧半導體場效電晶體能在高操作電壓下有效防止漏電的情形發生。而且，藉由第一CVD氧化物層的形成，可使第一閘極與第二閘極間的氧化物層增厚，以使本發明的功率金氧半導體場效電晶體所能承受的跨壓增加。此外，由於本發明的製造過程中所形成之罩幕層也可作為第二閘極的一部分，因此可增加製程的變化性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下實施例中所附的圖式是為了能更完整地描述發明概念的示範實施例，但是，仍可使用許多不同的形式來實施本發明，且其不應該被視為受限於所記載的實施例。在圖式中，為了清楚起見，膜層、區域及/或結構元件的相對厚度及位置可能縮小或放大。此外，本文使用「第一」、「第二」等來描述不同的區域、膜層及/或區塊，但是這樣的用語僅用於區別一區域、膜層或區塊與另一區域、膜層或區塊。因此，以下所討論之第一區域、膜層或區塊可以被稱為第二區域、膜層或區塊而不違背實施例的教示。
圖1A至圖1H是依照本發明的第一實施例的一種功率金氧半導體場效電晶體的製造流程剖面示意圖。
請先參照圖1A，於基板100上形成半導體層102。在本實施例中，基板100並沒有特別地限制。半導體層102例如是摻雜的矽層或摻雜磊晶層。之後，於半導體層102中形成第一溝渠102a，其形成方法例如是進行微影蝕刻製程。舉例來說，先在半導體層102上形成圖案化罩幕層（未繪示），以暴露出部分半導體層102。之後，以圖案化罩幕層為罩幕，對暴露出的部份半導體層102進行蝕刻製程，然後移除圖案化罩幕層。另外，於半導體層102中形成第一溝渠102a之前，可於半導體層102中形成井區104，但本發明不以此為限；意即，井區104也可於後續的製程中形成。
然後，請參照圖1B，於第一溝渠102a的表面形成第一熱氧化物層106。形成第一熱氧化物層106的方法例如是進行熱氧化法。在本實施例中，使用熱氧化法製作的第一熱氧化物層106在製作時例如採取較高的製程溫度(900℃~1200℃)，因此所形成的第一熱氧化物層106的材料(例如是二氧化矽)具有較高的緻密性，其可以作為後續製程的表面保護。
接著，請參照圖1C，於第一溝渠102a內形成第一閘極108。在本實施例中，形成第一閘極108的步驟如下：首先，藉由化學氣相沉積(Chemical Vapor Deposition)、物理氣相沉積(Physical vapor deposition)或其他適當的成膜製程於半導體層102上以及第一溝渠102a內形成導體層，再來，對所述導體層依序進行化學機械研磨(Chemical Mechanical Polishing，CMP)製程以及非等向性蝕刻製程，以於第一溝渠102a的內形成第一閘極108。另外，由於後續可對第一閘極108進行圓角化處理，因此可選擇性地先對第一閘極108進行植入製程110，以提高第一閘極108於後續熱氧化製程中的氧化效率。
然後，請參照圖1D，移除部分第一熱氧化物層106，以薄化第一熱氧化物層106。在本實施例中，移除部分第一熱氧化物層106的方法例如是進行溼式蝕刻製程去除第一溝渠102a的側壁的部分第一熱氧化物層106。持續移除第一熱氧化物層106的製程，可使第一閘極108的邊角112露出，以利後續進行熱氧化，來圓角化第一閘極108。
接著，請參照圖1E，進行熱氧化製程，以形成第二熱氧化物層114，並圓角化第一閘極108。在本實施例中，藉由對第一閘極108進行熱氧化，可使具有較高摻雜濃度的第一閘極108表面氧化較快而形成圓角108a，但本發明並不限於此。如果第一閘極108的邊角是圓的而不是具有突出的尖端結構(fangs)，可以藉此降低輸入電容(例如：閘極-源極電容(Cgs ))，或是減少產生反向漏電流(例如：閘極漏電流(Igss ))，可以使得功率金氧半導體場效電晶體的信賴性獲得提升。
然後，請參照圖1F，於基板100上形成一層氮化矽層116覆蓋第一溝渠102a內的第一熱氧化物層106，再於第一溝渠102a內的第一閘極108上形成第一CVD氧化物層118。在本實施例中，形成第一CVD氧化物層118的方法例如高溫CVD製程、或是以四乙氧基矽烷(tetraethyl orthosilicate，TEOS)為原料的CVD製程，且其例如低壓化學氣相沉積製程。在本實施例中，藉由於第一溝渠102a內的第一閘極108上形成第一CVD氧化物層118可使第一閘極108上的氧化物層增厚，因此可提升功率金氧半導體場效電晶體所能承受的跨壓。另外，在本實施例中，在形成第一CVD氧化物層118之前以及在形成氮化矽層116之後，可選擇再進行一熱氧化製程，以於第一閘極108與第一CVD氧化物層118之間形成一熱氧化物層(未繪示)，以使第一閘極108上的氧化物層進一步增厚至元件設計的厚度。之後，於第一溝渠102a內形成罩幕層120，其中罩幕層120例如導電材料或非導電材料。在本實施例中，罩幕層120可為金屬、多晶矽、非晶矽等導電材料，且其形成方法例如是化學氣相沉積、物理氣相沉積或其他適當的成膜製程。在一實施例中，罩幕層120可填滿第一溝渠102a，但本發明並不限於此。
接著，請參照圖1G，可先回蝕刻(即非等向性蝕刻製程) 圖1F之罩幕層120，再以罩幕層120a作為蝕刻罩幕，移除第一溝渠102a的側壁露出的第一CVD氧化物層(圖1F之118)，而露出圖1F之氮化矽層116，此時氮化矽層116能保護第一熱氧化物層106不受蝕刻第一CVD氧化物層之步驟影響。然後，將第一溝渠102a的側壁露出的氮化矽層116移除，以形成第二溝渠122。此時，第一閘極108與罩幕層120a之間的結構有第二熱氧化物層114、氮化矽層116a與第一CVD氧化物層118a。
之後，請參照圖1H，於第二溝渠122內形成第二閘極124。第二閘極124例如是藉由化學氣相沉積、物理氣相沉積或其他適當的成膜製程於半導體層102上以及第一溝渠102a內形成填滿第二溝渠122的導體層，並對所述導體層進行化學機械研磨製程而形成。之後，可利用植入製程等方式，於井區104內形成源極區126。在本實施例中，由於罩幕層120a是導電材料，所以罩幕層120a本身也可作為功率金氧半導體場效電晶體的第二閘極。而且，由於罩幕層120a與第二閘極124不是同時形成的，因此罩幕層120a的材料可不同於第二閘極124的材料。再者，在製作功率金氧半導體場效電晶體期間，罩幕層120a作為蝕刻製程中保護第一CVD氧化物層118a的保護層，因此罩幕層120a較佳是具有比氧化物低的蝕刻速率(etching rate)的材料，以保護形成於第一閘極108與第二閘極124之間的第一CVD氧化物層118a。同時，第二閘極124是位於罩幕層120a的側壁並與其直接接觸，因此第二閘極124可以修補罩幕層120a在作為蝕刻製程期間的保護層時，其側面所造成的缺陷並且填滿圖1G中的第二溝渠120的縫隙(gap filling)。除此之外，由於第一CVD氧化物層118a的氧化物品質比熱氧化法所形成的氧化物層優異，所以形成於第一閘極108與第二閘極124之間的第一CVD氧化物層118a可以有效地隔絕第一閘極108與第二閘極124，使得本實施例之功率金氧半導體場效電晶體能承受更高的電位而不漏電。
請繼續參照圖1H，位於第二閘極124與井區104之間的第一熱氧化物層106可作為閘極氧化層。至於汲極區(未繪出)通常配置在基板100未形成半導體層102的那一面。另外，可依照設計，於第二閘極124上配置絕緣層(未繪示)之類的膜層。
圖2A至圖2C是第一實施例的一變化例的製造流程剖面示意圖，其中使用與第一實施例相同的元件符號來表示相同或近似的部份，並且其相關描述在此不予贅述。
請參照圖2A，在進行如圖1A至圖1F所述的製程後，可先回蝕刻(即非等向性蝕刻製程)罩幕層而得到如圖2A所示的罩幕層200，且罩幕層200除了一般可作為閘極的金屬、多晶矽、非晶矽等導電材料之外，也可選用具有比氧化物低的蝕刻速率的非導電材料，如氮化矽等非導電材料。
接著，請參照圖2B，移除露出的第一CVD氧化物層(如圖2A之118)，而露出圖2A之氮化矽層116，此時氮化矽層116是作為蝕刻製程中保護第一熱氧化物層106的保護層。然後再將露出的氮化矽層116移除，以形成第二溝渠202。此時，罩幕層200是作為蝕刻製程中保護第一CVD氧化物層118a的保護層。
之後，請參照圖2C，於第一溝渠102a內填滿第二閘極204。第二閘極204例如是藉由化學氣相沉積、物理氣相沉積或其他適當的成膜製程於半導體層102上以及第一溝渠102a內形成導體層，並對所述導體層進行如化學機械研磨製程或非等向性蝕刻製程而形成。在本實施例中，第二閘極204填滿第一溝渠102a且包覆罩幕層200。之後，可於井區104形成源極區126。在本實施例中，由於罩幕層200與第二閘極204是不同時形成的，因此罩幕層200的材料可不同於第二閘極204的材料。再者，因為罩幕層200上覆蓋有第二閘極204，所以罩幕層200除了一般可作為閘極的金屬、多晶矽、非晶矽等導電材料之外，也可選用具有比氧化物低的蝕刻速率的非導電材料，如氮化矽等。同時，第二閘極204包覆整個罩幕層200，因此第二閘極204可以修補罩幕層200在蝕刻製程期間所受到的損害，還能填滿圖2B中的第二溝渠202的縫隙(gap filling)，即使罩幕層200是非導電材料，也因為第二閘極204配置於主動區內，所以功率金氧半導體場效電晶體能順利運作。
圖3A至圖3H是依照本發明的第二實施例的一種功率金氧半導體場效電晶體的製造流程剖面示意圖。
請先參照圖3A，於基板300上形成半導體層302，再於半導體層302中形成第一溝渠302a。此外，可於形成第一溝渠302a之前先在半導體層302中形成井區304，但本發明不以此為限；意即，井區304也可於後續的製程中形成。而半導體層302以及井區304的詳細製造方法、構造以及材料可參照第一實施例的相同構件，故不再贅述。之後，於第一溝渠302a的表面依序形成第一熱氧化物層306、氮化矽層308以及CVD氧化物層310，再於第一溝渠302a內形成第一閘極312。第一熱氧化物層306以及第一閘極312的詳細製造方法、構造以及材料可參照第一實施例的相同構件，故不再贅述。至於形成氮化矽層308的方法例如是藉由化學氣相沉積或其他適當的成膜製程。氮化矽層308可用以防止半導體層302內的摻雜元素進一步的擴散，有效地隔絕半導體層302與後續形成的導體層，使得第二實施例之功率金氧半導體場效電晶體的信賴性獲得提升。而形成CVD氧化物層310之方法例如是高溫CVD製程或以TEOS為原料的(低壓)CVD製程。在本實施例中，CVD氧化物層310介於第一閘極312與氮化矽層308之間，可避免第一閘極312直接與氮化矽層308接觸而造成的界面缺陷問題。然後，選擇性地對第一閘極312進行植入製程314，以提高第一閘極312於熱氧化製程中的氧化效率。
接著，請參照圖3B，移除部分CVD氧化物層310，以露出第一閘極312的邊角316並薄化CVD氧化物層310。在本實施例中，移除部分CVD氧化物層310的方法例如是溼式蝕刻製程。在本實施例中，露出第一閘極312的邊角316將有利後續進行熱氧化，來圓角化第一閘極312，以提升功率金氧半導體場效電晶體的信賴性。
隨後，請參照圖3C，進行熱氧化製程，以形成第二熱氧化物層318，並圓角化第一閘極312。在本實施例中，藉由對第一閘極312進行熱氧化，可使具有較高摻雜濃度的第一閘極312表面氧化較快而形成圓角312a；也就是說，第一閘極312不是具有突出的尖端結構(fangs)，因此可以藉此降低輸入電容(例如：閘極-源極電容(Cgs ))，或是減少產生反向漏電流(例如：閘極漏電流(Igss ))，可以使得功率金氧半導體場效電晶體的信賴性獲得提升。
然後，請參照圖3D，移除第一溝渠302a側壁的剩餘CVD氧化物層310，並露出第一溝渠302a的側壁的氮化矽層308。在本實施例中，移除剩餘CVD氧化物層310的方法例如是溼式蝕刻製程。由於後續會再進行其他氧化製程，因此將第一溝渠302a側壁上剩餘的第一熱氧化物層306移除，可避免形成額外的氧化物，使井區304的氧化物層出現過厚的情況。
接著，請參照圖3E，於第二熱氧化物層318上形成第三熱氧化物層320，再於第一溝渠302a內的第一閘極312上形成另一CVD氧化物層322。第三熱氧化物層320例如是藉由熱氧化法製程形成。第三熱氧化物層320的形成可使第一閘極312上的氧化物層增厚至元件設計所需的厚度。上述CVD氧化物層322的詳細製造方法、構造以及材料可參照第一實施例的相同構件，故不再贅述。
之後，請參照圖3F，於第一溝渠302a內的CVD氧化物層322上形成罩幕層324。罩幕層324的詳細製造方法、構造以及材料可參照第一實施例的相同構件，故不再贅述。
然後，請參照圖3G，可先回蝕刻(即非等向性蝕刻製程) 圖3F之罩幕層324，再以罩幕層324a作為蝕刻罩幕，移除露出的CVD氧化物層322。之後，再移除露出的氮化矽層308，以形成第二溝渠326。在本實施例中，罩幕層324a能保護其與第一閘極312之間的氧化物(如第二熱氧化物層318、第三熱氧化物層320和CVD氧化物層322a)。
接著，請參照圖3H，於第二溝渠326內形成第二閘極328。第二閘極328的詳細製造方法可參照第一實施例的相同構件，故不再贅述。在第二閘極328形成之後，可利用植入製程等方式，於井區304形成源極區330。在本實施例中，罩幕層324a為導電材料，其可作為功率金氧半導體場效電晶體的第二閘極使用，而且由於罩幕層324a與第二閘極328不是同時形成的，因此罩幕層324a的材料可不同於第二閘極328的材料。此外，由於CVD氧化物層322a的氧化物品質比熱氧化法所形成的氧化物層優異，所以形成於第一閘極312與第二閘極328之間的CVD氧化物層322a可以有效地隔絕第一閘極312與第二閘極328，使得本實施例之功率金氧半導體場效電晶體能承受更高的電位而不漏電。至於位於井區304的第一熱氧化物層306可作為閘極氧化層，而汲極區(未繪出)通常配置在基板300未形成半導體層302的那一面。另外，可依照設計，改變第二閘極328的高度或於其上配置絕緣層(未繪示)之類的膜層。
圖4A至圖4D是第二實施例的一變化例的製造流程剖面示意圖，其中使用與第二實施例相同的元件符號來表示相同或近似的部份，並且其相關描述在此不予贅述。
請參照圖4A，在進行如圖3A至圖3F所述的製程後，可先回蝕刻(即非等向性蝕刻製程)罩幕層而得到如圖4A所示的罩幕層400，且罩幕層400除了一般可作為閘極的金屬、多晶矽、非晶矽等導電材料之外，也可選用具有比氧化物低的蝕刻速率的非導電材料，如氮化矽等非導電材料。
然後，請參照圖4B，以罩幕層400作為蝕刻罩幕，移除露出的CVD氧化物層(如圖2A之322)，以暴露出部分氮化矽層308。此時，罩幕層400是作為蝕刻製程中保護CVD氧化物層322a的保護層。
隨後，請參照圖4C，移除露出的氮化矽層308，以形成第二溝渠402。
最後，請參照圖4D，於第一溝渠302a內形成第二閘極404。第二閘極404例如是藉由化學氣相沉積、物理氣相沉積或其他適當的成膜製程於半導體層302上以及第一溝渠302a內形成導體層，並對所述導體層進行如化學機械研磨製程或非等向性蝕刻製程而形成。之後，可於井區304形成源極區330。在本實施例中，罩幕層400例如是具有比氧化物低的蝕刻速率(etching rate)的材料，且因為罩幕層400上覆蓋有第二閘極404，所以除了一般可作為閘極的金屬、多晶矽、非晶矽等導電材料之外，罩幕層400也可選用具有比氧化物低的蝕刻速率的非導電材料(如氮化矽等)而不至於影響功率金氧半導體場效電晶體的運作。同時，第二實施例之第二閘極404因為包覆整個罩幕層400，因此第二閘極404也可以修補罩幕層400在蝕刻製程期間所受到的損害。
綜上所述，本發明藉由在第一閘極與第二閘極之間形成CVD氧化物層，以有效地增進第一閘極與第二閘極之間的氧化物品質，所以本發明之功率金氧半導體場效電晶體能承受更高的操作電壓而不漏電，進而提升元件本身的信賴性。此外，由本發明的功率金氧半導體場效電晶體的製造方法中形成之罩幕層也可作為第二閘極的一部分，因此可增加製程的變化性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30、40‧‧‧功率金氧半導體場效電晶體
100、300‧‧‧基板
102、302‧‧‧半導體層
102a、302a‧‧‧第一溝渠
104、304‧‧‧井區
106、306‧‧‧第一熱氧化物層
106a、306a‧‧‧閘極氧化物層
108、312‧‧‧第一閘極
108a、312a‧‧‧圓角
110、314‧‧‧植入製程
112、316‧‧‧邊角
114、318‧‧‧第二熱氧化物層
118、118a、310、322、322a‧‧‧CVD氧化物層
120、120a、200、324、324a、400‧‧‧罩幕層
122、202、326、402‧‧‧第二溝渠
124、204、328、404‧‧‧第二閘極
126、330‧‧‧源極區
116、308‧‧‧氮化矽層
320‧‧‧第三熱氧化物層
圖1A至圖1H是依照本發明的第一實施例的一種功率金氧半導體場效電晶體的製造流程剖面示意圖。 圖2A至圖2C是第一實施例的一變化例的製造流程剖面示意圖。 圖3A至圖3H是依照本發明的第二實施例的一種功率金氧半導體場效電晶體的製造流程剖面示意圖。 圖4A至圖4D是第二實施例的一變化例的製造流程剖面示意圖。
100‧‧‧基板
102‧‧‧半導體層
104‧‧‧井區
106‧‧‧第一熱氧化物層
108‧‧‧第一閘極
108a‧‧‧圓角
114‧‧‧第二熱氧化物層
116a‧‧‧氮化矽層
118a‧‧‧CVD氧化物層
120a‧‧‧罩幕層
124‧‧‧第二閘極
126‧‧‧源極區

Claims (18)

  1. 一種功率金氧半導體場效電晶體的製造方法，包括：於基板上形成半導體層；於所述半導體層中形成至少一第一溝渠；於所述第一溝渠的表面形成第一熱氧化物層；於所述第一溝渠內形成第一閘極；利用CVD製程於所述半導體層上與所述第一溝渠內的所述第一閘極上形成第一CVD氧化物層；於所述第一溝渠內形成罩幕層，以露出部分所述第一CVD氧化物層；以所述罩幕層作為蝕刻罩幕，移除露出的所述第一CVD氧化物層，以形成第二溝渠；以及於所述第二溝渠內形成第二閘極。
  2. 如申請專利範圍第1項所述的功率金氧半導體場效電晶體的製造方法，其中於所述第一溝渠內形成所述第一閘極之後，更包括移除所述第一溝渠的側壁上之部分所述第一熱氧化物層，以薄化所述第一熱氧化物層。
  3. 如申請專利範圍第1項所述的功率金氧半導體場效電晶體的製造方法，其中於所述第一溝渠內的所述第一閘極上形成所述第一CVD氧化物層之前，更包括於所述第一閘極上形成第二熱氧化物層。
  4. 如申請專利範圍第3項所述的功率金氧半導體場效電晶體的製造方法，其中形成所述第二熱氧化物層的步驟包括：對所述第一閘極進行植入製程；移除部分所述第一熱氧化物層，以露出所述第一閘極的邊角並薄化所述第一熱氧化物層；以及進行熱氧化製程，以形成所述第二熱氧化物並圓角化所述第一閘極。
  5. 如申請專利範圍第1項所述的功率金氧半導體場效電晶體的製造方法，其中形成所述第一CVD氧化物層之前，更包括於所述第一熱氧化物層上形成氮化矽層；以及於移除露出的所述第一CVD氧化物層之後，更包括移除露出的所述氮化矽層。
  6. 如申請專利範圍第1項所述的功率金氧半導體場效電晶體的製造方法，其中所述第二閘極更包括覆蓋所述罩幕層。
  7. 如申請專利範圍第6項所述的功率金氧半導體場效電晶體的製造方法，其中所述罩幕層包括導電材料或非導電材料。
  8. 如申請專利範圍第1項所述的功率金氧半導體場效電晶體的製造方法，其中所述罩幕層包括導電材料。
  9. 如申請專利範圍第1項所述的功率金氧半導體場效電晶體的製造方法，其中形成所述第一CVD氧化物層的方法包括高溫CVD製程或是以四乙氧基矽烷(TEOS)為原料的CVD製程。
  10. 如申請專利範圍第1項所述的功率金氧半導體場效電晶體的製造方法，其中於所述第一溝渠的表面形成所述第一熱氧化物層之後，更包括：於所述第一熱氧化物層上形成氮化矽層；以及於所述氮化矽層上形成第二CVD氧化物層。
  11. 如申請專利範圍第10項所述的功率金氧半導體場效電晶體的製造方法，其中於所述第一溝渠內形成所述第一閘極之後，更包括移除所述第一溝渠的側壁上之部分所述第二CVD氧化物層，以薄化所述第二CVD氧化物層。
  12. 如申請專利範圍第10項所述的功率金氧半導體場效電晶體的製造方法，其中於所述第一溝渠內的所述第一閘極上形成所述第一CVD氧化物層之前，更包括於所述第一閘極上形成第二熱氧化物層。
  13. 如申請專利範圍第12項所述的功率金氧半導體場效電晶體的製造方法，其中形成所述第二熱氧化物層的步驟包括：對所述第一閘極進行植入製程；移除部分所述第二CVD氧化物層，以露出所述第一閘極的邊角並薄化所述第二CVD氧化物層；以及進行熱氧化製程，以形成所述第二熱氧化物並圓角化所述第一閘極。
  14. 如申請專利範圍第13項所述的功率金氧半導體場效電晶體的製造方法，其中於所述第一閘極上形成所述第一CVD氧化 物層之前以及形成所述第二熱氧化物層之後，更包括於所述第二熱氧化物層上形成第三熱氧化物層。
  15. 如申請專利範圍第10項所述的功率金氧半導體場效電晶體的製造方法，其中於所述第一溝渠內的所述第一閘極上形成所述第一CVD氧化物層的方法中，更包括於移除露出的所述第一CVD氧化物層之後移除露出的所述氮化矽層。
  16. 如申請專利範圍第15項所述的功率金氧半導體場效電晶體的製造方法，其中所述第二閘極更包括覆蓋所述罩幕層。
  17. 如申請專利範圍第16項所述的功率金氧半導體場效電晶體的製造方法，其中所述罩幕層包括導電材料或非導電材料。
  18. 如申請專利範圍第10項所述的功率金氧半導體場效電晶體的製造方法，其中形成所述第二CVD氧化物層的方法包括高溫CVD製程或是以四乙氧基矽烷(TEOS)為原料的CVD製程。
TW105115311A 2016-05-18 2016-05-18 功率金氧半導體場效電晶體的製造方法 TWI615889B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105115311A TWI615889B (zh) 2016-05-18 2016-05-18 功率金氧半導體場效電晶體的製造方法
CN201610415528.4A CN107403721B (zh) 2016-05-18 2016-06-15 功率金氧半导体场效晶体管的制造方法
US15/210,881 US9653560B1 (en) 2016-05-18 2016-07-14 Method of fabricating power MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105115311A TWI615889B (zh) 2016-05-18 2016-05-18 功率金氧半導體場效電晶體的製造方法

Publications (2)

Publication Number Publication Date
TW201742124A TW201742124A (zh) 2017-12-01
TWI615889B true TWI615889B (zh) 2018-02-21

Family

ID=58671273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115311A TWI615889B (zh) 2016-05-18 2016-05-18 功率金氧半導體場效電晶體的製造方法

Country Status (3)

Country Link
US (1) US9653560B1 (zh)
CN (1) CN107403721B (zh)
TW (1) TWI615889B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737855B (zh) * 2017-11-15 2021-09-01 力智電子股份有限公司 功率電晶體及其製造方法
CN111863617A (zh) * 2019-04-24 2020-10-30 帅群微电子股份有限公司 沟槽式功率半导体组件及其制造方法
TWI704606B (zh) * 2019-04-24 2020-09-11 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
JP7293159B2 (ja) * 2020-03-19 2023-06-19 株式会社東芝 半導体装置
CN111403289B (zh) * 2020-03-30 2022-08-09 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN117637480B (zh) * 2023-11-13 2024-05-28 中晶新源(上海)半导体有限公司 一种屏蔽栅沟槽mosfet器件及其制作工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709300A (en) * 2005-06-29 2007-03-01 Fairchild Semiconductor Structures and methods for forming shielded gate field effect transistors
TW200715416A (en) * 2005-08-09 2007-04-16 Fairchild Semiconductor Structure and method for forming inter-poly dielectric in a shielded gate field effect transistor
TW200802853A (en) * 2006-03-10 2008-01-01 Alpha & Amp Omega Semiconductor Ltd Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
TW200832709A (en) * 2007-01-30 2008-08-01 Alpha & Omega Semiconductor Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
US20150044837A1 (en) * 2012-06-01 2015-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Trench Power MOSFET

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW573344B (en) * 2002-05-24 2004-01-21 Nanya Technology Corp Separated gate flash memory and its manufacturing method
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7504303B2 (en) * 2005-05-26 2009-03-17 Fairchild Semiconductor Corporation Trench-gate field effect transistors and methods of forming the same
US8497549B2 (en) 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US8253194B2 (en) * 2008-09-17 2012-08-28 Fairchild Semiconductor Corporation Structures for reducing dopant out-diffusion from implant regions in power devices
US20100187602A1 (en) * 2009-01-29 2010-07-29 Woolsey Debra S Methods for making semiconductor devices using nitride consumption locos oxidation
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8610205B2 (en) 2011-03-16 2013-12-17 Fairchild Semiconductor Corporation Inter-poly dielectric in a shielded gate MOSFET device
KR20150035198A (ko) * 2013-09-27 2015-04-06 삼성전자주식회사 반도체 소자 및 그 제조방법
US20150108568A1 (en) * 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709300A (en) * 2005-06-29 2007-03-01 Fairchild Semiconductor Structures and methods for forming shielded gate field effect transistors
TW200715416A (en) * 2005-08-09 2007-04-16 Fairchild Semiconductor Structure and method for forming inter-poly dielectric in a shielded gate field effect transistor
TW200802853A (en) * 2006-03-10 2008-01-01 Alpha & Amp Omega Semiconductor Ltd Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
TW200832709A (en) * 2007-01-30 2008-08-01 Alpha & Omega Semiconductor Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
US20150044837A1 (en) * 2012-06-01 2015-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Trench Power MOSFET

Also Published As

Publication number Publication date
TW201742124A (zh) 2017-12-01
CN107403721A (zh) 2017-11-28
US9653560B1 (en) 2017-05-16
CN107403721B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
TWI615889B (zh) 功率金氧半導體場效電晶體的製造方法
TWI484567B (zh) 半導體結構與其製造方法
KR101057651B1 (ko) 반도체 소자의 제조방법
US20060223265A1 (en) Vertical transistor of semiconductor device and method for forming the same
US9214354B2 (en) Manufacturing method for semiconductor device
US20050215016A1 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
US20150171102A1 (en) Manufacturing method for semiconductor device
US6838326B2 (en) Semiconductor device, and method for manufacturing the same
KR102449211B1 (ko) 전계 효과 트랜지스터를 포함하는 반도체 소자
US6160288A (en) Vertical type misfet having improved pressure resistance
TWI643253B (zh) 功率金氧半導體場效電晶體的製造方法
TWI577010B (zh) 功率金氧半導體場效電晶體
JP2951893B2 (ja) 半導体素子のトランジスター製造方法
CN105280645B (zh) 半导体结构与其制作方法
US8513077B2 (en) Semiconductor device and method of manufacturing the same
TWI675409B (zh) 屏蔽閘極式金氧半場效應電晶體及其製造方法
CN111384160A (zh) 场效应晶体管的制作方法、场效应晶体管及栅极结构
KR20050027381A (ko) 트랜지스터의 리세스 채널 형성 방법
JP4532857B2 (ja) シャロートレンチ分離構造を有する半導体装置の製造方法
TW201909252A (zh) 半導體元件與其製造方法
CN113437149B (zh) 半导体结构及其形成方法
CN110416080B (zh) 隧穿场效应管及其制造方法、芯片
KR101068137B1 (ko) 고전압 트랜지스터 제조방법
KR20110030078A (ko) 반도체 소자 및 그 제조 방법
TW201301356A (zh) 半導體元件的製作方法