TW201301356A - 半導體元件的製作方法 - Google Patents

Abstract

一種半導體元件的製造方法，包括下述步驟：首先，提供具有一假閘電極層的假閘極(dummy gate)結構。接著移除此一假閘電極層，以於閘極結構中形成一個開口，將下方材質層暴露出來。然後，針對移除了假閘電極層的假閘極結構進行氫氧化氨(NH4OH)處理製程。再以金屬材料填充此開口。

Description

半導體元件的製作方法

本發明是有關於一種半導體元件的製造方法，且特別是有關於一種具有金屬閘極結構之場效應電晶體(Field Effect Transistor，FET)元件的製造方法。

隨著積體電路積集度的增加，半導體元件，例如場效應電晶體，的特徵尺寸也跟著降低，場效應電晶體閘極氧化層的厚度亦跟著減少。為了因保有原來的介電效能，減少漏電，目前的多採用高介電常數(high k)的材質作為閘極氧化層。另外，由於習知的多晶矽閘極的摻雜容量有限，以摻雜多晶矽閘極的方式，來改善起始電壓效能也有其極限。目前已經開始嘗試使用金屬閘極取代多晶矽閘極，以因應元件特徵尺寸限縮所帶來的問題。

然而，對於此一技術領域而言，如何改善場效應電晶體元件的工作效能，並提高製程良率，仍是未來的一大挑戰。因此有需要提供一種先進的場效應電晶體元件製造方法，以改善場效應電晶體元件的工作效能，並提高製程良率。

本發明的目的之一，是提供一種半導體元件的製造方法，以改善場效應電晶體元件的工作效能，並提高製程良率。此一方法包括下述步驟：首先，提供具有假閘電極層的假閘極結構。接著移除此一假閘電極層，以於假閘極結構中形成一個開口，將下方材質層暴露出來。然後，針對移除了假閘電極層的假閘極結構進行氫氧化氨(NH₄OH)處理製程。再以金屬材料填充此開口。

在本發明的一實施例中，此一下方材質層可以是閘氧化層或阻障層。在本發明的一實施例中，阻障層可以是氮化鉭(TaN)層或氮化鈦(TiN)層。

在本發明的一實施例中，假閘極結構包括：位於基材上的閘氧化層；位於閘氧化層上的阻障層；位於阻障層上的假閘電極層；以及，位於基材上，圍繞閘氧化層、阻障層以及假閘電極層的間隙壁。在本發明之一實施例中，移除假閘電極層的步驟，還包括對間隙壁進行回蝕。

在本發明的一實施例中，閘氧化層係一高介電係數材質層，且在形成閘氧化層之後，還包括於基材上進行離子植入製程，以形成源極/汲極結構。本發明的另一實施例，在移除假閘電極層之前，於基材上進行離子植入製程，以形成源極/汲極結構，鄰接假閘極結構；並在氫氧化氨處理製程之後，於開口中形成高介電係數材質層。

在本發明的一實施例中，氫氧化氨處理製程具有實質為60℃的操作溫度，且具有實質為1：120的氫氧化氨/水比值(NH₄OH：H₂O)。

在本發明的一實施例中，移除假閘電極層的步驟，與氫氧化氨處理製程係在同一製程容器中完成。

本發明的另一目的，是提供一種半導體元件的製造方法，包括下述步驟：首先提供具有一假閘電極層的假閘極結構。然後進行前蝕刻製程，以移除一部份的假閘電極層。再進行氫氧化氨處理製程，移除剩餘的假閘電極層，於假閘極結構中形成一個開口，以暴露出下方材質層。再以金屬材料填充此開口。

在本發明的一實施例中，前蝕刻製程可以是採用含氫氧化四甲基銨(Tetramethylammonium Hydroxide，TMAH)的濕式蝕刻製程。在本發明的一實施例中，前蝕刻製程至少移除三分之一的假閘電極層；而氫氧化氨處理製程，至少移除二分之一的假閘電極層。

在本發明的一實施例中，下方材質層可以是閘氧化層或阻障層。在本發明的一實施例中，阻障層可以是氮化鉭層或氮化鈦層。

在本發明的一實施例中，假閘極結構包括：位於基材上的閘氧化層；位於閘氧化層上的阻障層；位於阻障層上的假閘電極層；以及，位於基材上，圍繞閘氧化層、阻障層以及假閘電極層的間隙壁。在本發明之一實施例中，在前蝕刻製程和氫氧化氨處理製程之間，還包括對間隙壁進行一個回蝕製程。

在本發明的一實施例中，閘電極層係一高介電係數材質層，且在形成閘氧化層之後，還包括於基材上進行離子植入製程，以形成源極/汲極結構。本發明的另一實施例，在移除假閘電極層之前，於基材上進行離子植入製程，以形成源極/汲極結構，鄰接假閘極結構；並在氫氧化氨處理製程之後，於開口中形成高介電係數材質層。

在本發明的一實施例中，氫氧化氨處理製程具有實質為60℃的操作溫度，且具有實質為1：120的氫氧化氨/水比值。

在本發明的一實施例中，移除假閘電極層的步驟，與氫氧化氨處理製程係在同一製程容器中完成。

根據上述實施例，本發明所提供的半導體元件製造方法，是在移除假閘電極層的製程後段，進行一個氫氧化氨處理製程，以減少假閘電極材料的殘留，使後續形成於閘氧化層與金屬閘極之間的功函數層，具有更符合金屬閘極之電性需求的功函數值，改善電晶體元件的工作效能，同時提高電晶體元件的製程良率，達到上述發明目的。

本發明的目的，是在提供一種先進的場效應電晶體元件製造方法，以改善場效應電晶體元件的工作效能，並提高製程良率。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉數個互補式金氧半導體(Complementary Metal-Oxide-Semiconductor，CMOS)元件(但不以此為限)的製備方法，作為較佳實施例，並配合所附圖式，其詳細說明如下：請參照圖1A至圖1K，圖1A至圖1K係根據本發明一較佳實施例所繪示的互補式金氧半導體100製程剖面圖。

首先分別在基材101的P型主動區101a及N型主動區101b(由淺溝隔離層102所隔離)上，依序形成閘氧化層103、阻障層104以及假閘電極層105。其中，阻障層104位於閘氧化層103上；假閘電極層105位於阻障層104上(如圖1A所繪示)。

假閘電極層105較佳係由多晶矽所構成。閘氧化層103可以由介電常數較低的材料，例如二氧化矽、氮化矽、氮氧化矽或氮碳化矽，所構成；也可以由高介電常數材料，例如矽化鉿、氧化鉿、氧化矽鉿、氮氧化矽鉿、氮化矽鉿、氧化鋁鉿、氧化鋁、氧化鈦、氧化鈦鍶、氧化鉭、氧化鋯、氧化矽鋯、鍶鈦酸鋇、鑭鋯鈦酸鉛或上述材質之組合，所構成。在本實施例之中，閘氧化層103係由介面層(interfacial layer)以及高介電材質層所構成，其中介面層的材質為氧化矽或氮化矽加氧化矽；高介電材質層則係由矽化鉿、氧化鉿、氧化矽鉿、氮氧化矽鉿、氮化矽鉿、氧化鋁鉿、氧化鋁、氧化鈦、氧化鈦鍶、氧化鉭、氧化鋯、氧化矽鋯、鍶鈦酸鋇、鑭鋯鈦酸鉛或上述材質之組合所構成。

阻障層104可由氮化鉭、氮化矽、氮化鈦或氮化鎢(WN)所構成，在本發明的一些實施例之中，阻障層104可為一種由氮化矽層及氮化鉭層所堆疊而成的多層結構。但在本實施例之中，阻障層104為氮化矽層。然後，圖案化閘氧化層103、阻障層104及假閘電極層105，並進行一連串輕摻雜製程，分別在基材101的P型主動區101a及N型主動區101b之中，植入離子掺質，例如磷離子(P^3-)或硼離子(B⁺)掺質，以分別定義出輕摻雜區107a和107b，鄰接圖案化的假閘氧化層103、閘氧化層103及阻障層104(如圖1B所繪示)。在進行輕摻雜製程之前，通常會在圖案化後的閘氧化層103、阻障層104及假閘電極層105側壁形成偏間隙壁(未繪示)。

接著，於基材101上形成圍繞閘氧化層103、阻障層104以及假閘電極層105的間隙壁106。其中間隙壁106的形成步驟，包括先在基材101上形成一介電層(未繪示)，覆蓋於閘氧化層103、阻障層104和假閘電極層105上；再藉由蝕刻移除一部份的介電層，並使餘留下來的介電層，環繞於閘氧化層103、阻障層104和假閘電極層105側壁上，以分別在P型主動區101a及N型主動區101b上，形成如圖1C所繪示的假閘極結構10和12。

之後，再以間隙壁106為罩幕，進行離子植佈製程，將高濃度的離子掺質植入基材101之中，與未受高濃度離子植佈的輕摻雜區107a和107b構成源極/汲極結構116a和116b(如圖1D所繪示)。另外，在本發明的一些實施例中，在形成間隙壁106與源極/汲極結構116a之前，可選擇性地在假閘極結構10和12的兩側進行挖凹槽、填入磊晶的步驟而使得閘極兩側欲形成源極/汲極116a之處具有隆起的結構(raised structure)(未繪示)。

接著，於基材101以及閘極結構10和12上，依序形成接觸蝕刻中止層(Contact Etching Stop Layer，CESL)108及內層介電層(Inter-Layer Dielectric，ILD)109。再以接觸蝕刻中止層108為罩幕，進行一系列化學機械研磨(Chemical Mechanical Polishing，CMP)或蝕刻製程，移除一部分接觸蝕刻中止層108和內層介電層109，並將假閘電極層105暴露於外(如圖1E所繪示)。

藉由假閘電極層蝕刻製程移除假閘電極層105，以分別於假閘極結構10和12中形成一個開口110a和110b，將位於假閘電極層105下方的阻障層104暴露出來。值得注意的是，假閘電極層蝕刻製程，也可能直接將阻障層104加以移出，而將閘氧化層103暴露於外。

在本發明的一實施例之中，假閘電極層蝕刻製程可以是一種單一的乾式蝕刻製程。例如，使用四氟化碳(CF₄)/氮氣(N₂)或氯氣(Cl₂)作為蝕刻氣體，所進行的乾式蝕刻製程。在本發明的另一實施例之中，假閘極蝕刻製程也可以是一種單一的濕式蝕刻製程。例如，使用氫氧化氨、磷酸、氫氧化四甲基銨或上述組合，作為蝕刻劑的濕式蝕刻製程。但在本發明的又一實施例之中，假閘極蝕刻製程，更可以包含多個乾式蝕刻或濕式蝕刻製程。在本實施例之中，假閘極蝕刻製程，是一種採用氫氧化四甲基銨作為蝕刻劑的濕式蝕刻製程。其中在移除假閘電極層105的同時，還可對間隙壁106進行回蝕(pull back)，擴大開口110a和110b(如圖1F所繪示)，以利後續金屬填充製程的進行。

在移除假閘電極層105之後，再對移除了假閘電極層105的閘極結構10和12，進行一個氫氧化氨處理製程111(如圖1G所繪示)。在本發明的一些實施例之中，氫氧化氨處理製程111，是採用氫氧化氨/水比值實質為1：120的氫氧化氨溶液，在實質為60℃的操作溫度下，使其與閘極結構10和12接觸。在本實施例之中，移除假閘電極層105的步驟，與氫氧化氨處理製程111係在同一製程容器中完成。

接著，於阻障層104與開口110a和110b側壁上，依序沉積氮化鉭層112及氮化鈦層113(如圖1H所繪示)。再於氮化鈦層113及氮化鉭層112上形成圖案化光阻層114，填充P型主動區101a的開口110a，並將N型主動區101b的開口110b暴露於外。再以氮化鉭層112為蝕刻中止層，藉由蝕刻製程，將N型主動區101b之開口110b中的氮化鈦層113加以移除(如圖1I所繪示)。

移除圖案化光阻層114之後，形成鈦鋁(TiAl)化合物層115分別覆蓋於開口110a中的氮化鈦層113以及開口110b中的氮化鉭層112上。再以金屬材料117，例如鋁(Al)，填充開口110a和110b(如圖1J所繪示)。在平坦化之後，形成具有金屬閘極的電晶體元件11和13(如圖1K所繪示)。

由於習知用來移除假閘電極層105的方式，多半會在開口110a和110b底部與側壁上殘餘的多晶矽，導致後續填充於開口110a和110b中的功函數層及金屬閘極，產生電性偏差，並影響電晶體元件的效能。本發明實施例所提供的氫氧化氨處理製程111，可以清除開口110a和110b底部與側壁上所殘餘的多晶矽，使後續形成於開口110a和110b側壁上方的功函數層(例如，氮化鈦層113、氮化鉭層112或鈦鋁化合物層115)及金屬閘極的功函數值，更符合電晶體元件的電性需求。

值得注意的是，在圖1A至圖1K的實施例中，閘氧化層103係採用高介電常數材料，且高介電常數材質層(即閘氧化層103)形成於源極/汲極結構116a和116b離子植入與回火(anneals)之前，即所謂的高介電常數層優先(high-k first)製程。而在本發明的另一些實施例之中，互補式金氧半導體，是先採用介電常數較低的閘氧化層203來形成假閘極結構10和12，並於氫氧化氨處理製程111之後(如圖1G所繪示)，再於閘氧化層203上形成一高介電係數材質層220(如圖2所繪示)。其中高介電係數材質層220係形成於源極/汲極結構116a和116b離子植入與回火(anneals)之後，一般稱為高介電常數層後製製程(high-k last)。由於高介電常數層後製製程的後續製程，與圖1H至圖1K所繪示的製程大至相同，故詳細內容不再贅述。

請參照圖3A至圖3C，圖3A至圖3C係根據本發明另一較佳實施例所繪示，製作互補式金氧半導體100的部份製程剖面圖。

本實施例所揭露的製造流程與圖1A至圖1K所述的製造流程相比，差異僅在於假閘電極層蝕刻製程。故僅就假閘電極層蝕刻製程加以說明。其中相同的元件，將使用相同的元件符號加以標示。

在本實施例之中，假閘電極層蝕刻製程包括：先對經化學機械研磨之後，暴露於外的假閘電極層105(請參照圖1E)進行一前蝕刻製程301，以移除一部份的假閘電極層。接著，再進行氫氧化氨處理製程311，移除剩餘的假閘電極層105。

在本發明的一些實施例中，前蝕刻製程301可以是一種單一的乾式蝕刻製程301。例如，使用四氟化碳(CF₄)/氮氣(N₂)或氯氣(Cl₂)作為蝕刻氣體，所進行的乾式蝕刻製程。在本發明的另一實施例之中，前蝕刻製程301也可以是一種單一的濕式蝕刻製程。例如，使用氫氧化氨、磷酸、氫氧化四甲基銨或上述組合，作為蝕刻劑的濕式蝕刻製程。但在本發明的又一實施例之中，前蝕刻製程301更可以包含多個乾式蝕刻或濕式蝕刻製程。在本實施例之中，前蝕刻製程301是採用含氫氧化四甲基銨的濕式蝕刻製程，用來移除至少三分之一的假閘電極層105(如圖3A所繪示)。

而氫氧化氨處理製程311則是採用氫氧化氨/水比值實質為1：120的氫氧化氨溶液，在實質為60℃的操作溫度下，使其與閘極結構10和12接觸，以移除剩餘的假閘電極層105(如圖3C所繪示)。

另外在前蝕刻製程301和氫氧化氨處理製程311之間，還包含對間隙壁106進行回蝕，擴大開口110a和110b(如圖3B所繪示)，以利後續金屬填充製程的進行。後續再進行如圖1H至圖1K所繪示的製程，完成互補式金氧半導體100的製備。

根據上述實施例，本發明所提供的半導體元件製造方法，是在移除假閘電極層的製程後段，進行一個氫氧化氨處理製程，以減少假閘電極材料的殘留，使後續形成於閘氧化層與金屬閘極之間的功函數層，具有更符合金屬閘極之電性需求的功函數值，改善電晶體元件的工作效能，同時提高電晶體元件的製程良率，達到上述發明目的。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．閘極結構

11．．．具有金屬閘極的電晶體元件

12．．．閘極結構

13．．．具有金屬閘極的電晶體元件

100．．．互補式金氧半導體

101．．．基材

101a．．．P型主動區

101b．．．N型主動區

102．．．淺溝隔離層

103．．．閘氧化層

104．．．阻障層

105．．．假閘電極層

106．．．間隙壁

107a．．．輕摻雜區

107b．．．輕摻雜區

108．．．接觸蝕刻中止層

109．．．內層介電層

110a．．．開口

110b．．．開口

111．．．氫氧化氨處理製程

112．．．氮化鉭層

113．．．氮化鈦層

114．．．圖案化電阻層

115．．．鈦鋁化合物層

116a．．．源極/汲極結構

116b．．．源極/汲極結構

117．．．金屬材料

203．．．閘氧化層

220．．．高介電係數材質層

301．．．前蝕刻製程

311．．．氫氧化氨處理製程

圖1A至圖1K係根據本發明一較佳實施例所繪示的互補式金氧半導體製程剖面圖。

圖2係根據本發明另一較佳實施例所繪示，製作互補式金氧半導體的部份製程剖面圖。

圖3A至圖3C係根據本發明又一較佳實施例所繪示，製作互補式金氧半導體的部份製程剖面圖。

101．．．基材

102．．．淺溝隔離層

103．．．閘氧化層

104．．．阻障層

106．．．間隙壁

108．．．接觸蝕刻中止層

109．．．內層介電層

110a．．．開口

110b．．．開口

111．．．氫氧化氨處理製程

116a．．．源極/汲極結構

116b．．．源極/汲極結構

Claims (20)

1. 一種半導體元件的製造方法，包括：提供一假閘極(dummy gate)結構，具有一假閘電極層；移除該假閘電極層，於該假閘極結構中形成一開口，將一下方材質層暴露出；對該假閘極結構進行一氫氧化氨(NH₄OH)處理製程；以及以一金屬材料填充該開口。
2. 如申請專利範圍第1項所述之半導體元件的製作方法，其中該下方材質層係一閘氧化層或一阻障層(barrier layer)。
3. 如申請專利範圍第2項所述之半導體元件的製作方法，該阻障層係一氮化鉭(TaN)層或一氮化鈦(TiN)層。
4. 如申請專利範圍第1項所述之半導體元件的製作方法，其中該假閘極結構包括：一閘氧化層，位於一基材上；一阻障層，位於該閘氧化層上；該假閘電極層，位於該阻障層上；以及一間隙壁，位於該基材上，並圍繞該閘氧化層、該阻障層以及該假閘電極層。
5. 如申請專利範圍第4項所述之半導體元件的製作方法，其中移除該假閘電極層的步驟，還包括對該間隙壁進行一回蝕製程。
6. 如申請專利範圍第4項所述之半導體元件的製作方法，其中該閘氧化層係一高介電係數材質層，且在形成該閘氧化層之後，還包括於該基材上進行一離子植入製程，以形成一源極/汲極結構，鄰接該假閘極結構。
7. 如申請專利範圍第1項所述之半導體元件的製作方法，還包括：在移除該假閘電極層之前，於該基材上進行一離子植入製程，以形成一源極/汲極結構，鄰接該假閘極結構；以及在該氫氧化氨處理製程之後，於該開口中形成一高介電係數材質層。
8. 如申請專利範圍第1項所述之半導體元件的製作方法，其中該氫氧化氨處理製程，具有實質為60℃的一操作溫度，且具有實質為1：120的一氫氧化氨/水比值(NH₄OH：H₂O)。
9. 如申請專利範圍第1項所述之半導體元件的製作方法，其中移除該假閘電極層的步驟，與該氫氧化氨處理製程係在同一製程容器中完成。
10. 一種半導體元件的製造方法，包括：提供一假閘極結構，具有一假閘電極層；進行一前蝕刻製程，以移除一部份之該假閘電極層；進行一氫氧化氨處理製程，移除剩餘的該假閘電極層，於該假閘極結構中形成一開口，以暴露出一下方材質層；以及以一金屬材料填充該開口。
11. 如申請專利範圍第10項所述之半導體元件的製作方法，其中該前蝕刻製程包括採用含氫氧化四甲基銨(Tetramethylammonium Hydroxide，TMAH)的一濕式蝕刻製程。
12. 如申請專利範圍第10項所述之半導體元件的製作方法，其中該前蝕刻製程，至少移除三分之一的該假閘電極層；且該氫氧化氨處理製程，至少移除二分之一的該假閘電極層。
13. 如申請專利範圍第10項所述之半導體元件的製作方法，其中該下方材質層係一閘氧化層或一阻障層。
14. 如申請專利範圍第13項所述之半導體元件的製作方法，其中該阻障層係一氮化鉭層或一氮化鈦層。
15. 如申請專利範圍第10項所述之半導體元件的製作方法，其中該假閘極結構包括：一閘氧化層，位於一基材上；該阻障層，位於該閘氧化層上；該假閘電極層，位於該阻障層上；以及一間隙壁，位於該基材上，並圍繞該閘氧化層、該阻障層以及該假閘電極層。
16. 如申請專利範圍第15項所述之半導體元件的製作方法，其中在該前蝕刻製程和該氫氧化氨處理製程之間，還包括對該間隙壁進行一回蝕製程。
17. 如申請專利範圍第15項所述之半導體元件的製作方法，其中該閘氧化層係一高介電係數材質層，且在形成該閘氧化層之後，還包括於該基材上進行一離子植入製程，以形成一源極/汲極結構，鄰接該假閘極結構。
18. 如申請專利範圍第10項所述之半導體元件的製作方法，還包括：在移除該假閘電極層之前，於該基材上進行一離子植入製程，以形成一源極/汲極結構，鄰接該假閘極結構；以及在該氫氧化氨處理製程之後，於該開口中形成一高介電係數材質層。
19. 如申請專利範圍第10項所述之半導體元件的製作方法，其中該氫氧化氨處理製程，具有實質為60℃的一操作溫度，且具有實質為1：120的一氫氧化氨/水比值。
20. 如申請專利範圍第10項所述之半導體元件的製作方法，其中移除該假閘電極層的步驟，與該氫氧化氨處理製程係在同一製程容器中完成。