TWI675409B - 屏蔽閘極式金氧半場效應電晶體及其製造方法 - Google Patents

Abstract

本發明提供一種屏蔽閘極式金氧半場效應電晶體之製造方法。首先，形成具有溝渠之半導體基板，並形成犧牲氧化層於溝渠內，犧牲氧化層至少覆蓋溝渠之側壁。接著，形成源極多晶矽區於溝渠內，並形成絕緣氧化層在源極多晶矽區上方，使得源極多晶矽區完全為犧牲氧化層及絕緣氧化層所包覆。下一步驟，以多晶矽沉積填入溝渠並進行回蝕刻以控制源極多晶矽區上方之絕緣氧化層之厚度，並以氧化方式形成閘極氧化層於溝渠內，閘極氧化層至少覆蓋溝渠之側壁。最後，形成閘極多晶矽區於溝渠內，並以離子佈植形成圍繞溝渠之基體層及重摻雜區。

Description

屏蔽閘極式金氧半場效應電晶體及其製造方法

本發明有關於一種溝渠式(trench)金氧半場效應電晶體及其製造方法，更詳而言之，其為一種可控制氧化層厚度之屏蔽閘極式(shielded gate)金氧半場效應電晶體及其製造方法。

金氧半場效應電晶體被廣泛地應用於電力裝置之切換元件，例如是電源供應器、整流器或低壓馬達控制器等等。現今之金氧半場效應電晶體多採取垂直結構的設計，例如溝渠式(trench)金氧半場效應電晶體，以提升元件密度。屏蔽閘極式(shielded gate)金氧半場效應電晶體，或稱斷閘極式(split-gate)金氧半場效應電晶體，此結構為目前業界常見用來改善習知溝渠式金氧半場效應電晶體結構中過高的閘極-汲極電容，並可降低切換損耗(switching loss)。

屏蔽閘極式金氧半場效應電晶體，其中一種結構是將溝渠式金氧半場效應電晶體內的閘極與屏蔽電極以介電層或氧化層隔開，而分為兩個電位。位於上方的閘極用於金氧半場效應電晶體的通道形成，位於下方的電極則電性連接至源極電位，閘極與源極藉由介電層或氧化層相互絕緣。此氧化層必須有足夠的品質與厚度以使閘極與源極之間能維持必要的電壓。

目前習知的屏蔽閘極式金氧半場效應電晶體的製造方式有兩種，一種製造方式是在沉積或是氧化生成閘極氧化層的時候，源極與閘極間的隔離氧化層同時生成，如此作法的好處是製程簡單，但卻會使隔離氧化層厚度較薄，且隔離氧化層的均勻性不受控制，而使閘極與源極間的絕緣不良，晶片良率偏低。若為了要改善此一問題，勢必將氧化層增厚，此舉又會造成金氧半場效應電晶體的起始電壓(threshold voltage)升高，而使產品的種類及應用受到侷限。

另一種製造方式是在閘極與源極間，多一道製程來沉積一層厚的氧化層，然後再以回蝕刻至閘極所設定之深度，接著再形成閘極氧化層及進行閘極多晶矽的回填，此作法可避免隔離氧化層厚度不均勻。然而，此方法需在價格高昂之特殊機台才可進行，且對於回蝕刻的深度控制，必須相當精細。因此，業界目前亟需一種簡易且成本低廉之製造方法來有效保持閘極與源極間的絕緣，確保氧化層之厚度，以維持晶片良率。

有鑑於上述習知的問題，本發明之目的在於提供一種不需使用特殊機台、較簡易且可有效控制氧化層厚度之屏蔽閘極式金氧半場效應電晶體及其製造方法。

為達上述目的，本發明提供一種屏蔽閘極式金氧半場效應電晶體之製造方法，包含下述步驟：形成具有溝渠之半導體基板；以氧化方式形成犧牲氧化層於溝渠內，犧牲氧化層至少覆蓋溝渠之側壁；形成源極多晶矽區於溝渠內；以氧化方式形成絕緣氧化層在源極多晶矽區上方，使得源極多晶矽區完全為犧牲氧化層及絕緣氧化層所包覆；以多晶矽沉積填入溝渠並進行回蝕刻以控制源極多晶矽區上方之絕緣氧化層之厚度；以氧化方式形成閘極氧化層於溝渠內，閘極氧化層至少覆蓋溝渠之側壁；形成閘極多晶矽區於溝渠內；以及以離子佈植形成圍繞溝渠之基體層及重摻雜區。

在一實施例中，屏蔽閘極式金氧半場效應電晶體之製造方法更包含下列步驟：形成閘極氧化層之前以多晶矽沉積填入溝渠並進行回蝕刻，形成緩衝多晶矽區以控制源極多晶矽區上方之絕緣氧化層之厚度。

在一實施例中，屏蔽閘極式金氧半場效應電晶體之製造方法更包含下列步驟：以氧化方式形成閘極氧化層時，將緩衝多晶矽區全部氧化形成閘極氧化層的一部分以控制源極多晶矽區上方之絕緣氧化層及閘極氧化層之厚度。

在一實施例中，屏蔽閘極式金氧半場效應電晶體之製造方法更包含以下步驟：提供半導體基板；於半導體基板上方沉積硬質罩幕層；於半導體基板及硬質罩幕層進行溝渠圖形佈建；以及進行乾蝕刻，形成溝渠。

在一實施例中，屏蔽閘極式金氧半場效應電晶體之製造方法更包含下列步驟：將多晶矽沉積電性連接至源極，將溝渠中下層之多晶矽區置換電極形成源極多晶矽區。

在一實施例中，屏蔽閘極式金氧半場效應電晶體之製造方法更包含下列步驟：以離子佈植方式在基體層上形成井區及重摻雜區；在閘極多晶矽區上方形成內層介電層(Inter-Layer Dielectric, ILD)及硼磷矽玻璃(Boro-Phospho-Silicate Glass, BPSG)；以及進行接觸蝕刻、植入接觸區及形成金屬層與金屬罩幕層。

本發明另提供一種屏蔽閘極式金氧半場效應電晶體，包含半導體基板、隔絕氧化層、源極多晶矽區、閘極多晶矽區以及閘極氧化層。半導體基板具有溝渠。隔絕氧化層位於溝渠內。源極多晶矽區位於溝渠內深度較深之第一部分，由隔絕氧化層所包覆。閘極多晶矽區位於溝渠內深度較淺之第二部分。閘極氧化層位於閘極多晶矽區與源極多晶矽區之間。隔絕氧化層及閘極氧化層用以隔離閘極多晶矽區與源極多晶矽區，且其中隔絕氧化層與閘極氧化層之厚度經由一次以上之多晶矽沉積填入溝渠並進行蝕刻之程序所控制。

在一實施例中，屏蔽閘極式金氧半場效應電晶體更包含緩衝多晶矽區，介於隔絕氧化層與閘極氧化層之間。

在一實施例中，閘極多晶矽區及源極多晶矽區所使用之材料包含多晶矽、摻雜多晶矽、金屬、非晶矽或上述之組合，且其中隔絕氧化層及閘極氧化層所使用之材料為氧化矽。

在一實施例中，半導體基板包含基底以及磊晶層。磊晶層磊晶地成長於基底上方。

在圖式中，為了清楚起見，膜層、區域及/或結構元件的相對厚度及位置可能縮小或放大，且省略部分習知的元件。

圖1A至圖1E依序為根據本發明之一實施例說明形成溝渠110與犧牲氧化層108之製程中各階段的簡化截面圖。如圖1A所示，在此實施例中提供半導體基板。半導體基板可包含基底100以及磊晶層102。基底100由離子佈植第一導電型重摻雜物於矽基底所形成。磊晶層102磊晶地成長於基底100上方，並由離子佈植第一導電型輕摻雜物所形成。舉例而言，在一實施例中，第一導電型為N型，第二導電型為P型。在另一實施例中，第一導電型為P型，第二導電型為N型。接著，如圖1B所示，於磊晶層102上方沉積硬質罩幕層104。如圖1C所示，將光阻106塗佈於硬質罩幕層104上。如圖1D所示，先藉由光阻106對硬質罩幕層104進行蝕刻製程後移除光阻106，進而定義出溝渠的位置與範圍，再以硬質罩幕層104為遮罩，對暴露出的部分磊晶層102進行蝕刻製程，例如乾蝕刻以完成溝渠圖形佈建，形成溝渠110，然後移除硬質罩幕層104。如圖1E所示，以氧化方式形成犧牲氧化層108於溝渠110中，而此犧牲氧化層108至少覆蓋溝渠110之側壁。

圖2A至圖2C依序為根據本發明之一實施例說明形成源極多晶矽區114之製程中各階段的簡化截面圖。如圖2A所示，使用習知多晶矽沉積技術，例如化學氣相沉積(Chemical Vapor Deposition, CVD)、物理氣相沉積(Physical Vapor Deposition, PVD)或其他適當的成膜製程於溝渠110內犧牲氧化層108上沉積多晶矽113並填滿溝渠110。如圖2B所示，使用習知蝕刻製程，例如非等向性蝕刻、回蝕刻、乾蝕刻等，使多晶矽113變薄，進而形成源極多晶矽區114。舉例而言，使此多晶矽沉積電性連接至外部源極，將溝渠中下層之多晶矽區置換電極形成源極多晶矽區114。此製程可使原來的閘極-汲極電容轉換為汲極-源極電容，可大幅降低米勒電容，提升元件的切換效率及速度。如圖2C所示，以氧化方式形成絕緣氧化層112在源極多晶矽區114上方，使得源極多晶矽區114完全為犧牲氧化層108及絕緣氧化層112所包覆。應注意的是，本發明在製程中於上層閘極多晶矽沉積之前具有緩衝多晶矽的沉積與蝕刻步驟(在後面圖3A至圖3C詳述)，故絕緣氧化層112上方並非直接沉積形成閘極多晶矽區，而使得絕緣氧化層112之厚度可加以控制，且可保持均勻之厚度。

在第一較佳實施例中，在依序執行如圖1A至圖1E、圖2A至圖2C所示的製程後，接著會依序執行如圖3A及圖3B、圖4A至圖4C、圖5A至圖5D所示的製程。其中，圖3A及圖3B依序為根據本發明之一實施例說明形成緩衝多晶矽區116之製程中各階段的簡化截面圖，圖4A至圖4C依序為根據本發明的一實施例說明形成閘極多晶矽區120的製程中各階段的簡化截面圖，圖5A至圖5D依序為根據本發明的一實施例說明形成基體層122及重摻雜區124的製程中各階段的簡化截面圖。由於圖4A至圖4C所示的犧牲氧化層108、絕緣氧化層112與閘極氧化層118均是氧化層，只是在製程中不同階段所產生，為了清楚起見，在圖5A至圖5D中將它們視為一體而刪除其界線與符號。

在第一較佳實施例中，如圖3A所示，沉積多晶矽115於絕緣氧化層112上方，並進行回蝕刻，形成如圖3B所示之緩衝多晶矽區116。應說明的是，回蝕刻之深度可不用控制的很精準，若如圖3B所示回蝕刻使得緩衝多晶矽區116有一較薄之厚度，接著如圖4A所示，以氧化方式形成閘極氧化層118於溝渠110內時，將緩衝多晶矽區116全部氧化形成閘極氧化層118的一部分，藉此控制氧化層之厚度。其中，閘極氧化層118至少覆蓋溝渠110之側壁。同時可以調整緩衝多晶矽區116的摻雜濃度，來調整生長閘極氧化層118的厚度。如圖4B及圖4C所示，接著再次沉積多晶矽119並進行蝕刻以形成閘極多晶矽區120於溝渠110內。

接著，如圖5A所示，進行毯覆式本體植入及驅入製程以沿著磊晶層102上半部形成基體層122，例如P型井區。如圖5B所示，進行毯覆式本體植入及驅入製程以沿著基體層122上方形成重摻雜區124，例如N+源極區。如圖5C所示，在閘極多晶矽區120上方形成內層介電層126及硼磷矽玻璃128。如圖5D所示，進行接觸蝕刻、植入接觸區及形成金屬層與金屬罩幕層132。

在第二較佳實施例中，在依序執行如圖1A至圖1E、圖2A至圖2C所示的製程後，接著會依序執行如圖3A及圖3B、圖6A至圖6C、圖7A至圖7D所示的製程。其中，圖3A及圖3B依序為根據本發明的一實施例說明形成緩衝多晶矽區116的製程中各階段的簡化截面圖，圖6A至圖6C依序為根據本發明的另一實施例說明形成閘極多晶矽區120的製程中各階段的簡化截面圖，圖7A至圖7D依序為根據本發明的另一實施例說明形成基體層122及重摻雜區124的製程中各階段的簡化截面圖。由於圖6A至圖6C所示的犧牲氧化層108、絕緣氧化層112與閘極氧化層118均是氧化層，只是在製程中不同階段所產生，為了清楚起見，在圖7A至圖7D中將它們視為一體而刪除其界線與符號。

在第二較佳實施例中，如圖3A所示，沉積多晶矽115於絕緣氧化層112上方，並進行回蝕刻，形成如圖3B之緩衝多晶矽區116。如圖6A所示，接著以氧化方式形成閘極氧化層118於溝渠110內，閘極氧化層118至少覆蓋溝渠110之側壁。如圖6B及圖6C所示，接著再次沉積多晶矽119並進行蝕刻以形成閘極多晶矽區120於溝渠110內。應說明的是，回蝕刻之深度可不用控制的很精準，若回蝕刻使得緩衝多晶矽區116有一厚度，則形成三明治結構，源極到汲極間有兩層氧化層，即閘極氧化層118與絕緣氧化層112。再者，此緩衝多晶矽區116是浮動電位的，就算是與上方的閘極多晶矽區120短路，也不會有電性上的問題，進而產生良率問題。

接著，如圖7A所示，進行毯覆式本體植入及驅入製程(drive-in)以沿著磊晶層102上半部形成基體層122，例如P型井區。如圖7B所示，進行毯覆式本體植入及驅入製程以沿著基體層122上方形成重摻雜區124，例如N+源極區。如圖7C所示，在閘極多晶矽區120上方形成內層介電層126及硼磷矽玻璃128。如圖7D所示，進行接觸蝕刻、植入接觸區及形成金屬層與金屬罩幕層132。

在第三較佳實施例中，在依序執行如圖1A至圖1E、圖2A至圖2C所示的製程後，接著會依序執行如圖3A至圖3C、圖4A至圖4C、圖5A至圖5D所示的製程。其中，圖3A至圖3C依序為根據本發明的一實施例說明形成緩衝多晶矽區116的製程中各階段的簡化截面圖。

在第三較佳實施例中，如圖3A所示，沉積多晶矽115於絕緣氧化層112上方，並進行回蝕刻，且由於回蝕刻的精度問題，在形成如圖3B所示的緩衝多晶矽區116後又進一步將緩衝多晶矽區116完全蝕刻掉而形成如圖3C之結構。如圖4A所示，接著以氧化方式形成閘極氧化層118於溝渠110內，閘極氧化層118至少覆蓋溝渠110之側壁。如圖4B及圖4C所示，接著再次沉積多晶矽119並進行蝕刻以形成閘極多晶矽區120於溝渠110內。應說明的是，即使所沉積之緩衝多晶矽被完全蝕刻掉，因為先前的絕緣氧化層112長厚點仍可保證閘極多晶矽區120與源極多晶矽區114的絕緣，之後的閘極氧化層118仍然可長薄點使溝渠110側壁的閘極氧化層118較薄而有較小之起始電壓。

接著，如圖5A所示，進行毯覆式本體植入及驅入製程以沿著磊晶層102上半部形成基體層122，例如P型井區。如圖5B所示，進行毯覆式本體植入及驅入製程以沿著基體層122上方形成重摻雜區124，例如N+源極區。如圖5C所示，在閘極多晶矽區120上方形成內層介電層126及硼磷矽玻璃128。如圖5D所示，進行接觸蝕刻、植入接觸區及形成金屬層與金屬罩幕層132。

在一實施例中，如圖4C或圖5D所示，屏蔽閘極式金氧半場效應電晶體包含半導體基板、隔絕氧化層(包含犧牲氧化層108及絕緣氧化層112)、源極多晶矽區114、閘極多晶矽區120以及閘極氧化層118。半導體基板具有溝渠。隔絕氧化層位於溝渠內。源極多晶矽區114位於溝渠內深度較深之第一部分，由隔絕氧化層所包覆。閘極多晶矽區120位於溝渠內深度較淺之第二部分。閘極氧化層118位於閘極多晶矽區120與源極多晶矽區114之間。其中隔絕氧化層及閘極氧化層118用以隔離閘極多晶矽區120與源極多晶矽區114，且其中隔絕氧化層與閘極氧化層118之厚度可經由一次以上之多晶矽沉積填入溝渠並進行蝕刻之程序所控制。在另一實施例中，如圖6C或圖7D所示，經由一次以上之多晶矽沉積填入溝渠並進行蝕刻之程序可形成緩衝多晶矽區116，介於隔絕氧化層與閘極氧化層之間。

在一實施例中，閘極多晶矽區及源極多晶矽區所使用之材料包含多晶矽、摻雜多晶矽、金屬、非晶矽或上述之組合，且其中隔絕氧化層及閘極氧化層所使用之材料為氧化矽。

上述之目的在於解釋，各種特定細節是為了提供對於本發明之徹底理解。熟知本發明領域之通常知識者應可實施本發明，而無需其中某些特定細節。在其他實施例中，習知的結構及裝置並未顯示於方塊圖中。在圖式元件之間可能包含中間結構。所述的元件可能包含額外的輸入和輸出，其並未詳細描繪於附圖中。

若文中有元件A連接（或耦接）至元件B，元件A可能直接連接（或耦接）至元件B，亦或是經元件C間接地連接（或耦接）至元件B。若說明書載明元件、特徵、結構、程序或特性A會導致元件、特徵、結構、程序或特性B，其表示A至少為B之一部分原因，亦或是表示有其他元件、特徵、結構、程序或特性協助造成B。在說明書中所提到的“可能”一詞，其元件、特徵、程序或特性不受限於說明書中；說明書中所提到的數量不受限於“一”或“一個”等詞。

本發明無論就目的、手段及功效，在在均顯示其迥異於習知技術之特徵，為一大突破。惟須注意，上述實施例僅為例示性說明本發明之原理及其功效，而非用於限制本發明之範圍。雖然在這裡已闡明與解釋特定實施例與所揭露之應用，實施例並不意圖侷限於精確解釋，任何熟於此項技藝之人士均可在不違背本發明之技術原理及精神下，對實施例作修改與變化。也應當了解，在不背離本發明所揭露之精神與範疇下，本發明所揭露於此之元件與其之各種修正、變更、對於此領域之技術者為顯而易見之加以排列之延伸、操作、方法之細節，以及在此所揭露之裝置與方法將不被侷限，且應包含於下述專利申請範圍內。

100‧‧‧基底

102‧‧‧磊晶層

104‧‧‧硬質罩幕層

106‧‧‧光阻

108‧‧‧犧牲氧化層

110‧‧‧溝渠

112‧‧‧絕緣氧化層

113‧‧‧多晶矽

114‧‧‧源極多晶矽區

115‧‧‧多晶矽

116‧‧‧緩衝多晶矽區

118‧‧‧閘極氧化層

119‧‧‧多晶矽

120‧‧‧閘極多晶矽區

122‧‧‧基體層

124‧‧‧重摻雜區

126‧‧‧內層介電層

128‧‧‧硼磷矽玻璃

132‧‧‧金屬罩幕層

圖1A至圖1E依序為根據本發明之一實施例說明形成溝渠與犧牲氧化層之製程中各階段的簡化截面圖。 圖2A至圖2C依序為根據本發明之一實施例說明形成源極多晶矽區之製程中各階段的簡化截面圖。 圖3A至圖3C依序為根據本發明之一實施例說明形成緩衝多晶矽區之製程中各階段的簡化截面圖。 圖4A至圖4C依序為根據本發明之一實施例說明形成閘極多晶矽區之製程中各階段的簡化截面圖。 圖5A至圖5D依序為根據本發明之一實施例說明形成基體層及重摻雜區製程中各階段的簡化截面圖。 圖6A至圖6C依序為根據本發明之另一實施例說明形成閘極多晶矽區之製程中各階段的簡化截面圖。 圖7A至圖7D依序為根據本發明之另一實施例說明形成基體層及重摻雜區之製程中各階段的簡化截面圖。

Claims (4)

1. 一種屏蔽閘極式金氧半場效應電晶體之製造方法，包含下列步驟：形成具有一溝渠之一半導體基板；以氧化方式形成一犧牲氧化層於該溝渠內，該犧牲氧化層至少覆蓋該溝渠之側壁；形成一源極多晶矽區於該溝渠內；以氧化方式形成一絕緣氧化層在該源極多晶矽區上方，使得該源極多晶矽區完全為該犧牲氧化層及該絕緣氧化層所包覆；以多晶矽沉積填入該溝渠並進行回蝕刻，形成一緩衝多晶矽區以控制該源極多晶矽區上方之該絕緣氧化層之厚度；以氧化方式形成一閘極氧化層於該溝渠內，該閘極氧化層至少覆蓋該溝渠之側壁，其中以氧化方式形成該閘極氧化層時，將該緩衝多晶矽區全部氧化形成該閘極氧化層的一部分以控制該源極多晶矽區上方之該絕緣氧化層及該閘極氧化層之厚度；形成一閘極多晶矽區於該溝渠內；以及以離子佈植形成圍繞該溝渠之基體層及重摻雜區。
2. 如申請專利範圍第1項所述之屏蔽閘極式金氧半場效應電晶體之製造方法，更包含下列步驟：提供該半導體基板；於該半導體基板上方沉積一硬質罩幕層；於該半導體基板及該硬質罩幕層進行溝渠圖形佈建；以及進行乾蝕刻，形成該溝渠。
3. 如申請專利範圍第1項所述之屏蔽閘極式金氧半場效應電晶體之製造方法，更包含下列步驟： 將多晶矽沉積電性連接至源極，將該溝渠中下層之多晶矽區置換電極形成該源極多晶矽區。
4. 如申請專利範圍第1項所述之屏蔽閘極式金氧半場效應電晶體之製造方法，更包含下列步驟：以離子佈植方式形成井區及重摻雜區；在該閘極多晶矽區上方形成內層介電層及硼磷矽玻璃；以及進行接觸蝕刻、植入接觸區及形成金屬層與金屬罩幕層。